JP2001195226A - 表示方法及び表示ドライバ装置 - Google Patents
表示方法及び表示ドライバ装置Info
- Publication number
- JP2001195226A JP2001195226A JP36744399A JP36744399A JP2001195226A JP 2001195226 A JP2001195226 A JP 2001195226A JP 36744399 A JP36744399 A JP 36744399A JP 36744399 A JP36744399 A JP 36744399A JP 2001195226 A JP2001195226 A JP 2001195226A
- Authority
- JP
- Japan
- Prior art keywords
- display
- driver
- data
- memory
- screens
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- User Interface Of Digital Computer (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】
【課題】 ＣＰＵの能力とは関係なくスクロールを高速
にすることができる表示方法及び表示ドライバ装置を提
供する。 【解決手段】 上下に分割された各画面用の表示データ
を上下それぞれに対応する上下ドライバ３Ａ、３Ｂを介
して表示装置１Ａ、１Ｂに送出する表示方法において、
前記上下ドライバ３Ａ、３Ｂそれぞれに対応する表示メ
モリを表示データ以上格納できる容量とし且つ上下両画
面の（ｎ＋１）倍（ｎは実数（ｎ＞０）で、最小値は一
ライン分のメモリ量：）の表示データの上側ｎ／（ｎ＋
１）を前記上ドライバに対応する表示メモリに書き込
み、前記上下ドライバそれぞれが必要な表示データを読
み出して表示装置１Ａ、１Ｂに送出するようにする。
にすることができる表示方法及び表示ドライバ装置を提
供する。 【解決手段】 上下に分割された各画面用の表示データ
を上下それぞれに対応する上下ドライバ３Ａ、３Ｂを介
して表示装置１Ａ、１Ｂに送出する表示方法において、
前記上下ドライバ３Ａ、３Ｂそれぞれに対応する表示メ
モリを表示データ以上格納できる容量とし且つ上下両画
面の（ｎ＋１）倍（ｎは実数（ｎ＞０）で、最小値は一
ライン分のメモリ量：）の表示データの上側ｎ／（ｎ＋
１）を前記上ドライバに対応する表示メモリに書き込
み、前記上下ドライバそれぞれが必要な表示データを読
み出して表示装置１Ａ、１Ｂに送出するようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置など
の各種表示装置に表示データを送出して表示する表示方
法及び表示ドライバ装置に関し、特に、小型液晶表示装
置等に用いて好適なものである。
の各種表示装置に表示データを送出して表示する表示方
法及び表示ドライバ装置に関し、特に、小型液晶表示装
置等に用いて好適なものである。
【０００２】
【従来の技術】従来より、液晶表示装置には、ＣＰＵか
ら送られるデータを処理して表示装置の送出する表示ド
ライバＩＣが使用されている。この表示ドライバＩＣ
は、ＣＰＵからの表示データを一画面分格納する表示メ
モリを有し、これに格納された表示データをセグメント
毎に分解して表示装置の各セグメントに送出するように
機能する。また、表示画像数が多くなると、各コモンへ
の配線等のスペースがとれなくなるので、画面を上下に
分割して二つの表示装置で一画面を形成する方法が採ら
れるが、この場合、上下画面それぞれに表示ドライバＩ
Ｃが用いられる。
ら送られるデータを処理して表示装置の送出する表示ド
ライバＩＣが使用されている。この表示ドライバＩＣ
は、ＣＰＵからの表示データを一画面分格納する表示メ
モリを有し、これに格納された表示データをセグメント
毎に分解して表示装置の各セグメントに送出するように
機能する。また、表示画像数が多くなると、各コモンへ
の配線等のスペースがとれなくなるので、画面を上下に
分割して二つの表示装置で一画面を形成する方法が採ら
れるが、この場合、上下画面それぞれに表示ドライバＩ
Ｃが用いられる。
【０００３】
【発明が解決しようとする課題】このような液晶表示装
置、特に、小型携帯端末などに搭載されるには、ＣＰＵ
が非力であるため、画面のスクロールに時間がかかると
いう問題がある。また、画像処理にも時間がかかるとい
う問題がある。本発明はこのような事情に鑑み、ＣＰＵ
の能力とは関係なくスクロールを高速にすることができ
る表示方法及び表示ドライバ装置を提供することを課題
とする。
置、特に、小型携帯端末などに搭載されるには、ＣＰＵ
が非力であるため、画面のスクロールに時間がかかると
いう問題がある。また、画像処理にも時間がかかるとい
う問題がある。本発明はこのような事情に鑑み、ＣＰＵ
の能力とは関係なくスクロールを高速にすることができ
る表示方法及び表示ドライバ装置を提供することを課題
とする。
【０００４】
【課題を解決するための手段】上記課題を解決する本発
明の第１の態様は、上下に分割された各画面用の表示デ
ータを上下それぞれに対応する上下ドライバを介して表
示装置に送出する表示方法において、前記上下ドライバ
それぞれに対応する表示メモリを表示データ以上格納で
きる容量とし且つ上下両画面の（ｎ＋１）倍（ｎは実数
（ｎ＞０）で、最小値は一ライン分のメモリ量：）の表
示データの上側ｎ／（ｎ＋１）を前記上ドライバに対応
する表示メモリに書き込み、前記上下ドライバそれぞれ
が必要な表示データを読み出して表示装置に送出するよ
うにしたことを特徴とする表示方法にある。
明の第１の態様は、上下に分割された各画面用の表示デ
ータを上下それぞれに対応する上下ドライバを介して表
示装置に送出する表示方法において、前記上下ドライバ
それぞれに対応する表示メモリを表示データ以上格納で
きる容量とし且つ上下両画面の（ｎ＋１）倍（ｎは実数
（ｎ＞０）で、最小値は一ライン分のメモリ量：）の表
示データの上側ｎ／（ｎ＋１）を前記上ドライバに対応
する表示メモリに書き込み、前記上下ドライバそれぞれ
が必要な表示データを読み出して表示装置に送出するよ
うにしたことを特徴とする表示方法にある。
【０００５】本発明の第２の態様は、第１の態様におい
て、上下スクロールの際に前記表示メモリのそれぞれの
上下何れかのスクロール方向に対応する前記上下画面の
何れかの画面の表示データが欠如した際のみに端部のア
ドレスの次のアドレスに新しいデータを書き込むことを
特徴とする表示方法にある。本発明の第３の態様は、第
１又は２の態様において、前記上下ドライバそれぞれに
対応する表示メモリへ表示内容が重なるデータを同時に
書き込むことを特徴とする表示方法にある。
て、上下スクロールの際に前記表示メモリのそれぞれの
上下何れかのスクロール方向に対応する前記上下画面の
何れかの画面の表示データが欠如した際のみに端部のア
ドレスの次のアドレスに新しいデータを書き込むことを
特徴とする表示方法にある。本発明の第３の態様は、第
１又は２の態様において、前記上下ドライバそれぞれに
対応する表示メモリへ表示内容が重なるデータを同時に
書き込むことを特徴とする表示方法にある。
【０００６】本発明の第４の態様は、上下に分割された
各画面用の表示データを表示装置に送出する表示ドライ
バ装置において、上下各画面それぞれの表示用に対応す
ると共にそれぞれが表示データ以上を格納できる容量を
有する表示メモリと、これら表示メモリの前記上ドライ
バに対応する表示メモリには上下両画面の（ｎ＋１）倍
（ｎは実数（ｎ＞０）で、最小値は一ライン分のメモリ
量：）の表示データの上側ｎ／（ｎ＋１）を書き込むと
共に前記下ドライバに対応する表示メモリには下側ｎ／
（ｎ＋１）を書き込む書込手段と、前記上下画面に対応
する表示データを前記表示装置に送出する上下ドライバ
手段とを具備することを特徴とする表示ドライバ装置に
ある。
各画面用の表示データを表示装置に送出する表示ドライ
バ装置において、上下各画面それぞれの表示用に対応す
ると共にそれぞれが表示データ以上を格納できる容量を
有する表示メモリと、これら表示メモリの前記上ドライ
バに対応する表示メモリには上下両画面の（ｎ＋１）倍
（ｎは実数（ｎ＞０）で、最小値は一ライン分のメモリ
量：）の表示データの上側ｎ／（ｎ＋１）を書き込むと
共に前記下ドライバに対応する表示メモリには下側ｎ／
（ｎ＋１）を書き込む書込手段と、前記上下画面に対応
する表示データを前記表示装置に送出する上下ドライバ
手段とを具備することを特徴とする表示ドライバ装置に
ある。
【０００７】本発明の第５の態様は、第４の態様におい
て、前記書込手段は、上下スクロールの際に前記表示メ
モリのそれぞれの上下何れかのスクロール方向に対応す
る上下画面の何れかが欠如した際のみに画面の表示デー
タの端部のアドレスの次のアドレスに新しいデータを書
き込むことを特徴とする表示ドライバ装置にある。本発
明の第６の態様は、第４又は５の態様において、前記上
下ドライバそれぞれに対応する表示メモリへデータを同
時に書き込むデーコーダ手段を具備することを特徴とす
る表示ドライバ装置にある。
て、前記書込手段は、上下スクロールの際に前記表示メ
モリのそれぞれの上下何れかのスクロール方向に対応す
る上下画面の何れかが欠如した際のみに画面の表示デー
タの端部のアドレスの次のアドレスに新しいデータを書
き込むことを特徴とする表示ドライバ装置にある。本発
明の第６の態様は、第４又は５の態様において、前記上
下ドライバそれぞれに対応する表示メモリへデータを同
時に書き込むデーコーダ手段を具備することを特徴とす
る表示ドライバ装置にある。
【０００８】かかる本発明の表示方法及び表示ドライバ
装置によると、高速スクロールを実行することができ
る。
装置によると、高速スクロールを実行することができ
る。
【０００９】
【発明の実施の形態】以下、実施形態に基づいて説明す
る。 （実施形態１）図１には、実施形態１に係る表示ドライ
バ装置を、携帯端末などの表示装置に搭載した例を示
す。
る。 （実施形態１）図１には、実施形態１に係る表示ドライ
バ装置を、携帯端末などの表示装置に搭載した例を示
す。
【００１０】図１に示すように、表示装置である液晶表
示装置（ＬＣＤ）１は、上画面用ＬＣＤ１Ａ及び下画面
用ＬＣＤ１Ｂの上下二画面からなり、それぞれには、表
示ドライバとして上ドライバＩＣ３Ａ及び下ドライバＩ
Ｃ３Ｂが上下コモン配線４Ａ，４Ｂ及び上下セグメント
配線５Ａ，５Ｂにより接続されている。また、上下ドラ
イバＩＣ３Ａ，３Ｂには、バス６を介してＭＰＵ７が接
続されており、さらに、上下ドライバＩＣ３Ａ，３Ｂを
選択するためのチップセレクトラインとしてのＣＳ１及
びＣＳ２がそれぞれ接続されている。
示装置（ＬＣＤ）１は、上画面用ＬＣＤ１Ａ及び下画面
用ＬＣＤ１Ｂの上下二画面からなり、それぞれには、表
示ドライバとして上ドライバＩＣ３Ａ及び下ドライバＩ
Ｃ３Ｂが上下コモン配線４Ａ，４Ｂ及び上下セグメント
配線５Ａ，５Ｂにより接続されている。また、上下ドラ
イバＩＣ３Ａ，３Ｂには、バス６を介してＭＰＵ７が接
続されており、さらに、上下ドライバＩＣ３Ａ，３Ｂを
選択するためのチップセレクトラインとしてのＣＳ１及
びＣＳ２がそれぞれ接続されている。
【００１１】ここで、上下ドライバＩＣ３Ａ，３Ｂ（以
下、ドライバＩＣ３と称す）の構成の一例を図２に示
す。ドライバＩＣ３は、コマンドレジスタ、コマンドデ
コーダ等を含む制御回路１１を含み、ＭＰＵアクセス用
アドレスジェネレータ１２，表示メモリ用アドレスジェ
ネレータ１３、Ｘ，Ｙアドレスを発生させるアドレスセ
レクタ１４、Ｘ，Ｙアドレスを制御するメモリコントロ
ーラ１５を具備し、これらにより表示メモリ１６が制御
されている。
下、ドライバＩＣ３と称す）の構成の一例を図２に示
す。ドライバＩＣ３は、コマンドレジスタ、コマンドデ
コーダ等を含む制御回路１１を含み、ＭＰＵアクセス用
アドレスジェネレータ１２，表示メモリ用アドレスジェ
ネレータ１３、Ｘ，Ｙアドレスを発生させるアドレスセ
レクタ１４、Ｘ，Ｙアドレスを制御するメモリコントロ
ーラ１５を具備し、これらにより表示メモリ１６が制御
されている。
【００１２】また、ドライバ３は、ＭＰＵインターフェ
ース１８を有する。このＭＰＵインターフェース１８に
は、ＭＰＵからの各種信号線、例えば、アドレス信号線
（Ａ）、データ信号線（Ｄ）、イネーブル信号線
（Ｅ）、チップセレクト信号線（ＣＳ１，ＣＳ２）、リ
ード信号線（ＲＤ）、及びライト信号線（ＷＲ）等が接
続されており、各種信号が制御回路１１等に入力され
る。なお、データ信号は、データバッファ１９を介して
表示メモリ１６等に格納される。
ース１８を有する。このＭＰＵインターフェース１８に
は、ＭＰＵからの各種信号線、例えば、アドレス信号線
（Ａ）、データ信号線（Ｄ）、イネーブル信号線
（Ｅ）、チップセレクト信号線（ＣＳ１，ＣＳ２）、リ
ード信号線（ＲＤ）、及びライト信号線（ＷＲ）等が接
続されており、各種信号が制御回路１１等に入力され
る。なお、データ信号は、データバッファ１９を介して
表示メモリ１６等に格納される。
【００１３】一方、表示メモリ１６に格納された表示デ
ータは、表示データバッファ２１を介してレベルシフタ
Ｓ２２及びセグメントドライバ２３に出力される。この
セグメントドライバ２３からの表示装置への出力のタイ
ミングはＬＣＤタイミングジェネレータ２４により行わ
れ、これからの制御信号は、レベルシフタＳ２２及びセ
グメントドライバ２３と共にレベルシフタＣ２５及びコ
モンドライバ２６に送出される。なお、さらに、ＬＣＤ
１駆動のための電源回路２７及び発信回路２８が内蔵さ
れている。
ータは、表示データバッファ２１を介してレベルシフタ
Ｓ２２及びセグメントドライバ２３に出力される。この
セグメントドライバ２３からの表示装置への出力のタイ
ミングはＬＣＤタイミングジェネレータ２４により行わ
れ、これからの制御信号は、レベルシフタＳ２２及びセ
グメントドライバ２３と共にレベルシフタＣ２５及びコ
モンドライバ２６に送出される。なお、さらに、ＬＣＤ
１駆動のための電源回路２７及び発信回路２８が内蔵さ
れている。
【００１４】ここで、ドライバ３は、さらに、デコーダ
回路３０を内蔵する。デコーダ回路３０は、上下ドライ
バＩＣ３Ａ、３Ｂの何れの信号かを判断するためのもの
で、自分用のデータ及び信号のみを受け入れる。このよ
うなデコーダ回路３０の一例を図３に示す。同図に示す
ように、デコーダ回路３０は、二つのＮＡＮＤ回路３
１，３２と、これらのＮＡＮＤ回路３１，３２の異なる
入力端子に接続されるインバータ３３，３４とを有し、
ＣＳ１及びＣＳ２の何れかにＬ信号が入ったときにＮＡ
ＮＤ回路３１，３２の何れかからＬ信号がＯＲ回路３５
に入るようになっている。また、ＯＲ回路３６を有し、
ＣＳ１及びＣＳ２の両方にＬ信号が入ったときもＬ信号
が出力するようになっている。
回路３０を内蔵する。デコーダ回路３０は、上下ドライ
バＩＣ３Ａ、３Ｂの何れの信号かを判断するためのもの
で、自分用のデータ及び信号のみを受け入れる。このよ
うなデコーダ回路３０の一例を図３に示す。同図に示す
ように、デコーダ回路３０は、二つのＮＡＮＤ回路３
１，３２と、これらのＮＡＮＤ回路３１，３２の異なる
入力端子に接続されるインバータ３３，３４とを有し、
ＣＳ１及びＣＳ２の何れかにＬ信号が入ったときにＮＡ
ＮＤ回路３１，３２の何れかからＬ信号がＯＲ回路３５
に入るようになっている。また、ＯＲ回路３６を有し、
ＣＳ１及びＣＳ２の両方にＬ信号が入ったときもＬ信号
が出力するようになっている。
【００１５】ここで、ドライバ３Ａ，３Ｂのレジスタへ
の設定により、ＣＳ１を有効にするドライバ（例えば、
上ドライバＩＣ３Ａ）には、選択端子３７からＮＡＮＤ
回路３１，３２にＮＡＮＤ回路３２にはインバータ３８
を介してＨ信号が入るようにしてＮＡＮＤ回路３１を有
効にし、ＣＳ２を有効にするドライバには、選択端子３
７からＮＡＮＤ回路３１，３２にＮＡＮＤ回路３２には
インバータ３８を介してＬ信号が入るようにしてＮＡＮ
Ｄ回路３２を有効にする。これにより、ＣＳ１及びＣＳ
２にＬ信号とＨ信号との組み合わせが入ったときにはＮ
ＡＮＤ回路３１からＬ信号が出力されてドライバ３Ａの
みが有効になり、一方、ＣＳ１及びＣＳ２にＨ，Ｌ信号
が入ったときにはＮＡＮＤ回路３２からＬ信号が出力さ
れてドライバ３Ｂのみが有効になる。
の設定により、ＣＳ１を有効にするドライバ（例えば、
上ドライバＩＣ３Ａ）には、選択端子３７からＮＡＮＤ
回路３１，３２にＮＡＮＤ回路３２にはインバータ３８
を介してＨ信号が入るようにしてＮＡＮＤ回路３１を有
効にし、ＣＳ２を有効にするドライバには、選択端子３
７からＮＡＮＤ回路３１，３２にＮＡＮＤ回路３２には
インバータ３８を介してＬ信号が入るようにしてＮＡＮ
Ｄ回路３２を有効にする。これにより、ＣＳ１及びＣＳ
２にＬ信号とＨ信号との組み合わせが入ったときにはＮ
ＡＮＤ回路３１からＬ信号が出力されてドライバ３Ａの
みが有効になり、一方、ＣＳ１及びＣＳ２にＨ，Ｌ信号
が入ったときにはＮＡＮＤ回路３２からＬ信号が出力さ
れてドライバ３Ｂのみが有効になる。
【００１６】また、レジストリの設定により、ＯＲ回路
３６からＬ信号が出力されているときには上下ドライバ
ＩＣのメモリへの同時アクセス有効とし、ＯＲ回路３６
からＬ信号が出力されていないときには上下ドライバＩ
Ｃのメモリへは独立動作とする。これにより、ＣＳ１及
びＣＳ２にＬ，Ｌ信号が入ったときにＯＲ回路からＬ信
号が出力され、上下ドライバＩＣ３Ａ，３Ｂへの同時ア
クセスが可能となる。
３６からＬ信号が出力されているときには上下ドライバ
ＩＣのメモリへの同時アクセス有効とし、ＯＲ回路３６
からＬ信号が出力されていないときには上下ドライバＩ
Ｃのメモリへは独立動作とする。これにより、ＣＳ１及
びＣＳ２にＬ，Ｌ信号が入ったときにＯＲ回路からＬ信
号が出力され、上下ドライバＩＣ３Ａ，３Ｂへの同時ア
クセスが可能となる。
【００１７】なお、ＯＲ回路３５からの信号と、ＯＲ回
路３６からの信号とをＡＮＤ回路でまとめて、何れかか
らＬ信号が出たときにはメモリへのアクセスを有効にす
るようにしてもよい。ここで、上下ドライバＩＣ３Ａ及
び３Ｂのそれぞれの表示メモリ１６は、上画面ＬＣＤ１
Ａ及び下画面ＬＣＤ１Ｂの両方に表示される表示データ
の容量以上格納できる容量を有する。そして、上下両画
面の（ｎ＋１）倍（ｎは実数（ｎ＞１）で最小値１ライ
ン分のメモリ量：）の表示データの上側ｎ／（ｎ＋１）
を上ドライバＩＣ３Ａに対応する表示メモリ１６に格納
し、表示データの下側ｎ／（ｎ＋１）を下ドライバＩＣ
３Ｂに対応する表示メモリ１６に格納するようにする。
なお、本実施形態では、例えば、それぞれの表示メモリ
１６は、ＬＣＤ１の１．５画面分の容量を有し、１．５
画面分の表示データの上側２／３を上ドライバに対応す
る表示メモリ１６に格納し、１．５画面分の表示データ
の下側２／３を下ドライバに対応する表示メモリ１６に
格納するようにした。また、この際の表示メモリ１６へ
の書込みは、上述したデコーダ回路３０を用いることに
より上下ドライバＩＣ３Ａ及び３Ｂへ同時に行うことが
でき、メモリの許容する範囲内、例えば１．５画面と限
られた範囲であるが、高速スクロールを行うことができ
る。さらに、表示メモリ１６は、表示開始アドレスが設
定できるようになっている。
路３６からの信号とをＡＮＤ回路でまとめて、何れかか
らＬ信号が出たときにはメモリへのアクセスを有効にす
るようにしてもよい。ここで、上下ドライバＩＣ３Ａ及
び３Ｂのそれぞれの表示メモリ１６は、上画面ＬＣＤ１
Ａ及び下画面ＬＣＤ１Ｂの両方に表示される表示データ
の容量以上格納できる容量を有する。そして、上下両画
面の（ｎ＋１）倍（ｎは実数（ｎ＞１）で最小値１ライ
ン分のメモリ量：）の表示データの上側ｎ／（ｎ＋１）
を上ドライバＩＣ３Ａに対応する表示メモリ１６に格納
し、表示データの下側ｎ／（ｎ＋１）を下ドライバＩＣ
３Ｂに対応する表示メモリ１６に格納するようにする。
なお、本実施形態では、例えば、それぞれの表示メモリ
１６は、ＬＣＤ１の１．５画面分の容量を有し、１．５
画面分の表示データの上側２／３を上ドライバに対応す
る表示メモリ１６に格納し、１．５画面分の表示データ
の下側２／３を下ドライバに対応する表示メモリ１６に
格納するようにした。また、この際の表示メモリ１６へ
の書込みは、上述したデコーダ回路３０を用いることに
より上下ドライバＩＣ３Ａ及び３Ｂへ同時に行うことが
でき、メモリの許容する範囲内、例えば１．５画面と限
られた範囲であるが、高速スクロールを行うことができ
る。さらに、表示メモリ１６は、表示開始アドレスが設
定できるようになっている。
【００１８】このような上下ドライバＩＣ３Ａ及び３Ｂ
を用いたＬＣＤ１への表示のイメージを示したのが図４
である。図４に示すように、上ドライバＩＣ３Ａの表示
メモリ１６に上画面用の画像１及び下画面用の画像２の
表示データが書き込まれ、下ドライバＩＣ３Ｂの表示メ
モリ１６に下画面用の画像２及び画像２に続く画像３が
書き込まれたとし、上ドライバＩＣ３Ａの表示メモリ１
６から画像１が上画面ＬＣＤ１Ａに、また、下ドライバ
ＩＣ３Ｂの表示メモリ１６からの画像２が下画面ＬＣＤ
１Ｂにそれぞれ表示されるように制御する。また、画像
１及び画像２又は画像２及び画像３からなる表示データ
の最終アドレスの後には開始アドレスが連続するように
管理し、上下ドライバＩＣ３Ａ及び３Ｂのそれぞれは、
連続する一画面用の表示データを出力するようにする。
を用いたＬＣＤ１への表示のイメージを示したのが図４
である。図４に示すように、上ドライバＩＣ３Ａの表示
メモリ１６に上画面用の画像１及び下画面用の画像２の
表示データが書き込まれ、下ドライバＩＣ３Ｂの表示メ
モリ１６に下画面用の画像２及び画像２に続く画像３が
書き込まれたとし、上ドライバＩＣ３Ａの表示メモリ１
６から画像１が上画面ＬＣＤ１Ａに、また、下ドライバ
ＩＣ３Ｂの表示メモリ１６からの画像２が下画面ＬＣＤ
１Ｂにそれぞれ表示されるように制御する。また、画像
１及び画像２又は画像２及び画像３からなる表示データ
の最終アドレスの後には開始アドレスが連続するように
管理し、上下ドライバＩＣ３Ａ及び３Ｂのそれぞれは、
連続する一画面用の表示データを出力するようにする。
【００１９】ここで、画面が下スクロールされた場合の
制御を説明する。この場合、上ドライバＩＣ３Ａ及び下
ドライバＩＣ３Ｂが送出すべき表示データは画像３の終
わりまでスクロールされるまで表示メモリ１６内に存在
するので、表示メモリ１６のデータを書き換えることな
く高速スクロールが可能となる。なお、データが存在し
ない範囲までスクロールされた場合には、従来と同様の
データ更新が必要になる。
制御を説明する。この場合、上ドライバＩＣ３Ａ及び下
ドライバＩＣ３Ｂが送出すべき表示データは画像３の終
わりまでスクロールされるまで表示メモリ１６内に存在
するので、表示メモリ１６のデータを書き換えることな
く高速スクロールが可能となる。なお、データが存在し
ない範囲までスクロールされた場合には、従来と同様の
データ更新が必要になる。
【００２０】なお、上下ドライバＩＣ３Ａ及び３Ｂのそ
れぞれの表示メモリ１６へ書き込まれるアドレスは異な
るようにしてもよいし、表示メモリ１６を別々にアドレ
ス制御される二つのメモリとしてもよい。図５には、表
示メモリ１６がそれぞれ独立してアドレス制御される表
示メモリ１６Ａ及び表示メモリ１６Ｂからなり、最初に
書き込まれる画像１、画像２及び画像３の表示データ
が、上下ドライバＩＣ３Ａ及び３Ｂの表示メモリ１６で
異なるようにしたものである。この場合、下ドライバＩ
Ｃ３Ｂ用の表示メモリ１６ではアドレスを所定量だけオ
フセットして書き込むようにすることにより実現でき
る。その後のスクロールの際の処理については同様であ
る。
れぞれの表示メモリ１６へ書き込まれるアドレスは異な
るようにしてもよいし、表示メモリ１６を別々にアドレ
ス制御される二つのメモリとしてもよい。図５には、表
示メモリ１６がそれぞれ独立してアドレス制御される表
示メモリ１６Ａ及び表示メモリ１６Ｂからなり、最初に
書き込まれる画像１、画像２及び画像３の表示データ
が、上下ドライバＩＣ３Ａ及び３Ｂの表示メモリ１６で
異なるようにしたものである。この場合、下ドライバＩ
Ｃ３Ｂ用の表示メモリ１６ではアドレスを所定量だけオ
フセットして書き込むようにすることにより実現でき
る。その後のスクロールの際の処理については同様であ
る。
【００２１】また、上述した例では、表示メモリ１６Ａ
及び１６Ｂで、半画面ずつ余分のデータを有するように
したが、少なくとも一ライン以上のデータを余分に保持
するようにすればその分だけのスクロールは高速になる
という効果を奏する。なお、以上説明した実施形態２ド
ライバＩＣ及びＬＣＤは白黒又はカラーかは特に限定さ
れるものではないことは言うまでもない。
及び１６Ｂで、半画面ずつ余分のデータを有するように
したが、少なくとも一ライン以上のデータを余分に保持
するようにすればその分だけのスクロールは高速になる
という効果を奏する。なお、以上説明した実施形態２ド
ライバＩＣ及びＬＣＤは白黒又はカラーかは特に限定さ
れるものではないことは言うまでもない。
【００２２】（実施形態２）図６は、実施形態２に係る
表示ドライバ装置を携帯端末などの表示装置に搭載した
例であり、図７は、ドライバＩＣの構成を示すブロック
図である。図示するように、本実施形態では、デコーダ
回路３０Ａを上下ドライバＩＣ１６Ａ及び１６Ｂの外、
すなわち、ＭＰＵ７と上下ドライバＩＣ５３及び５３Ｂ
との間に設けた例であり、上下ドライバＩＣ１６Ａ及び
１６Ｂは、デコーダ回路３０Ａを内蔵していない以外、
上述した実施形態１の構成と同様となっている。
表示ドライバ装置を携帯端末などの表示装置に搭載した
例であり、図７は、ドライバＩＣの構成を示すブロック
図である。図示するように、本実施形態では、デコーダ
回路３０Ａを上下ドライバＩＣ１６Ａ及び１６Ｂの外、
すなわち、ＭＰＵ７と上下ドライバＩＣ５３及び５３Ｂ
との間に設けた例であり、上下ドライバＩＣ１６Ａ及び
１６Ｂは、デコーダ回路３０Ａを内蔵していない以外、
上述した実施形態１の構成と同様となっている。
【００２３】ここで、ドライバＩＣ１６Ａ及び１６Ｂに
よる画面スクロールの制御を図８に示す。本実施形態で
は、図８に示すように、デコーダ回路３０Ａは、デコー
ダ回路３０と同様に、二つのＮＡＮＤ回路３１，３２
と、これらのＮＡＮＤ回路３１，３２の異なる入力端子
に接続されるインバータ３３，３４とを有し、ＣＳ１に
Ｌ信号が入ったときにＮＡＮＤ回路３１からＬ信号がＡ
ＮＤ回路４１に入り、ＡＮＤ回路４１からＬ信号が出力
され、ＣＳ２にＬ信号が入ったときにＮＡＮＤ回路３２
からＬ信号がＡＮＤ回路４２に入り、ＡＮＤ回路４２か
らＬ信号が出力されるようになっている。また、ＯＲ回
路３６を有し、ＣＳ１及びＣＳ２の両方にＬ信号が入っ
たときにＬ信号がＡＮＤ回路４１及び４２の両方に入
り、ＡＮＤ回路４１及び４２の両方からＬ信号が出力さ
れるようになっている。ここで、ＡＮＤ回路４１は上ド
ライバＩＣ５３ＡのＣＳ線に接続され、ＡＮＤ回路４２
は下ドライバＩＣ５３Ｂは下ドライバＩＣのＣＳ線に接
続されているので、ＣＳ１及びＣＳ２の信号により、各
ドライバＩＣ５３Ａ，５３Ｂが選択される。なお、ドラ
イバＩＣ５３Ａ、５３ＢがＣＳ線を二本持っている場合
には、一方をＨ信号に固定する等の処理をするか、デコ
ーダ回路の構成を適宜変更するようにすればよい。
よる画面スクロールの制御を図８に示す。本実施形態で
は、図８に示すように、デコーダ回路３０Ａは、デコー
ダ回路３０と同様に、二つのＮＡＮＤ回路３１，３２
と、これらのＮＡＮＤ回路３１，３２の異なる入力端子
に接続されるインバータ３３，３４とを有し、ＣＳ１に
Ｌ信号が入ったときにＮＡＮＤ回路３１からＬ信号がＡ
ＮＤ回路４１に入り、ＡＮＤ回路４１からＬ信号が出力
され、ＣＳ２にＬ信号が入ったときにＮＡＮＤ回路３２
からＬ信号がＡＮＤ回路４２に入り、ＡＮＤ回路４２か
らＬ信号が出力されるようになっている。また、ＯＲ回
路３６を有し、ＣＳ１及びＣＳ２の両方にＬ信号が入っ
たときにＬ信号がＡＮＤ回路４１及び４２の両方に入
り、ＡＮＤ回路４１及び４２の両方からＬ信号が出力さ
れるようになっている。ここで、ＡＮＤ回路４１は上ド
ライバＩＣ５３ＡのＣＳ線に接続され、ＡＮＤ回路４２
は下ドライバＩＣ５３Ｂは下ドライバＩＣのＣＳ線に接
続されているので、ＣＳ１及びＣＳ２の信号により、各
ドライバＩＣ５３Ａ，５３Ｂが選択される。なお、ドラ
イバＩＣ５３Ａ、５３ＢがＣＳ線を二本持っている場合
には、一方をＨ信号に固定する等の処理をするか、デコ
ーダ回路の構成を適宜変更するようにすればよい。
【００２４】このような本実施形態においても上述した
実施形態１と同様に高速スクロールを実現することがで
きる。なお、以上説明した実施形態２のドライバＩＣ及
びＬＣＤは白黒又はカラーかは特に限定されるものでは
ないことは言うまでもない。
実施形態１と同様に高速スクロールを実現することがで
きる。なお、以上説明した実施形態２のドライバＩＣ及
びＬＣＤは白黒又はカラーかは特に限定されるものでは
ないことは言うまでもない。
【００２５】
【発明の効果】以上説明したように本発明では、上下ド
ライバのそれぞれに対応する表示メモリを表示データ以
上格納できる容量とし且つ上下両画面の（ｎ＋１）倍
（ｎは実数（ｎ＞０）で、最小値は一ライン分のメモリ
量：）の表示データの上側ｎ／（ｎ＋１）を前記上ドラ
イバに対応する表示メモリに書き込むと共に、上下ドラ
イバそれぞれが必要な表示データを読み出して表示装置
に送出することにより、表示メモリの許容する範囲内で
ＣＰＵの能力とは関係なく高速スクロールを行うことが
できる。
ライバのそれぞれに対応する表示メモリを表示データ以
上格納できる容量とし且つ上下両画面の（ｎ＋１）倍
（ｎは実数（ｎ＞０）で、最小値は一ライン分のメモリ
量：）の表示データの上側ｎ／（ｎ＋１）を前記上ドラ
イバに対応する表示メモリに書き込むと共に、上下ドラ
イバそれぞれが必要な表示データを読み出して表示装置
に送出することにより、表示メモリの許容する範囲内で
ＣＰＵの能力とは関係なく高速スクロールを行うことが
できる。
【図１】本発明の実施形態に係る表示ドライバ装置を、
携帯端末などの表示装置に搭載した例を示す図である。
携帯端末などの表示装置に搭載した例を示す図である。
【図２】本発明の実施形態１に係る表示ドライバＩＣの
構成を示すブロック図である。
構成を示すブロック図である。
【図３】本発明の実施形態１に係るドライバＩＣのデコ
ーダ回路の一例を示す回路図である。
ーダ回路の一例を示す回路図である。
【図４】本発明の実施形態１に係るドライバＩＣによる
画面スクロールの制御例を示す図である。
画面スクロールの制御例を示す図である。
【図５】本発明の実施形態１に係るドライバＩＣによる
画面スクロールの他の制御例を示す図である。
画面スクロールの他の制御例を示す図である。
【図６】本発明の実施形態２に係る表示ドライバ装置
を、携帯端末などの表示装置に搭載した例を示す図であ
る。
を、携帯端末などの表示装置に搭載した例を示す図であ
る。
【図７】本発明の実施形態に係るドライバＩＣの構成を
示すブロック図である。
示すブロック図である。
【図８】本発明の実施形態２のデコーダ回路の一例を示
す回路図である。
す回路図である。
１，１Ａ，１Ｂ ＬＣＤ ３，３Ａ，３Ｂ，５３，５３Ａ，５３Ｂ 表示ドライ
バＩＣ １６，１６Ａ，１６Ｂ 表示メモリ ３０，３０Ａ デコーダ回路
バＩＣ １６，１６Ａ，１６Ｂ 表示メモリ ３０，３０Ａ デコーダ回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤井 治義 千葉県千葉市美浜区中瀬１丁目８番地 セ イコーインスツルメンツ株式会社内 Ｆターム(参考） 5B069 BA05 BC00 CA07 KA02 5C082 BD02 CA72 CA73 DA54 DA55 DA64 DA65 MM02
Claims (6)
- 【請求項１】 上下に分割された各画面用の表示データ
を上下それぞれに対応する上下ドライバを介して表示装
置に送出する表示方法において、前記上下ドライバそれ
ぞれに対応する表示メモリを表示データ以上格納できる
容量とし且つ上下両画面の（ｎ＋１）倍（ｎは実数（ｎ
＞０）で、最小値は一ライン分のメモリ量：）の表示デ
ータの上側ｎ／（ｎ＋１）を前記上ドライバに対応する
表示メモリに書き込み、前記上下ドライバそれぞれが必
要な表示データを読み出して表示装置に送出するように
したことを特徴とする表示方法。 - 【請求項２】 請求項１において、上下スクロールの際
に前記表示メモリのそれぞれの上下何れかのスクロール
方向に対応する前記上下画面の何れかの画面の表示デー
タが欠如した際のみに端部のアドレスの次のアドレスに
新しいデータを書き込むことを特徴とする表示方法。 - 【請求項３】 請求項１又は２において、前記上下ドラ
イバそれぞれに対応する表示メモリへ表示内容が重なる
データを同時に書き込むことを特徴とする表示方法。 - 【請求項４】 上下に分割された各画面用の表示データ
を表示装置に送出する表示ドライバ装置において、上下
各画面それぞれの表示用に対応すると共にそれぞれが表
示データ以上を格納できる容量を有する表示メモリと、
これら表示メモリの前記上ドライバに対応する表示メモ
リには上下両画面の（ｎ＋１）倍（ｎは実数（ｎ＞０）
で、最小値は一ライン分のメモリ量：）の表示データの
上側ｎ／（ｎ＋１）を書き込むと共に前記下ドライバに
対応する表示メモリには下側ｎ／（ｎ＋１）を書き込む
書込手段と、前記上下画面に対応する表示データを前記
表示装置に送出する上下ドライバ手段とを具備すること
を特徴とする表示ドライバ装置。 - 【請求項５】 請求項４において、前記書込手段は、上
下スクロールの際に前記表示メモリのそれぞれの上下何
れかのスクロール方向に対応する上下画面の何れかが欠
如した際のみに画面の表示データの端部のアドレスの次
のアドレスに新しいデータを書き込むことを特徴とする
表示ドライバ装置。 - 【請求項６】 請求項４又は５において、前記上下ドラ
イバそれぞれに対応する表示メモリへデータを同時に書
き込むデーコーダ手段を具備することを特徴とする表示
ドライバ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36744399A JP2001195226A (ja) | 1999-10-28 | 1999-12-24 | 表示方法及び表示ドライバ装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30697399 | 1999-10-28 | ||
| JP11-306973 | 1999-10-28 | ||
| JP36744399A JP2001195226A (ja) | 1999-10-28 | 1999-12-24 | 表示方法及び表示ドライバ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001195226A true JP2001195226A (ja) | 2001-07-19 |
Family
ID=26564931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36744399A Pending JP2001195226A (ja) | 1999-10-28 | 1999-12-24 | 表示方法及び表示ドライバ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001195226A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004318125A (ja) * | 2003-03-31 | 2004-11-11 | Seiko Epson Corp | 画像表示装置 |
| JP2004318124A (ja) * | 2003-03-31 | 2004-11-11 | Seiko Epson Corp | 画像表示装置 |
-
1999
- 1999-12-24 JP JP36744399A patent/JP2001195226A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004318125A (ja) * | 2003-03-31 | 2004-11-11 | Seiko Epson Corp | 画像表示装置 |
| JP2004318124A (ja) * | 2003-03-31 | 2004-11-11 | Seiko Epson Corp | 画像表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4063800B2 (ja) | 表示パネル駆動装置 | |
| US4613852A (en) | Display apparatus | |
| JPH09281933A (ja) | データドライバ及びこれを用いた液晶表示装置，情報処理装置 | |
| US20030001853A1 (en) | Display controller, microcomputer and graphic system | |
| JPS5960480A (ja) | デイスプレイ装置 | |
| US9542721B2 (en) | Display control device and data processing system | |
| US8558840B2 (en) | Integrated circuit device and electronic device | |
| US4924432A (en) | Display information processing apparatus | |
| JP2001195226A (ja) | 表示方法及び表示ドライバ装置 | |
| KR970003090B1 (ko) | 표시 데이터 기입제어장치 | |
| JP2001195227A (ja) | 表示方法及び表示ドライバ装置 | |
| JP2011039302A (ja) | バッファー制御回路、表示コントローラー及び電子機器 | |
| JP4048749B2 (ja) | Ｒａｍ内蔵ドライバｉｃを有する表示ユニット及びそれを用いた電子機器 | |
| JP2001195030A (ja) | 表示方法及び表示ドライバ装置 | |
| JPH08202310A (ja) | 画面駆動回路 | |
| KR100414033B1 (ko) | 램 내장형 디스플레이 드라이버와, 그 디스플레이 드라이버를 탑재한 화상표시장치 및, 메모리 내장형 디스플레이 드라이버 | |
| JP2774715B2 (ja) | ドットマトリクス表示装置及びそれにおける多重化表示ｒａｍへの書き込み方式 | |
| JP3319031B2 (ja) | 表示装置 | |
| JP2003274137A (ja) | 画像処理装置 | |
| JPH05307370A (ja) | 液晶表示装置の駆動回路 | |
| CN115346462A (zh) | 一种显示驱动集成电路及其控制方法 | |
| JPH06308908A (ja) | 表示制御装置 | |
| JPH0227677B2 (ja) | ||
| JPH0553548A (ja) | デイスプレイ制御装置 | |
| JPH07271341A (ja) | 表示制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040302 |