JP4048749B2 - Ｒａｍ内蔵ドライバｉｃを有する表示ユニット及びそれを用いた電子機器 - Google Patents
Ｒａｍ内蔵ドライバｉｃを有する表示ユニット及びそれを用いた電子機器 Download PDFInfo
- Publication number
- JP4048749B2 JP4048749B2 JP2001294064A JP2001294064A JP4048749B2 JP 4048749 B2 JP4048749 B2 JP 4048749B2 JP 2001294064 A JP2001294064 A JP 2001294064A JP 2001294064 A JP2001294064 A JP 2001294064A JP 4048749 B2 JP4048749 B2 JP 4048749B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- command
- still image
- image data
- moving image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一画面内に静止画および動画を分割表示する表示ユニットおよびそれを用いた電子機器に関する。
【０００２】
【背景技術および発明が解決しようとする課題】
例えば携帯電話機を例に挙げれば、ＭＰＥＧ（Moving Picture Experts Group）の規格により圧縮して符号化された画像データを受信または送信する技術が提案されている。
【０００３】
この場合、携帯電話機の液晶パネルには、受信された動画が動画表示領域に表示され、静止画表示領域には、例えばその動画に関する説明、操作情報などの静止画が表示される。
【０００４】
動画表示領域に動画を表示するためには、液晶ドライバ内のＲＡＭの記憶領域のうち、動画表示領域対応する動画記憶領域にて、リアルタイムで動画データを書き換える必要がある。
【０００５】
一方、静止画表示領域に表示される静止画は、携帯電話機のキー操作時等に応じて変更され、ＲＡＭの記憶領域のうち、静止画表示領域と対応する静止画記憶領域の静止画データを書き換える必要が生じる。
【０００６】
しかし、動画データと静止画データの制御を同一の表示パネルにおいて行なおうとすると、制御が複雑になり、そのための装置、バスラインなどが増えるといったことになる。
【０００７】
本発明の目的は、動画データの表示中の走査戻りのためのタイミングである水平帰線期間を利用して、静止画データを書き換えることが可能なＲＡＭ内蔵ドライバＩＣを有する表示ユニットおよび電子機器を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の一態様に係る表示ユニットは、コマンドデータ、静止画データ及び動画データを時分割で出力するＭＰＵと、前記静止画データ及び前記動画データの少なくとも一方を含む表示データが記憶される表示用ＲＡＭを内蔵したドライバＩＣと、前記ドライバＩＣにより表示駆動される表示部と、前記ＭＰＵと前記ドライバＩＣとの間に設けられ、前記コマンドデータ、前記静止画データまたは前記動画データを時分割で伝送する第１のバスラインと、前記ＭＰＵと前記ドライバＩＣとの間に設けられ、前記第１のバスラインを伝送されるデータが、前記動画データであるか、前記コマンドデータまたは前記静止画データであるかを判別するデータ判別信号を伝送する第２のバスラインとを有する。前記ＭＰＵは、一水平走査期間中の水平帰線期間の電位を第１の電位とし、それ以外のフィールド期間の電位を第２の電位とする前記データ判別信号を前記第２のバスラインに出力するデータ判別信号出力回路と、前記コマンドデータを生成するコマンド生成回路と、前記データ判別信号が前記第１の電位である時に前記コマンドデータまたは前記静止画データを出力し、前記データ判別信号が前記第２の電位である時に前記動画データを出力するデータ出力回路とを有する。
【０００９】
このように、本発明の一態様によれば、データ判別信号の電位レベルにより区別された期間毎に、コマンドまたは静止画データと、動画データとを、時分割にて伝送することができる。しかも、表示フィールド期間に動画データを伝送する時には、水平帰線期間内にコマンドまたは静止画データを伝送するので、動画データをリアルタイムで更新しながら、その隙間の期間を利用して静止画データを伝送することが可能となる。
【００１０】
本発明の一態様では、前記ＭＰＵから送出される水平同期信号を、前記データ判別信号として兼用することができる。すなわち、水平同期信号は、元々、水平帰線期間とフィールドへ期間とで電位が異なるので、それをそのままデータ判別信号として利用できる。
【００１１】
本発明の一態様では、前記コマンド生成回路により生成される前記コマンドデータは、前記動画データの送出を停止する動画ストップコマンドを含むことができる。この場合、前記データ判別信号出力回路は、前記動画ストップコマンドに基づいて、前記データ判別信号中の前記フィールド期間の電位を前記第２の電位から前記第１の電位に変更することができる。
【００１２】
このように、動画ストップコマンドによって、動画伝送が中断されたら、フィールド期間を利用して、コマンドまたは静止画データを伝送することが可能となる。
【００１３】
本発明の一態様では、前記コマンド生成回路は、前記動画ストップコマンドに続いて、前記静止画データの書き込みを指示する静止画ライトコマンドを前記第１のバスラインに出力することができる。この場合、前記データ出力回路は、前記静止画ライトコマンドに基づいて、前記データ判別信号の電位が前記第１の電位に変更された前記フィールド期間中に、前記静止画データを前記第１のバスラインに送出する。
【００１４】
本発明の一態様では、前記ドライバＩＣは、前記データ判別信号中の前記フィールド期間の電位が前記第１の電位に変更された後に、前記ＭＰＵに対して前記静止画データの受け入れを要求する要求信号を出力することができる。この場合、前記コマンド生成回路は、前記要求信号の受信後に前記静止画ライトコマンドを送出する。
【００１５】
本発明の一態様では、前記ＭＰＵは、前記静止画ライトコマンドの送出後、前記静止画データが出力される前に、送出される前記静止画データの書き込みアドレスを生成して前記ドライバＩＣに送出することができる。
【００１６】
本発明の一態様では、前記コマンド生成回路は、前記動画データの書き込みを指示する動画ライトコマンドを生成することができる。この場合、前記データ判別信号出力回路は、前記コマンド生成回路より前記動画ライトコマンドが出力される以前は、前記データ判別信号の前記フィールド期間の電位を前記第１の電位に設定する。動画が伝送されないときには、水平帰線期間、フィールド期間に拘わらず、常時コマンドまたは静止画データを伝送させるためである。
【００１７】
本発明の一態様によれば、前記ドライバＩＣは、前記コマンドデータ、前記静止画データ及び前記動画データの伝送に共用される共通ポートを有することができる。この場合、この共通ポートが第１のバスラインに接続される。これらの各データが同時に伝送されることはなく、必ず時分割にて伝送されるので、１ポートでの伝送が可能である。こうすると、ドライバＩＣの端子数を低減することができる。
【００１８】
本発明の一態様では、前記ドライバＩＣは、前記動画データの伝送に専用される第１ポートと、前記コマンドデータ及び前記静止画データの伝送に共用される第２ポートとを有するものでも良い。この場合、第１のバスラインは、前記第１のポートに接続される動画用バスラインと、前記第２のポートに接続されるコマンド／静止画用バスラインとに分離される。
【００１９】
本発明の一態様では、前記ドライバＩＣは、前記表示用ＲＡＭのカラムアドレスを指定するカラムアドレス制御回路と、前記表示用ＲＡＭのページアドレスを指定するページアドレス制御回路と、前記ＭＰＵからの前記コマンドデータに基づいて、前記カラムアドレス制御回路および前記ページアドレス制御回路を制御するＭＰＵ系制御回路と、前記表示用ＲＡＭに記憶された前記静止画データまたは前記動画データを、前記表示データとして読み出し制御する表示アドレス制御回路と、前記ＭＰＵ系制御回路とは独立して、前記表示アドレス制御回路を制御して、前記表示部へ前記表示データを出力するドライバ系制御回路とを有することができる。
【００２０】
本発明の他の態様は、上述した表示ユニットを有する電子機器を定義している。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について、図１〜図５を参照して説明する。
【００２２】
（電子機器の説明）
図１は、本発明が適用される電子機器の概略ブロック図である。図１において、この電子機器は、ＭＰＵ（マイクロプロセッサユニット）１０と、表示用ドライバＩＣ２０と、表示部２２とから構成される。表示部２２は、電気光学素子例えば液晶を有するマトリクスパネル例えばカラー液晶パネルである。表示用ドライバＩＣ２０は、この液晶パネル２２を駆動するために、ＲＡＭ１６０を内蔵した表示制御部２４と、Ｘドライバ２６と、Ｙドライバ２８とを有する。なお、Ｙドライバ２８は別個のＩＣとしてもよい。
【００２３】
マトリクスパネル２２は、電圧印加によって光学特性が変化する液晶その他の電気光学素子を用いたものであればよい。液晶パネル２２としては、例えば単純マトリクスパネルで構成でき、この場合、複数のセグメント電極（第１の電極）が形成された第１基板と、コモン電極（第２の電極）が形成された第２基板との間に、液晶が封入される。液晶パネル２２は薄膜トランジスタ（ＴＦＴ）、薄膜ダイオード（ＴＦＤ）等の三端子素子、二端子素子を用いたアクティブマトリクスパネルであっても良い。これらのアクティブマトリクスパネルも、ＲＡＭ内蔵表示制御部２４により制御されるＸドライバ２６により駆動される複数の信号電極（第１の電極）と、Ｙドライバ２８により走査駆動される複数の走査電極（第２の電極）を有する。
【００２４】
液晶パネル２２には静止画と動画とを同時に表示可能である。この場合、図１に示すように、動画表示領域２２Ａと、それ以外の静止画表示領域（テキストデータ表示領域）２２Ｂの各領域が液晶パネル２２に設定される。
【００２５】
ＭＰＵ１０から表示用ドライバＩＣ２０には、コマンド／データの区別を示す信号Ａ０、反転リセット信号ＸＲＥＳ、反転チップセレクト信号ＸＣＳ、反転リード信号ＸＲＤおよび反転ライト信号ＸＷＲ等が伝送される。加えて、ＭＰＵ１０から表示用ドライバＩＣ２０には、図１に示すように、表示コマンド／静止画データ（Ｄ０〜Ｄ７）と、動画データ（ＲＧＢ）とが、図１に示す第１のバスライン１を介して供給される。すなわち、データＤ７〜Ｄ０は、それぞれ８ビットのコマンドデータ、アドレスデータまたは静止画データであり、コマンド／データ識別信号Ａ０の論理によって区別されている。動画データは例えば各６ビットのＲ，Ｇ，Ｂ信号である。クロック信号ＣＬＫ、水平・垂直同期信号Ｈ・Ｖｓｙｎｃ等も、ＭＰＵ１０からドライバＩＣ２０に供給される。本実施形態では、水平同期信号Ｈｓｙｎｃを、詳細を後述するデータ判別信号として兼用しており、この水平同期信号Ｈｓｙｎｃを伝送するラインを第２のバスライン２と定義する。
【００２６】
ＭＰＵ１０は、図１に示すように、データ判別信号出力回路１２と、コマンド生成回路１４と、データ出力回路１６とを含んでいる。
【００２７】
データ判別信号出力回路１２は、一水平走査期間中の水平帰線期間の電位を第１の電位とし、それ以外のフィールド期間の電位を第２の電位とするデータ判別信号（本実施形態では水平同期信号Ｈｓｙｎｃを兼用する）を第２のバスライン２に出力する。コマンド生成回路１４は、動画ストップコマンド、静止画ライトコマンドなどを含むコマンドデータを生成する。データ出力回路１６は、データ判別信号（水平同期信号Ｈｓｙｎｃ）が第１の電位（例えばＨＩＧＨ）である時にコマンドデータまたは静止画データを出力し、データ判別信号（水平同期信号Ｈｓｙｎｃ）が第２の電位（例えばＬＯＷ）である時に動画データを出力する。
【００２８】
図２は、図１のＭＰＵ１０および表示用ドライバＩＣ２０を携帯電話機３０に搭載した例を示している。図２に示すＭＰＵ１０は、携帯電話機３０の制御を司るＣＰＵ４０を有し、このＣＰＵ４０には静止画用メモリ４２、ＤＳＰ（ディジタル・シグナル・プロセッサ）４４が接続されている。また、ＤＳＰ４４には動画用メモリ４６が接続されている。なお、図１に示すデータ判別信号出力回路１２は、図２に示すＤＳＰ４４に含まれている。また、図１に示すコマンド生成回路１４は、図２に示すＣＰＵ４０に含まれている。また、図１に示すデータ出力回路１６は、図２に示すＣＰＵ４０及びＤＳＰ４４の双方に含まれている。
【００２９】
この携帯電話機３０には、アンテナ３２を介して受信された信号を復調し、あるいはアンテナ３２を介して送信される信号を変調する変復調回路３４が設けられている。そして、アンテナ３２からは、例えばＭＰＥＧ（Moving Picture Experts Group）のレイヤーIVの規格にて符号化された動画データを送受信可能となっている。
【００３０】
この携帯電話機３０には、例えばディジタルビデオカメラ３６を設けることもできる。このディジタルビデオカメラ３６を介して動画データを取り込むことができる。携帯電話機３０でのデータ送受信、ディジタルビデオカメラ３６での撮影などに必要な操作情報は、操作入力部３８を介して入力される。
【００３１】
ＭＰＵ１０に設けられたＣＰＵ４０は、液晶パネル２２の動画表示領域２２Ａに動画を表示する際には、その動画のサイズを動画情報から決定する。図１に示すように動画表示領域２２Ａと静止画表示領域２２Ｂとが例えば上下でライン分割され、スタートアドレスＳＡ１，エンドアドレスＥＡ１が動画のサイズから決定される。
【００３２】
この動画表示領域２２Ａに表示される動画は、本実施の形態ではアンテナ３２またはディジタルビデオカメラ３６から供給される。アンテナ３２から入力される信号は、変復調回路３４を介して復調されてＤＳＰ４４にて信号処理される。このＤＳＰ４４は動画処理用メモリ４６と接続され、アンテナ３２、変復調回路３４を介して入力される圧縮データを伸張し、またＭＰＥＧのレイヤーIVの規格にて符号化されているデータについてはデコードする。変復調回路３４、アンテナ３２を介して送信されるデータはＤＳＰ４４にて圧縮され、ＭＰＥＧのレイヤーIVの規格にて符号化して送信する場合にはエンコードされる。このようにＤＳＰ４４は、ＭＰＥＧの例えばレイヤーIVのデコーダ、エンコーダとしての機能を有することができる。
【００３３】
このＤＳＰ４４にはディジタルビデオカメラ３６からの信号も入力され、アンテナ３２またはディジタルビデオカメラ３６より入力された信号は、ＤＳＰ４４にてＲＧＢ信号に処理される。
【００３４】
こうして、アンテナ３２またはディジタルビデオカメラ３６から供給された動画は、ＲＧＢ情報として、第１のバスライン１を介して表示用ドライバＩＣ２０に供給される。
【００３５】
ＣＰＵ４０は、操作入力部３８からの情報等に基づき、必要により静止画用メモリ４２を用いて、液晶パネル２２に表示される静止画の表示に必要なコマンド、静止画データを、第１のバスライン１を介して表示用ドライバＩＣ２０に出力する。
【００３６】
例えば、動画はインターネットを経由して配信された映画情報であり、その劇場チケットを予約するための情報が静止画として表示され、操作入力部３８からの情報に基づいてチケット予約が実施される。このため、ＣＰＵ４０はさらに、変復調回路３４、アンテナ３２を介して静止画情報（例えば予約情報）を送出制御する。またＣＰＵ４０は、必要により、ディジタルビデオカメラ３６にて撮影された動画情報を、変復調回路３４、アンテナ３２を介して送出制御することができる。
【００３７】
（ドライバＩＣの説明）
図３は、図１に示す表示用ドライバＩＣ２０のブロック図である。図３に示す表示用ドライバＩＣ２０の入出力回路として、ＭＰＵインターフェース１００、入出力バッファ１０２及び入力バッファ１０４が設けられている。
【００３８】
ＭＰＵインターフェース１００には、反転チップセレクト信号ＸＣＳ、コマンド／データの識別信号Ａ０、反転リード信号ＸＲＤ、反転ライト信号ＸＷＲ、反転リセット信号ＸＲＥＳなどが入力される。
【００３９】
入出力バッファ１０２（第１のポート）には、例えば８ビットデータＤ７〜Ｄ０として、コマンドデータ（動画ライト、動画ストップ、静止画ライトコマンドなど）または静止画データが入力される。なお、図４ではデータＤ７〜Ｄ０はパラレルで入出力される例を示しているが、表示データＲＡＭ１６０からＭＰＵ１０にデータを読み出す必要がない場合には、先頭ビットを識別信号Ａ０とし、それに続く信号Ｄ７〜Ｄ０をシリアルで入出力してもよい。こうすると、ＭＰＵ１０及び表示用ドライバＩＣ２０の端子数を減らすことができる。
【００４０】
入力バッファ１０４（第２のポート）には、動画データであるＲＧＢデータが入力される。
【００４１】
このように、第１のバスライン１は、コマンド／静止画データの伝送に用いられる第１のポート１０２に接続されたバスラインと、動画データの伝送に用いられる第２のポート１０４に接続されたバスラインとに分離されている。
【００４２】
表示用ドライバＩＣ２０には、ＭＰＵインターフェース１００及び入出力バッファ１０２に接続された第１の内部バスライン１１０が設けられている。
【００４３】
第１の内部バスライン１１０にはバスホールダ１１２とコマンドデコーダ１１４とが接続されている。なお、入出力バッファ１０２にはステータス設定回路１１６が接続され、表示用ドライバＩＣ２０の動作状態（静止画データの受け入れ要求信号を含む）がＭＰＵ１０に出力されるようになっている。
【００４４】
第１の内部バスライン１１０は、表示データＲＡＭ１６０のＩ／Ｏバッファ１６２に接続され、表示データＲＡＭ１６０に対してリード、ライトされる静止画データが伝送される。
【００４５】
また、表示用ドライバＩＣ２０には、動画データＲＧＢが入力される入力バッファ１０４に接続された第２の内部バスライン１２０が設けられている。この第２の内部バスライン１２０には、バスホールダ１２２及びＩ／Ｏバッファ１６２が接続されている。
【００４６】
表示用ドライバＩＣ２０には、上述した表示データＲＡＭ１６０、Ｉ／Ｏバッファ１６２の他に、ＭＰＵ系制御回路１３０、カラムアドレス制御回路１４０、ページアドレス制御回路１５０、表示アドレス制御回路１５２、ドライバ系制御回路１７０、ＰＭＷデコード回路１８０及びＸドライバ２６（Ｙドライバ２８は図示省略してある）などが設けられている。
【００４７】
ＭＰＵ系制御回路１３０は、コマンドデコーダ１１４を介して入力されるＭＰＵ１０からのコマンドデータに基づいて、表示データＲＡＭ１６０に対するリード、ライト動作を制御するとともに、ステータス設定回路１１６にてＩＣ２０のステータスを設定する。このＭＰＵ系制御回路１３０により制御されるカラムアドレス制御回路１４０及びページアドレス制御回路１５０が設けられている。
【００４８】
なお、ＭＰＵ１０からの垂直・水平同期信号Ｈ・Ｖｓｙｎｃが、ドライバ系制御回路１７０を介してＭＰＵ系制御回路１３０に入力される。水平同期信号Ｈｓｙｎｃは、動画データの書き込みの際のノイズ等の誤書き込みによる表示ずれ等を極力抑えるために、カラム・ページアドレス制御回路１４０，１５０内に設けられたカラム・ページアドレスカウンタ１４０Ａ，１５０Ａのセット、リセットに用いられる。
【００４９】
カラム・ページアドレスカウンタ１４０Ａ，１５０Ａは、図１に示す動画表示領域２２ＡスタートアドレスＳＡ１及びエンドアドレスＥＡ１の設定にも用いられる。なお、このカラム・ページカウンタ１４０Ａ，１５０Ａは、静止画表示領域２２Ｂ中にて部分的に更新したい静止画領域のスタートアドレスＳＡ２及びエンドアドレスＥＡ２の設定にも用いることができる。この静止画領域のスタートアドレスＳＡ２及びエンドアドレスＥＡ２は、後述するように、静止画ライトコマンドに引き続いて、ＭＰＵ１０より出力される。
【００５０】
ドライバ系制御回路１７０は、Ｘドライバ系制御回路１７２及びＹドライバ系制御回路１７４を含む。このドライバ系制御回路１７０は、発振回路１７６からの発振出力に基づいて階調制御パルスＧＣＰ、極性反転信号ＦＲ、ラッチパルスＬＰなどを発生し、ＭＰＵ系制御回路１３０とは独立して、表示アドレス制御回路１５６、ＰＷＭデコード回路１８０、電源制御回路１７８およびＸドライバ２６を制御する。
【００５１】
なお、ページアドレス制御回路１５０は、ドライバ系制御回路１７０により制御されて１ライン毎に表示アドレスを指定する表示アドレス制御回路１５２を含んでいる。
【００５２】
ＰＷＭデコード回路１８０は、表示データＲＡＭ１６０より１ライン毎に読み出されるデータをラッチして、極性反転周期に従って階調値に応じたパルス幅の信号を出力する。Ｘドライバ２６は、ＰＷＭデコード回路１８０からの信号を、ＬＣＤ表示系の電圧に応じた電圧にシフトさせ、図１に示す液晶パネル２２のセグメント電極ＳＥＧに供給する。
【００５３】
（表示データＲＡＭに対する静止画、動画の書き込みについて）
ＭＰＵ１０は、図１に示す動画表示領域２２ＡのスタートアドレスＳＡ１およびエンドアドレスＥＡ１と対応する表示データＲＡＭ１６０のページアドレスおよびカラムアドレスを、動画情報から予め知得するか、あるいは指定する。静止画が書き換えられる領域のスタートアドレスＳＡ２及びエンドアドレスＥＡ２についても、ＭＰＵ１０により指定される。
【００５４】
このためＭＰＵ１０は、表示データＲＡＭ１６０のエリアのうち動画表示領域２２Ａと対応するエリアのカラムアドレスおよびページアドレスを、動画表示期間中に亘って、所定の書き込み周波数に従って繰り返し指定することが可能となる。
【００５５】
図４は、データ判別信号Ｈｓｙｎｃと、ＭＰＵ１０よりドライバＩＣ２０に伝送されるデータとの関係を示している。
【００５６】
本実施例では、コマンド／静止画を伝送するか、あるいは動画を伝送するかの判別信号として、水平同期信号Ｈｓｙｎｃのレベルを用いている。
【００５７】
ここで、水平同期信号Ｈｓｙｎｃの電位は、水平帰線期間では例えばＨＩＧＨ（第１の電位）、それ以外のフィールド期間では例えばＬＯＷ（第２の電位）となっている。
【００５８】
本実施形態では、水平同期信号ＨｓｙｎｃのレベルがＨＩＧＨのときには、コマンドデータまたは静止画データの伝送が可能である。一方、水平同期信号ＨｓｙｎｃのレベルがＬＯＷのときには、動画データの伝送が可能である。
【００５９】
水平同期信号ＨｓｙｎｃがＨＩＧＨレベルである水平帰線期間は、液晶パネル２２に動画が表示されない期間である。そこで、本実施の形態では、この水平帰線期間に、ＭＰＵ１０及びドライバＩＣ２０の間でコマンドデータまたは静止画データを伝送することで、動画表示に悪影響を与えることなく、それらの伝送を可能とした。
【００６０】
一方、水平同期信号ＨｓｙｎｃがＬＯＷレベルであるフィールド期間に、ＲＡＭ１６０から現に動画データが読み出されるライン以外のラインに、動画データを順次は書き込むように伝送している。こうして、ＲＡＭ１６０の動画データをリアルタイムで更新することができる。
【００６１】
なお、図４に示すように、水平同期信号Ｈｓｙｎｃは水平同期を検出できる信号となっている。このため、この水平同期信号Ｈｓｙｎｃを利用して、上述したように、動画データの表示ずれ等を極力抑えるために、カラム・ページアドレス制御回路１４０，１５０内に設けられたカラム・ページアドレスカウンタ１４０Ａ，１５０Ａのセット、リセットさせることができる。
【００６２】
また、水平帰線期間を利用して静止画を伝送することで、ＲＡＭ１６０の静止画記憶エリアの静止画データを、動画データと次の動画データを伝送する間の隙間を利用して伝送することができる。
【００６３】
図５は、一水平帰線期間を超えた期間に亘って静止画データを伝送する場合の動作タイミングを示している。
【００６４】
図５において、水平同期信号ＨｓｙｎｃがＨＩＧＨレベルである水平帰線期間に、図１に示すＭＰＵ１０のコマンド生成回路１４より、動画ストップコマンドがＩＣ２０に伝送される。この動画ストップコマンドは、図２の例えば操作入力部３８からの情報に基づいて、静止画の内容を変更する時に、図２のＣＰＵ４０内に設けられたコマンド生成回路１４より生成される。
【００６５】
ここで、図２に示すＭＰＵ１０中のＣＰＵ４０は、コマンド生成回路１４より動画ストップコマンドを発生させると共に、ＤＳＰ４４内のデータ出力回路１６に対して動画データの送出をストップさせる指令を出す。
【００６６】
さらに、図２に示すＭＰＵ１０中のＣＰＵ４０は、ＤＳＰ４４中のデータ判別信号出力回路１４に指令して、水平同期信号Ｈｓｙｎｃ（データ判別信号）のレベルを、フィールド期間中もＨＩＧＨレベル（第１のレベル）となるように設定する（図４参照）。
【００６７】
上述の動画ストップコマンドは、第１のバスライン１と、図３に示す入出力バッファ１０２とを介して、８ビットデータとして表示用ドライバＩＣ２０に入力される。なお、このとき、図３のＭＰＵインターフェース１００のＡＯ端子には、入出力バッファ１０２に入力されるデータがコマンドデータであることを示す符号が入力されている。
【００６８】
入出力バッファ１０２に入力された動画ストップコマンドは、ＩＣ２０の第１の内部バスライン１１０を介してコマンドデコーダ１１４に入力されてデコードされて、ＭＰＵ系制御回路１３０に入力される。ＭＰＵ系制御回路１３０は、現に実施されているＲＡＭ１６０への動画データの書き込み動作を考慮しながら、静止画リクエストを出力する。この静止画リクエストは、ステータス設定回路１１６、入出力バッファ１０２及び第１のバスライン１を介して、ＭＰＵ１０に入力される。
【００６９】
ＭＰＵ１０内のＣＰＵ４０は、その静止画リクエストに基づき、静止画ライトコマンドを発生する。この静止画ライトコマンドに続いて、書き換えられるべき静止画のアドレス（例えば図１に示すスタートアドレスＳＡ２とエンドアドレスＥＡ２）及び静止画データがデータ出力回路１６より出力される。これらのコマンド、アドレス及び静止画データは、データ判別信号（水平同期信号Ｈｓｙｎｃ）がＨＩＧＨであるフィールド期間中に送出されている。
【００７０】
このようにして、ＲＡＭ１６０での動画データの更新が禁止されたフィールド期間を利用して、静止画データをＲＡＭ１６０に書き込むことができる。このとき、図５に示す水平同期信号Ｈｓｙｎｃの電位は、図４に示す通常の水平同期信号Ｈｓｎｃとは異なり、フィールド期間でもＨＩＧＨレベルとなっている。
【００７１】
しかし、この期間には動画データの書き換えが実施されないので、レベル変更された水平同期信号Ｈｓｙｎｃを同期合わせに用いる必要はない。
【００７２】
このように、本実施形態では、水平同期信号をデータ判別信号に兼用しながらも、動画データ書き込みの際には水平同期信号Ｈｓｙｎｃを同期合わせに使用できる。また、動画データの書き込み以外の時には、水平帰線期間またはフィールド期間中に動画データ以外のコマンドまたは静止画データを伝送していることを示すデータ判別信号として使用できる。
【００７３】
静止画データの送出が、１または複数フィールド期間を用いて完了したら、その完了後の次の水平帰線期間内に、図５に示すように動画ライトコマンドを、ＭＰＵ１０中のコマンド生成回路１４より発生させる。この後は、通常の水平同期信号Ｈｓｙｎｃのレベルとなる。すなわち、フィールド期間では水平同期信号ＨｓｙｎｃのレベルがＬＯＷとなるので、図４と同様にして動画データの伝送が可能となる。換言すれば、動画ライトコマンドが生成される前は、データ判別信号は水平帰線期間及びフィールド期間の双方で第２のレベル（ＬＯＷ）に設定することができる。
【００７４】
なお、図３に示すように、本実施形態では、静止画データ（Ｄ０〜Ｄ７）のポートと動画データ（ＲＧＢ）のポートとを別個に設けたが、１ポートで兼用しても良い。本発明では、動画データと静止画データとは時分割で送られるため、ポートを兼用することができる。このように、静止画データと動画データのとのポート兼用することで、ドライバＩＣ２０に必要な端子数を低減できる。
【００７５】
また、液晶パネル２０の動画表示領域２２Ａに動画を表示するに際しては、例えば６０Ｈｚすなわち１秒間に６０フレームを表示できる読み出しクロックに従って、表示データＲＡＭ１６０から表示データを読み出する。
【００７６】
一方、静止画データは、液晶表示のための駆動周波数より高い例えば９０Ｈｚすなわち１秒間に９０フレームを表示できる静止画書き込みクロックに従って、表示データＲＡＭ１６０に表示データが書き込まれる。このように、表示読み出しレートより高い書き込みレートにて静止画の書き換えを実施すれば、操作入力部３８での操作に応じたスクロール表示等に追従した表示が可能となる。
【００７７】
これに対して動画データについては、人間の網膜の残像現象を利用するものであるので、携帯電話機などのように精密な動画表示が求められない場合には、動画のフレーム数を低く（表示に合わせて６０フレーム全部を書き換える必要はない）しても支障はない。
【００７８】
本実施の形態では、例えば２０Ｈｚすなわち１秒間に２０フレームの動画データを書き込むことができる周波数で書き込みを行うこともできるし、６０フレームの周波数にて２０／６０＝１／３のデータをＭＰＵ１０からドライバＩＣ２０に送出するだけでもよい。ＲＡＭを内蔵していないＸドライバＩＣを使用する場合には６０フレーム分のデータを常に書き換える必要があるが、このように動画の書き込み周波数を低く（書き込みレートを低く）し、または書き換えられるデータ量を減少することで、静止画とは異なり表示データＲＡＭ１６０の内容を常時書き換える必要がある動画データの書き込み回数が少なくなり、その分メモリセルにて消費される電力を少なくすることができる。
【００７９】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【００８０】
本発明は、携帯電話の他、ゲーム機器、電子手帳、パーソナルコンピュータ、ワードプロセッサ、テレビ、カーナビゲーション装置など各種の電子機器に適用することができる。
【図面の簡単な説明】
【図１】本発明が適用される電子機器の概略ブロック図である。
【図２】図１の電子機器の一例である携帯電話機の概略ブロック図である。
【図３】図１に示す表示ユニットの概略ブロック図である。
【図４】データ判別信号である水平同期信号と、伝送されるデータとの関係を示すタイミングチャートである。
【図５】一水平帰線期間を超えた期間に静止画データを伝送する動作を示すタイミングチャートである。
【符号の説明】
１ 第１のバスライン
２ 第２のバスライン
１０ ＭＰＵ
２０ 表示用ドライバＩＣ
２２ 液晶パネル
２２Ａ 動画表示領域
２２Ｂ 静止画表示領域
２４ 表示制御部
２６ Ｘドライバ
２８ Ｙドライバ
３０ 携帯電話機
３２ アンテナ
３４ 変復調回路
３６ ディジタルビデオカメラ
３８ 操作入力部
４０ ＣＰＵ
４２ 静止画用メモリ
４４ ＤＳＰ（ディジタル・シグナル・プロセッサ）
４６ 動画用メモリ
１００ ＭＰＵインターフェース
１０２ 入出力バッファ
１１０ 第１の内部バスライン
１１２ バスホールダ
１１４ コマンドデコーダ
１１６ ステータス設定回路
１２０ 第２の内部バスライン
１２２ バスホールダ
１３０ ＭＰＵ系制御回路
１４０ カラムアドレス制御回路
１４０Ａ カラムアドレスカウンタ
１５０ ページアドレス制御回路
１５０Ａ ページアドレスカウンタ
１５２ 表示アドレス制御回路
１６０ 表示データＲＡＭ
１６２ Ｉ／Ｏバッファ
１７０ ドライバ系制御回路
１７２ Ｘドライバ系制御回路
１７４ Ｙドライバ系制御回路
１７６ 発振回路
１７８ 電源制御回路
１８０ ＰＷＭデコーダ回路
【発明の属する技術分野】
本発明は、一画面内に静止画および動画を分割表示する表示ユニットおよびそれを用いた電子機器に関する。
【０００２】
【背景技術および発明が解決しようとする課題】
例えば携帯電話機を例に挙げれば、ＭＰＥＧ（Moving Picture Experts Group）の規格により圧縮して符号化された画像データを受信または送信する技術が提案されている。
【０００３】
この場合、携帯電話機の液晶パネルには、受信された動画が動画表示領域に表示され、静止画表示領域には、例えばその動画に関する説明、操作情報などの静止画が表示される。
【０００４】
動画表示領域に動画を表示するためには、液晶ドライバ内のＲＡＭの記憶領域のうち、動画表示領域対応する動画記憶領域にて、リアルタイムで動画データを書き換える必要がある。
【０００５】
一方、静止画表示領域に表示される静止画は、携帯電話機のキー操作時等に応じて変更され、ＲＡＭの記憶領域のうち、静止画表示領域と対応する静止画記憶領域の静止画データを書き換える必要が生じる。
【０００６】
しかし、動画データと静止画データの制御を同一の表示パネルにおいて行なおうとすると、制御が複雑になり、そのための装置、バスラインなどが増えるといったことになる。
【０００７】
本発明の目的は、動画データの表示中の走査戻りのためのタイミングである水平帰線期間を利用して、静止画データを書き換えることが可能なＲＡＭ内蔵ドライバＩＣを有する表示ユニットおよび電子機器を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の一態様に係る表示ユニットは、コマンドデータ、静止画データ及び動画データを時分割で出力するＭＰＵと、前記静止画データ及び前記動画データの少なくとも一方を含む表示データが記憶される表示用ＲＡＭを内蔵したドライバＩＣと、前記ドライバＩＣにより表示駆動される表示部と、前記ＭＰＵと前記ドライバＩＣとの間に設けられ、前記コマンドデータ、前記静止画データまたは前記動画データを時分割で伝送する第１のバスラインと、前記ＭＰＵと前記ドライバＩＣとの間に設けられ、前記第１のバスラインを伝送されるデータが、前記動画データであるか、前記コマンドデータまたは前記静止画データであるかを判別するデータ判別信号を伝送する第２のバスラインとを有する。前記ＭＰＵは、一水平走査期間中の水平帰線期間の電位を第１の電位とし、それ以外のフィールド期間の電位を第２の電位とする前記データ判別信号を前記第２のバスラインに出力するデータ判別信号出力回路と、前記コマンドデータを生成するコマンド生成回路と、前記データ判別信号が前記第１の電位である時に前記コマンドデータまたは前記静止画データを出力し、前記データ判別信号が前記第２の電位である時に前記動画データを出力するデータ出力回路とを有する。
【０００９】
このように、本発明の一態様によれば、データ判別信号の電位レベルにより区別された期間毎に、コマンドまたは静止画データと、動画データとを、時分割にて伝送することができる。しかも、表示フィールド期間に動画データを伝送する時には、水平帰線期間内にコマンドまたは静止画データを伝送するので、動画データをリアルタイムで更新しながら、その隙間の期間を利用して静止画データを伝送することが可能となる。
【００１０】
本発明の一態様では、前記ＭＰＵから送出される水平同期信号を、前記データ判別信号として兼用することができる。すなわち、水平同期信号は、元々、水平帰線期間とフィールドへ期間とで電位が異なるので、それをそのままデータ判別信号として利用できる。
【００１１】
本発明の一態様では、前記コマンド生成回路により生成される前記コマンドデータは、前記動画データの送出を停止する動画ストップコマンドを含むことができる。この場合、前記データ判別信号出力回路は、前記動画ストップコマンドに基づいて、前記データ判別信号中の前記フィールド期間の電位を前記第２の電位から前記第１の電位に変更することができる。
【００１２】
このように、動画ストップコマンドによって、動画伝送が中断されたら、フィールド期間を利用して、コマンドまたは静止画データを伝送することが可能となる。
【００１３】
本発明の一態様では、前記コマンド生成回路は、前記動画ストップコマンドに続いて、前記静止画データの書き込みを指示する静止画ライトコマンドを前記第１のバスラインに出力することができる。この場合、前記データ出力回路は、前記静止画ライトコマンドに基づいて、前記データ判別信号の電位が前記第１の電位に変更された前記フィールド期間中に、前記静止画データを前記第１のバスラインに送出する。
【００１４】
本発明の一態様では、前記ドライバＩＣは、前記データ判別信号中の前記フィールド期間の電位が前記第１の電位に変更された後に、前記ＭＰＵに対して前記静止画データの受け入れを要求する要求信号を出力することができる。この場合、前記コマンド生成回路は、前記要求信号の受信後に前記静止画ライトコマンドを送出する。
【００１５】
本発明の一態様では、前記ＭＰＵは、前記静止画ライトコマンドの送出後、前記静止画データが出力される前に、送出される前記静止画データの書き込みアドレスを生成して前記ドライバＩＣに送出することができる。
【００１６】
本発明の一態様では、前記コマンド生成回路は、前記動画データの書き込みを指示する動画ライトコマンドを生成することができる。この場合、前記データ判別信号出力回路は、前記コマンド生成回路より前記動画ライトコマンドが出力される以前は、前記データ判別信号の前記フィールド期間の電位を前記第１の電位に設定する。動画が伝送されないときには、水平帰線期間、フィールド期間に拘わらず、常時コマンドまたは静止画データを伝送させるためである。
【００１７】
本発明の一態様によれば、前記ドライバＩＣは、前記コマンドデータ、前記静止画データ及び前記動画データの伝送に共用される共通ポートを有することができる。この場合、この共通ポートが第１のバスラインに接続される。これらの各データが同時に伝送されることはなく、必ず時分割にて伝送されるので、１ポートでの伝送が可能である。こうすると、ドライバＩＣの端子数を低減することができる。
【００１８】
本発明の一態様では、前記ドライバＩＣは、前記動画データの伝送に専用される第１ポートと、前記コマンドデータ及び前記静止画データの伝送に共用される第２ポートとを有するものでも良い。この場合、第１のバスラインは、前記第１のポートに接続される動画用バスラインと、前記第２のポートに接続されるコマンド／静止画用バスラインとに分離される。
【００１９】
本発明の一態様では、前記ドライバＩＣは、前記表示用ＲＡＭのカラムアドレスを指定するカラムアドレス制御回路と、前記表示用ＲＡＭのページアドレスを指定するページアドレス制御回路と、前記ＭＰＵからの前記コマンドデータに基づいて、前記カラムアドレス制御回路および前記ページアドレス制御回路を制御するＭＰＵ系制御回路と、前記表示用ＲＡＭに記憶された前記静止画データまたは前記動画データを、前記表示データとして読み出し制御する表示アドレス制御回路と、前記ＭＰＵ系制御回路とは独立して、前記表示アドレス制御回路を制御して、前記表示部へ前記表示データを出力するドライバ系制御回路とを有することができる。
【００２０】
本発明の他の態様は、上述した表示ユニットを有する電子機器を定義している。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について、図１〜図５を参照して説明する。
【００２２】
（電子機器の説明）
図１は、本発明が適用される電子機器の概略ブロック図である。図１において、この電子機器は、ＭＰＵ（マイクロプロセッサユニット）１０と、表示用ドライバＩＣ２０と、表示部２２とから構成される。表示部２２は、電気光学素子例えば液晶を有するマトリクスパネル例えばカラー液晶パネルである。表示用ドライバＩＣ２０は、この液晶パネル２２を駆動するために、ＲＡＭ１６０を内蔵した表示制御部２４と、Ｘドライバ２６と、Ｙドライバ２８とを有する。なお、Ｙドライバ２８は別個のＩＣとしてもよい。
【００２３】
マトリクスパネル２２は、電圧印加によって光学特性が変化する液晶その他の電気光学素子を用いたものであればよい。液晶パネル２２としては、例えば単純マトリクスパネルで構成でき、この場合、複数のセグメント電極（第１の電極）が形成された第１基板と、コモン電極（第２の電極）が形成された第２基板との間に、液晶が封入される。液晶パネル２２は薄膜トランジスタ（ＴＦＴ）、薄膜ダイオード（ＴＦＤ）等の三端子素子、二端子素子を用いたアクティブマトリクスパネルであっても良い。これらのアクティブマトリクスパネルも、ＲＡＭ内蔵表示制御部２４により制御されるＸドライバ２６により駆動される複数の信号電極（第１の電極）と、Ｙドライバ２８により走査駆動される複数の走査電極（第２の電極）を有する。
【００２４】
液晶パネル２２には静止画と動画とを同時に表示可能である。この場合、図１に示すように、動画表示領域２２Ａと、それ以外の静止画表示領域（テキストデータ表示領域）２２Ｂの各領域が液晶パネル２２に設定される。
【００２５】
ＭＰＵ１０から表示用ドライバＩＣ２０には、コマンド／データの区別を示す信号Ａ０、反転リセット信号ＸＲＥＳ、反転チップセレクト信号ＸＣＳ、反転リード信号ＸＲＤおよび反転ライト信号ＸＷＲ等が伝送される。加えて、ＭＰＵ１０から表示用ドライバＩＣ２０には、図１に示すように、表示コマンド／静止画データ（Ｄ０〜Ｄ７）と、動画データ（ＲＧＢ）とが、図１に示す第１のバスライン１を介して供給される。すなわち、データＤ７〜Ｄ０は、それぞれ８ビットのコマンドデータ、アドレスデータまたは静止画データであり、コマンド／データ識別信号Ａ０の論理によって区別されている。動画データは例えば各６ビットのＲ，Ｇ，Ｂ信号である。クロック信号ＣＬＫ、水平・垂直同期信号Ｈ・Ｖｓｙｎｃ等も、ＭＰＵ１０からドライバＩＣ２０に供給される。本実施形態では、水平同期信号Ｈｓｙｎｃを、詳細を後述するデータ判別信号として兼用しており、この水平同期信号Ｈｓｙｎｃを伝送するラインを第２のバスライン２と定義する。
【００２６】
ＭＰＵ１０は、図１に示すように、データ判別信号出力回路１２と、コマンド生成回路１４と、データ出力回路１６とを含んでいる。
【００２７】
データ判別信号出力回路１２は、一水平走査期間中の水平帰線期間の電位を第１の電位とし、それ以外のフィールド期間の電位を第２の電位とするデータ判別信号（本実施形態では水平同期信号Ｈｓｙｎｃを兼用する）を第２のバスライン２に出力する。コマンド生成回路１４は、動画ストップコマンド、静止画ライトコマンドなどを含むコマンドデータを生成する。データ出力回路１６は、データ判別信号（水平同期信号Ｈｓｙｎｃ）が第１の電位（例えばＨＩＧＨ）である時にコマンドデータまたは静止画データを出力し、データ判別信号（水平同期信号Ｈｓｙｎｃ）が第２の電位（例えばＬＯＷ）である時に動画データを出力する。
【００２８】
図２は、図１のＭＰＵ１０および表示用ドライバＩＣ２０を携帯電話機３０に搭載した例を示している。図２に示すＭＰＵ１０は、携帯電話機３０の制御を司るＣＰＵ４０を有し、このＣＰＵ４０には静止画用メモリ４２、ＤＳＰ（ディジタル・シグナル・プロセッサ）４４が接続されている。また、ＤＳＰ４４には動画用メモリ４６が接続されている。なお、図１に示すデータ判別信号出力回路１２は、図２に示すＤＳＰ４４に含まれている。また、図１に示すコマンド生成回路１４は、図２に示すＣＰＵ４０に含まれている。また、図１に示すデータ出力回路１６は、図２に示すＣＰＵ４０及びＤＳＰ４４の双方に含まれている。
【００２９】
この携帯電話機３０には、アンテナ３２を介して受信された信号を復調し、あるいはアンテナ３２を介して送信される信号を変調する変復調回路３４が設けられている。そして、アンテナ３２からは、例えばＭＰＥＧ（Moving Picture Experts Group）のレイヤーIVの規格にて符号化された動画データを送受信可能となっている。
【００３０】
この携帯電話機３０には、例えばディジタルビデオカメラ３６を設けることもできる。このディジタルビデオカメラ３６を介して動画データを取り込むことができる。携帯電話機３０でのデータ送受信、ディジタルビデオカメラ３６での撮影などに必要な操作情報は、操作入力部３８を介して入力される。
【００３１】
ＭＰＵ１０に設けられたＣＰＵ４０は、液晶パネル２２の動画表示領域２２Ａに動画を表示する際には、その動画のサイズを動画情報から決定する。図１に示すように動画表示領域２２Ａと静止画表示領域２２Ｂとが例えば上下でライン分割され、スタートアドレスＳＡ１，エンドアドレスＥＡ１が動画のサイズから決定される。
【００３２】
この動画表示領域２２Ａに表示される動画は、本実施の形態ではアンテナ３２またはディジタルビデオカメラ３６から供給される。アンテナ３２から入力される信号は、変復調回路３４を介して復調されてＤＳＰ４４にて信号処理される。このＤＳＰ４４は動画処理用メモリ４６と接続され、アンテナ３２、変復調回路３４を介して入力される圧縮データを伸張し、またＭＰＥＧのレイヤーIVの規格にて符号化されているデータについてはデコードする。変復調回路３４、アンテナ３２を介して送信されるデータはＤＳＰ４４にて圧縮され、ＭＰＥＧのレイヤーIVの規格にて符号化して送信する場合にはエンコードされる。このようにＤＳＰ４４は、ＭＰＥＧの例えばレイヤーIVのデコーダ、エンコーダとしての機能を有することができる。
【００３３】
このＤＳＰ４４にはディジタルビデオカメラ３６からの信号も入力され、アンテナ３２またはディジタルビデオカメラ３６より入力された信号は、ＤＳＰ４４にてＲＧＢ信号に処理される。
【００３４】
こうして、アンテナ３２またはディジタルビデオカメラ３６から供給された動画は、ＲＧＢ情報として、第１のバスライン１を介して表示用ドライバＩＣ２０に供給される。
【００３５】
ＣＰＵ４０は、操作入力部３８からの情報等に基づき、必要により静止画用メモリ４２を用いて、液晶パネル２２に表示される静止画の表示に必要なコマンド、静止画データを、第１のバスライン１を介して表示用ドライバＩＣ２０に出力する。
【００３６】
例えば、動画はインターネットを経由して配信された映画情報であり、その劇場チケットを予約するための情報が静止画として表示され、操作入力部３８からの情報に基づいてチケット予約が実施される。このため、ＣＰＵ４０はさらに、変復調回路３４、アンテナ３２を介して静止画情報（例えば予約情報）を送出制御する。またＣＰＵ４０は、必要により、ディジタルビデオカメラ３６にて撮影された動画情報を、変復調回路３４、アンテナ３２を介して送出制御することができる。
【００３７】
（ドライバＩＣの説明）
図３は、図１に示す表示用ドライバＩＣ２０のブロック図である。図３に示す表示用ドライバＩＣ２０の入出力回路として、ＭＰＵインターフェース１００、入出力バッファ１０２及び入力バッファ１０４が設けられている。
【００３８】
ＭＰＵインターフェース１００には、反転チップセレクト信号ＸＣＳ、コマンド／データの識別信号Ａ０、反転リード信号ＸＲＤ、反転ライト信号ＸＷＲ、反転リセット信号ＸＲＥＳなどが入力される。
【００３９】
入出力バッファ１０２（第１のポート）には、例えば８ビットデータＤ７〜Ｄ０として、コマンドデータ（動画ライト、動画ストップ、静止画ライトコマンドなど）または静止画データが入力される。なお、図４ではデータＤ７〜Ｄ０はパラレルで入出力される例を示しているが、表示データＲＡＭ１６０からＭＰＵ１０にデータを読み出す必要がない場合には、先頭ビットを識別信号Ａ０とし、それに続く信号Ｄ７〜Ｄ０をシリアルで入出力してもよい。こうすると、ＭＰＵ１０及び表示用ドライバＩＣ２０の端子数を減らすことができる。
【００４０】
入力バッファ１０４（第２のポート）には、動画データであるＲＧＢデータが入力される。
【００４１】
このように、第１のバスライン１は、コマンド／静止画データの伝送に用いられる第１のポート１０２に接続されたバスラインと、動画データの伝送に用いられる第２のポート１０４に接続されたバスラインとに分離されている。
【００４２】
表示用ドライバＩＣ２０には、ＭＰＵインターフェース１００及び入出力バッファ１０２に接続された第１の内部バスライン１１０が設けられている。
【００４３】
第１の内部バスライン１１０にはバスホールダ１１２とコマンドデコーダ１１４とが接続されている。なお、入出力バッファ１０２にはステータス設定回路１１６が接続され、表示用ドライバＩＣ２０の動作状態（静止画データの受け入れ要求信号を含む）がＭＰＵ１０に出力されるようになっている。
【００４４】
第１の内部バスライン１１０は、表示データＲＡＭ１６０のＩ／Ｏバッファ１６２に接続され、表示データＲＡＭ１６０に対してリード、ライトされる静止画データが伝送される。
【００４５】
また、表示用ドライバＩＣ２０には、動画データＲＧＢが入力される入力バッファ１０４に接続された第２の内部バスライン１２０が設けられている。この第２の内部バスライン１２０には、バスホールダ１２２及びＩ／Ｏバッファ１６２が接続されている。
【００４６】
表示用ドライバＩＣ２０には、上述した表示データＲＡＭ１６０、Ｉ／Ｏバッファ１６２の他に、ＭＰＵ系制御回路１３０、カラムアドレス制御回路１４０、ページアドレス制御回路１５０、表示アドレス制御回路１５２、ドライバ系制御回路１７０、ＰＭＷデコード回路１８０及びＸドライバ２６（Ｙドライバ２８は図示省略してある）などが設けられている。
【００４７】
ＭＰＵ系制御回路１３０は、コマンドデコーダ１１４を介して入力されるＭＰＵ１０からのコマンドデータに基づいて、表示データＲＡＭ１６０に対するリード、ライト動作を制御するとともに、ステータス設定回路１１６にてＩＣ２０のステータスを設定する。このＭＰＵ系制御回路１３０により制御されるカラムアドレス制御回路１４０及びページアドレス制御回路１５０が設けられている。
【００４８】
なお、ＭＰＵ１０からの垂直・水平同期信号Ｈ・Ｖｓｙｎｃが、ドライバ系制御回路１７０を介してＭＰＵ系制御回路１３０に入力される。水平同期信号Ｈｓｙｎｃは、動画データの書き込みの際のノイズ等の誤書き込みによる表示ずれ等を極力抑えるために、カラム・ページアドレス制御回路１４０，１５０内に設けられたカラム・ページアドレスカウンタ１４０Ａ，１５０Ａのセット、リセットに用いられる。
【００４９】
カラム・ページアドレスカウンタ１４０Ａ，１５０Ａは、図１に示す動画表示領域２２ＡスタートアドレスＳＡ１及びエンドアドレスＥＡ１の設定にも用いられる。なお、このカラム・ページカウンタ１４０Ａ，１５０Ａは、静止画表示領域２２Ｂ中にて部分的に更新したい静止画領域のスタートアドレスＳＡ２及びエンドアドレスＥＡ２の設定にも用いることができる。この静止画領域のスタートアドレスＳＡ２及びエンドアドレスＥＡ２は、後述するように、静止画ライトコマンドに引き続いて、ＭＰＵ１０より出力される。
【００５０】
ドライバ系制御回路１７０は、Ｘドライバ系制御回路１７２及びＹドライバ系制御回路１７４を含む。このドライバ系制御回路１７０は、発振回路１７６からの発振出力に基づいて階調制御パルスＧＣＰ、極性反転信号ＦＲ、ラッチパルスＬＰなどを発生し、ＭＰＵ系制御回路１３０とは独立して、表示アドレス制御回路１５６、ＰＷＭデコード回路１８０、電源制御回路１７８およびＸドライバ２６を制御する。
【００５１】
なお、ページアドレス制御回路１５０は、ドライバ系制御回路１７０により制御されて１ライン毎に表示アドレスを指定する表示アドレス制御回路１５２を含んでいる。
【００５２】
ＰＷＭデコード回路１８０は、表示データＲＡＭ１６０より１ライン毎に読み出されるデータをラッチして、極性反転周期に従って階調値に応じたパルス幅の信号を出力する。Ｘドライバ２６は、ＰＷＭデコード回路１８０からの信号を、ＬＣＤ表示系の電圧に応じた電圧にシフトさせ、図１に示す液晶パネル２２のセグメント電極ＳＥＧに供給する。
【００５３】
（表示データＲＡＭに対する静止画、動画の書き込みについて）
ＭＰＵ１０は、図１に示す動画表示領域２２ＡのスタートアドレスＳＡ１およびエンドアドレスＥＡ１と対応する表示データＲＡＭ１６０のページアドレスおよびカラムアドレスを、動画情報から予め知得するか、あるいは指定する。静止画が書き換えられる領域のスタートアドレスＳＡ２及びエンドアドレスＥＡ２についても、ＭＰＵ１０により指定される。
【００５４】
このためＭＰＵ１０は、表示データＲＡＭ１６０のエリアのうち動画表示領域２２Ａと対応するエリアのカラムアドレスおよびページアドレスを、動画表示期間中に亘って、所定の書き込み周波数に従って繰り返し指定することが可能となる。
【００５５】
図４は、データ判別信号Ｈｓｙｎｃと、ＭＰＵ１０よりドライバＩＣ２０に伝送されるデータとの関係を示している。
【００５６】
本実施例では、コマンド／静止画を伝送するか、あるいは動画を伝送するかの判別信号として、水平同期信号Ｈｓｙｎｃのレベルを用いている。
【００５７】
ここで、水平同期信号Ｈｓｙｎｃの電位は、水平帰線期間では例えばＨＩＧＨ（第１の電位）、それ以外のフィールド期間では例えばＬＯＷ（第２の電位）となっている。
【００５８】
本実施形態では、水平同期信号ＨｓｙｎｃのレベルがＨＩＧＨのときには、コマンドデータまたは静止画データの伝送が可能である。一方、水平同期信号ＨｓｙｎｃのレベルがＬＯＷのときには、動画データの伝送が可能である。
【００５９】
水平同期信号ＨｓｙｎｃがＨＩＧＨレベルである水平帰線期間は、液晶パネル２２に動画が表示されない期間である。そこで、本実施の形態では、この水平帰線期間に、ＭＰＵ１０及びドライバＩＣ２０の間でコマンドデータまたは静止画データを伝送することで、動画表示に悪影響を与えることなく、それらの伝送を可能とした。
【００６０】
一方、水平同期信号ＨｓｙｎｃがＬＯＷレベルであるフィールド期間に、ＲＡＭ１６０から現に動画データが読み出されるライン以外のラインに、動画データを順次は書き込むように伝送している。こうして、ＲＡＭ１６０の動画データをリアルタイムで更新することができる。
【００６１】
なお、図４に示すように、水平同期信号Ｈｓｙｎｃは水平同期を検出できる信号となっている。このため、この水平同期信号Ｈｓｙｎｃを利用して、上述したように、動画データの表示ずれ等を極力抑えるために、カラム・ページアドレス制御回路１４０，１５０内に設けられたカラム・ページアドレスカウンタ１４０Ａ，１５０Ａのセット、リセットさせることができる。
【００６２】
また、水平帰線期間を利用して静止画を伝送することで、ＲＡＭ１６０の静止画記憶エリアの静止画データを、動画データと次の動画データを伝送する間の隙間を利用して伝送することができる。
【００６３】
図５は、一水平帰線期間を超えた期間に亘って静止画データを伝送する場合の動作タイミングを示している。
【００６４】
図５において、水平同期信号ＨｓｙｎｃがＨＩＧＨレベルである水平帰線期間に、図１に示すＭＰＵ１０のコマンド生成回路１４より、動画ストップコマンドがＩＣ２０に伝送される。この動画ストップコマンドは、図２の例えば操作入力部３８からの情報に基づいて、静止画の内容を変更する時に、図２のＣＰＵ４０内に設けられたコマンド生成回路１４より生成される。
【００６５】
ここで、図２に示すＭＰＵ１０中のＣＰＵ４０は、コマンド生成回路１４より動画ストップコマンドを発生させると共に、ＤＳＰ４４内のデータ出力回路１６に対して動画データの送出をストップさせる指令を出す。
【００６６】
さらに、図２に示すＭＰＵ１０中のＣＰＵ４０は、ＤＳＰ４４中のデータ判別信号出力回路１４に指令して、水平同期信号Ｈｓｙｎｃ（データ判別信号）のレベルを、フィールド期間中もＨＩＧＨレベル（第１のレベル）となるように設定する（図４参照）。
【００６７】
上述の動画ストップコマンドは、第１のバスライン１と、図３に示す入出力バッファ１０２とを介して、８ビットデータとして表示用ドライバＩＣ２０に入力される。なお、このとき、図３のＭＰＵインターフェース１００のＡＯ端子には、入出力バッファ１０２に入力されるデータがコマンドデータであることを示す符号が入力されている。
【００６８】
入出力バッファ１０２に入力された動画ストップコマンドは、ＩＣ２０の第１の内部バスライン１１０を介してコマンドデコーダ１１４に入力されてデコードされて、ＭＰＵ系制御回路１３０に入力される。ＭＰＵ系制御回路１３０は、現に実施されているＲＡＭ１６０への動画データの書き込み動作を考慮しながら、静止画リクエストを出力する。この静止画リクエストは、ステータス設定回路１１６、入出力バッファ１０２及び第１のバスライン１を介して、ＭＰＵ１０に入力される。
【００６９】
ＭＰＵ１０内のＣＰＵ４０は、その静止画リクエストに基づき、静止画ライトコマンドを発生する。この静止画ライトコマンドに続いて、書き換えられるべき静止画のアドレス（例えば図１に示すスタートアドレスＳＡ２とエンドアドレスＥＡ２）及び静止画データがデータ出力回路１６より出力される。これらのコマンド、アドレス及び静止画データは、データ判別信号（水平同期信号Ｈｓｙｎｃ）がＨＩＧＨであるフィールド期間中に送出されている。
【００７０】
このようにして、ＲＡＭ１６０での動画データの更新が禁止されたフィールド期間を利用して、静止画データをＲＡＭ１６０に書き込むことができる。このとき、図５に示す水平同期信号Ｈｓｙｎｃの電位は、図４に示す通常の水平同期信号Ｈｓｎｃとは異なり、フィールド期間でもＨＩＧＨレベルとなっている。
【００７１】
しかし、この期間には動画データの書き換えが実施されないので、レベル変更された水平同期信号Ｈｓｙｎｃを同期合わせに用いる必要はない。
【００７２】
このように、本実施形態では、水平同期信号をデータ判別信号に兼用しながらも、動画データ書き込みの際には水平同期信号Ｈｓｙｎｃを同期合わせに使用できる。また、動画データの書き込み以外の時には、水平帰線期間またはフィールド期間中に動画データ以外のコマンドまたは静止画データを伝送していることを示すデータ判別信号として使用できる。
【００７３】
静止画データの送出が、１または複数フィールド期間を用いて完了したら、その完了後の次の水平帰線期間内に、図５に示すように動画ライトコマンドを、ＭＰＵ１０中のコマンド生成回路１４より発生させる。この後は、通常の水平同期信号Ｈｓｙｎｃのレベルとなる。すなわち、フィールド期間では水平同期信号ＨｓｙｎｃのレベルがＬＯＷとなるので、図４と同様にして動画データの伝送が可能となる。換言すれば、動画ライトコマンドが生成される前は、データ判別信号は水平帰線期間及びフィールド期間の双方で第２のレベル（ＬＯＷ）に設定することができる。
【００７４】
なお、図３に示すように、本実施形態では、静止画データ（Ｄ０〜Ｄ７）のポートと動画データ（ＲＧＢ）のポートとを別個に設けたが、１ポートで兼用しても良い。本発明では、動画データと静止画データとは時分割で送られるため、ポートを兼用することができる。このように、静止画データと動画データのとのポート兼用することで、ドライバＩＣ２０に必要な端子数を低減できる。
【００７５】
また、液晶パネル２０の動画表示領域２２Ａに動画を表示するに際しては、例えば６０Ｈｚすなわち１秒間に６０フレームを表示できる読み出しクロックに従って、表示データＲＡＭ１６０から表示データを読み出する。
【００７６】
一方、静止画データは、液晶表示のための駆動周波数より高い例えば９０Ｈｚすなわち１秒間に９０フレームを表示できる静止画書き込みクロックに従って、表示データＲＡＭ１６０に表示データが書き込まれる。このように、表示読み出しレートより高い書き込みレートにて静止画の書き換えを実施すれば、操作入力部３８での操作に応じたスクロール表示等に追従した表示が可能となる。
【００７７】
これに対して動画データについては、人間の網膜の残像現象を利用するものであるので、携帯電話機などのように精密な動画表示が求められない場合には、動画のフレーム数を低く（表示に合わせて６０フレーム全部を書き換える必要はない）しても支障はない。
【００７８】
本実施の形態では、例えば２０Ｈｚすなわち１秒間に２０フレームの動画データを書き込むことができる周波数で書き込みを行うこともできるし、６０フレームの周波数にて２０／６０＝１／３のデータをＭＰＵ１０からドライバＩＣ２０に送出するだけでもよい。ＲＡＭを内蔵していないＸドライバＩＣを使用する場合には６０フレーム分のデータを常に書き換える必要があるが、このように動画の書き込み周波数を低く（書き込みレートを低く）し、または書き換えられるデータ量を減少することで、静止画とは異なり表示データＲＡＭ１６０の内容を常時書き換える必要がある動画データの書き込み回数が少なくなり、その分メモリセルにて消費される電力を少なくすることができる。
【００７９】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【００８０】
本発明は、携帯電話の他、ゲーム機器、電子手帳、パーソナルコンピュータ、ワードプロセッサ、テレビ、カーナビゲーション装置など各種の電子機器に適用することができる。
【図面の簡単な説明】
【図１】本発明が適用される電子機器の概略ブロック図である。
【図２】図１の電子機器の一例である携帯電話機の概略ブロック図である。
【図３】図１に示す表示ユニットの概略ブロック図である。
【図４】データ判別信号である水平同期信号と、伝送されるデータとの関係を示すタイミングチャートである。
【図５】一水平帰線期間を超えた期間に静止画データを伝送する動作を示すタイミングチャートである。
【符号の説明】
１ 第１のバスライン
２ 第２のバスライン
１０ ＭＰＵ
２０ 表示用ドライバＩＣ
２２ 液晶パネル
２２Ａ 動画表示領域
２２Ｂ 静止画表示領域
２４ 表示制御部
２６ Ｘドライバ
２８ Ｙドライバ
３０ 携帯電話機
３２ アンテナ
３４ 変復調回路
３６ ディジタルビデオカメラ
３８ 操作入力部
４０ ＣＰＵ
４２ 静止画用メモリ
４４ ＤＳＰ（ディジタル・シグナル・プロセッサ）
４６ 動画用メモリ
１００ ＭＰＵインターフェース
１０２ 入出力バッファ
１１０ 第１の内部バスライン
１１２ バスホールダ
１１４ コマンドデコーダ
１１６ ステータス設定回路
１２０ 第２の内部バスライン
１２２ バスホールダ
１３０ ＭＰＵ系制御回路
１４０ カラムアドレス制御回路
１４０Ａ カラムアドレスカウンタ
１５０ ページアドレス制御回路
１５０Ａ ページアドレスカウンタ
１５２ 表示アドレス制御回路
１６０ 表示データＲＡＭ
１６２ Ｉ／Ｏバッファ
１７０ ドライバ系制御回路
１７２ Ｘドライバ系制御回路
１７４ Ｙドライバ系制御回路
１７６ 発振回路
１７８ 電源制御回路
１８０ ＰＷＭデコーダ回路
Claims (9)
- コマンドデータ、静止画データ及び動画データを時分割で出力するＭＰＵと、
前記静止画データ及び前記動画データの少なくとも一方を含む表示データが記憶される表示用ＲＡＭを内蔵したドライバＩＣと、
前記ドライバＩＣにより表示駆動される表示部と、
前記ＭＰＵと前記ドライバＩＣとの間に設けられ、前記コマンドデータ、前記静止画データまたは前記動画データを時分割で伝送する第１のバスラインと、
前記ＭＰＵと前記ドライバＩＣとの間に設けられ、前記第１のバスラインを伝送されるデータが、前記動画データであるか、前記コマンドデータまたは前記静止画データであるかを判別するデータ判別信号を伝送する第２のバスラインと、
を有し、
前記ＭＰＵは、
一水平走査期間中の水平帰線期間の電位を第１の電位とし、それ以外のフィールド期間の電位を第２の電位とする前記データ判別信号を前記第２のバスラインに出力するデータ判別信号出力回路と、
前記コマンドデータを生成するコマンド生成回路と、
前記データ判別信号が前記第１の電位である時に前記コマンドデータまたは前記静止画データを出力し、前記データ判別信号が前記第２の電位である時に前記動画データを出力するデータ出力回路と、
を有し、
前記コマンド生成回路により生成される前記コマンドデータは、前記動画データの送出を停止する動画ストップコマンドを含み、
前記データ判別信号出力回路は、前記動画ストップコマンドに基づいて、前記データ判別信号中の前記フィールド期間の電位を前記第２の電位から前記第１の電位に変更することを特徴とする表示ユニット。 - 請求項１において、
前記コマンド生成回路は、前記動画ストップコマンドに続いて、前記静止画データの書き込みを指示する静止画ライトコマンドを前記第１のバスラインに出力し、
前記データ出力回路は、前記静止画ライトコマンドに基づいて、前記データ判別信号の電位が前記第１の電位に変更された前記フィールド期間中に、前記静止画データを前記第１のバスラインに送出することを特徴とする表示ユニット。 - 請求項２において、
前記ドライバＩＣは、前記データ判別信号中の前記フィールド期間の電位が前記第１の電位に変更された後に、前記ＭＰＵに対して前記静止画データの受け入れを要求する要求信号を出力し、
前記コマンド生成回路は、前記要求信号の受信後に前記静止画ライトコマンドを送出することを特徴とする表示ユニット。 - 請求項３において、
前記ＭＰＵは、前記静止画ライトコマンドの送出後、前記静止画データが出力される前に、送出される前記静止画データの書き込みアドレスを生成して前記ドライバＩＣに送出することを特徴とする表示ユニット。 - 請求項１乃至４のいずれかにおいて、
前記コマンド生成回路は、前記動画データの書き込みを指示する動画ライトコマンドを生成し、
前記データ判別信号出力回路は、前記コマンド生成回路より前記動画ストップコマンドが出力されてから前記動画ライトコマンドが出力されるまでの間は、前記データ判別信号の前記フィールド期間の電位を前記第１の電位に設定することを特徴とする表示ユニット。 - 請求項１乃至５のいずれかにおいて、
前記ドライバＩＣは、前記コマンドデータ、前記静止画データ及び前記動画データの伝送に共用される共通ポートを有し、前記第１のバスラインが前記共通ポートに接続されていることを特徴とする表示ユニット。 - 請求項１乃至５のいずれにおいて、
前記ドライバＩＣは、前記動画データの伝送に専用される第１ポートと、前記コマンドデータ及び前記静止画データの伝送に共用される第２ポートとを有し、
前記第１のバスラインは、前記第１のポートに接続される動画用バスラインと、前記第２のポートに接続されるコマンド／静止画用バスラインとに分離されていることを特徴とする表示ユニット。 - 請求項１乃至７のいずれかにおいて、
前記ドライバＩＣは、
前記表示用ＲＡＭのカラムアドレスを指定するカラムアドレス制御回路と、
前記表示用ＲＡＭのページアドレスを指定するページアドレス制御回路と、
前記ＭＰＵからの前記コマンドデータに基づいて、前記カラムアドレス制御回路および前記ページアドレス制御回路を制御するＭＰＵ系制御回路と、
前記表示用ＲＡＭに記憶された前記静止画データまたは前記動画データを、前記表示データとして読み出し制御する表示アドレス制御回路と、
前記ＭＰＵ系制御回路とは独立して、前記表示アドレス制御回路を制御して、前記表示部へ前記表示データを出力するドライバ系制御回路と、
を有することを特徴とする表示ユニット。 - 請求項１乃至８のいずれかに記載の表示ユニットを有することを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001294064A JP4048749B2 (ja) | 2001-09-26 | 2001-09-26 | Ｒａｍ内蔵ドライバｉｃを有する表示ユニット及びそれを用いた電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001294064A JP4048749B2 (ja) | 2001-09-26 | 2001-09-26 | Ｒａｍ内蔵ドライバｉｃを有する表示ユニット及びそれを用いた電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003101901A JP2003101901A (ja) | 2003-04-04 |
| JP4048749B2 true JP4048749B2 (ja) | 2008-02-20 |
Family
ID=19115732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001294064A Expired - Fee Related JP4048749B2 (ja) | 2001-09-26 | 2001-09-26 | Ｒａｍ内蔵ドライバｉｃを有する表示ユニット及びそれを用いた電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4048749B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4055572B2 (ja) * | 2002-12-24 | 2008-03-05 | セイコーエプソン株式会社 | 表示システム及び表示コントローラ |
| JP4642363B2 (ja) * | 2004-03-08 | 2011-03-02 | 株式会社三共 | 遊技用システム及び遊技機 |
| JP5157059B2 (ja) * | 2005-10-24 | 2013-03-06 | セイコーエプソン株式会社 | 表示装置及び表示方法 |
-
2001
- 2001-09-26 JP JP2001294064A patent/JP4048749B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003101901A (ja) | 2003-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100454993B1 (ko) | 램 내장 드라이버 및 그것을 사용한 표시 유닛 및 전자기기 | |
| JP3578141B2 (ja) | 表示ドライバ、表示ユニット及び電子機器 | |
| JP4058888B2 (ja) | Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器 | |
| US7567092B2 (en) | Liquid crystal display driver including test pattern generating circuit | |
| US7061459B2 (en) | Display controller, display unit and electronic apparatus | |
| JP3674488B2 (ja) | 表示コントロール方法、表示コントローラ、表示ユニット及び電子機器 | |
| KR101577557B1 (ko) | 표시 장치, 그것을 구비하는 전자 기기 및 표시 장치의 구동 방법 | |
| WO2014050327A1 (ja) | 液晶表示装置およびその駆動方法 | |
| US20150228239A1 (en) | Display device and method of driving the same | |
| US6340959B1 (en) | Display control circuit | |
| US8120599B2 (en) | Method of automatically recovering bit values of control register and LCD drive integrated circuit for performing the same | |
| US9542721B2 (en) | Display control device and data processing system | |
| US20090237337A1 (en) | Integrated circuit device, electronic apparatus, and method for setting gray scale characteristic data | |
| JP4048749B2 (ja) | Ｒａｍ内蔵ドライバｉｃを有する表示ユニット及びそれを用いた電子機器 | |
| JP2010117506A (ja) | 表示ドライバ及び電気光学装置 | |
| JP3944748B2 (ja) | Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器 | |
| TW201333914A (zh) | 顯示器之緩衝器存取方法以及顯示裝置 | |
| JP2002311922A (ja) | 液晶表示装置、画像表示応用機器、液晶表示方法、およびプログラム | |
| JP2006301587A (ja) | 電気光学装置、駆動制御回路、駆動制御方法および電子機器 | |
| JPH11212530A (ja) | 表示制御回路 | |
| KR20060112353A (ko) | 액정표시장치 및 이의 구동 방법 | |
| JP2008003135A (ja) | 電気光学装置、表示データ処理回路、処理方法および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071005 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071005 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071119 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |