JP2001160746A

JP2001160746A - 半導体スイッチング装置

Info

Publication number: JP2001160746A
Application number: JP34231299A
Authority: JP
Inventors: Akira Baba; 晃馬場
Original assignee: Yazaki Corp
Current assignee: Yazaki Corp
Priority date: 1999-12-01
Filing date: 1999-12-01
Publication date: 2001-06-12

Abstract

(57)【要約】【課題】過電流や高熱に対するスイッチング素子の保
護を確実に実行して内部破壊を防止し、スイッチング装
置としての信頼性を向上させる。【解決手段】過電流状態制御回路２００は、負荷１０
２への過電流状態が検出されて温度センサ内蔵ＦＥＴ・
ＱＡの繰り返しオン・オフ制御が実行されると、１ｍｓ
ｅｃタイマ回路２０２で１ｍｓｅｃ計時した後に、ラッ
チ回路２０３出力によりスイッチングトランジスタＴｒ
１をオンして過電流検出を停止し、温度センサ内蔵ＦＥ
Ｔ・ＱＡのオン状態を保持する。この過電流検出停止か
ら９ｍｓｅｃタイマ回路２０４で９ｍｓｅｃ計時した後
に、すなわち温度センサ内蔵ＦＥＴ・ＱＡの内部破壊が
生じるおそれのない１０ｍｓｅｃまでの間に、ラッチ回
路２０７出力によりスイッチングトランジスタＴｒ３を
オンして駆動回路１１１のスイッチ入力をＬレベルに
し、温度センサ内蔵ＦＥＴ・ＱＡをオフ状態に制御す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パワー半導体をス
イッチング素子として用いて車両用ライトなどに対する
比較的大電流の通電をオン・オフする半導体スイッチン
グ装置に関し、特に、内部の過熱によって内部破壊が発
生しないように過熱遮断制御及び過電流保護制御を行う
半導体スイッチング装置に関する。

【０００２】

【従来の技術】従来、リレースイッチに代えてパワーＭ
ＯＳ・ＦＥＴやＩＧＢＴ（Insulatedgate bipolar tran
sistor ）をスイッチング素子として用いて比較的大電
流をオン・オフする半導体スイッチング装置が周知であ
る。このような半導体スイッチング装置として、過熱遮
断保護制御回路、過電流保護制御回路を集積化して備え
る絶縁ゲート型の半導体スイッチング装置が知られてい
る（例えば、特開平５−９５６３３号「電源制御装置」
公報例、特開平９−３３１６２５号「インテリジェント
パワースイッチ及びスイッチング装置」公報例、特開平
１１−１１３３１号「電動パワーステアリング制御装
置」公報例）。

【０００３】このような半導体スイッチング装置におい
て、過電流保護制御回路は、負荷への電流を検出した電
圧と基準電圧の閾値とを比較して、負荷側での短絡が起
こった場合の過電流を判定し、この判定に基づいてスイ
ッチング素子を強制的にオフするようなスイッチング制
御を行っている。

【０００４】図５は従来のシャント抵抗素子を用いて構
成した半導体スイッチング装置における過電流保護制御
を説明するための動作波形図である。図５において、こ
の例では負荷の短絡が生じた場合、その監視時間（例え
ば、５ｍｓｅｃ毎のサンプリングを３０ｍｓｅｃの期間
行う）において、ソフトウェア制御での閾値を越える負
荷の短絡電流に対しては過電流保護制御回路のハードウ
ェア構成によってパワースイッチング素子（いわゆる、
温度センサ内蔵ＦＥＴ）が回路の閾値を中心に繰り返し
オン・オフするようなスイッチング制御がなされる。そ
して、この繰り返しオン・オフ制御はソフトウェア制御
でパワースイッチング素子が強制的にオフされる。ソフ
トウェアの閾値ぎりぎりの負荷短絡（例えば自動車にお
けるワイヤハーネスかみ込み等）による短絡電流に対し
ては、その時間が長い場合、パワースイッチング素子が
加熱して最終的に温度センサ内蔵ＦＥＴによる自己保護
のための過熱遮断制御が実行される。換言すれば、この
例ではソフトウェア制御とハードウェア構成による二重
保護を行っている。

【０００５】図６は従来のシャント抵抗素子を用いて構
成した半導体スイッチング装置における他の過電流保護
制御を説明するための動作波形図である。図６の例は特
開平９−３３１６２５号公報における構成であり、この
インテリジェントパワースイッチ（ＩＰＳ）では、パワ
ースイッチング素子での過電流の発生時に、過電流閾値
を越えるごとにパワースイッチング素子がオフ・オフ制
御されるようになっている。

【０００６】このような過電流保護制御を実施する図５
及び図６の例では、パワースイッチング素子の内部で熱
ストレスが発生する。図７はパワーＭＯＳ・ＦＥＴにお
ける内部の熱ストレスの問題を説明するための構成図で
ある。

【０００７】図７（ａ）はパワーＭＯＳ・ＦＥＴの上面
構成を示し、図７（ｂ）はその側面構成を示している。
このパワーＭＯＳ・ＦＥＴでは、チップ（適宜、内部半
導体回路素子部と記載する）１４への長時間の低電流通
電を行うとステム（適宜、基台と記載する）１０の全体
にわたって温度上昇するが、この時点で通電を停止した
場合、特に低温雰囲気（低温環境）では急激にチップ１
４及びステム１０の温度が低下する。このような過熱、
冷却を繰り返した際の応力によって、チップ上部のＡｌ
（アルミニウム）配線１３にスライド（変形移動）が発
生したり、ステム１０とチップ１４との間のはんだ接合
部１５に亀裂や剥離（適宜、内部破壊と記載する）が発
生することがある。

【０００８】例えば、図５において、ハードウェア構成
によるオン・オフ制御が行われる電流値を、２０アンペ
ア［Ａ］に設定した場合、数十ｍｓｅｃで過熱遮断制御
（例えば、温度センサ内蔵ＦＥＴでの遮断温度１７５
℃）が実行される。この過熱遮断制御を−４０℃の雰囲
気で繰り返すと、この熱ストレスの蓄積によって前記し
たように内部破壊が発生し易くなる。この熱ストレスに
対する耐久回数（温度上昇及び低下の回数）は、現状で
は、数千回程度である。

【０００９】

【発明が解決しようとする課題】前述したように、従来
の半導体スイッチング装置では、過電流状態が継続した
り、何度か繰り返された場合に、温度センサ内蔵ＦＥＴ
での過熱、冷却の繰り返しによる熱ストレスでチップや
ステムでの内部破壊が発生し易く、半導体スイッチング
装置としての信頼性が低下するおそれがあった。

【００１０】本発明は、上記事情に鑑みてなされたもの
で、スイッチング素子内部において熱による内部破壊が
生じる前に過熱遮断制御及び過電流保護制御を実行し、
過電流や高熱に対するスイッチング素子の保護を確実に
行うことができ、スイッチング装置としての信頼性を向
上させることが可能な半導体スイッチング装置を提供す
ることを目的とする。

【００１１】

【課題を解決するための手段】本発明による半導体スイ
ッチング装置は、過熱遮断機能を有し、負荷への電力供
給をオン・オフする半導体スイッチング素子と、前記負
荷に対する過電流を検出し、過電流状態を検出した際に
前記半導体スイッチング素子の繰り返しオン・オフ制御
を実行する過電流検出制御手段と、前記過電流検出制御
手段による繰り返しオン・オフ制御の開始から第１所定
時間経過後に、前記過電流の検出を停止して前記半導体
スイッチング素子のオン状態を保持し、この過電流検出
停止から第２所定時間経過後に、前記半導体スイッチン
グ素子の過熱遮断機能が動作せずに過電流状態が継続し
ている場合は前記半導体スイッチング素子をオフ状態に
制御する過電流状態制御手段と、を備えたことを特徴と
する。

【００１２】また、好ましくは、前記過電流状態制御手
段は、前記第１所定時間を計時する第１計時手段と、前
記第１計時手段による計時終了時に前記過電流検出制御
手段の過電流検出を停止して前記半導体スイッチング素
子のオン状態を保持する過電流検出停止手段と、前記第
２所定時間を計時する第２計時手段と、前記第２計時手
段による計時終了時に前記半導体スイッチング素子への
駆動制御信号を遮断するスイッチング素子遮断手段とを
有してなるものとする。

【００１３】また、好ましくは、前記半導体スイッチン
グ素子、過電流検出制御手段、過電流状態制御手段は、
ワンチップデバイスとして実装されることとする。

【００１４】上記構成において、負荷側の短絡などによ
る過電流状態を検出した際に、過電流状態制御手段は、
過電流検出制御手段による繰り返しオン・オフ制御の開
始から第１所定時間経過後に、過電流検出制御手段の過
電流検出を停止して半導体スイッチング素子のオン状態
を保持する。ここで、過電流の通電継続により大電流が
流れた場合は、半導体スイッチング素子の過熱遮断機能
が動作して半導体スイッチング素子がオフ状態となる。
また、過電流検出停止してから第２所定時間経過後に半
導体スイッチング素子の過熱遮断機能が動作していなく
て過電流状態が継続している場合は、過電流状態制御手
段は半導体スイッチング素子を強制的にオフ状態に制御
する。

【００１５】これにより、半導体スイッチング素子での
内部の過熱による内部破壊が生じないように過熱遮断制
御及び過電流保護制御が行われる。例えば、内部破壊が
生じるようなチップでの過熱がステムへ伝達する前に半
導体スイッチング素子に対する過熱遮断制御が実行され
る。したがって、半導体スイッチング素子において過熱
と冷却との繰り返しによる熱ストレスがあまり蓄積する
こともなく、熱による内部破壊が生じ難くなる。この結
果、過電流や高熱に対するスイッチング素子の保護が確
実に実行され、スイッチング装置としての信頼性が向上
する。

【００１６】また、半導体スイッチング装置をワンチッ
プデバイスとして構成することによって、装置構成を小
型化でき、実装スペースを縮小できるとともに、装置コ
スト削減が可能になる。

【００１７】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図１は本発明の半導体スイッチン
グ装置の一実施形態に係る基本構成を示すブロック及び
回路図であり、図２は本実施形態に係る半導体スイッチ
ング装置の主要部である過電流状態制御回路の構成を示
すブロック及び回路図である。なお、図２において、図
１に対応する構成部分は、その要部のみを図示した。

【００１８】まず、図１を照して基本構成の半導体スイ
ッチング装置について説明する。本実施形態の半導体ス
イッチング装置は、ワンチップのスイッチングデバイス
１１０として構成されており、この基本構成を本出願人
が特願平１１−１４０４２１号をもって提案している。

【００１９】スイッチングデバイス１１０には、電源１
０１からの供給電圧ＶＢラインが接続されるとともに、
外付け素子としてのランプやモータなどの負荷１０２が
接続されている。また、この負荷１０２に対するオン・
オフ指示を行うためのスイッチＳＷ１及び抵抗素子Ｒ１
０が設けられ、供給電圧ＶＢラインとスイッチングデバ
イス１１０とに接続されている。

【００２０】スイッチングデバイス１１０は、半導体ス
イッチング素子としてのスイッチング機能と自己の温度
保護機能とを有する温度センサ内蔵ＦＥＴ・ＱＡを備え
ており、電源１０１からの供給電圧ＶＢを負荷１０２に
供給する経路に、温度センサ内蔵ＦＥＴ・ＱＡのドレイ
ンＤ−ソースＳが直列接続されている。スイッチングデ
バイス１１０は、温度センサ内蔵ＦＥＴ・ＱＡのスイッ
チング制御により電力供給を制御するもので、温度セン
サ内蔵ＦＥＴ・ＱＡに駆動制御手段、過熱保護手段及び
負荷電流検出手段等を合わせて、一つのチップに集積化
して実装した集積回路である。

【００２１】スイッチングデバイス１１０は、温度セン
サ内蔵ＦＥＴ・ＱＡをオン・オフ制御する駆動制御手段
としてチャージポンプ回路３０５及び駆動回路１１１を
備えている。駆動回路１１１は、コレクタ側がチャージ
ポンプ回路３０５の出力に接続されたソーストランジス
タと、エミッタ側が接地電位に接続されたシンクトラン
ジスタとを直列接続して備え、スイッチＳＷ１のオン・
オフ切換えによる切換え信号に基づき、これらソースト
ランジスタ及びシンクトランジスタをオン・オフ制御し
て、温度センサ内蔵ＦＥＴ・ＱＡを駆動制御する信号を
出力する。なお、供給電圧ＶＢが例えば１２［Ｖ］のと
き、チャージポンプの出力電圧は例えばＶＢ＋１０
［Ｖ］に設定される。

【００２２】また、温度センサ内蔵ＦＥＴ・ＱＡの過熱
保護手段として、遮断ラッチ回路３０６を備えている。
遮断ラッチ回路３０６は、サーマルＦＥＴにも付加され
ている過熱遮断機能を実現するものであり、温度センサ
内蔵ＦＥＴ・ＱＡが規定以上の温度まで上昇したことを
内蔵の温度センサ（図示せず）によって検出した場合に
は、その旨の検出情報がラッチ回路に保持され、温度セ
ンサ内蔵ＦＥＴ・ＱＡのゲート−ソース間に接続されて
いる過熱遮断用ＦＥＴ（図示せず）をオン状態に遷移さ
せることによって、温度センサ内蔵ＦＥＴ・ＱＡを強制
的にオフ制御する。なお、ラッチ回路の保持情報は端子
Ｔ１４を介して出力され、ダイアグ（診断）情報信号と
して例えば図示しないマイクロコンピュータ等で利用可
能である。

【００２３】また、温度センサ内蔵ＦＥＴ・ＱＡの負荷
電流検出手段として、過電流検出制御手段に該当する過
電流検出制御部３０１と過小電流検出部とを備えてい
る。過電流検出制御部３０１は、具体的には、第２半導
体スイッチング素子としてのＦＥＴ・ＱＢ、抵抗素子Ｒ
１，Ｒ２，Ｒ５，Ｒｒ１、ダイオードＤ１及びコンパレ
ータＣＭＰ１によって実現されている。すなわち、温度
センサ内蔵ＦＥＴ・ＱＡ及び負荷１０２に対し並列接続
されたＦＥＴ・ＱＢ及び抵抗素子Ｒｒ１は、過電流検出
における第１基準電圧を発生する手段であり、ＦＥＴ・
ＱＢのソースＳＢ電位がコンパレータＣＭＰ１の反転入
力端子（−）に供給されている。また、コンパレータＣ
ＭＰ１の非反転入力端子（＋）には、温度センサ内蔵Ｆ
ＥＴ・ＱＡのドレインＤ−ソースＳ間電圧ＶDSA を抵抗
素子Ｒ１とＲ２とで分圧した電圧が抵抗素子Ｒ５を介し
て供給されている。

【００２４】つまり、基準電圧生成手段として、温度セ
ンサ内蔵ＦＥＴ・ＱＡのソースＳにつながる負荷の電圧
とほぼ等価な電圧特性を持つ第１基準電圧を同一チップ
上のＦＥＴ・ＱＢと外付け回路の抵抗素子Ｒｒ１とによ
って生成する。そして、コンパレータＣＭＰ１におい
て、第１基準電圧と温度センサ内蔵ＦＥＴ・ＱＡのソー
スＳとグランド間の電圧とを比較してこれらの差を検出
することによって、過電流検出を行っている。

【００２５】この過電流検出制御部３０１によって、負
荷１０２側で完全短絡（デッドショート）が発生したと
きには、コンパレータＣＭＰ１の出力が有効（ハイレベ
ル：以下、Ｈレベルと記載する）となって、駆動回路１
１１により温度センサ内蔵ＦＥＴ・ＱＡをオフ制御す
る。また、ある程度の短絡抵抗を持つ不完全短絡（レア
ショート）が発生している場合には、温度センサ内蔵Ｆ
ＥＴ・ＱＡのオン・オフ動作を繰り返すオン・オフ制御
（いわゆる、電流制限制御）を行うようになっている。
一般に負荷側でショートが発生した場合はデッドショー
トであっても配線の抵抗などがあるため、温度センサ内
蔵ＦＥＴ・ＱＡはオン・オフ動作を繰り返すことが多
い。温度センサ内蔵ＦＥＴ・ＱＡがオフ状態からオン状
態に遷移してドレインＤ−ソースＳ間電圧ＶDSA が飽和
するまでの期間は、いわゆるＦＥＴのピンチオフ領域で
の動作となる。すなわち、上記のような過大電流が流れ
た場合は、温度センサ内蔵ＦＥＴ・ＱＡはピンチオフ領
域で動作し、オン・オフ制御が繰り返される。このよう
なオン・オフ制御によって、電源１０１の供給電圧ＶＢ
ラインから負荷に至る電源供給経路において、温度セン
サ内蔵ＦＥＴ・ＱＡを含めた回路の過大電流に対する保
護が可能となる。

【００２６】ここで、第１基準電圧の設定、即ち抵抗素
子Ｒｒ１の抵抗値の設定は次のようにして行われる。す
なわち、通常、温度センサ内蔵ＦＥＴ・ＱＡはｎ個のＦ
ＥＴ（ＦＥＴ・ＱＢと同等の特性を持つ）を並列接続し
て構成されるので、過電流検出のためには抵抗素子Ｒｒ
１を［負荷１０２の抵抗値×ｎ］、すなわち温度センサ
内蔵ＦＥＴ・ＱＡとＦＥＴ・ＱＢそれぞれから見て負荷
抵抗成分がほぼ等価となるように設定すれば良い。この
場合、設定基準とする負荷の抵抗値として不完全短絡
（レアショート）時の短絡抵抗程度の値（すなわち抵抗
素子Ｒｒ１が負荷１０２の抵抗値より若干大きくなる
値）を採用するのが適切である。また、図１では、コン
パレータＣＭＰ１の出力を駆動回路１１１にのみ供給す
る構成としているが、端子を介して外部に出力するよう
にして、他の制御等に利用することも可能である。

【００２７】次に、過小電流検出部は、具体的には、Ｆ
ＥＴ・ＱＣ、抵抗素子Ｒｒ２及びコンパレータＣＭＰ２
によって実現されている。すなわち、ＦＥＴ・ＱＣ及び
抵抗素子Ｒｒ２は、過小電流検出における第２基準電圧
を発生する手段であり、ＦＥＴ・ＱＣのソースＳＣ電位
がコンパレータＣＭＰ２の反転入力端子（−）に供給さ
れている。また、コンパレータＣＭＰ２の非反転入力端
子（＋）には、温度センサ内蔵ＦＥＴ・ＱＡのソースＳ
Ａ電位が供給されている。

【００２８】つまり、温度センサ内蔵ＦＥＴ・ＱＡのソ
ース電圧とほぼ等価な電圧特性を持つ第２基準電圧を同
一チップ上のＦＥＴ・ＱＣと外付け回路の抵抗素子Ｒｒ
２とによって生成する。そして、コンパレータＣＭＰ２
において、第２基準電圧と温度センサ内蔵ＦＥＴ・ＱＡ
のソース電圧とを比較してこれらの差を検出することに
よって、過小電流検出を行っている。

【００２９】この過小電流検出部によって、負荷１０２
側で断線故障等が発生したときには、コンパレータＣＭ
Ｐ２の出力が有効（ローレベル：以下、Ｌレベルと記載
する）となって、負荷のオープン（例えば、ランプの断
線情報）を示す信号として過小電流検出信号が端子Ｔ１
５を介して外部に出力される。ここで、第２基準電圧の
設定、すなわち抵抗素子Ｒｒ２の抵抗値の設定は次のよ
うにして行われる。第１基準電圧（抵抗素子Ｒｒ１）と
同様に、抵抗素子Ｒｒ２の抵抗値を［負荷１０２の抵抗
値×ｎ］に設定すれば良いが、設定基準とする負荷の抵
抗値として断線故障時の負荷抵抗程度の値を採用するの
が適切である。

【００３０】以上説明した駆動制御手段、過熱保護手段
及び負荷電流検出手段の他に、スイッチングデバイス１
１０には、電源Ｅｎａｂｌｅ３０２、突入電流の過電流
判定を回避するマスキング（突入電流マスク回路）３０
３、オン・オフ回数の積算による遮断制御を行うＯＮ／
ＯＦＦ計数積算回路３０４も設けられている。これらの
構成要素は本発明の過熱遮断制御及び過電流保護制御と
直接的には関係しないので説明を省略する。

【００３１】最後に、スイッチングデバイス１１０の特
徴をまとめれば、第１に、温度センサ内蔵ＦＥＴ・ＱＡ
に流れる電流検出用のシャント抵抗を不要として電源供
給経路の電力消費を抑制できることから大電流回路に有
利である点、第２に、電流感度が高く電流検出精度が高
い点、第３に、シンプルな駆動制御で温度センサ内蔵Ｆ
ＥＴ・ＱＡをオン・オフ制御することができ、過熱遮断
機能やＯＮ／ＯＦＦ計数積算回路３０４によりマイクロ
コンピュータ等のプログラム処理に比べて高速処理が可
能である点、第４に、ワンチップ化により回路構成を小
型化でき、実装スペースを縮小できるとともに、装置コ
ストを削減できる点、第５に、電流検出が温度センサ内
蔵ＦＥＴ・ＱＡのドレイン−ソース間電圧ＶDSA と第１
基準電圧及び第２基準電圧との差の検出によって行われ
ることから、同一チップ上にＦＥＴ・ＱＢ，ＱＣ及び温
度センサ内蔵ＦＥＴ・ＱＡを形成することにより、電流
検出における同相的誤差要因、すなわち電源電圧変動、
温度ドリフト、ロット間のバラツキなどによる影響を排
除することができる点、等々を挙げることができる。

【００３２】ここで、温度センサ内蔵ＦＥＴ・ＱＡのオ
ン・オフ動作をより詳しく説明する。温度センサ内蔵Ｆ
ＥＴ・ＱＡがオン状態に遷移すると、ドレイン電流ＩＤ
QAは回路抵抗で決まる最終負荷電流値を目指して立ち上
がって行く。また、温度センサ内蔵ＦＥＴ・ＱＡのゲー
ト−ソース間電圧ＶTGSAは、ドレイン電流ＩＤQAで決ま
る値を取り、ドレイン−ソース間電圧ＶDSA の低下によ
るコンデンサ容量ＣGDのミラー効果でブレーキをかけら
れながら、これも立ち上がっていく。さらに、ＦＥＴ・
ＱＢのゲート−ソース間電圧ＶTGSBは、ＦＥＴ・ＱＢが
Ｒｒ１を負荷とするソースフォロアとして動作すること
により決まる。

【００３３】また、温度センサ内蔵ＦＥＴ・ＱＡのゲー
ト−ソース間電圧ＶTGSAは、ドレイン電流ＩＤQAの増加
に応じて大きくなって行くので、ゲート−ソース間電圧
はＶTGSB＜ＶTGSAとなる。また、ＶDSA ＝ＶTGSA＋ＶTG
D 、ＶDSB ＝ＶTGSB＋ＶTGDの関係があるから、ＶDSA
−ＶDSB ＝ＶTGSA−ＶTGSBとなる。ここで、ゲート−ソ
ース間電圧の差ＶTGSA−ＶTGSBは、ドレイン電流ＩＤQA
−ＩＤQBを表わすから、ＶTGSA−ＶTGSBを検出すること
により、温度センサ内蔵ＦＥＴ・ＱＡを流れる電流ＩＤ
QAとＦＥＴ・ＱＢを流れる電流ＩＤQBとの差を得ること
ができる。ＩＤQBはＶDSB が小さくなるにつれて（この
ときはＶDSA も小さくなっている）ＩＤQAに相当する電
流（ＩＤQA／ｎ）に近づく。

【００３４】ＦＥＴ・ＱＢのドレイン−ソース間電圧Ｖ
DSB はコンパレータＣＭＰ１に直接入力され、温度セン
サ内蔵ＦＥＴ・ＱＡのドレイン−ソース間電圧ＶDSA は
抵抗素子Ｒ１とＲ２で分圧した値ＶINがコンパレータＣ
ＭＰ１に入力される。即ち、ＶIN＝ＶDSA ×Ｒ１／（Ｒ１＋Ｒ２） …（１）がコンパレータＣＭＰ１に入力されることになる。

【００３５】温度センサ内蔵ＦＥＴ・ＱＡがオン状態に
遷移した直後は、コンパレータＣＭＰ１の入力電圧ＶIN
はＦＥＴ・ＱＢのドレイン−ソース間電圧ＶDSB に対し
てＶDSB ＞ＶINであるが、温度センサ内蔵ＦＥＴ・ＱＡ
のドレイン電流ＩＤQAが増加するに連れてＶINは増加
し、ついにはＶDSB より大きくなる。このとき、コンパ
レータＣＭＰ１の出力はＨレベルからＬレベルに変化し
て、温度センサ内蔵ＦＥＴ・ＱＡをオフ状態に遷移させ
る。

【００３６】温度センサ内蔵ＦＥＴ・ＱＡがオフ状態に
遷移するときのドレイン−ソース間電圧ＶDSA をしきい
値ＶDSAth とすると、次式が成立する。ＶDSAth −ＶDSB ＝Ｒ２／Ｒ１×ＶDSB …（２）したがって、過電流判定値は（２）式に基づいて決まる
ことになる。

【００３７】つまり、温度センサ内蔵ＦＥＴ・ＱＡがオ
ン状態に遷移してから時間が経つにつれてドレイン電流
ＩＤQAが増加していき、過電流判定値を超えてドレイン
−ソース間電圧ＶDSA がＶDSAth より大きくなると、温
度センサ内蔵ＦＥＴ・ＱＡはオフ状態に遷移する。

【００３８】温度センサ内蔵ＦＥＴ・ＱＡがオフ状態に
遷移した後は、ドレイン電流ＩＤQAが減少していって再
びコンパレータＣＭＰ１の入力電圧ＶINがＦＥＴ・ＱＢ
のドレイン−ソース間電圧ＶDSB に対してＶDSB ＞ＶIN
となる。このとき、コンパレータＣＭＰ１の出力はＬレ
ベルからＨレベルに変化して、温度センサ内蔵ＦＥＴ・
ＱＡをオン状態に遷移させる。以上のようにして、温度
センサ内蔵ＦＥＴ・ＱＡはピンチオフ領域においてオン
状態及びオフ状態への遷移を繰り返す。

【００３９】次に、図２に示す過電流状態制御回路２０
０の構成について説明する。本実施形態の半導体スイッ
チング装置は、図１の基本構成に加えて、図２の過電流
状態制御手段に該当する過電流状態制御回路２００が同
一のパッケージ内に集積化して実装されたものとなって
いる。

【００４０】この過電流状態制御回路２００は、温度セ
ンサ内蔵ＦＥＴ・ＱＡのチップの過熱がステムへ伝達す
る前（この実施形態では１０ｍｓｅｃ内）に温度センサ
内蔵ＦＥＴ・ＱＡを前記した過熱保護手段及び過電流検
出制御手段によってオフ制御して内部破壊の発生を防止
するための構成であり、過電流検出制御部３０１におけ
るコンパレータＣＭＰ１から駆動回路１１１の過電流制
御入力に出力される過電流検出信号を積分する積分回路
２０１、過電流検出制御部３０１を停止するまでの期間
を計時するため１ｍｓｅｃをカウントする第１計時手段
に該当する１ｍｓｅｃタイマ回路２０２、入力信号をラ
ッチして出力するラッチ回路２０３，２０５，２０７、
スイッチングトランジスタＴｒ１，Ｔｒ２及びＴｒ３、
強制的にオフ制御するまでの期間を計時するため９ｍｓ
ｅｃをカウントする第２計時手段に該当する９ｍｓｅｃ
タイマ回路２０４、論理積を処理するＡＮＤゲート回路
２０６を備えている。なお、ラッチ回路２０３及びスイ
ッチングトランジスタＴｒ１により過電流検出停止手段
が、ラッチ回路２０５，２０７、ＡＮＤゲート回路２０
６及びスイッチングトランジスタＴｒ３によりスイッチ
ング素子遮断手段がそれぞれ構成される。

【００４１】次に、本発明に対応する実施形態の動作に
ついて説明する。図１及び図２に示したように、電源１
０１の供給電圧ＶＢを負荷１０２に供給する通電経路
に、半導体スイッチング素子としての温度センサ内蔵Ｆ
ＥＴ・ＱＡのドレインＤ−ソースＳが直列接続されてお
り、スイッチＳＷ１のオン・オフに基づいて温度センサ
内蔵ＦＥＴ・ＱＡのスイッチング制御を行うことによっ
て、供給電圧ＶＢを負荷１０２に対して通電・非通電
（オン・オフ）とする半導体スイッチング装置の基本動
作が実行される。

【００４２】ここで、負荷側で短絡が発生して過大な電
流が流れた場合の動作を詳しく説明する。まず、概略の
動作について説明する。図３は本実施形態の概略動作を
説明するための動作波形図である。

【００４３】負荷１０２側で短絡が発生した場合は、半
導体スイッチング装置の過電流検出制御部３０１におい
て、図３に示すように温度センサ内蔵ＦＥＴ・ＱＡの繰
り返しオン・オフ制御が行われる。この温度センサ内蔵
ＦＥＴ・ＱＡのオン・オフ制御は、前述したように、温
度センサ内蔵ＦＥＴ・ＱＡの定格負荷電流（スイッチン
グ動作電流）から通電電流が大きくなって飽和したピン
チオフ領域における動作である。

【００４４】図２の構成において、過電流状態制御回路
２００は、繰り返しオン・オフ制御が１ｍｓｅｃ経過し
た後に過電流検出制御部３０１を停止して温度センサ内
蔵ＦＥＴ・ＱＡへの過電流通電状態を保持する。この時
点から９ｍｓｅｃ経過（繰り返しオン・オフ制御開始か
ら１０ｍｓｅｃ経過）までの間に、図３の実線で示すよ
うに温度センサ内蔵ＦＥＴ・ＱＡへ過電流閾値より十分
大きな電流が流れて過熱すると、前述した過熱保護手段
によって大電流時の過熱遮断機能が実行され、温度セン
サ内蔵ＦＥＴ・ＱＡがオフ状態に制御されてこの状態が
保持される。

【００４５】また、図３の破線で示すように、繰り返し
オン・オフ制御開始から１０ｍｓｅｃ経過しても過熱遮
断機能が動作せず、温度センサ内蔵ＦＥＴ・ＱＡの過電
流通電状態が継続している場合は、駆動回路１１１のス
イッチ入力をオフして温度センサ内蔵ＦＥＴ・ＱＡをオ
フ状態にし、この状態を保持する。

【００４６】なお、１０ｍｓｅｃという時間は、温度セ
ンサ内蔵ＦＥＴ・ＱＡのチップの過熱（ジャンクション
温度）がステムに伝達し、この過熱の伝達及び熱ストレ
スの蓄積による内部破壊が問題になる場合に、当業者間
で周知である熱がチップからステムまで到達する到達時
間を考慮して、内部破壊が発生しない範囲で過熱遮断を
行う時間として設定したものである。

【００４７】したがって、温度センサ内蔵ＦＥＴ・ＱＡ
に過電流が流れて繰り返しオン・オフ制御を開始してか
ら１０ｍｓｅｃ経過するまでに過熱遮断機能が働かない
場合は、１０ｍｓｅｃ経過後に強制的にオフ制御するこ
とによって、温度センサ内蔵ＦＥＴ・ＱＡでの内部破壊
が生じるようなチップの過熱がステムに伝達される前に
温度センサ内蔵ＦＥＴ・ＱＡをオフすることができるよ
うになる。この結果、過電流通電時の過熱と通電停止で
の冷却とを繰り返して熱ストレスが蓄積された場合のＡ
ｌ配線のスライドの発生や、チップとステムとの間のは
んだ接合部での亀裂や剥離が発生し難くなり、半導体ス
イッチング装置としての信頼性が向上するようになる。

【００４８】次に、過電流発生時の動作を図２及び図４
を用いて詳細に説明する。図４は過電流状態制御回路２
００の動作を示すタイミングチャートである。

【００４９】図４（ａ）に示すように、負荷１０２側で
短絡が生じて電源供給経路が過電流状態になると、前述
したように温度センサ内蔵ＦＥＴ・ＱＡの繰り返しオン
・オフ制御を開始する。この時点から積分回路２０１に
よって駆動回路１１１へのオン・オフ制御用の制御信号
（Ｈレベル／Ｌレベルの変化の繰り返し）を積分し、数
回のオン・オフ制御がなされて所定値の積分が完了する
積分期間（図４（ａ）中のＡ）が経過した後に、図４
（ｂ）に示すように積分回路２０１からはＨレベルを１
ｍｓｅｃタイマ回路２０２及びＡＮＤゲート回路２０６
に出力する。なお、積分回路２０１により数回の繰り返
しオン・オフ制御がなされる期間積分を行うのは、１ｍ
ｓｅｃタイマ回路２０２での誤動作を防止するためであ
る。

【００５０】次に、積分回路２０１からＨレベルが出力
されると、図４（ｃ）に示すように１ｍｓｅｃタイマ回
路２０２が起動して１ｍｓｅｃをカウントする。この１
ｍｓｅｃタイマ回路２０２がタイムアウトすると、図４
（ｄ）に示すようにラッチ回路２０３がＨレベルをスイ
ッチングトランジスタＴｒ１に出力する。これにより、
スイッチングトランジスタＴｒ１がオン（導通）して、
コンパレータＣＭＰ１の反転入力端子（−）が接地され
る。この結果、コンパレータＣＭＰ１の出力がＨレベル
で保持され、温度センサ内蔵ＦＥＴ・ＱＡがオンしたま
までＦＥＴ・ＱＢ及び抵抗素子Ｒｒ１を基準とした負荷
１０２の過電流検出が非検出状態となる。

【００５１】また、１ｍｓｅｃタイマ回路２０２がタイ
ムアウトした時点で、図４（ｅ）に示すように９ｍｓｅ
ｃタイマ回路２０４が起動して９ｍｓｅｃをカウントす
る。この９ｍｓｅｃの間は過電流検出制御部３０１の動
作が停止しており、図４（ａ）に示すように温度センサ
内蔵ＦＥＴ・ＱＡには過電流閾値を越える大きな電流が
継続して流れる。なお、この９ｍｓｅｃの間に図３の実
線で示したように温度センサ内蔵ＦＥＴ・ＱＡへ大電流
が流れ、温度センサ内蔵ＦＥＴ・ＱＡの温度が所定値を
越えた場合は、過熱保護手段による過熱遮断機能が即時
に実行され、温度センサ内蔵ＦＥＴ・ＱＡがオフ状態に
制御される。

【００５２】９ｍｓｅｃタイマ回路２０４がタイムアウ
トすると、図４（ｆ）に示すようにラッチ回路２０３に
リセット信号を出力し、スイッチングトランジスタＴｒ
１へのＨレベルの出力を停止する。さらに、９ｍｓｅｃ
タイマ回路２０４がタイムアウトした時点で、図４
（ｇ）に示すようにラッチ回路２０５がスイッチングト
ランジスタＴｒ２にＨレベルを出力する。これにより、
スイッチングトランジスタＴｒ２がオン（導通）して、
スイッチングトランジスタＴｒ１のベースが接地されて
オフとなる。この結果、コンパレータＣＭＰ１の反転入
力端子（−）が非接地状態に戻って過電流検出制御部３
０１の動作が再開し、負荷１０２の過電流検出が行われ
る。そして、図４（ｂ）に示す積分回路２０１の出力と
図４（ｇ）に示すラッチ回路２０５の出力をＡＮＤゲー
ト回路２０６で論理積処理してラッチ回路２０７に出力
する。この時点では、ＡＮＤゲート回路２０６の両入力
がＨレベルとなるためラッチ回路２０７にはＨレベルが
出力される。

【００５３】そして、図４（ｈ）に示すようにラッチ回
路２０７からスイッチングトランジスタＴｒ３にＨレベ
ルが出力されると、スイッチングトランジスタＴｒ３が
オン（導通）し、駆動回路１１１のスイッチ入力が接地
されてゼロ電位になる。この結果、駆動回路１１１から
温度センサ内蔵ＦＥＴ・ＱＡのゲートへの駆動電流がオ
フとなり、温度センサ内蔵ＦＥＴ・ＱＡがオフ状態とな
る。なお、温度センサ内蔵ＦＥＴ・ＱＡがオフ状態で保
持されているときに、図４（ｉ）に示すように、図１に
示したスイッチＳＷ１のオフによるＬレベルのスイッチ
切換信号がラッチ回路２０５及び２０７に入力されてリ
セットされると、スイッチングトランジスタＴｒ２及び
Ｔｒ３がオフとなり、駆動回路１１１のスイッチ入力が
非接地となって初期状態に再設定される。

【００５４】このように、本実施形態では、負荷側が短
絡して過電流状態が検出された場合、電流制限のための
温度センサ内蔵ＦＥＴ・ＱＡの繰り返しオン・オフ制御
が開始されて第１所定時間（１ｍｓｅｃ）が経過した後
に、過電流検出制御部３０１を停止し、過電流の通電を
継続して過熱保護手段による過熱遮断機能を実行させる
ようにし、温度センサ内蔵ＦＥＴ・ＱＡをオフ状態に制
御して保持する。また、過電流検出制御部３０１を停止
してから第２所定時間（９ｍｓｅｃ）が経過するまで
（繰り返しオン・オフ制御開始から１０ｍｓｅｃ経過す
るまで）に過熱遮断機能が動作しなくて過電流状態が継
続している場合は、第２所定時間の経過後に温度センサ
内蔵ＦＥＴ・ＱＡを強制的にオフ状態に制御して保持す
る。

【００５５】これによって、前記した温度センサ内蔵Ｆ
ＥＴ・ＱＡの内部破壊が生じるような過熱の伝達前に、
温度センサ内蔵ＦＥＴ・ＱＡをオフ状態にすることがで
きる。この結果、スイッチング素子において過熱と冷却
との繰り返しによる熱ストレスがあまり蓄積することも
なく、熱による内部破壊が生じないように過熱遮断制御
及び過電流保護制御が実行されるため、過電流や高熱に
対するスイッチング素子の保護を確実に行うことがで
き、スイッチング装置としての信頼性を向上させること
が可能となる。

【００５６】また、半導体スイッチング装置をワンチッ
プのスイッチングデバイス１１０として構成することに
よって、装置構成を小型化でき、実装スペースを縮小で
きるとともに、装置コスト削減が可能になる。さらに、
同一のスイッチングデバイス１１０上にＦＥＴ・ＱＢ，
ＱＣ及び温度センサ内蔵ＦＥＴ・ＱＡを実装しているた
め、電源電圧変動や温度ドリフト等が同一的に発生し、
半導体素子間の特性差が生じることもなく、また、生産
ロット間のバラツキも発生しないので、動作誤差が生じ
難く、高精度で安定した動作が得られる。

【００５７】なお、上述した実施形態では、図２に示す
過電流状態制御回路２００を、半導体スイッチング装置
本体と同一パッケージ内に実装するものとして説明した
が、本発明はこれに限定されるものではなく、図１に示
す半導体スイッチング装置に過電流状態制御回路を外付
回路として構成することも本発明に含まれる。

【００５８】また、実施形態の動作における１ｍｓｅ
ｃ、９ｍｓｅｃ及び１０ｍｓｅｃなどの時間は、特に限
定されるものではなく、設計的事項として変更されるも
のである。また、Ｌレベル及びＨレベルの設定も設計的
事項であり、使用する素子の極性などによって反転する
ものである。

【００５９】

【発明の効果】以上説明したように本発明によれば、ス
イッチング素子内部において熱による内部破壊が生じる
前に過熱遮断制御及び過電流保護制御を実行し、過電流
や高熱に対するスイッチング素子の保護を確実に行うこ
とができ、スイッチング装置としての信頼性を向上させ
ることが可能となる効果が得られる。

【図面の簡単な説明】

【図１】本発明の半導体スイッチング装置の一実施形態
に係る基本構成を示すブロック及び回路図である。

【図２】実施形態に係る半導体スイッチング装置の主要
部である過電流状態制御回路の構成を示すブロック及び
回路図である。

【図３】本実施形態の概略動作を説明するための動作波
形図である。

【図４】図２の過電流状態制御回路の動作を示すタイミ
ングチャートである。

【図５】従来の半導体スイッチング装置における過電流
保護制御を説明するための動作波形図である。

【図６】従来の半導体スイッチング装置における他の過
電流保護制御を説明するための動作波形図である。

【図７】パワーＭＯＳ・ＦＥＴにおける内部の熱ストレ
スの問題を説明するための構成図である。

【符号の説明】

１０１電源１０２負荷１１０スイッチングデバイス１１１駆動回路２００過電流状態制御回路２０１積分回路２０２１ｍｓｅｃタイマ回路２０３，２０５，２０７ラッチ回路２０４９ｍｓｅｃタイマ回路２０６ＡＮＤゲート回路３０１過電流検出制御部３０５チャージポンプ回路３０６遮断ラッチ回路ＣＭＰ１，ＣＭＰ２コンパレータＱＡ温度センサ内蔵ＦＥＴＱＢ，ＱＣＦＥＴＲ１〜Ｒ５，Ｒ１０，Ｒｒ１，Ｒｒ２抵抗素子ＳＷ１スイッチＴｒ１〜Ｔｒ３スイッチングトランジスタ

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5G004 AA04 BA03 BA04 CA05 DA04 DC01 DC04 DC07 DC12 EA01 5G053 AA01 AA02 BA01 BA04 CA02 EA03 EA09 EB02 EC03 FA05 5J055 AX15 AX32 AX37 AX39 AX44 AX55 AX56 AX64 BX16 CX20 CX22 CX28 DX13 DX22 DX53 DX54 DX73 EX01 EX02 EX04 EX06 EX11 EX24 EY01 EY03 EY10 EY12 EY13 EY17 EZ01 EZ07 EZ10 EZ25 EZ31 EZ43 EZ55 FX04 FX32 FX33 FX38 GX01 GX02 GX04 GX05

Claims

【特許請求の範囲】

【請求項１】過熱遮断機能を有し、負荷への電力供給
をオン・オフする半導体スイッチング素子と、前記負荷に対する過電流を検出し、過電流状態を検出し
た際に前記半導体スイッチング素子の繰り返しオン・オ
フ制御を実行する過電流検出制御手段と、前記過電流検出制御手段による繰り返しオン・オフ制御
の開始から第１所定時間経過後に、前記過電流の検出を
停止して前記半導体スイッチング素子のオン状態を保持
し、この過電流検出停止から第２所定時間経過後に、前
記半導体スイッチング素子の過熱遮断機能が動作せずに
過電流状態が継続している場合は前記半導体スイッチン
グ素子をオフ状態に制御する過電流状態制御手段と、を備えたことを特徴とする半導体スイッチング装置。
【請求項２】前記過電流状態制御手段は、前記第１所
定時間を計時する第１計時手段と、前記第１計時手段に
よる計時終了時に前記過電流検出制御手段の過電流検出
を停止して前記半導体スイッチング素子のオン状態を保
持する過電流検出停止手段と、前記第２所定時間を計時
する第２計時手段と、前記第２計時手段による計時終了
時に前記半導体スイッチング素子への駆動制御信号を遮
断するスイッチング素子遮断手段とを有してなることを
特徴とする請求項１記載の半導体スイッチング装置。
【請求項３】前記半導体スイッチング素子、過電流検
出制御手段、過電流状態制御手段は、ワンチップデバイ
スとして実装されることを特徴とする請求項１記載の半
導体スイッチング装置。