[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2001150398A - シリコンウェハの接合方法 - Google Patents

シリコンウェハの接合方法

Info

Publication number
JP2001150398A
JP2001150398A JP33548199A JP33548199A JP2001150398A JP 2001150398 A JP2001150398 A JP 2001150398A JP 33548199 A JP33548199 A JP 33548199A JP 33548199 A JP33548199 A JP 33548199A JP 2001150398 A JP2001150398 A JP 2001150398A
Authority
JP
Japan
Prior art keywords
silicon
layer
diffusion
bonding
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33548199A
Other languages
English (en)
Inventor
Hiroshi Saito
宏 齊藤
Sumio Akai
澄夫 赤井
Kazushi Kataoka
万士 片岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP33548199A priority Critical patent/JP2001150398A/ja
Publication of JP2001150398A publication Critical patent/JP2001150398A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Measuring Fluid Pressure (AREA)
  • Micromachines (AREA)

Abstract

(57)【要約】 【課題】 シリコン基板同士を接合する際に、接合面に
おけるボイドの発生を抑え、接合界面での剥離等のおそ
れがないシリコンウェハの接合方法を提供する。 【解決手段】 回路素子3が形成された第1のシリコン
基板1と、台座となる第2のシリコン基板11とを重ね
合わせて接合する際に、第1のシリコン基板1にAuの
拡散を防止する拡散防止層4を形成し、その上にAu層
5を形成し、第2のシリコン基板にAuの拡散を防止す
る拡散防止層13を形成し、その上にAu層14を形成
し、第1及び第2のシリコン基板1,11のAu層5,
14同士を重ね、所定の荷重及び温度を加えて両シリコ
ン基板1,11のAu層5,14同士を接合する。拡散
防止層は、Ti,Ni,Cr,W,Al等の金属薄膜、
シリコン酸化膜、シリコン窒化膜、又はガラス薄膜で形
成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はシリコンウェハの接
合方法に関し、詳しくは、ピエゾ抵抗型半導体圧力セン
サ、加速度センサ、アクチュエータ等のマイクロマシン
の製造プロセスにおいて、シリコン基板同士を接合する
方法に関する。
【0002】
【従来の技術】図4は、本発明が適用されるマイクロマ
シンの一例として、ピエゾ抵抗型半導体圧力センサの構
造を示している。このセンサは微小圧力によって生ずる
センサチップの歪みを電気信号として取り出す働きを有
する。センサチップ21と台座ガラス22からなるセン
サ本体がプラスチックパッケージ23に低応力のシリコ
ーン又はエポキシ系接着剤24で固定されている。プラ
スチックパッケージ23及び台座ガラス22には、セン
サチップ21に流体の圧力を導入する貫通孔25が設け
られている。センサチップ21の肉薄部(ダイヤフラム
部)26には流体の圧力によって生ずる歪みを電気信号
に変換するピエゾ抵抗素子(図示せず)が備えられてい
る。プラスチックパッケージ23にはリード27がプリ
モールドされており、金又はアルミ製のワイヤ28によ
ってピエゾ抵抗素子とリード27とが電気接続されてい
る。
【0003】図5は、上記のようなセンサチップ21と
台座ガラス22からなるセンサ本体の製造プロセスの一
例を示している。ダイヤフラム部33及びピエゾ抵抗素
子34を含む複数のセンサチップが形成されたセンサ基
板(ウェハ)31と貫通孔35が形成された複数の台座
ガラスに相当するパイレックスガラス製のガラス基板3
2とが陽極接合によって接合される。その後、ダイシン
グによって個々のセンサ本体に切り分けられる。このよ
うにして、図4に示したセンサチップ21と台座ガラス
22からなるセンサ本体を製造することにより、プラス
チックパッケージ23からの応力の影響を抑え、センサ
チップ21の高精度化が可能になる。
【0004】センサ基板31とガラス基板32との陽極
接合は、約300〜500℃の真空又は窒素雰囲気中
で、ガラス基板32とセンサ基板31との間に400〜
1000V程度の直流電圧を印加し、数百グラムの荷重
を印加することによって行われる。ガラス基板32側に
下ヒータ電極36を設け、0V電位に維持する。一方、
センサ基板31側に陽極ピン37を設け、400〜10
00V程度の直流電圧を印加する。
【0005】
【発明が解決しようとする課題】上記のような陽極接合
によってセンサ基板31とガラス基板32とを接合する
方法では、台座ガラスとなるガラス基板32の熱膨張係
数とセンサ基板(シリコンウェハ)31の熱膨張係数と
のわずかな相違に起因する問題があった。すなわち、接
合されたセンサ基板31とガラス基板32とをダイシン
グによって切り分けてできたセンサチップ21と台座ガ
ラス22からなるセンサ本体には、上記の熱膨張係数の
違いに起因する応力が内在しているために、センサ本体
がオフセット電圧を有する。また、出力スパンの温度特
性の変動も無視できない。
【0006】そこで、台座ガラスに代えて、センサ基板
31と同じ材質のシリコンウェハで台座を形成すること
が考えられる。この場合、センサ基板31と台座となる
シリコン基板(以下、台座基板という)を接合する方法
として、Au−Si共晶結合による方法がある。
【0007】図6は、Au−Si共晶結合によるセンサ
基板31と台座基板41との接合を示している。まず、
センサ基板31の接合面にスパッタリング又は蒸着によ
ってAu層42を数μmの厚さに形成する。この後、A
u−Si共晶温度363℃より高い温度(約400℃)
の雰囲気中でセンサ基板31のAu層42と台座基板4
1の接合面とを重ねて数kg/cm2から数十kg/c
2の加重を印加することにより、Au−Si共晶結合
を形成する。
【0008】このように、センサ基板31と同じ材質の
シリコンウェハで台座を形成すれば、従来のようにガラ
スで台座を形成する場合の熱膨張係数の違いに起因する
問題は解消される。
【0009】しかしながら、Au−Si共晶結合の場
合、図6中に矢印で示すように、Au層42中のAu原
子がセンサ基板31及び台座基板41のシリコンバルク
内部へ拡散し、その結果、接合面にボイドが発生すると
いった別の問題がある。接合面にボイドが発生すると、
接合強度が弱くなり接合界面での剥離が生ずるおそれが
ある。
【0010】本発明は上記のような問題を解決し、圧力
センサにおいてセンサ基板と同じ材質のシリコンウェハ
で台座を形成する場合のように、シリコン基板同士を接
合する際に、接合面におけるボイドの発生を抑え、接合
界面での剥離等のおそれがないシリコンウェハの接合方
法を提供することを目的とする。
【0011】
【課題を解決するための手段】本発明によるシリコンウ
ェハの接合方法は、回路素子が形成された第1のシリコ
ン基板と、台座となる第2のシリコン基板とを重ね合わ
せて接合する際に、第1のシリコン基板にAuの拡散を
防止する拡散防止層を形成し、その上にAu層を形成
し、第2のシリコン基板にAuの拡散を防止する拡散防
止層を形成し、その上にAu層を形成し、第1及び第2
のシリコン基板のAu層同士を重ね、所定の荷重及び温
度を加えて両シリコン基板のAu層同士を接合すること
を特徴とする。
【0012】上記のような接合方法によれば、Au層中
のAu原子の第1又は第2のシリコン基板の内部への拡
散がそれぞれのシリコン基板に形成された拡散防止層に
よって抑制される。その結果、接合面におけるボイドの
発生が抑えられ、強固な接合が実現する。
【0013】上記の拡散防止層は、Ti,Ni,Cr,
W,Alの少なくともいずれか1つを含む金属薄膜で形
成することが好ましい。あるいは、拡散防止層をシリコ
ン酸化膜又はシリコン窒化膜で形成することも好まし
い。拡散防止層をスパッタリングによるガラス薄膜で形
成してもよい。
【0014】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施形態を説明する。
【0015】図1から図3は、本発明に係るシリコンウ
ェハの接合方法をピエゾ抵抗型半導体圧力センサの製造
プロセスに適用した実施形態を示している。
【0016】図1は本実施形態におけるセンサ基板1の
断面を示している。センサ基板1の肉薄部(ダイヤフラ
ム部)2には歪みを電気信号に変換するピエゾ抵抗素子
3が埋め込まれている。図2に示す台座基板11との接
合面となる部分(肉厚部)には、Au原子の拡散を防止
する拡散防止層(バリア層)4が数千オングストローム
から約1μmの厚さになるように形成され、この拡散防
止層4の上にAu層5がスパッタリング又は蒸着により
数μmの厚さになるように形成されている。メッキによ
って、Au層5の厚さをさらに増加してもよい。実際の
プロセスでは通常、センサ基板1の全体に拡散防止層4
及びAu層5を形成した後、レジスト付与、ドライエッ
チング、レジスト除去等の作業を行って、これら拡散防
止層4及びAu層5を部分的に除去し、その後KOH水
溶液、TMAH液(tetra methylammonium hydro oxide
solution)等でセンサ基板1をケミカルエッチングし
て、ダイヤフラム部2を形成する。その他、サンドブラ
スト法、リフトオフ法等の種々の公知のプロセスを使用
することができる。
【0017】図2は、本実施形態における台座基板11
の断面を示している。台座基板11には、各センサの台
座に1個ずつ対応するように、貫通孔12が所定のピッ
チで形成されている。貫通孔12は、図1のセンサ基板
1と接合した状態で、流体の圧力をセンサのダイヤフラ
ム部2に導入する働きを有する。貫通孔12は、超音波
ホーン加工、サンドブラスト、ケミカルエッチング等の
方法によって形成することができる。
【0018】台座基板11の表面には、貫通孔12の部
分を除いて、拡散防止層13及びAu層14が形成され
ている。図1のセンサ基板1と同様に、まず拡散防止層
13を数千オングストロームから約1μmの厚さになる
ように形成し、その上にAu層14をスパッタリング又
は蒸着により数μmの厚さになるように形成する。実際
のプロセスでは、例えば、台座基板11の全体に拡散防
止層13及びAu層14を形成した後、レジスト付与、
ドライエッチング、レジスト除去等の作業を行って、こ
れら拡散防止層13及びAu層14を部分的に除去し、
その後KOH水溶液、TMAH液等で台座基板11をケ
ミカルエッチングして、貫通孔12を形成することにな
る。また、逆に、まず台座基板11にケミカルエッチン
グで貫通孔12を形成した後、この貫通孔12をワック
スや柱状ピンを用いてマスク(穴埋め)し、次いで、メ
タライズして拡散防止層13及びAu層14を、貫通孔
12の部分を除いた部分に形成し、次いで貫通孔12を
マスクしていたものを取り除くようにしてもよい。
【0019】図3は、上記のようにして作製したセンサ
基板1と台座基板11とを重ね合わせて接合した状態を
示す断面図である。センサ基板1のAu層5と台座基板
11のAu層14とを重ねる。この際、センサ基板1の
ダイヤフラム部2の中心部と台座基板11の貫通孔12
とがほぼ一致するように位置合わせが行われる。そし
て、約400〜500℃の真空又は窒素ガス雰囲気中
で、センサ基板1と台座基板11とが互いに押し合う方
向に数kg/cm2から数十kg/cm2の荷重を加え
る。この結果、Au−Au拡散結合によってセンサ基板
1と台座基板11とが互いに接合される。
【0020】この際、Au層5又は14中のAu原子の
センサ基板1又は台座基板11の内部への拡散が拡散防
止層4又は13によって抑制される。その結果、接合面
におけるボイドの発生が抑えられ、強固な接合が実現す
る。
【0021】上記の拡散防止層4,13として、Ti,
Ni,Cr,W,Al,Moのように、Auより熱拡散
速度が遅い金属の薄膜を形成する。金属の熱拡散速度
は、アレニウスの式D=D0exp(−U/RT)に従
い、頻度因子D0は、Auが0.091、Niが2.
7、Agが0.44、Cuが0.62(単位は10-4×
2×s-1)である。頻度因子D0が小さいほど、熱拡散
速度が速い。したがって、Niのように、Auに比べて
頻度因数D0が十分大きい金属を選択することが好まし
い。スパッタリングにより、数千オングストロームの厚
さの金属薄膜を形成する。
【0022】別の実施形態として、上記の実施形態にお
ける拡散防止層4,13をシリコン酸化膜(SiO2
で形成してもよい。CVD(化学蒸着法)により、Si
2薄膜を数千オングストロームから数μmの厚さにな
るように形成する。CVDにはSiCl4−H2−CO2
系のガスを用い、約800℃以下の温度でSiO2を堆
積する。
【0023】更に別の実施形態として、上記の実施形態
における拡散防止層4,13をシリコン窒化膜(Si3
4)で形成してもよい。プラズマCVDにより、Si3
4薄膜を数千オングストロームの厚さになるように形
成する。
【0024】更に別の実施形態として、上記の実施形態
における拡散防止層4,13をガラス薄膜で形成しても
よい。例えばパイレックスガラス#7740をRFグロ
ー放電スパッタリングにより、数千オングストロームの
厚さになるように形成する。このスパッタリングの際の
真空度は10-1から10-2torrに設定する。
【0025】なお、本発明によるシリコンウェハの接合
方法はピエゾ抵抗型半導体圧力センサの製造プロセスに
限らず、加速度センサやアクチュエータ等のマイクロマ
シンの製造プロセスにも広く適用することが可能であ
る。
【0026】
【発明の効果】以上に説明したように、本発明のシリコ
ンウェハの接合方法によれば、それぞれのシリコン基板
に形成したAu層同士を接合する際に、Au層中のAu
原子の拡散がそれぞれの基板に形成された拡散防止層に
よって抑制されるので、接合面におけるボイドの発生が
抑えられ、強固な接合が実現する。また、この接合方法
を用いて半導体圧力センサの台座部分をセンサ基板と同
じ材質のシリコンウェハで形成すれば、ガラスで台座部
分を形成したときのような熱膨張係数の違いによる内部
応力の発生を防ぎ、センサの特性を向上することができ
る。
【図面の簡単な説明】
【図1】本発明の接合方法を用いて製造するピエゾ抵抗
型半導体圧力センサにおけるセンサ基板の断面図であ
る。
【図2】ピエゾ抵抗型半導体圧力センサにおける台座基
板の断面図である。
【図3】センサ基板と台座基板とを重ね合わせて接合し
た状態を示す断面図である。
【図4】従来のピエゾ抵抗型半導体圧力センサの断面図
である。
【図5】従来のセンサチップと台座ガラスからなるセン
サ本体の製造プロセスの一例を示す断面図である。
【図6】センサ本体の製造プロセスの別の例(比較例)
を示す断面図である。
【符号の説明】
1 センサ基板(第1のシリコン基板) 2 肉薄部(ダイヤフラム部) 3 ピエゾ抵抗素子 4,13 拡散防止層 5,14 Au層 11 台座基板(第2のシリコン基板) 12 貫通孔
───────────────────────────────────────────────────── フロントページの続き (72)発明者 片岡 万士 大阪府門真市大字門真1048番地松下電工株 式会社内 Fターム(参考) 2F055 AA40 BB20 CC02 DD05 EE13 FF11 FF49 GG01 GG13

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】回路素子が形成された第1のシリコン基板
    と、台座となる第2のシリコン基板とを重ね合わせて接
    合するシリコンウェハの接合方法であって、 前記第1のシリコン基板にAuの拡散を防止する拡散防
    止層を形成し、その上にAu層を形成し、 前記第2のシリコン基板にAuの拡散を防止する拡散防
    止層を形成し、その上にAu層を形成し、 前記第1及び第2のシリコン基板のAu層同士を重ね、
    所定の荷重及び温度を加えて両シリコン基板のAu層同
    士を接合することを特徴とするシリコンウェハの接合方
    法。
  2. 【請求項2】前記拡散防止層をTi,Ni,Cr,W,
    Alの少なくともいずれか1つを含む金属薄膜で形成す
    ることを特徴とする請求項1記載のシリコンウェハの接
    合方法。
  3. 【請求項3】前記拡散防止層をシリコン酸化膜で形成す
    ることを特徴とする請求項1記載のシリコンウェハの接
    合方法。
  4. 【請求項4】前記拡散防止層をシリコン窒化膜で形成す
    ることを特徴とする請求項1記載のシリコンウェハの接
    合方法。
  5. 【請求項5】前記拡散防止層をスパッタリングによるガ
    ラス薄膜で形成することを特徴とする請求項1記載のシ
    リコンウェハの接合方法。
JP33548199A 1999-11-26 1999-11-26 シリコンウェハの接合方法 Pending JP2001150398A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33548199A JP2001150398A (ja) 1999-11-26 1999-11-26 シリコンウェハの接合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33548199A JP2001150398A (ja) 1999-11-26 1999-11-26 シリコンウェハの接合方法

Publications (1)

Publication Number Publication Date
JP2001150398A true JP2001150398A (ja) 2001-06-05

Family

ID=18289063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33548199A Pending JP2001150398A (ja) 1999-11-26 1999-11-26 シリコンウェハの接合方法

Country Status (1)

Country Link
JP (1) JP2001150398A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007069320A (ja) * 2005-09-08 2007-03-22 Sony Corp 機能素子およびその製造方法
KR100723549B1 (ko) * 2002-06-19 2007-05-31 미라디아 인크. 반사식 공간 광 변조기의 제조
JP2008294229A (ja) * 2007-05-24 2008-12-04 Panasonic Electric Works Co Ltd ウェハレベルパッケージ構造体およびセンサ装置
US7700457B2 (en) 2001-12-28 2010-04-20 Commissariat A L'energie Atomique Method and zone for sealing between two microstructure substrates

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7700457B2 (en) 2001-12-28 2010-04-20 Commissariat A L'energie Atomique Method and zone for sealing between two microstructure substrates
KR100723549B1 (ko) * 2002-06-19 2007-05-31 미라디아 인크. 반사식 공간 광 변조기의 제조
JP2007069320A (ja) * 2005-09-08 2007-03-22 Sony Corp 機能素子およびその製造方法
JP2008294229A (ja) * 2007-05-24 2008-12-04 Panasonic Electric Works Co Ltd ウェハレベルパッケージ構造体およびセンサ装置

Similar Documents

Publication Publication Date Title
JP4495711B2 (ja) 機能素子及びその製造方法
US7781249B2 (en) MEMS process and device
JP3584635B2 (ja) 半導体装置及びその製造方法
JP2010531435A (ja) マイクロメカニカル素子およびマイクロメカニカル素子の製造方法
JP2018157159A (ja) パッケージ及びパッケージの製造方法
WO2014020387A1 (en) Methods of forming semiconductor structures including mems devices and integrated circuits on opposing sides of substrates, and related structures and devices
JP2009014469A (ja) 半導体装置及びその製造方法
CN101419955A (zh) 连接结构体及其制造方法
US4112196A (en) Beam lead arrangement for microelectronic devices
JP2001150398A (ja) シリコンウェハの接合方法
US20070224719A1 (en) Method of manufacturing MEMS device package
JP2001155976A (ja) シリコンウェハの接合方法
JPH11234082A (ja) 表面弾性波装置
JP3870637B2 (ja) シリコンウェハの接合方法
JPH05200539A (ja) 半導体基板接合方法
JP2001015768A (ja) マイクロセンサ及びそのパッケージ方法
US7294894B2 (en) Micromechanical cap structure and a corresponding production method
Cohn et al. MEMS packaging on a budget (fiscal and thermal)
JP3159060B2 (ja) 半導体チップの接合構造及びその接合方法
JP2000180282A (ja) 半導体圧力センサ
JP2001201418A (ja) 静電容量型半導体圧力センサ及びその製造方法
JP2001284603A (ja) 半導体圧力センサの製造方法
JP4800529B2 (ja) パターン形成方法
JP3329225B2 (ja) 半導体圧力センサの製造方法
US20040149808A1 (en) Method for the adhesion of two elements, in particular of an integrated circuit, for example an encapsulation of a resonator, and corresponding integrated circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050510