JP2001150398A - Bonding method of silicon wafer - Google Patents
Bonding method of silicon waferInfo
- Publication number
- JP2001150398A JP2001150398A JP33548199A JP33548199A JP2001150398A JP 2001150398 A JP2001150398 A JP 2001150398A JP 33548199 A JP33548199 A JP 33548199A JP 33548199 A JP33548199 A JP 33548199A JP 2001150398 A JP2001150398 A JP 2001150398A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- layer
- diffusion
- bonding
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 43
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 43
- 239000010703 silicon Substances 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000009792 diffusion process Methods 0.000 claims abstract description 47
- 239000011521 glass Substances 0.000 claims abstract description 23
- 239000010409 thin film Substances 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 4
- 229910052804 chromium Inorganic materials 0.000 claims abstract description 4
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 4
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 4
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 3
- 239000000758 substrate Substances 0.000 claims description 78
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 38
- 235000012431 wafers Nutrition 0.000 claims description 16
- 230000002265 prevention Effects 0.000 claims description 10
- 238000004544 sputter deposition Methods 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 229910052782 aluminium Inorganic materials 0.000 abstract description 4
- 238000000926 separation method Methods 0.000 abstract description 3
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 239000010931 gold Substances 0.000 description 37
- 239000004065 semiconductor Substances 0.000 description 8
- 230000005496 eutectics Effects 0.000 description 5
- 229910015365 Au—Si Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000012530 fluid Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000005297 pyrex Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000006121 base glass Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- OKIZCWYLBDKLSU-UHFFFAOYSA-N tetramethylazanium;hydrochloride Chemical compound Cl.C[N+](C)(C)C OKIZCWYLBDKLSU-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Measuring Fluid Pressure (AREA)
- Micromachines (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はシリコンウェハの接
合方法に関し、詳しくは、ピエゾ抵抗型半導体圧力セン
サ、加速度センサ、アクチュエータ等のマイクロマシン
の製造プロセスにおいて、シリコン基板同士を接合する
方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for bonding silicon wafers, and more particularly, to a method for bonding silicon substrates in a process of manufacturing a micromachine such as a piezoresistive semiconductor pressure sensor, an acceleration sensor, and an actuator.
【０００２】[0002]
【従来の技術】図４は、本発明が適用されるマイクロマ
シンの一例として、ピエゾ抵抗型半導体圧力センサの構
造を示している。このセンサは微小圧力によって生ずる
センサチップの歪みを電気信号として取り出す働きを有
する。センサチップ２１と台座ガラス２２からなるセン
サ本体がプラスチックパッケージ２３に低応力のシリコ
ーン又はエポキシ系接着剤２４で固定されている。プラ
スチックパッケージ２３及び台座ガラス２２には、セン
サチップ２１に流体の圧力を導入する貫通孔２５が設け
られている。センサチップ２１の肉薄部（ダイヤフラム
部）２６には流体の圧力によって生ずる歪みを電気信号
に変換するピエゾ抵抗素子（図示せず）が備えられてい
る。プラスチックパッケージ２３にはリード２７がプリ
モールドされており、金又はアルミ製のワイヤ２８によ
ってピエゾ抵抗素子とリード２７とが電気接続されてい
る。2. Description of the Related Art FIG. 4 shows a structure of a piezoresistive semiconductor pressure sensor as an example of a micromachine to which the present invention is applied. This sensor has a function of extracting the distortion of the sensor chip caused by the minute pressure as an electric signal. A sensor body composed of a sensor chip 21 and a pedestal glass 22 is fixed to a plastic package 23 with a low-stress silicone or epoxy adhesive 24. The plastic package 23 and the pedestal glass 22 are provided with through holes 25 for introducing fluid pressure to the sensor chip 21. A thin portion (diaphragm portion) 26 of the sensor chip 21 is provided with a piezoresistive element (not shown) for converting a distortion caused by the pressure of the fluid into an electric signal. The lead 27 is pre-molded on the plastic package 23, and the piezoresistive element and the lead 27 are electrically connected by a wire 28 made of gold or aluminum.
【０００３】図５は、上記のようなセンサチップ２１と
台座ガラス２２からなるセンサ本体の製造プロセスの一
例を示している。ダイヤフラム部３３及びピエゾ抵抗素
子３４を含む複数のセンサチップが形成されたセンサ基
板（ウェハ）３１と貫通孔３５が形成された複数の台座
ガラスに相当するパイレックスガラス製のガラス基板３
２とが陽極接合によって接合される。その後、ダイシン
グによって個々のセンサ本体に切り分けられる。このよ
うにして、図４に示したセンサチップ２１と台座ガラス
２２からなるセンサ本体を製造することにより、プラス
チックパッケージ２３からの応力の影響を抑え、センサ
チップ２１の高精度化が可能になる。FIG. 5 shows an example of a manufacturing process of a sensor body composed of the sensor chip 21 and the base glass 22 as described above. A sensor substrate (wafer) 31 on which a plurality of sensor chips including a diaphragm portion 33 and a piezoresistive element 34 are formed, and a glass substrate 3 made of Pyrex glass corresponding to a plurality of pedestal glasses on which through holes 35 are formed.
2 are joined by anodic bonding. Thereafter, the individual sensor bodies are cut by dicing. In this way, by manufacturing the sensor main body including the sensor chip 21 and the pedestal glass 22 shown in FIG. 4, the influence of stress from the plastic package 23 is suppressed, and the sensor chip 21 can be made more precise.
【０００４】センサ基板３１とガラス基板３２との陽極
接合は、約３００〜５００℃の真空又は窒素雰囲気中
で、ガラス基板３２とセンサ基板３１との間に４００〜
１０００Ｖ程度の直流電圧を印加し、数百グラムの荷重
を印加することによって行われる。ガラス基板３２側に
下ヒータ電極３６を設け、０Ｖ電位に維持する。一方、
センサ基板３１側に陽極ピン３７を設け、４００〜１０
００Ｖ程度の直流電圧を印加する。The anodic bonding between the sensor substrate 31 and the glass substrate 32 is performed between the glass substrate 32 and the sensor substrate 31 in a vacuum or nitrogen atmosphere at about 300 to 500 ° C.
This is performed by applying a DC voltage of about 1000 V and applying a load of several hundred grams. A lower heater electrode 36 is provided on the glass substrate 32 side, and is maintained at a potential of 0V. on the other hand,
An anode pin 37 is provided on the sensor substrate 31 side, and 400 to 10
A DC voltage of about 00 V is applied.
【０００５】[0005]
【発明が解決しようとする課題】上記のような陽極接合
によってセンサ基板３１とガラス基板３２とを接合する
方法では、台座ガラスとなるガラス基板３２の熱膨張係
数とセンサ基板（シリコンウェハ）３１の熱膨張係数と
のわずかな相違に起因する問題があった。すなわち、接
合されたセンサ基板３１とガラス基板３２とをダイシン
グによって切り分けてできたセンサチップ２１と台座ガ
ラス２２からなるセンサ本体には、上記の熱膨張係数の
違いに起因する応力が内在しているために、センサ本体
がオフセット電圧を有する。また、出力スパンの温度特
性の変動も無視できない。In the method of bonding the sensor substrate 31 and the glass substrate 32 by the above-described anodic bonding, the thermal expansion coefficient of the glass substrate 32 serving as the pedestal glass and the sensor substrate (silicon wafer) 31 There was a problem due to a slight difference from the coefficient of thermal expansion. That is, in the sensor body composed of the sensor chip 21 and the pedestal glass 22 formed by dicing the bonded sensor substrate 31 and glass substrate 32 by dicing, the stress due to the difference in the thermal expansion coefficient is inherent. Therefore, the sensor body has an offset voltage. Also, fluctuations in the temperature characteristics of the output span cannot be ignored.
【０００６】そこで、台座ガラスに代えて、センサ基板
３１と同じ材質のシリコンウェハで台座を形成すること
が考えられる。この場合、センサ基板３１と台座となる
シリコン基板（以下、台座基板という）を接合する方法
として、Ａｕ−Ｓｉ共晶結合による方法がある。Therefore, it is conceivable to form the pedestal using a silicon wafer of the same material as the sensor substrate 31 instead of the pedestal glass. In this case, as a method of joining the sensor substrate 31 and a silicon substrate to be a pedestal (hereinafter, referred to as a pedestal substrate), there is a method by Au-Si eutectic bonding.
【０００７】図６は、Ａｕ−Ｓｉ共晶結合によるセンサ
基板３１と台座基板４１との接合を示している。まず、
センサ基板３１の接合面にスパッタリング又は蒸着によ
ってＡｕ層４２を数μｍの厚さに形成する。この後、Ａ
ｕ−Ｓｉ共晶温度３６３℃より高い温度（約４００℃）
の雰囲気中でセンサ基板３１のＡｕ層４２と台座基板４
１の接合面とを重ねて数ｋｇ／ｃｍ2から数十ｋｇ／ｃ
ｍ2の加重を印加することにより、Ａｕ−Ｓｉ共晶結合
を形成する。FIG. 6 shows the bonding between the sensor substrate 31 and the pedestal substrate 41 by Au-Si eutectic bonding. First,
An Au layer 42 having a thickness of several μm is formed on the bonding surface of the sensor substrate 31 by sputtering or vapor deposition. After this, A
Temperature higher than u-Si eutectic temperature 363 ° C (about 400 ° C)
Au layer 42 of sensor substrate 31 and pedestal substrate 4 in an atmosphere of
Several kg / cm 2 to several tens kg / c
By applying a weight of m 2 , an Au—Si eutectic bond is formed.
【０００８】このように、センサ基板３１と同じ材質の
シリコンウェハで台座を形成すれば、従来のようにガラ
スで台座を形成する場合の熱膨張係数の違いに起因する
問題は解消される。As described above, if the pedestal is formed of a silicon wafer of the same material as the sensor substrate 31, the problem caused by the difference in the coefficient of thermal expansion when the pedestal is formed of glass as in the related art is solved.
【０００９】しかしながら、Ａｕ−Ｓｉ共晶結合の場
合、図６中に矢印で示すように、Ａｕ層４２中のＡｕ原
子がセンサ基板３１及び台座基板４１のシリコンバルク
内部へ拡散し、その結果、接合面にボイドが発生すると
いった別の問題がある。接合面にボイドが発生すると、
接合強度が弱くなり接合界面での剥離が生ずるおそれが
ある。However, in the case of the Au—Si eutectic bond, the Au atoms in the Au layer 42 diffuse into the silicon bulk of the sensor substrate 31 and the pedestal substrate 41 as shown by arrows in FIG. There is another problem that voids occur in the joint surface. When voids occur on the joint surface,
There is a possibility that the bonding strength is weakened and separation occurs at the bonding interface.
【００１０】本発明は上記のような問題を解決し、圧力
センサにおいてセンサ基板と同じ材質のシリコンウェハ
で台座を形成する場合のように、シリコン基板同士を接
合する際に、接合面におけるボイドの発生を抑え、接合
界面での剥離等のおそれがないシリコンウェハの接合方
法を提供することを目的とする。[0010] The present invention solves the above-mentioned problems, and when bonding silicon substrates to each other as in the case of forming a pedestal with a silicon wafer of the same material as the sensor substrate in the pressure sensor, voids in the bonding surface are reduced. An object of the present invention is to provide a method for bonding silicon wafers, which suppresses generation and does not cause separation at a bonding interface.
【００１１】[0011]
【課題を解決するための手段】本発明によるシリコンウ
ェハの接合方法は、回路素子が形成された第１のシリコ
ン基板と、台座となる第２のシリコン基板とを重ね合わ
せて接合する際に、第１のシリコン基板にＡｕの拡散を
防止する拡散防止層を形成し、その上にＡｕ層を形成
し、第２のシリコン基板にＡｕの拡散を防止する拡散防
止層を形成し、その上にＡｕ層を形成し、第１及び第２
のシリコン基板のＡｕ層同士を重ね、所定の荷重及び温
度を加えて両シリコン基板のＡｕ層同士を接合すること
を特徴とする。According to the method of bonding a silicon wafer according to the present invention, when a first silicon substrate on which circuit elements are formed and a second silicon substrate serving as a pedestal are overlapped and bonded, A diffusion preventing layer for preventing Au diffusion is formed on a first silicon substrate, an Au layer is formed thereon, and a diffusion preventing layer for preventing Au diffusion is formed on a second silicon substrate. Forming an Au layer and forming first and second Au layers;
The Au layers of both silicon substrates are overlapped with each other, and a predetermined load and temperature are applied to join the Au layers of both silicon substrates.
【００１２】上記のような接合方法によれば、Ａｕ層中
のＡｕ原子の第１又は第２のシリコン基板の内部への拡
散がそれぞれのシリコン基板に形成された拡散防止層に
よって抑制される。その結果、接合面におけるボイドの
発生が抑えられ、強固な接合が実現する。According to the above-described bonding method, diffusion of Au atoms in the Au layer into the first or second silicon substrate is suppressed by the diffusion preventing layer formed on each silicon substrate. As a result, the generation of voids at the joint surface is suppressed, and a strong joint is realized.
【００１３】上記の拡散防止層は、Ｔｉ，Ｎｉ，Ｃｒ，
Ｗ，Ａｌの少なくともいずれか１つを含む金属薄膜で形
成することが好ましい。あるいは、拡散防止層をシリコ
ン酸化膜又はシリコン窒化膜で形成することも好まし
い。拡散防止層をスパッタリングによるガラス薄膜で形
成してもよい。The above diffusion preventing layer is made of Ti, Ni, Cr,
It is preferable to form a thin metal film containing at least one of W and Al. Alternatively, it is preferable that the diffusion prevention layer is formed of a silicon oxide film or a silicon nitride film. The diffusion prevention layer may be formed of a glass thin film by sputtering.
【００１４】[0014]
【発明の実施の形態】以下、図面を参照しながら本発明
の実施形態を説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００１５】図１から図３は、本発明に係るシリコンウ
ェハの接合方法をピエゾ抵抗型半導体圧力センサの製造
プロセスに適用した実施形態を示している。FIGS. 1 to 3 show an embodiment in which the method for bonding a silicon wafer according to the present invention is applied to a manufacturing process of a piezoresistive semiconductor pressure sensor.
【００１６】図１は本実施形態におけるセンサ基板１の
断面を示している。センサ基板１の肉薄部（ダイヤフラ
ム部）２には歪みを電気信号に変換するピエゾ抵抗素子
３が埋め込まれている。図２に示す台座基板１１との接
合面となる部分（肉厚部）には、Ａｕ原子の拡散を防止
する拡散防止層（バリア層）４が数千オングストローム
から約１μｍの厚さになるように形成され、この拡散防
止層４の上にＡｕ層５がスパッタリング又は蒸着により
数μｍの厚さになるように形成されている。メッキによ
って、Ａｕ層５の厚さをさらに増加してもよい。実際の
プロセスでは通常、センサ基板１の全体に拡散防止層４
及びＡｕ層５を形成した後、レジスト付与、ドライエッ
チング、レジスト除去等の作業を行って、これら拡散防
止層４及びＡｕ層５を部分的に除去し、その後ＫＯＨ水
溶液、ＴＭＡＨ液（tetra methylammonium hydro oxide
solution）等でセンサ基板１をケミカルエッチングし
て、ダイヤフラム部２を形成する。その他、サンドブラ
スト法、リフトオフ法等の種々の公知のプロセスを使用
することができる。FIG. 1 shows a cross section of a sensor substrate 1 in the present embodiment. A piezoresistive element 3 for converting distortion into an electric signal is embedded in a thin portion (diaphragm portion) 2 of the sensor substrate 1. A diffusion preventing layer (barrier layer) 4 for preventing the diffusion of Au atoms is formed to have a thickness of several thousand angstroms to about 1 μm in a portion (thick portion) serving as a bonding surface with the pedestal substrate 11 shown in FIG. An Au layer 5 is formed on the diffusion preventing layer 4 by sputtering or vapor deposition so as to have a thickness of several μm. The thickness of the Au layer 5 may be further increased by plating. In an actual process, the diffusion prevention layer 4 is usually formed on the entire sensor substrate 1.
After forming the Au layer 5 and the Au layer 5, operations such as resist application, dry etching, and resist removal are performed to partially remove the diffusion preventing layer 4 and the Au layer 5, and thereafter, a KOH aqueous solution and a TMAH solution (tetramethylammonium hydrochloride) are used. oxide
solution) or the like to chemically etch the sensor substrate 1 to form the diaphragm 2. In addition, various known processes such as a sand blast method and a lift-off method can be used.
【００１７】図２は、本実施形態における台座基板１１
の断面を示している。台座基板１１には、各センサの台
座に１個ずつ対応するように、貫通孔１２が所定のピッ
チで形成されている。貫通孔１２は、図１のセンサ基板
１と接合した状態で、流体の圧力をセンサのダイヤフラ
ム部２に導入する働きを有する。貫通孔１２は、超音波
ホーン加工、サンドブラスト、ケミカルエッチング等の
方法によって形成することができる。FIG. 2 shows a pedestal substrate 11 according to this embodiment.
2 shows a cross section of FIG. In the pedestal substrate 11, through holes 12 are formed at a predetermined pitch so as to correspond to one pedestal of each sensor. The through-hole 12 has a function of introducing the pressure of the fluid into the diaphragm 2 of the sensor in a state where the through-hole 12 is joined to the sensor substrate 1 of FIG. The through holes 12 can be formed by a method such as ultrasonic horn processing, sand blasting, and chemical etching.
【００１８】台座基板１１の表面には、貫通孔１２の部
分を除いて、拡散防止層１３及びＡｕ層１４が形成され
ている。図１のセンサ基板１と同様に、まず拡散防止層
１３を数千オングストロームから約１μｍの厚さになる
ように形成し、その上にＡｕ層１４をスパッタリング又
は蒸着により数μｍの厚さになるように形成する。実際
のプロセスでは、例えば、台座基板１１の全体に拡散防
止層１３及びＡｕ層１４を形成した後、レジスト付与、
ドライエッチング、レジスト除去等の作業を行って、こ
れら拡散防止層１３及びＡｕ層１４を部分的に除去し、
その後ＫＯＨ水溶液、ＴＭＡＨ液等で台座基板１１をケ
ミカルエッチングして、貫通孔１２を形成することにな
る。また、逆に、まず台座基板１１にケミカルエッチン
グで貫通孔１２を形成した後、この貫通孔１２をワック
スや柱状ピンを用いてマスク（穴埋め）し、次いで、メ
タライズして拡散防止層１３及びＡｕ層１４を、貫通孔
１２の部分を除いた部分に形成し、次いで貫通孔１２を
マスクしていたものを取り除くようにしてもよい。A diffusion preventing layer 13 and an Au layer 14 are formed on the surface of the pedestal substrate 11 except for the through hole 12. Similar to the sensor substrate 1 of FIG. 1, first, a diffusion prevention layer 13 is formed to have a thickness of several thousand angstroms to a thickness of about 1 μm, and an Au layer 14 is formed thereon by sputtering or vapor deposition to have a thickness of several μm. It is formed as follows. In an actual process, for example, after forming the diffusion prevention layer 13 and the Au layer 14 on the entire pedestal substrate 11, a resist is applied,
By performing operations such as dry etching and resist removal, the diffusion preventing layer 13 and the Au layer 14 are partially removed,
Thereafter, the pedestal substrate 11 is chemically etched with a KOH aqueous solution, a TMAH solution or the like, so that the through holes 12 are formed. Conversely, first, a through hole 12 is formed in the pedestal substrate 11 by chemical etching, and then the through hole 12 is masked (filled with holes) using wax or a columnar pin, and then metallized to form a diffusion prevention layer 13 and Au. The layer 14 may be formed in a portion excluding the portion of the through-hole 12, and then the portion masking the through-hole 12 may be removed.
【００１９】図３は、上記のようにして作製したセンサ
基板１と台座基板１１とを重ね合わせて接合した状態を
示す断面図である。センサ基板１のＡｕ層５と台座基板
１１のＡｕ層１４とを重ねる。この際、センサ基板１の
ダイヤフラム部２の中心部と台座基板１１の貫通孔１２
とがほぼ一致するように位置合わせが行われる。そし
て、約４００〜５００℃の真空又は窒素ガス雰囲気中
で、センサ基板１と台座基板１１とが互いに押し合う方
向に数ｋｇ／ｃｍ2から数十ｋｇ／ｃｍ2の荷重を加え
る。この結果、Ａｕ−Ａｕ拡散結合によってセンサ基板
１と台座基板１１とが互いに接合される。FIG. 3 is a cross-sectional view showing a state where the sensor substrate 1 and the pedestal substrate 11 manufactured as described above are overlapped and joined. The Au layer 5 of the sensor substrate 1 and the Au layer 14 of the pedestal substrate 11 are overlapped. At this time, the center of the diaphragm 2 of the sensor substrate 1 and the through hole 12 of the pedestal substrate 11
Are aligned so that the values substantially coincide with each other. Then, a load of several kg / cm 2 to several tens kg / cm 2 is applied in a direction in which the sensor substrate 1 and the pedestal substrate 11 press each other in a vacuum or a nitrogen gas atmosphere at about 400 to 500 ° C. As a result, the sensor substrate 1 and the pedestal substrate 11 are joined to each other by Au-Au diffusion bonding.
【００２０】この際、Ａｕ層５又は１４中のＡｕ原子の
センサ基板１又は台座基板１１の内部への拡散が拡散防
止層４又は１３によって抑制される。その結果、接合面
におけるボイドの発生が抑えられ、強固な接合が実現す
る。At this time, diffusion of Au atoms in the Au layer 5 or 14 into the sensor substrate 1 or the pedestal substrate 11 is suppressed by the diffusion preventing layer 4 or 13. As a result, the generation of voids at the joint surface is suppressed, and a strong joint is realized.
【００２１】上記の拡散防止層４，１３として、Ｔｉ，
Ｎｉ，Ｃｒ，Ｗ，Ａｌ，Ｍｏのように、Ａｕより熱拡散
速度が遅い金属の薄膜を形成する。金属の熱拡散速度
は、アレニウスの式Ｄ＝Ｄ0ｅｘｐ（−Ｕ／ＲＴ）に従
い、頻度因子Ｄ0は、Ａｕが０．０９１、Ｎｉが２．
７、Ａｇが０．４４、Ｃｕが０．６２（単位は１０-4×
ｍ2×ｓ-1）である。頻度因子Ｄ0が小さいほど、熱拡散
速度が速い。したがって、Ｎｉのように、Ａｕに比べて
頻度因数Ｄ0が十分大きい金属を選択することが好まし
い。スパッタリングにより、数千オングストロームの厚
さの金属薄膜を形成する。As the diffusion preventing layers 4 and 13, Ti,
A thin film of a metal such as Ni, Cr, W, Al, and Mo having a lower thermal diffusion rate than Au is formed. The thermal diffusion rate of the metal in accordance with the formula D = D 0 exp Arrhenius (-U / RT), frequency factor D 0 are, Au is 0.091, Ni is 2.
7, Ag is 0.44, Cu is 0.62 (unit is 10 −4 ×
m 2 × s −1 ). The more frequently factor D 0 is small, fast thermal diffusion rate. Therefore, as Ni, it is preferable that the frequency factor D 0 selects a sufficiently large metal compared to Au. By sputtering, a metal thin film having a thickness of several thousand angstroms is formed.
【００２２】別の実施形態として、上記の実施形態にお
ける拡散防止層４，１３をシリコン酸化膜（ＳｉＯ2）
で形成してもよい。ＣＶＤ（化学蒸着法）により、Ｓｉ
Ｏ2薄膜を数千オングストロームから数μｍの厚さにな
るように形成する。ＣＶＤにはＳｉＣｌ4−Ｈ2−ＣＯ2
系のガスを用い、約８００℃以下の温度でＳｉＯ2を堆
積する。As another embodiment, the diffusion preventing layers 4 and 13 in the above embodiment are formed of a silicon oxide film (SiO 2 ).
May be formed. Si by CVD (chemical vapor deposition)
An O 2 thin film is formed to have a thickness of several thousand angstroms to several μm. SiCl 4 —H 2 —CO 2 for CVD
SiO 2 is deposited using a system gas at a temperature of about 800 ° C. or less.
【００２３】更に別の実施形態として、上記の実施形態
における拡散防止層４，１３をシリコン窒化膜（Ｓｉ3
Ｎ4）で形成してもよい。プラズマＣＶＤにより、Ｓｉ3
Ｎ4薄膜を数千オングストロームの厚さになるように形
成する。As still another embodiment, the diffusion preventing layers 4 and 13 in the above embodiment are formed of a silicon nitride film (Si 3
N 4 ). By plasma CVD, Si 3
An N 4 thin film is formed to have a thickness of several thousand angstroms.
【００２４】更に別の実施形態として、上記の実施形態
における拡散防止層４，１３をガラス薄膜で形成しても
よい。例えばパイレックスガラス＃７７４０をＲＦグロ
ー放電スパッタリングにより、数千オングストロームの
厚さになるように形成する。このスパッタリングの際の
真空度は１０-1から１０-2torrに設定する。As still another embodiment, the diffusion preventing layers 4 and 13 in the above embodiment may be formed of a glass thin film. For example, Pyrex glass # 7740 is formed by RF glow discharge sputtering to have a thickness of several thousand angstroms. The degree of vacuum at the time of this sputtering is set to 10 -1 to 10 -2 torr.
【００２５】なお、本発明によるシリコンウェハの接合
方法はピエゾ抵抗型半導体圧力センサの製造プロセスに
限らず、加速度センサやアクチュエータ等のマイクロマ
シンの製造プロセスにも広く適用することが可能であ
る。The method of bonding a silicon wafer according to the present invention can be widely applied not only to a process for manufacturing a piezoresistive semiconductor pressure sensor but also to a process for manufacturing a micromachine such as an acceleration sensor or an actuator.
【００２６】[0026]
【発明の効果】以上に説明したように、本発明のシリコ
ンウェハの接合方法によれば、それぞれのシリコン基板
に形成したＡｕ層同士を接合する際に、Ａｕ層中のＡｕ
原子の拡散がそれぞれの基板に形成された拡散防止層に
よって抑制されるので、接合面におけるボイドの発生が
抑えられ、強固な接合が実現する。また、この接合方法
を用いて半導体圧力センサの台座部分をセンサ基板と同
じ材質のシリコンウェハで形成すれば、ガラスで台座部
分を形成したときのような熱膨張係数の違いによる内部
応力の発生を防ぎ、センサの特性を向上することができ
る。As described above, according to the method for bonding silicon wafers of the present invention, when bonding the Au layers formed on the respective silicon substrates to each other, the Au in the Au layer is
Since the diffusion of atoms is suppressed by the diffusion preventing layer formed on each substrate, the generation of voids on the bonding surface is suppressed, and a strong bonding is realized. Also, if the pedestal portion of the semiconductor pressure sensor is formed of a silicon wafer of the same material as the sensor substrate using this bonding method, the generation of internal stress due to the difference in the coefficient of thermal expansion as when the pedestal portion is formed of glass is eliminated. Prevention, and the characteristics of the sensor can be improved.
【図１】本発明の接合方法を用いて製造するピエゾ抵抗
型半導体圧力センサにおけるセンサ基板の断面図であ
る。FIG. 1 is a cross-sectional view of a sensor substrate in a piezoresistive semiconductor pressure sensor manufactured using the bonding method of the present invention.
【図２】ピエゾ抵抗型半導体圧力センサにおける台座基
板の断面図である。FIG. 2 is a cross-sectional view of a pedestal substrate in a piezoresistive semiconductor pressure sensor.
【図３】センサ基板と台座基板とを重ね合わせて接合し
た状態を示す断面図である。FIG. 3 is a cross-sectional view showing a state where a sensor substrate and a pedestal substrate are overlapped and joined.
【図４】従来のピエゾ抵抗型半導体圧力センサの断面図
である。FIG. 4 is a sectional view of a conventional piezoresistive semiconductor pressure sensor.
【図５】従来のセンサチップと台座ガラスからなるセン
サ本体の製造プロセスの一例を示す断面図である。FIG. 5 is a cross-sectional view illustrating an example of a conventional manufacturing process of a sensor body including a sensor chip and a pedestal glass.
【図６】センサ本体の製造プロセスの別の例（比較例）
を示す断面図である。FIG. 6 shows another example of the manufacturing process of the sensor body (comparative example).
FIG.
１ センサ基板(第１のシリコン基板) ２ 肉薄部（ダイヤフラム部） ３ ピエゾ抵抗素子 ４，１３ 拡散防止層 ５，１４ Ａｕ層 １１ 台座基板(第２のシリコン基板) １２ 貫通孔 DESCRIPTION OF SYMBOLS 1 Sensor board (1st silicon substrate) 2 Thin part (diaphragm part) 3 Piezoresistive element 4,13 Diffusion prevention layer 5,14 Au layer 11 Pedestal substrate (2nd silicon substrate) 12 Through hole
───────────────────────────────────────────────────── フロントページの続き (72)発明者 片岡 万士 大阪府門真市大字門真1048番地松下電工株 式会社内 Ｆターム(参考） 2F055 AA40 BB20 CC02 DD05 EE13 FF11 FF49 GG01 GG13 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Masashi Kataoka 1048, Kazuma, Kadoma, Osaka Pref. F-term in Matsushita Electric Works, Ltd.
Claims (5)
と、台座となる第２のシリコン基板とを重ね合わせて接
合するシリコンウェハの接合方法であって、 前記第１のシリコン基板にＡｕの拡散を防止する拡散防
止層を形成し、その上にＡｕ層を形成し、 前記第２のシリコン基板にＡｕの拡散を防止する拡散防
止層を形成し、その上にＡｕ層を形成し、 前記第１及び第２のシリコン基板のＡｕ層同士を重ね、
所定の荷重及び温度を加えて両シリコン基板のＡｕ層同
士を接合することを特徴とするシリコンウェハの接合方
法。1. A method for bonding a silicon wafer in which a first silicon substrate on which a circuit element is formed and a second silicon substrate serving as a pedestal are overlapped and bonded, wherein the first silicon substrate includes Au Forming a diffusion prevention layer for preventing diffusion of Au, forming an Au layer thereon, forming a diffusion prevention layer for preventing the diffusion of Au on the second silicon substrate, forming an Au layer thereon, Au layers of the first and second silicon substrates are overlapped with each other,
A method of bonding silicon wafers, wherein a predetermined load and temperature are applied to bond Au layers of both silicon substrates.
Ａｌの少なくともいずれか１つを含む金属薄膜で形成す
ることを特徴とする請求項１記載のシリコンウェハの接
合方法。2. The method according to claim 1, wherein the diffusion preventing layer is made of Ti, Ni, Cr, W,
2. The method for bonding silicon wafers according to claim 1, wherein the silicon wafer is formed of a metal thin film containing at least one of Al.
ることを特徴とする請求項１記載のシリコンウェハの接
合方法。3. The method according to claim 1, wherein the diffusion preventing layer is formed of a silicon oxide film.
ることを特徴とする請求項１記載のシリコンウェハの接
合方法。4. The method according to claim 1, wherein the diffusion preventing layer is formed of a silicon nitride film.
ラス薄膜で形成することを特徴とする請求項１記載のシ
リコンウェハの接合方法。5. The method according to claim 1, wherein the diffusion preventing layer is formed of a glass thin film by sputtering.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33548199A JP2001150398A (en) | 1999-11-26 | 1999-11-26 | Bonding method of silicon wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33548199A JP2001150398A (en) | 1999-11-26 | 1999-11-26 | Bonding method of silicon wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001150398A true JP2001150398A (en) | 2001-06-05 |
Family
ID=18289063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33548199A Pending JP2001150398A (en) | 1999-11-26 | 1999-11-26 | Bonding method of silicon wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001150398A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007069320A (en) * | 2005-09-08 | 2007-03-22 | Sony Corp | Function element and its manufacturing method |
| KR100723549B1 (en) * | 2002-06-19 | 2007-05-31 | 미라디아 인크. | Fabrication of a reflective spatial light modulator |
| JP2008294229A (en) * | 2007-05-24 | 2008-12-04 | Panasonic Electric Works Co Ltd | Wafer-level package structure and sensor device |
| US7700457B2 (en) | 2001-12-28 | 2010-04-20 | Commissariat A L'energie Atomique | Method and zone for sealing between two microstructure substrates |
-
1999
- 1999-11-26 JP JP33548199A patent/JP2001150398A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7700457B2 (en) | 2001-12-28 | 2010-04-20 | Commissariat A L'energie Atomique | Method and zone for sealing between two microstructure substrates |
| KR100723549B1 (en) * | 2002-06-19 | 2007-05-31 | 미라디아 인크. | Fabrication of a reflective spatial light modulator |
| JP2007069320A (en) * | 2005-09-08 | 2007-03-22 | Sony Corp | Function element and its manufacturing method |
| JP2008294229A (en) * | 2007-05-24 | 2008-12-04 | Panasonic Electric Works Co Ltd | Wafer-level package structure and sensor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4495711B2 (en) | Functional element and manufacturing method thereof | |
| US7781249B2 (en) | MEMS process and device | |
| JP3584635B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2010531435A (en) | Micromechanical element and method for manufacturing micromechanical element | |
| JP2018157159A (en) | Package and manufacturing method thereof | |
| WO2014020387A1 (en) | Methods of forming semiconductor structures including mems devices and integrated circuits on opposing sides of substrates, and related structures and devices | |
| JP2009014469A (en) | Semiconductor device and method for manufacturing the same | |
| CN101419955A (en) | Bonded structure and production method thereof | |
| US4112196A (en) | Beam lead arrangement for microelectronic devices | |
| JP2001150398A (en) | Bonding method of silicon wafer | |
| US20070224719A1 (en) | Method of manufacturing MEMS device package | |
| JP2001155976A (en) | Jointing method of silicon wafers | |
| JPH11234082A (en) | Surface acoustic wave device | |
| JP3870637B2 (en) | Silicon wafer bonding method | |
| JPH05200539A (en) | Method for joining semiconductor substrate | |
| JP2001015768A (en) | Microprocessor and package method therefor | |
| US7294894B2 (en) | Micromechanical cap structure and a corresponding production method | |
| Cohn et al. | MEMS packaging on a budget (fiscal and thermal) | |
| JP3159060B2 (en) | Semiconductor chip bonding structure and bonding method | |
| JP2000180282A (en) | Semiconductor pressure sensor | |
| JP2001201418A (en) | Electrostatic capacity type semiconductor pressure sensor and its manufacturing method | |
| JP2001284603A (en) | Method of manufacturing semiconductor pressure sensor | |
| JP4800529B2 (en) | Pattern formation method | |
| JP3329225B2 (en) | Manufacturing method of semiconductor pressure sensor | |
| US20040149808A1 (en) | Method for the adhesion of two elements, in particular of an integrated circuit, for example an encapsulation of a resonator, and corresponding integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041029 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041124 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050510 |