JP2001060641A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2001060641A JP2001060641A JP11234574A JP23457499A JP2001060641A JP 2001060641 A JP2001060641 A JP 2001060641A JP 11234574 A JP11234574 A JP 11234574A JP 23457499 A JP23457499 A JP 23457499A JP 2001060641 A JP2001060641 A JP 2001060641A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- resin
- main surface
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体チップにクラックが生じることによる
チップ不良の発生を抑制した半導体装置及びその製造方
法を提供する。 【解決手段】 本発明に係る半導体装置は、一方の主面
に銅配線１３が形成されたポリイミド基板１１と、ポリ
イミド基板１１に設けられ、銅配線１３に接続された接
続孔と、ポリイミド基板１１の他方の主面に形成され、
前記接続孔を介して銅配線１３に接続された半田ボール
１５と、ポリイミド基板１１の一方の主面上にフェース
・ダウン・ボンディングされた半導体チップ１と、半導
体チップ１に取り付けられ、銅配線１３に接続された金
バンプ５と、半導体チップ１とポリイミド基板１１との
間に配置された異方性導電膜７と、半導体チップ１の裏
面のエッジ部に被覆された樹脂部１７と、を具備するも
のである。
チップ不良の発生を抑制した半導体装置及びその製造方
法を提供する。 【解決手段】 本発明に係る半導体装置は、一方の主面
に銅配線１３が形成されたポリイミド基板１１と、ポリ
イミド基板１１に設けられ、銅配線１３に接続された接
続孔と、ポリイミド基板１１の他方の主面に形成され、
前記接続孔を介して銅配線１３に接続された半田ボール
１５と、ポリイミド基板１１の一方の主面上にフェース
・ダウン・ボンディングされた半導体チップ１と、半導
体チップ１に取り付けられ、銅配線１３に接続された金
バンプ５と、半導体チップ１とポリイミド基板１１との
間に配置された異方性導電膜７と、半導体チップ１の裏
面のエッジ部に被覆された樹脂部１７と、を具備するも
のである。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に係わり、特に、一方の主面に導電パターン
と異方性導電膜が形成された基板に半導体チップをフェ
ース・ダウン・ボンディングした半導体装置及びその製
造方法に関するものである。
の製造方法に係わり、特に、一方の主面に導電パターン
と異方性導電膜が形成された基板に半導体チップをフェ
ース・ダウン・ボンディングした半導体装置及びその製
造方法に関するものである。
【０００２】
【従来の技術】図３は、従来の半導体装置（エリアアレ
イパッケージ）の一例を示す断面図である。
イパッケージ）の一例を示す断面図である。
【０００３】この半導体装置はポリイミド基板１１を有
し、このポリイミド基板１１の上面にはメッキを施した
銅配線１３が形成されている。また、ポリイミド基板１
１には接続孔が設けられており、この接続孔は銅配線１
３に接続されている。ポリイミド基板１１の下面には半
田ボール１５が取り付けられており、半田ボール１５は
接続孔を介して銅配線１３に接続されている。銅配線１
３及びポリイミド基板１１の上には異方性導電膜（Anis
otropic Conductive Film）７が配置されている。
し、このポリイミド基板１１の上面にはメッキを施した
銅配線１３が形成されている。また、ポリイミド基板１
１には接続孔が設けられており、この接続孔は銅配線１
３に接続されている。ポリイミド基板１１の下面には半
田ボール１５が取り付けられており、半田ボール１５は
接続孔を介して銅配線１３に接続されている。銅配線１
３及びポリイミド基板１１の上には異方性導電膜（Anis
otropic Conductive Film）７が配置されている。
【０００４】ポリイミド基板１１の上面上には半導体チ
ップ１がフェース・ダウン・ボンディングにより実装さ
れている。この半導体チップ１には金バンプ５が設けら
れており、金バンプ５は銅配線１３に電気的に接続され
ている。半導体チップ１の裏面のマーク印刷部４にはマ
ークが印刷されている。
ップ１がフェース・ダウン・ボンディングにより実装さ
れている。この半導体チップ１には金バンプ５が設けら
れており、金バンプ５は銅配線１３に電気的に接続され
ている。半導体チップ１の裏面のマーク印刷部４にはマ
ークが印刷されている。
【０００５】次に、図３に示す半導体装置の製造方法に
ついて説明する。
ついて説明する。
【０００６】まず、金バンプ５を有する半導体ウエハを
準備し、この半導体ウエハをダイシングすることにより
複数の半導体チップ１を形成する。
準備し、この半導体ウエハをダイシングすることにより
複数の半導体チップ１を形成する。
【０００７】この後、上面に銅配線１３と異方性導電膜
７が形成されたポリイミド基板１１を準備し、このポリ
イミド基板１１の上面側に複数の半導体チップ１をフェ
ース・ダウン・ボンディングする。これにより、半導体
チップ１は金バンプ５を介して銅配線１３に電気的に接
続される。
７が形成されたポリイミド基板１１を準備し、このポリ
イミド基板１１の上面側に複数の半導体チップ１をフェ
ース・ダウン・ボンディングする。これにより、半導体
チップ１は金バンプ５を介して銅配線１３に電気的に接
続される。
【０００８】次に、半導体チップ１の裏面のマーク印刷
部４にマーク（図示せず）を印刷する。この後、ポリイ
ミド基板１１の下面側の接続孔上に半田ボール１５を取
り付け、この半田ボールを接続孔を介して銅配線１３に
電気的に接続する。
部４にマーク（図示せず）を印刷する。この後、ポリイ
ミド基板１１の下面側の接続孔上に半田ボール１５を取
り付け、この半田ボールを接続孔を介して銅配線１３に
電気的に接続する。
【０００９】次に、ポリイミド基板１１を切断すること
により、一つの半導体チップ１毎に分離する。このよう
にして図３に示す半導体装置を製造する。
により、一つの半導体チップ１毎に分離する。このよう
にして図３に示す半導体装置を製造する。
【００１０】
【発明が解決しようとする課題】ところで、上記従来の
半導体装置では、半導体チップ１の裏面及び側面のＳｉ
がむき出しの状態となっているため、半導体チップ１に
クラックが発生することがあり、そのクラックが半導体
チップの能動面に達して半導体チップ１が不良となるこ
とがある。また、このクラックは特に半導体チップ１の
裏面のエッジ部が欠けるといった形で発生することが多
かった。
半導体装置では、半導体チップ１の裏面及び側面のＳｉ
がむき出しの状態となっているため、半導体チップ１に
クラックが発生することがあり、そのクラックが半導体
チップの能動面に達して半導体チップ１が不良となるこ
とがある。また、このクラックは特に半導体チップ１の
裏面のエッジ部が欠けるといった形で発生することが多
かった。
【００１１】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、半導体チップにクラック
が生じることによるチップ不良の発生を抑制した半導体
装置及びその製造方法を提供することにある。
れたものであり、その目的は、半導体チップにクラック
が生じることによるチップ不良の発生を抑制した半導体
装置及びその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る半導体装置は、一方の主面に導電パタ
ーンが形成された基板と、前記基板に設けられ、前記導
電パターンに接続された接続孔と、前記基板の他方の主
面に形成され、前記接続孔を介して導電パターンに接続
された接続端子と、前記基板の一方の主面上にフェース
・ダウン・ボンディングされた半導体チップと、前記半
導体チップに取り付けられ、前記導電パターンに接続さ
れたバンプと、前記半導体チップと前記基板との間に配
置された異方性導電膜と、前記半導体チップの裏面のエ
ッジ部に被覆された樹脂と、を具備することを特徴とす
る。
め、本発明に係る半導体装置は、一方の主面に導電パタ
ーンが形成された基板と、前記基板に設けられ、前記導
電パターンに接続された接続孔と、前記基板の他方の主
面に形成され、前記接続孔を介して導電パターンに接続
された接続端子と、前記基板の一方の主面上にフェース
・ダウン・ボンディングされた半導体チップと、前記半
導体チップに取り付けられ、前記導電パターンに接続さ
れたバンプと、前記半導体チップと前記基板との間に配
置された異方性導電膜と、前記半導体チップの裏面のエ
ッジ部に被覆された樹脂と、を具備することを特徴とす
る。
【００１３】上記半導体装置では、半導体チップの裏面
のエッジ部に樹脂を被覆し、この樹脂により半導体チッ
プの裏面のエッジ部がむき出しになることがないように
保護している。このため、半導体チップのエッジ部に欠
けやクラックが発生することを抑えることができ、その
欠けやクラックが半導体チップの能動面に達して半導体
チップが不良となることを抑制できる。
のエッジ部に樹脂を被覆し、この樹脂により半導体チッ
プの裏面のエッジ部がむき出しになることがないように
保護している。このため、半導体チップのエッジ部に欠
けやクラックが発生することを抑えることができ、その
欠けやクラックが半導体チップの能動面に達して半導体
チップが不良となることを抑制できる。
【００１４】本発明に係る半導体装置は、一方の主面に
導電パターンが形成された基板と、前記基板に設けら
れ、前記導電パターンに接続された接続孔と、前記基板
の他方の主面に形成され、前記接続孔を介して導電パタ
ーンに接続された接続端子と、前記基板の一方の主面上
にフェース・ダウン・ボンディングされた半導体チップ
と、前記半導体チップに取り付けられ、前記導電パター
ンに接続されたバンプと、前記半導体チップと前記基板
との間に配置された異方性導電膜と、前記半導体チップ
の裏面全体及び側面全体に被覆された樹脂と、を具備す
ることを特徴とする。
導電パターンが形成された基板と、前記基板に設けら
れ、前記導電パターンに接続された接続孔と、前記基板
の他方の主面に形成され、前記接続孔を介して導電パタ
ーンに接続された接続端子と、前記基板の一方の主面上
にフェース・ダウン・ボンディングされた半導体チップ
と、前記半導体チップに取り付けられ、前記導電パター
ンに接続されたバンプと、前記半導体チップと前記基板
との間に配置された異方性導電膜と、前記半導体チップ
の裏面全体及び側面全体に被覆された樹脂と、を具備す
ることを特徴とする。
【００１５】上記半導体装置では、半導体チップのエッ
ジ部だけでなく裏面全体及び側面全体を樹脂で被覆して
いるため、半導体チップにクラックが生じることによる
チップ不良の発生を抑制できる。
ジ部だけでなく裏面全体及び側面全体を樹脂で被覆して
いるため、半導体チップにクラックが生じることによる
チップ不良の発生を抑制できる。
【００１６】また、本発明に係る半導体装置において、
前記樹脂は、ポリイミド又はエポキシであることが好ま
しい。また、前記基板の周囲に形成され、前記基板の一
方の主面上に延びた樹脂流れ止め部をさらに含むことが
好ましい。
前記樹脂は、ポリイミド又はエポキシであることが好ま
しい。また、前記基板の周囲に形成され、前記基板の一
方の主面上に延びた樹脂流れ止め部をさらに含むことが
好ましい。
【００１７】本発明に係る半導体装置の製造方法は、バ
ンプを有する半導体ウエハを準備する工程と、前記半導
体ウエハをダイシングすることにより、半導体チップを
形成する工程と、一方の主面に導電パターンと異方性導
電膜が形成された基板を準備する工程と、前記基板の一
方の主面側に前記半導体チップをフェース・ダウン・ボ
ンディングする工程と、半導体チップの裏面のエッジ部
に樹脂をポッティングする工程と、前記樹脂をベークす
る工程と、を具備することを特徴とする。
ンプを有する半導体ウエハを準備する工程と、前記半導
体ウエハをダイシングすることにより、半導体チップを
形成する工程と、一方の主面に導電パターンと異方性導
電膜が形成された基板を準備する工程と、前記基板の一
方の主面側に前記半導体チップをフェース・ダウン・ボ
ンディングする工程と、半導体チップの裏面のエッジ部
に樹脂をポッティングする工程と、前記樹脂をベークす
る工程と、を具備することを特徴とする。
【００１８】本発明に係る半導体装置の製造方法は、バ
ンプを有する半導体ウエハを準備する工程と、前記半導
体ウエハをダイシングすることにより、半導体チップを
形成する工程と、一方の主面に導電パターンと異方性導
電膜が形成された基板を準備する工程と、前記基板の一
方の主面側に前記半導体チップをフェース・ダウン・ボ
ンディングする工程と、半導体チップの裏面全体及び側
面全体に樹脂をポッティングする工程と、前記樹脂をベ
ークする工程と、を具備することを特徴とする。
ンプを有する半導体ウエハを準備する工程と、前記半導
体ウエハをダイシングすることにより、半導体チップを
形成する工程と、一方の主面に導電パターンと異方性導
電膜が形成された基板を準備する工程と、前記基板の一
方の主面側に前記半導体チップをフェース・ダウン・ボ
ンディングする工程と、半導体チップの裏面全体及び側
面全体に樹脂をポッティングする工程と、前記樹脂をベ
ークする工程と、を具備することを特徴とする。
【００１９】また、本発明に係る半導体装置の製造方法
において、前記基板を準備する工程における基板には前
記導電パターンに接続する接続孔が設けられており、前
記ポッティングする工程の前又は前記ベークする工程の
後に、前記基板の他方の主面側の接続孔上に半田ボール
を取り付け、この半田ボールを接続孔を介して導電パタ
ーンに接続する工程をさらに含むことが好ましい。ま
た、前記樹脂は、ポリイミド又はエポキシであることが
好ましい。
において、前記基板を準備する工程における基板には前
記導電パターンに接続する接続孔が設けられており、前
記ポッティングする工程の前又は前記ベークする工程の
後に、前記基板の他方の主面側の接続孔上に半田ボール
を取り付け、この半田ボールを接続孔を介して導電パタ
ーンに接続する工程をさらに含むことが好ましい。ま
た、前記樹脂は、ポリイミド又はエポキシであることが
好ましい。
【００２０】また、本発明に係る半導体装置の製造方法
において、前記基板を準備する工程における基板の一方
の主面上には、前記ポッティングする工程において樹脂
の流れを止める止め部が形成されていることが好まし
い。これにより、ポッティングした樹脂が半導体チップ
の裏面のエッジ部から流れ落ちるのを止めることがで
き、その結果、該エッジ部に樹脂を充分に被覆すること
ができる。
において、前記基板を準備する工程における基板の一方
の主面上には、前記ポッティングする工程において樹脂
の流れを止める止め部が形成されていることが好まし
い。これにより、ポッティングした樹脂が半導体チップ
の裏面のエッジ部から流れ落ちるのを止めることがで
き、その結果、該エッジ部に樹脂を充分に被覆すること
ができる。
【００２１】
【発明の実施の形態】以下、図面を参照して本発明の一
実施の形態について説明する。
実施の形態について説明する。
【００２２】図１は、本発明の第１の実施の形態による
半導体装置を示す断面図である。
半導体装置を示す断面図である。
【００２３】この半導体装置はポリイミド基板１１を有
し、このポリイミド基板１１の周囲には樹脂流れ止め部
１１ａが形成されている。この樹脂流れ止め部１１ａ
は、ポリイミド基板１１の上面上に延出し、後記半導体
チップ１を囲むように形成されている。また、ポリイミ
ド基板１１の上面には配線パターン１３が形成されてい
る。この配線パターン１３としては、例えばメッキを施
した銅配線が用いられる。また、ポリイミド基板１１に
は接続孔が設けられており、この接続孔は配線パターン
１３に接続されている。ポリイミド基板１１の下面には
接続端子１５が取り付けられており、接続端子１５とし
ては例えば半田ボールが用いられる。接続端子１５は接
続孔を介して配線パターン１３に接続されている。配線
パターン１３及びポリイミド基板１１の上には異方性導
電膜７が配置されている。
し、このポリイミド基板１１の周囲には樹脂流れ止め部
１１ａが形成されている。この樹脂流れ止め部１１ａ
は、ポリイミド基板１１の上面上に延出し、後記半導体
チップ１を囲むように形成されている。また、ポリイミ
ド基板１１の上面には配線パターン１３が形成されてい
る。この配線パターン１３としては、例えばメッキを施
した銅配線が用いられる。また、ポリイミド基板１１に
は接続孔が設けられており、この接続孔は配線パターン
１３に接続されている。ポリイミド基板１１の下面には
接続端子１５が取り付けられており、接続端子１５とし
ては例えば半田ボールが用いられる。接続端子１５は接
続孔を介して配線パターン１３に接続されている。配線
パターン１３及びポリイミド基板１１の上には異方性導
電膜７が配置されている。
【００２４】ポリイミド基板１１の上面上には半導体チ
ップ１がフェース・ダウン・ボンディングにより実装さ
れている。この半導体チップ１には金バンプ５が設けら
れており、金バンプ５は配線パターン１３に電気的に接
続されている。
ップ１がフェース・ダウン・ボンディングにより実装さ
れている。この半導体チップ１には金バンプ５が設けら
れており、金バンプ５は配線パターン１３に電気的に接
続されている。
【００２５】半導体チップ１の裏面のエッジ部及び側面
は樹脂部１７で被覆されている。この樹脂部１７として
は、例えば、ポリイミド又はエポキシが用いられる。ま
た、半導体チップ１の裏面のマーク印刷部４にはマーク
が印刷されている。
は樹脂部１７で被覆されている。この樹脂部１７として
は、例えば、ポリイミド又はエポキシが用いられる。ま
た、半導体チップ１の裏面のマーク印刷部４にはマーク
が印刷されている。
【００２６】上記第１の実施の形態によれば、半導体チ
ップ１の裏面のエッジ部に樹脂部１７を設け、この樹脂
部１７により半導体チップの裏面のエッジ部がむき出し
になることがないように保護している。このため、従来
の半導体装置のように半導体チップのエッジ部に欠けや
クラックが発生することを抑えることができる。したが
って、その欠けやクラックが半導体チップの能動面に達
して半導体チップ１が不良となることを抑制できる。
ップ１の裏面のエッジ部に樹脂部１７を設け、この樹脂
部１７により半導体チップの裏面のエッジ部がむき出し
になることがないように保護している。このため、従来
の半導体装置のように半導体チップのエッジ部に欠けや
クラックが発生することを抑えることができる。したが
って、その欠けやクラックが半導体チップの能動面に達
して半導体チップ１が不良となることを抑制できる。
【００２７】次に、図１に示す半導体装置を製造する方
法について説明する。
法について説明する。
【００２８】まず、金バンプ５を有する半導体ウエハを
準備し、この半導体ウエハをダイシングすることにより
複数の半導体チップ１を形成する。
準備し、この半導体ウエハをダイシングすることにより
複数の半導体チップ１を形成する。
【００２９】この後、上面にメッキを施した銅配線１３
と異方性導電膜７が形成されたポリイミド基板１１を準
備する。このポリイミド基板１１の周囲には樹脂流れ止
め部１１ａが形成されており、この樹脂流れ止め部１１
ａは、ポリイミド基板１１の上面上に延出している。こ
のポリイミド基板１１には、銅配線１３に接続された接
続孔が形成されている。
と異方性導電膜７が形成されたポリイミド基板１１を準
備する。このポリイミド基板１１の周囲には樹脂流れ止
め部１１ａが形成されており、この樹脂流れ止め部１１
ａは、ポリイミド基板１１の上面上に延出している。こ
のポリイミド基板１１には、銅配線１３に接続された接
続孔が形成されている。
【００３０】次に、ポリイミド基板１１の上面側に複数
の半導体チップ１をフェース・ダウン・ボンディングす
る。これにより、半導体チップ１は金バンプ５を介して
銅配線１３に電気的に接続される。
の半導体チップ１をフェース・ダウン・ボンディングす
る。これにより、半導体チップ１は金バンプ５を介して
銅配線１３に電気的に接続される。
【００３１】この後、半導体チップ１の裏面のエッジ部
及び側面に樹脂１７をポッティング（滴下）する。この
際、ポリイミド基板１１の周囲に樹脂流れ止め部１１ａ
が形成されているため、ポッティングした樹脂１７が半
導体チップ１の裏面のエッジ部から流れ落ちるのを止め
ることができ、その結果、該エッジ部に樹脂１７を充分
に被覆することができる。
及び側面に樹脂１７をポッティング（滴下）する。この
際、ポリイミド基板１１の周囲に樹脂流れ止め部１１ａ
が形成されているため、ポッティングした樹脂１７が半
導体チップ１の裏面のエッジ部から流れ落ちるのを止め
ることができ、その結果、該エッジ部に樹脂１７を充分
に被覆することができる。
【００３２】次に、樹脂１７を所定の温度でベークする
ことにより、半導体チップ１の裏面のエッジ部及び側面
に樹脂部１７が形成される。
ことにより、半導体チップ１の裏面のエッジ部及び側面
に樹脂部１７が形成される。
【００３３】この後、半導体チップ１の裏面のマーク印
刷部４にマーク（図示せず）を印刷する。次に、ポリイ
ミド基板１１の下面側の接続孔上に半田ボール１５を取
り付け、この半田ボールを接続孔を介して銅配線１３に
電気的に接続する。
刷部４にマーク（図示せず）を印刷する。次に、ポリイ
ミド基板１１の下面側の接続孔上に半田ボール１５を取
り付け、この半田ボールを接続孔を介して銅配線１３に
電気的に接続する。
【００３４】次に、ポリイミド基板１１を切断すること
により、一つの半導体チップ１毎に分離する。このよう
にして図１に示す半導体装置を製造する。
により、一つの半導体チップ１毎に分離する。このよう
にして図１に示す半導体装置を製造する。
【００３５】尚、上記第１の実施の形態による半導体装
置の製造方法では、ポリイミド基板１１に半導体チップ
１をフェース・ダウン・ボンディングした後、半導体チ
ップ１の裏面のエッジ部及び側面に樹脂部１７を形成
し、次に、マーク印刷を行っているが、ポリイミド基板
１１に半導体チップ１をフェース・ダウン・ボンディン
グし、マーク印刷を行った後、半導体チップ１の裏面の
エッジ部及び側面に樹脂部１７を形成することも可能で
あり、また、ポリイミド基板１１に半導体チップ１をフ
ェース・ダウン・ボンディングし、マーク印刷を行い、
ポリイミド基板１１の下面側の接続孔上に半田ボール１
５を取り付けた後、半導体チップ１の裏面のエッジ部及
び側面に樹脂部１７を形成することも可能である。
置の製造方法では、ポリイミド基板１１に半導体チップ
１をフェース・ダウン・ボンディングした後、半導体チ
ップ１の裏面のエッジ部及び側面に樹脂部１７を形成
し、次に、マーク印刷を行っているが、ポリイミド基板
１１に半導体チップ１をフェース・ダウン・ボンディン
グし、マーク印刷を行った後、半導体チップ１の裏面の
エッジ部及び側面に樹脂部１７を形成することも可能で
あり、また、ポリイミド基板１１に半導体チップ１をフ
ェース・ダウン・ボンディングし、マーク印刷を行い、
ポリイミド基板１１の下面側の接続孔上に半田ボール１
５を取り付けた後、半導体チップ１の裏面のエッジ部及
び側面に樹脂部１７を形成することも可能である。
【００３６】図２は、本発明の第２の実施の形態による
半導体装置を示す断面図であり、図１と同一部分には同
一符号を付し、異なる部分についてのみ説明する。
半導体装置を示す断面図であり、図１と同一部分には同
一符号を付し、異なる部分についてのみ説明する。
【００３７】半導体チップ１の裏面全体及び側面全体は
樹脂膜１８で被覆されている。この樹脂部１８として
は、例えば、ポリイミド又はエポキシが用いられる。
樹脂膜１８で被覆されている。この樹脂部１８として
は、例えば、ポリイミド又はエポキシが用いられる。
【００３８】上記第２の実施の形態においても第１の実
施の形態と同様の効果を得ることができ、しかも、半導
体チップ１のエッジ部及び側面だけでなく裏面全体を樹
脂膜１８で被覆しているため、半導体チップ１へのクラ
ックの発生をより抑えることができる。
施の形態と同様の効果を得ることができ、しかも、半導
体チップ１のエッジ部及び側面だけでなく裏面全体を樹
脂膜１８で被覆しているため、半導体チップ１へのクラ
ックの発生をより抑えることができる。
【００３９】次に、図２に示す半導体装置を製造する方
法について説明するが、図１の半導体装置の製造方法と
同一部分の説明は省略する。
法について説明するが、図１の半導体装置の製造方法と
同一部分の説明は省略する。
【００４０】ポリイミド基板１１に半導体チップ１をフ
ェース・ダウン・ボンディングした後、半導体チップ１
の裏面全体及び側面全体に樹脂１８をポッティング（滴
下）する。この際、ポリイミド基板１１の周囲に樹脂流
れ止め部１１ａが形成されているため、ポッティングし
た樹脂１８が半導体チップ１の側面から流れ落ちるのを
止めることができ、その結果、裏面全体及び側面全体に
樹脂１８を充分に被覆することができる。
ェース・ダウン・ボンディングした後、半導体チップ１
の裏面全体及び側面全体に樹脂１８をポッティング（滴
下）する。この際、ポリイミド基板１１の周囲に樹脂流
れ止め部１１ａが形成されているため、ポッティングし
た樹脂１８が半導体チップ１の側面から流れ落ちるのを
止めることができ、その結果、裏面全体及び側面全体に
樹脂１８を充分に被覆することができる。
【００４１】次に、樹脂１８を所定の温度でベークする
ことにより、半導体チップ１の裏面全体及び側面全体に
樹脂部１８が形成される。
ことにより、半導体チップ１の裏面全体及び側面全体に
樹脂部１８が形成される。
【００４２】この後、半導体チップ１の裏面上の樹脂部
のマーク印刷部４にマーク（図示せず）を印刷する。次
に、半田ボール１５を取り付けた後、ポリイミド基板１
１を切断する。このようにして図２に示す半導体装置を
製造する。
のマーク印刷部４にマーク（図示せず）を印刷する。次
に、半田ボール１５を取り付けた後、ポリイミド基板１
１を切断する。このようにして図２に示す半導体装置を
製造する。
【００４３】尚、本発明は上記第１及び第２の実施の形
態に限定されず、種々変更して実施することが可能であ
る。例えば、上記実施の形態は、種々のエリアアレイパ
ッケージに適用することが可能である。
態に限定されず、種々変更して実施することが可能であ
る。例えば、上記実施の形態は、種々のエリアアレイパ
ッケージに適用することが可能である。
【００４４】また、上記実施の形態では、ポリイミド基
板１１を用いているが、他の基板を用いることも可能で
あり、例えばセラミック基板を用いることも可能であ
る。
板１１を用いているが、他の基板を用いることも可能で
あり、例えばセラミック基板を用いることも可能であ
る。
【００４５】
【発明の効果】以上説明したように本発明によれば、半
導体チップの裏面のエッジ部に樹脂を被覆している。し
たがって、半導体チップにクラックが生じることによる
チップ不良の発生を抑制した半導体装置及びその製造方
法を提供することができる。
導体チップの裏面のエッジ部に樹脂を被覆している。し
たがって、半導体チップにクラックが生じることによる
チップ不良の発生を抑制した半導体装置及びその製造方
法を提供することができる。
【図１】本発明の第１の実施の形態による半導体装置を
示す断面図である。
示す断面図である。
【図２】本発明の第２の実施の形態による半導体装置を
示す断面図である。
示す断面図である。
【図３】従来の半導体装置（エリアアレイパッケージ）
の一例を示す断面図である。
の一例を示す断面図である。
１ 半導体チップ ４ マーク印刷部 ５ 金バンプ ７ 異方性導電膜 １１ ポリイミド基板 １１ａ 樹脂流れ止め部 １３ 銅配線 １５ 半田ボール １７ 樹脂部 １８ 樹脂膜
Claims (9)
- 【請求項１】 一方の主面に導電パターンが形成された
基板と、 前記基板に設けられ、前記導電パターンに接続された接
続孔と、 前記基板の他方の主面に形成され、前記接続孔を介して
導電パターンに接続された接続端子と、 前記基板の一方の主面上にフェース・ダウン・ボンディ
ングされた半導体チップと、 前記半導体チップに取り付けられ、前記導電パターンに
接続されたバンプと、 前記半導体チップと前記基板との間に配置された異方性
導電膜と、 前記半導体チップの裏面のエッジ部に被覆された樹脂
と、 を具備することを特徴とする半導体装置。 - 【請求項２】 一方の主面に導電パターンが形成された
基板と、 前記基板に設けられ、前記導電パターンに接続された接
続孔と、 前記基板の他方の主面に形成され、前記接続孔を介して
導電パターンに接続された接続端子と、 前記基板の一方の主面上にフェース・ダウン・ボンディ
ングされた半導体チップと、 前記半導体チップに取り付けられ、前記導電パターンに
接続されたバンプと、 前記半導体チップと前記基板との間に配置された異方性
導電膜と、 前記半導体チップの裏面全体及び側面全体に被覆された
樹脂と、 を具備することを特徴とする半導体装置。 - 【請求項３】 前記樹脂は、ポリイミド又はエポキシで
あることを特徴とする請求項１又は２記載の半導体装
置。 - 【請求項４】 前記基板の周囲に形成され、前記基板の
一方の主面上に延びた樹脂流れ止め部をさらに含むこと
を特徴とする請求項１〜３のうちいずれか１項記載の半
導体装置。 - 【請求項５】 バンプを有する半導体ウエハを準備する
工程と、 前記半導体ウエハをダイシングすることにより、半導体
チップを形成する工程と、 一方の主面に導電パターンと異方性導電膜が形成された
基板を準備する工程と、 前記基板の一方の主面側に前記半導体チップをフェース
・ダウン・ボンディングする工程と、 半導体チップの裏面のエッジ部に樹脂をポッティングす
る工程と、 前記樹脂をベークする工程と、 を具備することを特徴とする半導体装置の製造方法。 - 【請求項６】 バンプを有する半導体ウエハを準備する
工程と、 前記半導体ウエハをダイシングすることにより、半導体
チップを形成する工程と、 一方の主面に導電パターンと異方性導電膜が形成された
基板を準備する工程と、 前記基板の一方の主面側に前記半導体チップをフェース
・ダウン・ボンディングする工程と、 半導体チップの裏面全体及び側面全体に樹脂をポッティ
ングする工程と、 前記樹脂をベークする工程と、 を具備することを特徴とする半導体装置の製造方法。 - 【請求項７】 前記基板を準備する工程における基板に
は前記導電パターンに接続する接続孔が設けられてお
り、前記ポッティングする工程の前又は前記ベークする
工程の後に、前記基板の他方の主面側の接続孔上に半田
ボールを取り付け、この半田ボールを接続孔を介して導
電パターンに接続する工程をさらに含むことを特徴とす
る請求項５又は６記載の半導体装置の製造方法。 - 【請求項８】 前記樹脂は、ポリイミド又はエポキシで
あることを特徴とする請求項５〜７のうちいずれか１項
記載の半導体装置の製造方法。 - 【請求項９】 前記基板を準備する工程における基板の
一方の主面上には、前記ポッティングする工程において
樹脂の流れを止める止め部が形成されていることを特徴
とする請求項５〜８のうちいずれか１項記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23457499A JP3743216B2 (ja) | 1999-08-20 | 1999-08-20 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23457499A JP3743216B2 (ja) | 1999-08-20 | 1999-08-20 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001060641A true JP2001060641A (ja) | 2001-03-06 |
| JP3743216B2 JP3743216B2 (ja) | 2006-02-08 |
Family
ID=16973157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23457499A Expired - Fee Related JP3743216B2 (ja) | 1999-08-20 | 1999-08-20 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3743216B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002097877A1 (en) * | 2001-05-28 | 2002-12-05 | Infineon Technologies Ag | A method of packaging a semiconductor chip |
| US7285446B2 (en) | 2000-02-07 | 2007-10-23 | Rohm Co., Ltd. | Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device |
| JP2010212724A (ja) * | 2010-05-17 | 2010-09-24 | Rohm Co Ltd | 半導体装置 |
| KR101255335B1 (ko) * | 2005-11-23 | 2013-04-16 | 페어차일드코리아반도체 주식회사 | 반도체 패키지 및 그 제조 방법 |
-
1999
- 1999-08-20 JP JP23457499A patent/JP3743216B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7285446B2 (en) | 2000-02-07 | 2007-10-23 | Rohm Co., Ltd. | Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device |
| WO2002097877A1 (en) * | 2001-05-28 | 2002-12-05 | Infineon Technologies Ag | A method of packaging a semiconductor chip |
| KR101255335B1 (ko) * | 2005-11-23 | 2013-04-16 | 페어차일드코리아반도체 주식회사 | 반도체 패키지 및 그 제조 방법 |
| JP2010212724A (ja) * | 2010-05-17 | 2010-09-24 | Rohm Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3743216B2 (ja) | 2006-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100424058B1 (ko) | 반도체장치 및 그의 제조방법 | |
| US6228676B1 (en) | Near chip size integrated circuit package | |
| US7224073B2 (en) | Substrate for solder joint | |
| US20110209908A1 (en) | Conductor package structure and method of the same | |
| US20080191335A1 (en) | Cmos image sensor chip scale package with die receiving opening and method of the same | |
| US20010000927A1 (en) | Semiconductor and flip chip packages and method having a back-side connection | |
| JPH11233687A (ja) | サブチップ−スケール・パッケージ構造を有する半導体デバイスおよびその製造方法 | |
| JP2003078106A (ja) | チップ積層型パッケージ素子及びその製造方法 | |
| JP3651346B2 (ja) | 半導体装置およびその製造方法 | |
| US6841884B2 (en) | Semiconductor device | |
| JP2009033153A (ja) | 半導体素子パッケージ用の相互接続構造およびその方法 | |
| US6888222B2 (en) | Semiconductor device | |
| US6911737B2 (en) | Semiconductor device package and method | |
| US6246124B1 (en) | Encapsulated chip module and method of making same | |
| KR101014577B1 (ko) | 반도체 장치, 및 반도체 장치를 제조하는 방법 | |
| JP2001160597A (ja) | 半導体装置、配線基板及び半導体装置の製造方法 | |
| US20110031607A1 (en) | Conductor package structure and method of the same | |
| US7332430B2 (en) | Method for improving the mechanical properties of BOC module arrangements | |
| US6339253B1 (en) | Semiconductor package | |
| US6455941B1 (en) | Chip scale package | |
| JP2010010269A (ja) | 半導体装置、半導体装置製造用中間体およびそれらの製造方法 | |
| JP2001060641A (ja) | 半導体装置及びその製造方法 | |
| JP3339472B2 (ja) | 半導体装置及びその製造方法 | |
| US8742575B2 (en) | Semiconductor device and fabrication method thereof | |
| US20110031594A1 (en) | Conductor package structure and method of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040413 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050920 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051025 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051107 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091125 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091125 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101125 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101125 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111125 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111125 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121125 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121125 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131125 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |