[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2000353778A - パワー半導体モジュール - Google Patents

パワー半導体モジュール

Info

Publication number
JP2000353778A
JP2000353778A JP2000059713A JP2000059713A JP2000353778A JP 2000353778 A JP2000353778 A JP 2000353778A JP 2000059713 A JP2000059713 A JP 2000059713A JP 2000059713 A JP2000059713 A JP 2000059713A JP 2000353778 A JP2000353778 A JP 2000353778A
Authority
JP
Japan
Prior art keywords
current
current sensor
module
power semiconductor
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000059713A
Other languages
English (en)
Other versions
JP4220094B2 (ja
Inventor
Hirotaka Muto
浩隆 武藤
Toshiyuki Kikunaga
敏之 菊永
Takeshi Oi
健史 大井
Shinichi Kinouchi
伸一 木ノ内
Goji Horiguchi
剛司 堀口
Osamu Usui
修 碓井
Tatsuya Okuda
達也 奥田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26438427&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2000353778(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000059713A priority Critical patent/JP4220094B2/ja
Priority to US09/537,401 priority patent/US6236110B1/en
Priority to DE2000628282 priority patent/DE60028282T2/de
Priority to EP20000107262 priority patent/EP1043591B8/en
Priority to KR10-2000-0017525A priority patent/KR100371116B1/ko
Publication of JP2000353778A publication Critical patent/JP2000353778A/ja
Application granted granted Critical
Publication of JP4220094B2 publication Critical patent/JP4220094B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/20Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62Protection against overvoltage, e.g. fuses, shunts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/645Inductive arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48699Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)
  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】 【課題】 主電流の検出を、高周波領域まで、精度良く
行える電流検出センサ部を備える。 【解決手段】 平行平板状に折り返した形状の電流検出
センサ部28を用いる。第1、第2の平板状部分28
a、28cが互いに対向しているので、電流検出センサ
部28のインダクタンスが小さくなり、検出端子34、
35からの出力は周波数依存性が大幅に低減する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、インバータやコ
ンバータ等の電力変換機器に利用されるパワー半導体モ
ジュールに関するものである。
【0002】
【従来の技術】パワー半導体モジュールにはMOSFE
T(Metal Oxide Semiconductor FieldEffect Transisto
r)素子を複数個搭載したMOSFETモジュール、ダイ
オード素子を複数個搭載したダイオードモジュール、I
GBT(Insulated Gate Bipolar Transistor)素子とダ
イオード素子それぞれを複数個搭載したIGBTモジュ
ールなどがある。ここでは、半導体素子であるIGBT
素子とダイオード素子が複数個並列に接続されたIGB
Tモジュールを例としてパワー半導体モジュールの内部
構造を説明する。図10は従来技術のIGBTモジュー
ル(以下、モジュールと称する)の半導体素子部を中心
とした平面図、図11は、IGBTモジュール内部のI
GBT素子とダイオード素子の部分を中心とした断面図
である。本モジュールではIGBT素子が4個、ダイオ
ード素子が4個並列に接続されてひとつのモジュールを
構成している。IGBT素子とダイオード素子が逆並
列、すなわち、IGBT素子のエミッタとダイオード素
子のアノードが同電位に、また、IGBT素子のコレク
タとダイオード素子のカソードが同電位となるように接
続されている。
【0003】図10および図11において、1は銅から
なり、半導体素子を冷却するための放熱板、2は絶縁基
板である窒化アルミニウム基板、21は窒化アルミニウ
ム基板2の両面に張り付けられた電極パターン、3はI
GBT素子、4はダイオード素子であり、電極パターン
21上にはIGBT素子3とダイオード素子4が隣り合
わせではんだ付けされている。また、窒化アルミニウム
基板2は放熱板1上にはんだづけにより接合されてい
る。
【0004】IGBT素子3の表面にパターニングされ
ているエミッタ電極31とダイオード素子4の表面にパ
ターニングされているアノード電極41はアルミニウム
ワイヤ51で接続され、さらにエミッタ中継基板7に接
続されている。IGBT素子3とダイオード素子4とが
はんだづけされている窒化アルミニウム基板2上の電極
パターン21と、コレクタ中継基板8がアルミニウムワ
イヤ52により接続されている。25は樹脂材料からな
る筐体であり、放熱板1に固定されている。コレクタ中
継基板8上の電極パターンにはモジュールコレクタ電極
9が接続され、エミッタ中継基板7にはモジュールエミ
ッタ電極10が接続されている。モジュールエミッタ電
極10とモジュールコレクタ電極9は、モジュールの筐
体25外部において、負荷等に配線、接続される。ま
た、IGBT素子3をオンオフするゲート電位を制御す
るために、アルミニウムワイヤ53が配線基板11から
IGBT素子3のゲート端子32に接続されている。1
9はモジュールゲート電極であり、モジュール内部にお
いて、配線基板11を介して各IGBT素子3のゲート
端子32に接続されている。33はIGBT素子3上に
形成された電流センス端子であり、IGBT素子3のエ
ミッタ電極31を流れる電流に比例した微小な電流が流
れる。
【0005】このようなIGBT素子を用いたモジュー
ルにおいて、動作中に定格電流を越える過電流が流れた
り、負荷側での短絡事故によりモジュールに過大な電流
が流れることがある。モジュールに定格を越える過大な
電流が流れるとIGBT素子が熱的に破壊し、モジュー
ルを交換する必要が生ずる。過電流によるモジュールの
破壊を防ぐためには、IGBT素子に流れる電流を検出
し、過大な電流が流れる直前にIGBT素子をオフにす
る必要がある。このような過電流や負荷側短絡時に生ず
る可能性のあるIGBT素子の破壊を防ぐために保護回
路が設けられる。図12はそのような保護回路のブロッ
ク図である。12はモジュール、13はモジュール12
内に配置されたIGBT素子3の一つであり、電流セン
ス端子33を利用してモジュールエミッタ電極10に流
れる主電流を検出する。モジュール12内に設置されて
いる4個のIGBT素子3の内、一つのIGBT素子1
3に流れる電流を検出する電流センス端子33の電流
が、過電流・短絡電流保護回路16に入力され、ゲート
電圧制御回路17によりIGBT素子3がオフとなるよ
うなゲート電圧が出力され、モジュール12全体が保護
される。
【0006】IGBT素子3の内部は複数の微細なIG
BTセル(図示せず)が多数個並列に接続された構造に
なっている。エミッタ電極31と電流センス端子33に
はIGBT素子3内部においてそれぞれに複数の微細な
IGBTセルが接続されている。エミッタ電極31と電
流センス端子33に接続されているIGBTセルの数を
1000対1程度とし、互いに分離することにより、電
流センス端子33を流れる電流からエミッタ電極31に
流れる電流を測定するようになっている。また従来技術
の他の例として、主電流の経路の何れかの位置に抵抗体
(図示せず)を挿入しその抵抗体での電圧降下から主電
流の電流値を測定する方法があった。
【0007】
【発明が解決しようとする課題】電流センス端子を流れ
る電流とエミッタ電極を流れる電流は、それぞれの端子
に接続されているIGBTセルの数の比には必ずしもな
らないことがあった。その理由は、IGBT素子は動作
中に発熱し、素子面内において温度分布を持つが、電流
センス端子に接続されているIGBTセルは素子面の特
定の位置に存在するので、電流センス端子に接続されて
いるIGBTセル部の温度とエミッタ電極に接続されて
いるIGBTセル部の温度が異なるからである。従っ
て、電流センス端子の電流値が実際にモジュールエミッ
タ電極に流れている電流を正確に反映しないことがあっ
た。また、素子の製造上のばらつきにより電流センス端
子を流れる電流がばらつくという問題があった。
【0008】また、主電流の流れる経路に抵抗体を挿入
する方法では、抵抗体による電圧降下を検出するので検
出値がばらつくようなことは少ない。しかし、従来技術
による平板状抵抗体では挿入した抵抗体のインダクタン
スが大きく、高周波特性が悪いという問題があった。I
GBTモジュールのようなパワー半導体モジュールで
は、例えばIGBT素子1個あたり100A程度の大き
な電流を測定することになる。抵抗挿入による電力損失
を低くするために、抵抗体の抵抗値としてはミリオーム
程度の低い値が必要とされる。このような抵抗値をもつ
平板抵抗は100kHzから1MHzといった高周波に
おいては抵抗よりもインダクタンスによるインピーダン
スが支配的となり、検出特性が周波数依存性を持つとい
う問題があった。
【0009】本発明の目的とするところは、主電流を高
周波領域まで、精度良く検出できる電流センサ部を備え
たパワー半導体モジュールを提供することである。
【0010】
【課題を解決するための手段】請求項1に係るパワー半
導体モジュールは、主電流が流れる電流経路中に、平行
平板状に折り返した形状の導電体で構成されて、内部の
電位差から主電流を検出する電流センサ部を設けたもの
である。請求項2に係るパワー半導体モジュールは、電
流センサ部をモジュール電極と一体にしたものである。
請求項3に係るパワー半導体モジュールは、電流センサ
部を絶縁基板上に設けたものである。請求項4に係るパ
ワー半導体モジュールは、電流センサ部の平行平板状の
導電体間に密着して絶縁膜を設けるとともに、一方の平
板状部分を絶縁基板に密着して設けたものである。請求
項5に係るパワー半導体モジュールは、電流センサ部の
平行平板状の導電体間に密着して絶縁膜を設けるととも
に、一方の平板状部分を半導体素子上に設けたものであ
る。請求項6に係るパワー半導体モジュールは、インダ
クタンスが同等の2つの電流センサ部を設け、各電流セ
ンサ部の内部の電位差の差分から主電流を検出するよう
にしたものである。
【0011】
【発明の実施の形態】実施の形態1.図1は、この発明
の実施の形態1を示すパワー半導体モジュールの斜視図
である。図1のものは、実際には図8、図9に示したの
と同様に放熱板1に取り付けられて筐体25で覆われて
いるが、ここではそれらの図示を省略し、内部のIGB
T素子と電流センサ部を中心に示している。図1におい
て、2は絶縁基板である窒化アルミニウム基板、21は
窒化アルミニウム基板2上に形成された電極パターン、
3、4は電極パターン21上にはんだ付けされた半導体
素子であるIGBT素子とダイオード素子、26は絶縁
基板であるエミッタ中継基板、29はエミッタ中継基板
26上に形成された電極パターン、27は外部と接続し
て主電流を流すためのモジュール電極であるモジュール
エミッタ電極で、図示を一部省略している。28は平行
平板状に折り返した形状の導電体(ここでは銅)からな
る電流センサ部であり、平行平板をなす第1、第2の平
板状部分28a、28cおよびこれら第1、第2の平板
状部分28a、28cの一方の端部を互いにつなぐ折れ
曲がり部28bで構成されている。そして第1の平板状
部分28aのもう一方の端部が電極パターン29にはん
だ付けにより接続されて一方の検出端子34となるとと
もに、第2の平板状部分28cのもう一方の端部はモジ
ュールエミッタ電極27と一体になってつながり、もう
一方の検出端子35となっている。エミッタ中継基板2
6上の電極パターン29はアルミニウムワイヤ51によ
りダイオード素子4のアノード電極41およびIGBT
素子3のエミッタ電極31と接続されている。16は過
電流・短絡電流保護回路である。
【0012】次に、動作について説明する。パワー半導
体モジュール(以下、モジュールと称す)を流れる主電
流は、IGBT素子3のエミッタ電極31を通り、次に
アルミニウムワイヤ51を通り、エミッタ中継基板26
上の電極パターン29から電流センサ部28を通過して
モジュールエミッタ電極27へ流れる。電流センサ部2
8内部の電位差、すなわち両検出端子34、35間の主
電流による電圧降下が検出され、過電流・短絡電流保護
回路16に入力される。電流センサ部28においては電
流経路が平行平板状に対向しているので、両検出端子3
4、35間のインダクタンスが小さく、検出電圧は検出
端子34、35間の抵抗で決まる。従って、検出端子3
4、35間には周波数特性が平坦な、主電流に比例した
出力が得られ、モジュールの保護を所定の電流値で正確
に行うことができる。このことについて、以下でさらに
説明する。
【0013】図2は、抵抗挿入による電流検出方法で用
いる電流センサ部について説明するための斜視図であ
り、(a)は従来から電流検出用として使用されている
平板状抵抗体、(b)はこの発明で抵抗体として用いる
平行平板状の折り返し形状の電流センサ部を示す。A、
BおよびC、Dは端子であり、太矢印は電流の流れを示
す。抵抗体のインピーダンスは、等価的に抵抗成分とイ
ンダクタンス成分の直列接続となる。この回路に電流が
流れた際の端子間電圧Vは V=(R+jωL)I である。Rは端子間の抵抗、jは虚数単位、ωは角周波
数、Lは端子間のインダクタンス、Iは電流である。図
2(a)で、板の厚さをt、幅をw、長さをLeとす
る。このような構造体の抵抗は R=R0×Le/(t×w) となる。ここでR0は板材の抵抗率である。今、tを0.1
mm、Leを10mm、wを10mmとする。また、板材を銅とす
ると抵抗率R0は約1.5×10-6Ω・cmである。よって、
A、B間の抵抗は0.3×10-3Ωとなる。また、A、B間
のインダクタンスLABは近似的に次式で表わされる。 LAB=u(log(2Le/(w+t)+0.5))/2π ここで、uは真空の透磁率である。従って、A、B間の
インピーダンスZABは ZAB=0.3×10-3+j2×3.14×f×2.4×10-7Ω となる。上式において、fは周波数である。一方、図2
(b)に示した折り返し構造の平行平板のインダクタン
スLCDは近似的に次式で表される。 LCD=u×d×Le/w ここで、dは折り返した平板間の間隔である。またLCD
の計算においては簡略化のために板の厚さを無視した。
dを0.1mmとすると、インダクタンスLCDは1.3×10-10
Hとなる。従って、C、D間のインピーダンスZCDは ZCD=0.6×10-3+j2×3.14×f×1.3×10-10Ω となる。なお、簡略化のため、高周波電流による表皮効
果は無視した。
【0014】以上の2種類のそれぞれの場合のインピー
ダンスの絶対値の周波数特性の計算結果を図3に示し
た。図2(a)に示した従来一般的に用いられてきた平
板状抵抗体では図3(a)に示すように300Hzから周波
数に依存する。一方、図2(b)に示したような本発明
の構造、すなわち平行平板状構造として折り返すことに
より、図3(b)に示すように600kHzの高周波領域まで
周波数に依存しない平坦な特性となる。このように折り
返し平行平板状構造にすることでインダクタンスは抵抗
分に比較して小さくなり、検出端子間電圧の周波数依頼
性が大きく改善される。以上のように電流の経路を平行
平板状に折り返した形状にすることにより、周波数特性
が平坦で検出精度の良い電流センサを得ることができ
る。また、本電流センサは主電流による導体での電圧降
下を検出しているので、電流センス端子を利用した従来
技術のように実際にIGBT素子のエミッタを流れてい
る電流と検出値とが異なることはない。
【0015】実施の形態2.図4は、この発明の実施の
形態2を示すモジュールの斜視図である。図において、
44、45はエミッタ中継基板26上に形成された第
1、第2の電極パターンであり、互いに少し離隔して配
置されている。38は電流センサ部28の第1、第2の
平板状部分28a、28c間に設けられた絶縁体であ
る。第1の平板状部分28aの一端が第1の電極パター
ン44に、そして第2の平板状部分28cの一端が第2
の電極パターン45にそれぞれはんだ付けされている。
また、モジュールエミッタ電極27が第2の電極パター
ン45にはんだ付けされている。第1の電極パターン4
4はアルミニウムワイヤ51によりダイオード素子4の
アノード電極41およびIGBT素子3のエミッタ電極
31と接続されている。その他は実施の形態1の場合と
同様であるので説明を省略する。
【0016】IGBT素子3を流れる主電流はエミッタ
中継基板26上の第1の電極パターン44から電流セン
サ28を通過し、第2の電極パターン45に流れ、モジ
ュールエミッタ電極27に流れ込む。電流センサ部28
両端の検出端子34、35間の主電流による電圧降下が
検出され、過電流、短絡電流保護回路16に入力され
る。
【0017】この実施の形態でも実施の形態1と同様
に、電流センサ28において主電流の流れる電流経路が
平行平板状に対向しているので、検出端子34、35間
のインダクタンスが小さく、検出電圧は検出端子34、
35間の抵抗で決まる。従って、周波数特性が平坦な、
主電流に比例した出力が得られる。また、この実施の形
態では電流センサ部28をモジュールエミッタ電極27
とは別個の構造体としてエミッタ中継基板26上に配置
したことにより、電流センサ部28の配置に関して自由
度が増し、異なる構造のモジュールに汎用的にこの電流
センサ部28が適用できる。
【0018】実施の形態3.図5は、この発明の実施の
形態3を示すモジュールの平面図、図6は、図5のVI−
VI線に沿ったモジュールの断面図である。この実施の形
態においては、エミッタ中継基板26上に、薄膜形成プ
ロセスで平行平板状に折り返した形状の電流センサ部2
8が形成されている。すなわち、61はエミッタ中継基
板26上の電極パターン29の上に形成された第1の絶
縁膜であり、その上に電流センサ部28の第1の平板状
部分28aが金属膜で形成され、第1の平板状部分28
aの一端が電極パターン29につながっている。62は
第1の平板状部分28a上に形成された第2の絶縁膜で
あり、その上に第2の平板状部分28cが金属膜で形成
されている。第1、第2の平板状部分28a、28cは
互いに対向して配置され、折れ曲がり部28bによって
つながっている。第1、第2の平板状部分28a、28
cの側部の互いに対向する位置に検出端子34、35が
設けられている。モジュールエミッタ電極27がエミッ
タ中継基板26上に設けられ、第2の平板状部分28c
につながっている。これらのエミッタ中継基板26、電
極パターン29、第1の絶縁膜61、第1の平板状部分
28a、第2の絶縁膜62および第2の平板状部分28
cは順次密着して積層されている。上記において金属膜
としてはアルミニウムを、また絶縁膜としてはシリコン
酸化膜などを用いている。その他については実施の形態
1の場合と同様であるので説明を省略する。
【0019】この実施の形態では平行平板状の電流セン
サ部28をエミッタ中継基板26上に密着するように形
成した。通常、エミッタ中継基板26の裏面には図8、
図9のように放熱板1が設置されるので冷却効率が高く
なる。従って、電流センサ部28自身の発熱による破壊
がなく、大きな主電流が流れる電流領域においても測定
が可能となる。また、平行平板状構造のインダクタンス
は前述したように2つの平板の互いに対向している面間
の距離に比例する。すなわち、第1、第2の平板状部分
28a、28c間の距離を決める第2の絶縁膜62の厚
さが薄いほど電流センサ部28のインダクタンスは小さ
くなる。この実施の形態のようにエミッタ中継基板26
上に平行に密着するような構造としたことにより蒸着等
の薄膜形成技術により絶縁膜および金属膜を形成し、第
1、第2の平板状部分28a、28c間の距離をきわめ
て小さくすることができる。現在の蒸着等の薄膜形成技
術を用いれば、マイクロメートルレベルの非常に薄い絶
縁膜、金属膜を作ることができる。従って、電流センサ
部のインダクタンスを低減でき、より高周波まで使用可
能な電流センサ部を得ることができる。
【0020】実施の形態4.図7は、この発明の実施の
形態4におけるモジュールのIGBT素子の部分を示す
平面図、図8は、図7のVIII−VIII線に沿った断面図で
ある。この実施の形態ではIGBT素子3の表面に、実
施の形態3の場合と同様の、薄膜形成プロセスで平行平
板状に折り返した形状の電流センサ部28が形成されて
いる。図7、図8において、91は電流センサ部28の
第1、第2の平板状部分28a、28c間に設けた絶縁
膜であり、第1の平板状部分28aがIGBT素子3上
に密着して形成され、その上に絶縁膜91と第2の平板
状部分28cが順次密着して積層されて、第1、第2の
平板状部分28a、28cは互いに対向するように形成
されている。第1、第2の平板状部分28a、28c
は、折れ曲がり部28bによって互いにつながり、また
第1の平板状部分28aはIGBT素子3のエミッタ電
極31と一体になってつながっている。92は、検出端
子34、35から図示外の過電流・短絡電流保護回路に
接続するアルミニウムワイヤである。その他については
実施の形態3の場合と同様であるので説明を省略する。
【0021】この実施の形態では、実施の形態3と同様
に、電流センサ部28の第1、第2の平板状部分28
a、28cが、絶縁膜91を挟んで密着するように形成
したので、実施の形態3で説明したように、電流センサ
部28のインダクタンスを小さくすることができ、より
高周波まで使用できる。さらに、この実施の形態では、
電流センサ部28をIGBT素子3上に設けたので、モ
ジュール内部に電流センサ部28のための新たな設置面
積が不要であり、モジュールを小形化できる。なお、上
記では電流センサ部28をIGBT素子3上に設置した
が、モジュール内部のダイオード素子(図1中に4で示
す)上に配置してもよく、同様の効果が得られる。ま
た、MOSFETモジュールの場合は、MOSFET上
にソース電極とつながって電流センサ部を設けても同様
の効果が得られる。
【0022】実施の形態5.図9は、この発明の実施の
形態5を示すモジュールの斜視図である。この実施の形
態では、主電流が流れる経路中に電流センサ部を2つ挿
入し両者の検出出力の差分から主電流の値を測定する。
図において、73はエミッタ中継基板26上に形成され
た第3の電極パターンであり、第1、第2の電極パター
ン44、45の間にこれらと少し離隔して配置されてい
る。75は平行平板状に折り返した形状の第1の電流セ
ンサ部であり、第1、第2の平板状部分75a、75c
および第1、第2の平板状部分75a、75cを互いに
つなぐ折れ曲がり部75bからなっている。76は同様
の第2電流センサ部であり、第1、第2平板状部分76
a、76cおよび第1、第2の平板状部分76a、76
cを互いにつなぐ折れ曲がり部76bからなっている。
第1の電流センサ部75の第1、第2の平板状部分75
a、75cの一端がそれぞれ第1、第3の電極パターン
44、73にはんだ付けされるとともに、第2の電流セ
ンサ部76の第1、第2の平板状部分76a、76cの
一端がそれぞれ第3、第2の電極パターン73、45に
はんだ付けされている。
【0023】ここで、第1、第2の電流センサ部75、
76は互いにインダクタンスが同じで、抵抗が異なるよ
うにする。具体的には、両電流センサ部75、76の形
状は同一で、材料が異なるようにする。例えば第1の電
流センサ部75の構成材料として銅を用い、第2の電流
センサ76にはアルミニウムを用いる。そして第1の電
流センサ部75の両端部の検出端子81、82から電位
差V1を出力するとともに、第2の電流センサ部76の
両端部の検出端子83、84から電位差V2を出力する
ようになっている。78は第1、第2の電流センサ7
5、76の検出端子81〜84から電位差V1、V2が入
力されてその差分を過電流、短絡電流保護回路16へ出
力する差動増幅回路である。その他は実施の形態2の場
合と同様であるので説明を省略する。
【0024】IGBT素子3を流れる主電流はアルミニ
ウムワイヤ51、第1、第2の電流センサ部75、76
およびモジュールエミッタ電極27の経路を流れる。第
1の電流センサ部75から出力された電位差V1と、第
2の電流センサ部76から出力された電位差V2が差動
増幅回路78に入力され、それら2つの電位差の差分
が、過電流・短絡電流保護回路16に入力される。第1
の電流センサ部75のインダクタンスをL1、抵抗をR1
とし、第2の電流センサ部76のインダクタンスをL
2、抵抗をR2とする。主電流iが2つの電流センサ部を
流れたときの第1、第2電流センサ部75、76の出力
電圧V1、V2は V1=R1・i+L1・di/dt V2=R2・i+L2・di/dt 両者の差分ΔVは ΔV=V1−V2=(R1−R2)i+(L1−L2)di/dt となる。第1、第2電流センサ部75、76の形状は同
一としているので2つの電流センサ部75、76のイン
ダクタンスは同じ値となる。従ってΔV=(R1−R2)
iとなり、出力電圧は2つの電流センサ部75、76の
インダクタンスとは無関係となり、抵抗差のみで決ま
る。差動増幅後の出力電圧は周波数依存性をもたず、よ
り高周波まで正確な主電流の測定が可能となる。
【0025】なお、以上の実施の形態1から実施の形態
5で、電流センサ部3を構成する導電性材料に関し、温
度による抵抗の変化を考慮する場合は、モジュールの動
作温度である−40℃から125℃の温度範囲で抵抗の
温度依存性の低い材料の方が好ましい。この場合、銅−
ニッケル合金、銅−マンガン−ニッケル合金、銅−ニッ
ケル−亜鉛合金などの材料を用いればよい。
【0026】
【発明の効果】請求項1に係るパワー半導体モジュール
によれば、主電流経路中に、平行平板状に折り返した形
状を有し、その内部の電位差から主電流を検出する電流
センサ部を設けたので、電流センサ部のインダクタンス
が大幅に低減し、従って高周波領域まで精度良く主電流
を検出できる効果がある。請求項2に係るパワー半導体
モジュールによれば、電流センサ部をモジュール電極と
一体にしたので構造が単純になる。
【0027】請求項3に係るパワー半導体モジュールに
よれば、電流センサ部を絶縁基板上に設けたので、電流
センサ部の配置についての自由度が大きくなり、種々の
構造のモジュールに汎用的に適用できる。請求項4に係
るパワー半導体モジュールによれば、電流センサ部の平
行平板状の導電体間に密着して絶縁膜を設けるととも
に、一方の平板状部分を絶縁基板に密着させたので、電
流センサ部で生じる熱が絶縁基板を経て放散されて、放
熱効果が良くなる。また平行平板状導電体間の絶縁膜を
薄くすることが可能であり、そうすることにより、電流
センサ部のインダクタンスを低減でき、より高周波まで
精度良い主電流の測定が可能となる。請求項5に係るパ
ワー半導体モジュールによれば、電流センサ部の平行平
板状の導体間に密着して絶縁膜を設けるとともに、一方
の平板状部分を半導体素子に設けたので、絶縁膜を薄く
して電流センサ部のインダクタンスを小さくすることが
でき、また設置のための新たな面積が不要で、モジュー
ルを小形化できる。請求項6に係るパワー半導体モジュ
ールによれば、インダクタンスが同等の2つの電流セン
サ部を設けたので、2つの電流センサ部の組み合わせに
より、インダクタンスの影響を軽減あるいは無くすこと
ができ、より高周波まで精度良い主電流の測定が可能と
なる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1を示すパワー半導体
モジュールの斜視図である。
【図2】 この発明の実施の形態1におけるパワー半導
体モジュールの電流センサ部を説明するための斜視図で
ある。
【図3】 この発明の実施の形態1におけるパワー半導
体モジュールの電流センサ部の周波数特性図である。
【図4】 この発明の実施の形態2を示すパワー半導体
モジュールの斜視図である。
【図5】 この発明の実施の形態3を示すパワー半導体
モジュールの平面図である。
【図6】 図5のVI−VI線に沿った断面図である。
【図7】 この発明の実施の形態4におけるパワー半導
体モジュールのIGBT素子の部分を示す平面図であ
る。
【図8】 図7のVIII−VIII線に沿った断面図である。
【図9】 この発明の実施の形態5を示すパワー半導体
モジュールの斜視図である。
【図10】 従来のパワー半導体モジュールの平面図で
ある。
【図11】 従来のパワー半導体モジュールの断面図で
ある。
【図12】 従来のパワー半導体モジュールの保護回路
を示すブロック図である。
【符号の説明】
3 IGBT素子、4 ダイオード素子、26 エミッ
タ中継基板、27 モジュールエミッタ電極、28 電
流センサ部、28a 第1の平板状部分、28b 折れ
曲がり部、28c 第2の平板状部分、62 第2の絶
縁膜、75 第1の電流センサ部、76 第2の電流セ
ンサ部、91 絶縁膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大井 健史 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 木ノ内 伸一 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 堀口 剛司 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 碓井 修 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 奥田 達也 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 複数の半導体素子およびモジュール電極
    が絶縁基板上に取り付けられ、これらの半導体素子とモ
    ジュール電極が接続されてなるパワー半導体モジュール
    において、主電流が流れる電流経路中に、平行平板状に
    折り返した形状の導電体で構成されて、内部の電位差か
    ら上記主電流を検出する電流センサ部を設けたことを特
    徴とするパワー半導体モジュール。
  2. 【請求項2】 電流センサ部を、モジュール電極と一体
    にしたことを特徴とする請求項1記載のパワー半導体モ
    ジュール。
  3. 【請求項3】 電流センサ部を、絶縁基板上に設けたこ
    とを特徴とする請求項1記載のパワー半導体モジュー
    ル。
  4. 【請求項4】 電流センサ部の平行平板状の導電体間に
    密着して絶縁膜を設けるとともに、一方の平板状部分を
    絶縁基板上に密着して設けたことを特徴とする請求項3
    記載のパワー半導体モジュール。
  5. 【請求項5】 電流センサ部の平行平板状の導電体間に
    密着して絶縁膜を設けるとともに、一方の平板状部分を
    半導体素子上に設けたことを特徴とする請求項1記載の
    パワー半導体モジュール。
  6. 【請求項6】 インダクタンスが同等の2つの電流セン
    サ部を設け、各電流センサ部の内部の電位差の差分から
    主電流を検出するようにしたことを特徴とする請求項1
    から請求項5のいずれかに記載のパワー半導体モジュー
    ル。
JP2000059713A 1999-04-05 2000-03-06 パワー半導体モジュール Expired - Lifetime JP4220094B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000059713A JP4220094B2 (ja) 1999-04-05 2000-03-06 パワー半導体モジュール
US09/537,401 US6236110B1 (en) 1999-04-05 2000-03-29 Power semiconductor module
DE2000628282 DE60028282T2 (de) 1999-04-05 2000-04-03 Leistungshalbleitermodul
EP20000107262 EP1043591B8 (en) 1999-04-05 2000-04-03 Power semiconductor module
KR10-2000-0017525A KR100371116B1 (ko) 1999-04-05 2000-04-04 파워 반도체 모듈

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-97246 1999-04-05
JP9724699 1999-04-05
JP2000059713A JP4220094B2 (ja) 1999-04-05 2000-03-06 パワー半導体モジュール

Publications (2)

Publication Number Publication Date
JP2000353778A true JP2000353778A (ja) 2000-12-19
JP4220094B2 JP4220094B2 (ja) 2009-02-04

Family

ID=26438427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000059713A Expired - Lifetime JP4220094B2 (ja) 1999-04-05 2000-03-06 パワー半導体モジュール

Country Status (5)

Country Link
US (1) US6236110B1 (ja)
EP (1) EP1043591B8 (ja)
JP (1) JP4220094B2 (ja)
KR (1) KR100371116B1 (ja)
DE (1) DE60028282T2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280489A (ja) * 2001-03-21 2002-09-27 Unisia Jecs Corp 半導体装置
JP2005033965A (ja) * 2003-07-11 2005-02-03 Mitsubishi Electric Corp 半導体パワーモジュールおよび該モジュールの主回路電流値を計測する主回路電流計測システム
WO2014046058A1 (ja) * 2012-09-20 2014-03-27 ローム株式会社 パワーモジュール半導体装置およびインバータ装置、およびパワーモジュール半導体装置の製造方法、および金型
JP2016151568A (ja) * 2015-02-19 2016-08-22 国立大学法人九州工業大学 電力用半導体デバイスのボンディングワイヤ電流磁界分布検出方法及び装置
JP2016151569A (ja) * 2015-02-19 2016-08-22 国立大学法人九州工業大学 電力用半導体デバイスのボンディングワイヤ電流磁界分布検査診断方法及び装置
WO2016133168A1 (ja) * 2015-02-19 2016-08-25 国立大学法人九州工業大学 電力用半導体デバイスのボンディングワイヤ電流磁界分布検出方法及び装置並びに同分布検査診断方法及び装置
WO2018220721A1 (ja) * 2017-05-30 2018-12-06 三菱電機株式会社 半導体パワーモジュール
US11955451B2 (en) 2020-10-14 2024-04-09 Rohm Co., Ltd. Semiconductor module
US11955413B2 (en) 2020-10-14 2024-04-09 Rohm Co., Ltd. Semiconductor module
US11961790B2 (en) 2020-10-14 2024-04-16 Rohm Co., Ltd. Semiconductor module

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4004715B2 (ja) * 2000-05-31 2007-11-07 三菱電機株式会社 パワーモジュール
JP4540884B2 (ja) * 2001-06-19 2010-09-08 三菱電機株式会社 半導体装置
WO2003085814A1 (en) * 2002-04-04 2003-10-16 Hitachi, Ltd. Power converter, power system provided with same, and mobile body
WO2008018332A1 (fr) * 2006-08-09 2008-02-14 Honda Motor Co., Ltd. Dispositif à semi-conducteurs
JP5467933B2 (ja) * 2010-05-21 2014-04-09 株式会社東芝 半導体装置
DE102010062582A1 (de) * 2010-12-08 2012-06-14 Robert Bosch Gmbh Elektronikbauteil
KR101316571B1 (ko) * 2011-11-07 2013-10-15 (주)하이브론 전류 감지 수단을 구비한 전력 스위칭 소자
WO2013118415A1 (ja) * 2012-02-09 2013-08-15 富士電機株式会社 半導体装置
US8408280B1 (en) * 2012-02-17 2013-04-02 Wagstaff, Inc. Bleedout detection system
DE102014109816B4 (de) * 2014-07-14 2016-11-03 Infineon Technologies Ag Leistungshalbleitermodul und System mit mindestens zwei Leistungshalbleitermodulen
CN105334367B (zh) * 2015-11-13 2018-05-25 扬州国扬电子有限公司 集成电流传感器磁芯的功率半导体模块
DE102016201447A1 (de) * 2016-02-01 2017-08-03 Continental Automotive Gmbh Verbindung zwischen einer Wicklung und einer Platine
DE112019000176B4 (de) 2018-03-20 2022-05-05 Fuji Electric Co., Ltd. Halbleitervorrichtung
EP4102555A1 (en) * 2021-06-10 2022-12-14 Infineon Technologies AG Power semiconductor module

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2413457A1 (de) * 1974-03-20 1975-09-25 Siemens Ag Induktionsarmer, niederohmiger elektrischer widerstand und verfahren zu seiner herstellung
US4617548A (en) * 1985-01-07 1986-10-14 Burroughs Corporation Current sensing resistance apparatus
DE3611595A1 (de) * 1986-04-07 1987-10-08 Heusler Isabellenhuette Elektrischer widerstand fuer wechselstrom und verfahren zu seiner herstellung
US5061863A (en) * 1989-05-16 1991-10-29 Kabushiki Kaisha Toyoda Jidoshokki Seisakusho Transistor provided with a current detecting function
JPH02301151A (ja) 1989-05-16 1990-12-13 Toyota Autom Loom Works Ltd 電流検出機能付トランジスタ
US4965710A (en) * 1989-11-16 1990-10-23 International Rectifier Corporation Insulated gate bipolar transistor power module
US5243219A (en) * 1990-07-05 1993-09-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having impurity diffusion region formed in substrate beneath interlayer contact hole
DE59107730D1 (de) * 1991-02-26 1996-05-30 Siemens Ag Messwiderstand mit Stromanschlüssen und mit wenigstens einem Potentialanschluss
JPH0629459A (ja) * 1992-07-08 1994-02-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2838625B2 (ja) * 1992-09-08 1998-12-16 株式会社日立製作所 半導体モジュール
JP3193827B2 (ja) * 1994-04-28 2001-07-30 三菱電機株式会社 半導体パワーモジュールおよび電力変換装置
EP0706221B8 (en) * 1994-10-07 2008-09-03 Hitachi, Ltd. Semiconductor device comprising a plurality of semiconductor elements
JP3284809B2 (ja) 1995-01-26 2002-05-20 富士電機株式会社 大容量半導体装置
JPH08213547A (ja) * 1995-02-08 1996-08-20 Fuji Electric Co Ltd 半導体装置
US5929119A (en) * 1995-02-11 1999-07-27 Basf Aktiengesellschaft Fungicidal composition
JP3396566B2 (ja) * 1995-10-25 2003-04-14 三菱電機株式会社 半導体装置
US6011302A (en) * 1997-05-29 2000-01-04 Fuji Electric Co., Ltd. Semiconductor device with reduced amount of sealing resin

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280489A (ja) * 2001-03-21 2002-09-27 Unisia Jecs Corp 半導体装置
JP2005033965A (ja) * 2003-07-11 2005-02-03 Mitsubishi Electric Corp 半導体パワーモジュールおよび該モジュールの主回路電流値を計測する主回路電流計測システム
US10896866B2 (en) 2012-09-20 2021-01-19 Rohm Co., Ltd. Power module semiconductor device and inverter equipment, and fabrication method of the power module semiconductor device, and metallic mold
WO2014046058A1 (ja) * 2012-09-20 2014-03-27 ローム株式会社 パワーモジュール半導体装置およびインバータ装置、およびパワーモジュール半導体装置の製造方法、および金型
US11973007B2 (en) 2012-09-20 2024-04-30 Rohm Co., Ltd. Power module semiconductor device and inverter equipment, and fabrication method of the power module semiconductor device, and metallic mold
US11967543B2 (en) 2012-09-20 2024-04-23 Rohm Co., Ltd. Power module semiconductor device and inverter equipment, and fabrication method of the power module semiconductor device, and metallic mold
US9960103B2 (en) 2012-09-20 2018-05-01 Rohm Co., Ltd. Power module semiconductor device and inverter equipment, and fabrication method of the power module semiconductor device, and metallic mold
US11532537B2 (en) 2012-09-20 2022-12-20 Rohm Co., Ltd. Power module semiconductor device and inverter equipment, and fabrication method of the power module semiconductor device, and metallic mold
WO2016133168A1 (ja) * 2015-02-19 2016-08-25 国立大学法人九州工業大学 電力用半導体デバイスのボンディングワイヤ電流磁界分布検出方法及び装置並びに同分布検査診断方法及び装置
JP2016151569A (ja) * 2015-02-19 2016-08-22 国立大学法人九州工業大学 電力用半導体デバイスのボンディングワイヤ電流磁界分布検査診断方法及び装置
JP2016151568A (ja) * 2015-02-19 2016-08-22 国立大学法人九州工業大学 電力用半導体デバイスのボンディングワイヤ電流磁界分布検出方法及び装置
JPWO2018220721A1 (ja) * 2017-05-30 2019-11-07 三菱電機株式会社 半導体パワーモジュール
WO2018220721A1 (ja) * 2017-05-30 2018-12-06 三菱電機株式会社 半導体パワーモジュール
US11955451B2 (en) 2020-10-14 2024-04-09 Rohm Co., Ltd. Semiconductor module
US11955413B2 (en) 2020-10-14 2024-04-09 Rohm Co., Ltd. Semiconductor module
US11955414B2 (en) 2020-10-14 2024-04-09 Rohm Co., Ltd. Semiconductor module
US11955452B2 (en) 2020-10-14 2024-04-09 Rohm Co., Ltd. Semiconductor module
US11961790B2 (en) 2020-10-14 2024-04-16 Rohm Co., Ltd. Semiconductor module
US12057426B2 (en) 2020-10-14 2024-08-06 Rohm Co., Ltd. Semiconductor module
US12068230B2 (en) 2020-10-14 2024-08-20 Rohm Co., Ltd. Semiconductor module

Also Published As

Publication number Publication date
DE60028282T2 (de) 2006-11-02
KR20000071554A (ko) 2000-11-25
US6236110B1 (en) 2001-05-22
EP1043591A2 (en) 2000-10-11
EP1043591A3 (en) 2004-05-12
EP1043591B1 (en) 2006-05-31
KR100371116B1 (ko) 2003-02-05
DE60028282D1 (de) 2006-07-06
EP1043591B8 (en) 2006-12-13
JP4220094B2 (ja) 2009-02-04

Similar Documents

Publication Publication Date Title
JP4220094B2 (ja) パワー半導体モジュール
US8057094B2 (en) Power semiconductor module with temperature measurement
US7857509B2 (en) Temperature sensing arrangements for power electronic devices
JP3476612B2 (ja) 半導体装置
EP0663102A4 (en) Power semiconductor integrated circuit package.
WO2017169693A1 (ja) 半導体モジュール
US20140035605A1 (en) Shunt Resistor Integrated in a Connection Lug of a Semiconductor Module and Method for Determining a Current Flowing Through a Load Connection of a Semiconductor Module
US11610830B2 (en) Power semiconductor module and method for fabricating the same
US11092621B2 (en) Current sensor
JP2009146933A (ja) バスバーとバスバーを備えた半導体装置
JP3521757B2 (ja) 半導体モジュール電極構造
JP2020013955A (ja) 半導体装置、および、抵抗素子
US5115300A (en) High-power semiconductor device
CN118136518A (zh) 功率模块的制备方法
JP4323299B2 (ja) 半導体装置
JP3114966B2 (ja) 直流安定化電源装置
JP2003114241A (ja) 分路抵抗器配置
JP3148781B2 (ja) 半導体装置
JP3477002B2 (ja) 半導体装置
US20230396187A1 (en) Power module
JP2003004771A (ja) ホ−ル素子を備えた電流検出装置
CN118136619B (zh) 功率模块的半桥结构、功率模块及车辆
JP3693858B2 (ja) 半導体モジュールに内蔵する分流器
US20240145362A1 (en) Power Semiconductor Module Arrangement
US20230163056A1 (en) Semiconductor module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061102

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20061102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4220094

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131121

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term