JP2000102182A - ２次電池の過充電・過放電防止回路 - Google Patents
２次電池の過充電・過放電防止回路Info
- Publication number
- JP2000102182A JP2000102182A JP10274588A JP27458898A JP2000102182A JP 2000102182 A JP2000102182 A JP 2000102182A JP 10274588 A JP10274588 A JP 10274588A JP 27458898 A JP27458898 A JP 27458898A JP 2000102182 A JP2000102182 A JP 2000102182A
- Authority
- JP
- Japan
- Prior art keywords
- secondary battery
- voltage
- mosfet
- turned
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Abstract
(57)【要約】
【課題】損失の小さな２次電池の過充電・過放電防止回
路を提供する。 【解決手段】２次電池に双方向導通型電界効果トランジ
スタを直列に接続し、２次電池の電圧レベルに応じた制
御信号により、双方向導通型電界効果トランジスタをオ
ン，オフし２次電池の過充電・過放電を防止する。充放
電電流を通電・遮断するスイッチが双方向導通型電界効
果トランジスタ１個により構成されるため、従来より低
損失，小型化が可能である。
路を提供する。 【解決手段】２次電池に双方向導通型電界効果トランジ
スタを直列に接続し、２次電池の電圧レベルに応じた制
御信号により、双方向導通型電界効果トランジスタをオ
ン，オフし２次電池の過充電・過放電を防止する。充放
電電流を通電・遮断するスイッチが双方向導通型電界効
果トランジスタ１個により構成されるため、従来より低
損失，小型化が可能である。
Description
【０００１】
【発明の属する技術分野】本発明は２次電池の過充電及
び過放電防止回路に関する。
び過放電防止回路に関する。
【０００２】
【従来の技術】一般的に、２次電池を過充電や過放電状
態にすると特性の劣化をまねくため、これらを防止する
必要がある。特にリチウムイオン２次電池では過充電状
態になると発火や破裂の危険性があり安全上、過充電・
過放電防止機能は不可欠である。２次電池の過充電・過
放電防止対策としては電池電圧と充放電エネルギーの相
関関係を利用し、電池電圧が設定上限値以上になると充
電電流を遮断し、設定下限値以下になると放電電流を遮
断する方式が広く用いられている。
態にすると特性の劣化をまねくため、これらを防止する
必要がある。特にリチウムイオン２次電池では過充電状
態になると発火や破裂の危険性があり安全上、過充電・
過放電防止機能は不可欠である。２次電池の過充電・過
放電防止対策としては電池電圧と充放電エネルギーの相
関関係を利用し、電池電圧が設定上限値以上になると充
電電流を遮断し、設定下限値以下になると放電電流を遮
断する方式が広く用いられている。
【０００３】図１１は従来の過充電・過放電防止回路を
示す。２次電池ＢａｔにはMOSFETのスイッチＭＳ１及び
ＭＳ２が直列に接続される。ダイオードＤ１及びＤ２は
それぞれスイッチＭＳ１及びＭＳ２に内蔵された素子で
ある。端子Ｖ＋及び端子Ｖ−には充電回路あるいは負荷
が接続される。スイッチＭＳ１及びＭＳ２のゲートは電
池保護用ＩＣに接続される。電池保護用ＩＣは２次電池
Ｂａｔの電圧を検出し、設定上限電圧以上であると過充
電と判断しスイッチＭＳ２をオフする。これにより充電
電流は遮断されて過充電が防止される。また電池電圧が
設計下限値以下になると電池保護用ＩＣは過放電と判断
し、スイッチＭＳ１をオフする。これにより放電電流は
遮断されて過放電が防止される。
示す。２次電池ＢａｔにはMOSFETのスイッチＭＳ１及び
ＭＳ２が直列に接続される。ダイオードＤ１及びＤ２は
それぞれスイッチＭＳ１及びＭＳ２に内蔵された素子で
ある。端子Ｖ＋及び端子Ｖ−には充電回路あるいは負荷
が接続される。スイッチＭＳ１及びＭＳ２のゲートは電
池保護用ＩＣに接続される。電池保護用ＩＣは２次電池
Ｂａｔの電圧を検出し、設定上限電圧以上であると過充
電と判断しスイッチＭＳ２をオフする。これにより充電
電流は遮断されて過充電が防止される。また電池電圧が
設計下限値以下になると電池保護用ＩＣは過放電と判断
し、スイッチＭＳ１をオフする。これにより放電電流は
遮断されて過放電が防止される。
【０００４】
【発明が解決しようとする課題】上記の従来技術では充
放電電流は常に２個のスイッチＭＳ１及びＭＳ２を流れ
るため、これらのスイッチによる損失が問題となる。す
なわち充電時には電池に蓄えるエネルギー以外にこの２
つのスイッチで消費されるエネルギーを供給しなければ
ならず、また放電時には電池電力の１部が、この２つの
スイッチで浪費され、エネルギーの有効活用の妨げとな
るためである。したがって、保護回路の損失は出来る限
り小さくすることが必要である。またスイッチ素子２
個、ＩＣを１個用いているため小型，低コスト化を図る
うえでも問題である。
放電電流は常に２個のスイッチＭＳ１及びＭＳ２を流れ
るため、これらのスイッチによる損失が問題となる。す
なわち充電時には電池に蓄えるエネルギー以外にこの２
つのスイッチで消費されるエネルギーを供給しなければ
ならず、また放電時には電池電力の１部が、この２つの
スイッチで浪費され、エネルギーの有効活用の妨げとな
るためである。したがって、保護回路の損失は出来る限
り小さくすることが必要である。またスイッチ素子２
個、ＩＣを１個用いているため小型，低コスト化を図る
うえでも問題である。
【０００５】本発明の目的は、低損失かつ小型化が可能
な２次電池の過充電及び過放電防止回路を提供するもの
である。
な２次電池の過充電及び過放電防止回路を提供するもの
である。
【０００６】
【課題を解決するための手段】上記課題を解決する本発
明の２次電池の過充電・過放電防止回路は、２次電池に
双方向導通型MOSFETを直列に接続し、２次電池の電圧レ
ベルに応じた制御信号により、双方向導通型電界効果ト
ランジスタをオン，オフし２次電池の過充電・過放電を
防止するものである。
明の２次電池の過充電・過放電防止回路は、２次電池に
双方向導通型MOSFETを直列に接続し、２次電池の電圧レ
ベルに応じた制御信号により、双方向導通型電界効果ト
ランジスタをオン，オフし２次電池の過充電・過放電を
防止するものである。
【０００７】
【発明の実施の形態】図１は本発明の第１の実施例であ
る２次電池の過充電・過放電防止回路を示す。２次電池
Ｂａｔの正極側に双方向に通電，遮断可能な４端子のデ
プレッション型ＮチャネルMOSFET Q1 を直列に接続す
る。端子Ｖ＋及びＶ−には充電回路あるいは負荷が接続
され、充放電電流はこの端子を通して２次電池Ｂａｔに
供給あるいは放出される。制御回路は２次電池Ｂａｔ及
びMOSFET Q1 の電圧を検出し、その値に応じてスイッチ
Ｍ１，Ｍ２，Ｍ３のオン，オフを制御する。
る２次電池の過充電・過放電防止回路を示す。２次電池
Ｂａｔの正極側に双方向に通電，遮断可能な４端子のデ
プレッション型ＮチャネルMOSFET Q1 を直列に接続す
る。端子Ｖ＋及びＶ−には充電回路あるいは負荷が接続
され、充放電電流はこの端子を通して２次電池Ｂａｔに
供給あるいは放出される。制御回路は２次電池Ｂａｔ及
びMOSFET Q1 の電圧を検出し、その値に応じてスイッチ
Ｍ１，Ｍ２，Ｍ３のオン，オフを制御する。
【０００８】図２には本発明の第１の実施例で用いてい
るデプレッション型ＮチャネルMOSFET Q1 の断面構造図
を示す。ゲート電極Ｇの電位が負のしきい値電圧以上に
なるとドレイン電極Ｄとソース電極Ｓ間は双方向に通電
可能となり、ゲート電極Ｇの電位がしきい値電圧以下に
なるとドレイン電極Ｄとソース電極Ｓ間はオフ状態とな
る。
るデプレッション型ＮチャネルMOSFET Q1 の断面構造図
を示す。ゲート電極Ｇの電位が負のしきい値電圧以上に
なるとドレイン電極Ｄとソース電極Ｓ間は双方向に通電
可能となり、ゲート電極Ｇの電位がしきい値電圧以下に
なるとドレイン電極Ｄとソース電極Ｓ間はオフ状態とな
る。
【０００９】まず過充電防止機能について説明する。充
電回路を端子Ｖ＋，Ｖ−間に接続するとMOSFET Q1 のド
レイン電極Ｄ−ソース電極Ｓ間の電圧Ｖｄｓは正の値と
なる。制御回路はＶｄｓが正であることを検出し、スイ
ッチＭ１，Ｍ２をオフし、スイッチＭ３をオンする。こ
れによりMOSFET Q1 のゲート電極Ｇ−ソース電極Ｓ間に
は正の電圧Ｖｄｓが印加されMOSFET Q1 は通電状態とな
る。
電回路を端子Ｖ＋，Ｖ−間に接続するとMOSFET Q1 のド
レイン電極Ｄ−ソース電極Ｓ間の電圧Ｖｄｓは正の値と
なる。制御回路はＶｄｓが正であることを検出し、スイ
ッチＭ１，Ｍ２をオフし、スイッチＭ３をオンする。こ
れによりMOSFET Q1 のゲート電極Ｇ−ソース電極Ｓ間に
は正の電圧Ｖｄｓが印加されMOSFET Q1 は通電状態とな
る。
【００１０】２次電池が充電され電池電圧が設定上限値
に達すると制御回路はスイッチＭ１をオン、スイッチＭ
２，Ｍ３をオフする。するとMOSFET Q1 のゲート電極は
ソース電極Ｓより２次電池Ｂａｔの電圧分だけ低電位に
なりMOSFET Q1 はオフ状態となる。その結果充電電流は
遮断され、２次電池Ｂａｔが過充電されるのを防止す
る。
に達すると制御回路はスイッチＭ１をオン、スイッチＭ
２，Ｍ３をオフする。するとMOSFET Q1 のゲート電極は
ソース電極Ｓより２次電池Ｂａｔの電圧分だけ低電位に
なりMOSFET Q1 はオフ状態となる。その結果充電電流は
遮断され、２次電池Ｂａｔが過充電されるのを防止す
る。
【００１１】充電電流を遮断すると、内部抵抗による電
圧降下が無くなるため、２次電池Ｂａｔの電圧は低下す
る。この電圧低下により再度充電が開始されるのを防止
するため、充電禁止となった後は、２次電池Ｂａｔがあ
る程度放電されて電圧が設定した値以下になるまで、充
電禁止状態を保持すると良い。充電禁止状態において端
子Ｖ＋，Ｖ−間に負荷が接続されると、Ｖｄｓは正から
負に切り替わる。制御回路はＶｄｓが負の場合は放電
し、正の場合には充電電流を遮断するようにスイッチＭ
１〜Ｍ３を制御すればよい。
圧降下が無くなるため、２次電池Ｂａｔの電圧は低下す
る。この電圧低下により再度充電が開始されるのを防止
するため、充電禁止となった後は、２次電池Ｂａｔがあ
る程度放電されて電圧が設定した値以下になるまで、充
電禁止状態を保持すると良い。充電禁止状態において端
子Ｖ＋，Ｖ−間に負荷が接続されると、Ｖｄｓは正から
負に切り替わる。制御回路はＶｄｓが負の場合は放電
し、正の場合には充電電流を遮断するようにスイッチＭ
１〜Ｍ３を制御すればよい。
【００１２】上記説明では充電時にはスイッチＭ１，Ｍ
２をオフとし、スイッチＭ３をオンとした。しかしスイ
ッチＭ１をオフし、スイッチＭ２とＭ３の少なくとも一
方をオンすれば、同様に充電可能である。スイッチＭ２
をオンした場合、スイッチＭ３のオン，オフに関わら
ず、ゲート電極Ｇはソース電極Ｓと同電位となり、MOSF
ET Q1 は通電状態となるためである。
２をオフとし、スイッチＭ３をオンとした。しかしスイ
ッチＭ１をオフし、スイッチＭ２とＭ３の少なくとも一
方をオンすれば、同様に充電可能である。スイッチＭ２
をオンした場合、スイッチＭ３のオン，オフに関わら
ず、ゲート電極Ｇはソース電極Ｓと同電位となり、MOSF
ET Q1 は通電状態となるためである。
【００１３】上で説明したように、スイッチＭ３をオ
ン、スイッチＭ２をオフとすれば、ゲート電極Ｇ−ソー
ス電極Ｓ間の電圧はＶｄｓとなり正にバイアスされるた
め、低損失化の点で有利である。またスイッチＭ２，Ｍ
３をともにオンとした場合には、後で説明するように放
電も可能である。従って、充放電の切り替わりにおける
スイッチの切り替えが不要になる。さらに上で説明した
充電禁止時、及び後で述べる放電禁止時にはスイッチＭ
２，Ｍ３はともにオフであり、２つのスイッチは常に同
時にオンあるいはオフとなる。したがって、スイッチＭ
２，Ｍ３を独立して制御する必要がなく、制御回路の構
成を簡単に出来る。
ン、スイッチＭ２をオフとすれば、ゲート電極Ｇ−ソー
ス電極Ｓ間の電圧はＶｄｓとなり正にバイアスされるた
め、低損失化の点で有利である。またスイッチＭ２，Ｍ
３をともにオンとした場合には、後で説明するように放
電も可能である。従って、充放電の切り替わりにおける
スイッチの切り替えが不要になる。さらに上で説明した
充電禁止時、及び後で述べる放電禁止時にはスイッチＭ
２，Ｍ３はともにオフであり、２つのスイッチは常に同
時にオンあるいはオフとなる。したがって、スイッチＭ
２，Ｍ３を独立して制御する必要がなく、制御回路の構
成を簡単に出来る。
【００１４】次に過放電防止機能について説明する。負
荷を端子Ｖ＋，Ｖ−間に接続するとMOSFET Q1 のドレイ
ン電極Ｄ−ソース電極Ｓ間の電圧Ｖｄｓは負の値とな
る。制御回路はＶｄｓが負であることを検出し、スイッ
チＭ１，Ｍ３をオフし、スイッチＭ２をオンする。これ
によりMOSFET Q1 のゲート電極Ｇはドレイン電極Ｄ間に
は正のバイアス−Ｖｄｓが印加されMOSFET Q1 は通電状
態となる。
荷を端子Ｖ＋，Ｖ−間に接続するとMOSFET Q1 のドレイ
ン電極Ｄ−ソース電極Ｓ間の電圧Ｖｄｓは負の値とな
る。制御回路はＶｄｓが負であることを検出し、スイッ
チＭ１，Ｍ３をオフし、スイッチＭ２をオンする。これ
によりMOSFET Q1 のゲート電極Ｇはドレイン電極Ｄ間に
は正のバイアス−Ｖｄｓが印加されMOSFET Q1 は通電状
態となる。
【００１５】２次電池の放電が進み電池電圧が設定下限
値に達すると制御回路はスイッチＭ１をオン、スイッチ
Ｍ２，Ｍ３をオフする。するとMOSFET Q1 のゲート電極
はドレイン電極Ｄより２次電池Ｂａｔの電圧分だけ低電
位になりMOSFET Q1 はオフ状態となる。その結果放電電
流は遮断され、２次電池Ｂａｔが過放電されるのを防止
する。
値に達すると制御回路はスイッチＭ１をオン、スイッチ
Ｍ２，Ｍ３をオフする。するとMOSFET Q1 のゲート電極
はドレイン電極Ｄより２次電池Ｂａｔの電圧分だけ低電
位になりMOSFET Q1 はオフ状態となる。その結果放電電
流は遮断され、２次電池Ｂａｔが過放電されるのを防止
する。
【００１６】放電電流を遮断すると、内部抵抗による電
圧降下が無くなるため、２次電池Ｂａｔの電圧は上昇す
る。この電圧上昇により再度放電が開始されるのを防止
するため、放電禁止となった後は、２次電池Ｂａｔがあ
る程度充電されて電圧が設定した値以上になるまで放電
禁止状態を保持すると良い。放電禁止状態において端子
Ｖ＋，Ｖ−間に充電回路が接続されるとＶｄｓは負から
正に切り替わる。制御回路はＶｄｓが正の場合は充電
し、負の場合には放電電流を遮断するようにスイッチＭ
１〜Ｍ３を制御すればよい。
圧降下が無くなるため、２次電池Ｂａｔの電圧は上昇す
る。この電圧上昇により再度放電が開始されるのを防止
するため、放電禁止となった後は、２次電池Ｂａｔがあ
る程度充電されて電圧が設定した値以上になるまで放電
禁止状態を保持すると良い。放電禁止状態において端子
Ｖ＋，Ｖ−間に充電回路が接続されるとＶｄｓは負から
正に切り替わる。制御回路はＶｄｓが正の場合は充電
し、負の場合には放電電流を遮断するようにスイッチＭ
１〜Ｍ３を制御すればよい。
【００１７】上記説明では放電時にはスイッチＭ１，Ｍ
３をオフし、スイッチＭ２をオンするとした。しかしス
イッチＭ１をオフし、スイッチＭ２とＭ３の少なくとも
一方をオンすれば同様に放電可能である。スイッチＭ３
をオンとした場合、スイッチＭ２のオン，オフに関わら
ず、ゲート電極Ｇはドレイン電極Ｄと同電位となり、MO
SFET Q1 は通電状態となるからである。上で説明したよ
うに、スイッチＭ２をオン、スイッチＭ３をオフとすれ
ば、ゲート電極Ｇ−ドレイン電極Ｄ間の電圧は−Ｖｄｓ
となり正にバイアスされるため、低損失化の点で有利で
ある。またスイッチＭ２，Ｍ３をともにオンとした場合
には前に述べたように、充放電の切り替わり時にスイッ
チを切り替える必要がなくなり、またスイッチＭ２，Ｍ
３を独立して制御する必要がなくなり、制御回路の構成
を簡単に出来る。
３をオフし、スイッチＭ２をオンするとした。しかしス
イッチＭ１をオフし、スイッチＭ２とＭ３の少なくとも
一方をオンすれば同様に放電可能である。スイッチＭ３
をオンとした場合、スイッチＭ２のオン，オフに関わら
ず、ゲート電極Ｇはドレイン電極Ｄと同電位となり、MO
SFET Q1 は通電状態となるからである。上で説明したよ
うに、スイッチＭ２をオン、スイッチＭ３をオフとすれ
ば、ゲート電極Ｇ−ドレイン電極Ｄ間の電圧は−Ｖｄｓ
となり正にバイアスされるため、低損失化の点で有利で
ある。またスイッチＭ２，Ｍ３をともにオンとした場合
には前に述べたように、充放電の切り替わり時にスイッ
チを切り替える必要がなくなり、またスイッチＭ２，Ｍ
３を独立して制御する必要がなくなり、制御回路の構成
を簡単に出来る。
【００１８】MOSFET Q1 のサブストレイト電極Ｓｂとド
レイン電極Ｄ及びソース電極Ｓ間にはそれぞれダイオー
ドＤ１，Ｄ２が形成される。サブストレイト電極Ｓｂは
２次電池Ｂａｔの負極側に接続されるため、常に逆バイ
アスとなる。従ってダイオードＤ１，Ｄ２は導通するこ
とはなく、上で説明した保護動作に影響することはな
い。
レイン電極Ｄ及びソース電極Ｓ間にはそれぞれダイオー
ドＤ１，Ｄ２が形成される。サブストレイト電極Ｓｂは
２次電池Ｂａｔの負極側に接続されるため、常に逆バイ
アスとなる。従ってダイオードＤ１，Ｄ２は導通するこ
とはなく、上で説明した保護動作に影響することはな
い。
【００１９】図２に示したMOSFET Q1 は横型構造であ
り、MOSFET Q1 と制御回路を１個のＩＣで構成すること
が容易である。従って従来ＩＣ１個とスイッチ２個で構
成していた過充電・過放電保護回路をＩＣ１個で構成で
きるため小型化，低コスト化を図ることが可能である。
り、MOSFET Q1 と制御回路を１個のＩＣで構成すること
が容易である。従って従来ＩＣ１個とスイッチ２個で構
成していた過充電・過放電保護回路をＩＣ１個で構成で
きるため小型化，低コスト化を図ることが可能である。
【００２０】図３には本発明の第２の実施例である２次
電池の過充電・過放電防止回路に用いるデプレッション
型ＮチャネルMOSFET Q1 の断面構造図を示す。２次電池
の過充電・過放電防止回路の構成は本発明の第１の実施
例である図１と同様である。図２と同様にゲート電極Ｇ
が負のしきい値電圧以上ではドレイン電極Ｄとソース電
極Ｓ間は双方向に通電可能となり、ゲート電極Ｇをしき
い値電圧以下するとドレイン電極Ｄとソース電極Ｓ間は
オフ状態となる。本実施例ではデプレッション型Ｎチャ
ネルMOSFET Q1 は縦型構造である。従って、図２の横型
のMOSFETと比較して低損失化を図ることが出来る。
電池の過充電・過放電防止回路に用いるデプレッション
型ＮチャネルMOSFET Q1 の断面構造図を示す。２次電池
の過充電・過放電防止回路の構成は本発明の第１の実施
例である図１と同様である。図２と同様にゲート電極Ｇ
が負のしきい値電圧以上ではドレイン電極Ｄとソース電
極Ｓ間は双方向に通電可能となり、ゲート電極Ｇをしき
い値電圧以下するとドレイン電極Ｄとソース電極Ｓ間は
オフ状態となる。本実施例ではデプレッション型Ｎチャ
ネルMOSFET Q1 は縦型構造である。従って、図２の横型
のMOSFETと比較して低損失化を図ることが出来る。
【００２１】図４は本発明の第３の実施例である２次電
池の過充電・過放電防止回路を示す。２次電池Ｂａｔの
負極側に双方向に通電，遮断可能な４端子のデプレッシ
ョン型ＰチャネルMOSFET Q1 を直列に接続する。端子Ｖ
＋及びＶ−には充電回路あるいは負荷が接続され、充放
電電流はこの端子を通して２次電池Ｂａｔに供給あるい
は放出される。制御回路は２次電池Ｂａｔ及びMOSFET Q
1 の電圧を検出し、その値に応じてスイッチＭ１，Ｍ
２，Ｍ３のオン，オフを制御する。MOSFET Q1 は、ゲー
ト電極Ｇの電位が正のしきい値電圧以下ではドレイン電
極Ｄとソース電極Ｓ間は双方向に通電可能となり、ゲー
ト電極Ｇの電位がしきい値電圧以上になるとドレイン電
極Ｄとソース電極Ｓ間はオフ状態となる。
池の過充電・過放電防止回路を示す。２次電池Ｂａｔの
負極側に双方向に通電，遮断可能な４端子のデプレッシ
ョン型ＰチャネルMOSFET Q1 を直列に接続する。端子Ｖ
＋及びＶ−には充電回路あるいは負荷が接続され、充放
電電流はこの端子を通して２次電池Ｂａｔに供給あるい
は放出される。制御回路は２次電池Ｂａｔ及びMOSFET Q
1 の電圧を検出し、その値に応じてスイッチＭ１，Ｍ
２，Ｍ３のオン，オフを制御する。MOSFET Q1 は、ゲー
ト電極Ｇの電位が正のしきい値電圧以下ではドレイン電
極Ｄとソース電極Ｓ間は双方向に通電可能となり、ゲー
ト電極Ｇの電位がしきい値電圧以上になるとドレイン電
極Ｄとソース電極Ｓ間はオフ状態となる。
【００２２】まず過充電防止機能について説明する。充
電回路を端子Ｖ＋，Ｖ−間に接続するとMOSFET Q1 のド
レイン電極Ｄ−ソース電極Ｓ間の電圧Ｖｄｓは正の値と
なる。制御回路はＶｄｓが正であることを検出し、スイ
ッチＭ１，Ｍ３をオフし、スイッチＭ２をオンする。こ
れによりMOSFET Q1 のゲート電極Ｇ−ドレイン電極Ｄ間
には負の電圧−Ｖｄｓが印加されMOSFET Q1 は通電状態
となる。
電回路を端子Ｖ＋，Ｖ−間に接続するとMOSFET Q1 のド
レイン電極Ｄ−ソース電極Ｓ間の電圧Ｖｄｓは正の値と
なる。制御回路はＶｄｓが正であることを検出し、スイ
ッチＭ１，Ｍ３をオフし、スイッチＭ２をオンする。こ
れによりMOSFET Q1 のゲート電極Ｇ−ドレイン電極Ｄ間
には負の電圧−Ｖｄｓが印加されMOSFET Q1 は通電状態
となる。
【００２３】２次電池が充電され電池電圧が設定上限値
に達すると制御回路はスイッチＭ１をオン、スイッチＭ
２，Ｍ３をオフする。するとMOSFET Q1 のゲート電極は
ドレイン電極Ｄより２次電池Ｂａｔの電圧分だけ高電位
になりMOSFET Q1 はオフ状態となる。その結果充電電流
は遮断され、２次電池Ｂａｔが過充電されるのを防止す
る。
に達すると制御回路はスイッチＭ１をオン、スイッチＭ
２，Ｍ３をオフする。するとMOSFET Q1 のゲート電極は
ドレイン電極Ｄより２次電池Ｂａｔの電圧分だけ高電位
になりMOSFET Q1 はオフ状態となる。その結果充電電流
は遮断され、２次電池Ｂａｔが過充電されるのを防止す
る。
【００２４】充電電流を遮断すると、内部抵抗による電
圧降下が無くなるため、２次電池Ｂａｔの電圧は低下す
る。この電圧低下により再度充電が開始されるのを防止
するため、充電禁止となった後は、２次電池Ｂａｔがあ
る程度放電されて電圧が設定した値以下になるまで充電
禁止状態を保持すると良い。充電禁止状態において端子
Ｖ＋，Ｖ−間に負荷が接続されるとＶｄｓは正から負に
切り替わる。制御回路はＶｄｓが負の場合は放電し、正
の場合には充電電流を遮断するようにスイッチＭ１〜Ｍ
３を制御すればよい。
圧降下が無くなるため、２次電池Ｂａｔの電圧は低下す
る。この電圧低下により再度充電が開始されるのを防止
するため、充電禁止となった後は、２次電池Ｂａｔがあ
る程度放電されて電圧が設定した値以下になるまで充電
禁止状態を保持すると良い。充電禁止状態において端子
Ｖ＋，Ｖ−間に負荷が接続されるとＶｄｓは正から負に
切り替わる。制御回路はＶｄｓが負の場合は放電し、正
の場合には充電電流を遮断するようにスイッチＭ１〜Ｍ
３を制御すればよい。
【００２５】上記説明では充電時にはスイッチＭ１，Ｍ
３をオフとし、スイッチＭ２をオンとした。しかしスイ
ッチＭ１をオフし、スイッチＭ２とＭ３の少なくとも一
方をオンすれば同様に充電可能である。スイッチＭ３を
オンした場合、スイッチＭ２のオン，オフに関わらず、
ゲート電極Ｇはドレイン電極Ｄと同電位となり、MOSFET
Q1 は通電状態となるためである。
３をオフとし、スイッチＭ２をオンとした。しかしスイ
ッチＭ１をオフし、スイッチＭ２とＭ３の少なくとも一
方をオンすれば同様に充電可能である。スイッチＭ３を
オンした場合、スイッチＭ２のオン，オフに関わらず、
ゲート電極Ｇはドレイン電極Ｄと同電位となり、MOSFET
Q1 は通電状態となるためである。
【００２６】上で説明したように、スイッチＭ２をオ
ン、スイッチＭ３をオフとすれば、ゲート電極Ｇ−ドレ
イン電極Ｄ間の電圧は−Ｖｄｓとなり負にバイアスされ
るため、低損失化の点で有利である。またスイッチＭ
２，Ｍ３をともにオンとした場合には、後で説明するよ
うに放電も可能である。従って、充放電の切り替わりに
おけるスイッチの切り替えが不要になる。さらに上で説
明した充電禁止時、及び後で述べる放電禁止時にはスイ
ッチＭ２，Ｍ３はともにオフであり、２つのスイッチは
常に同時にオンあるいはオフとなる。したがってスイッ
チＭ２，Ｍ３を独立して制御する必要がなく、制御回路
の構成を簡単に出来る。
ン、スイッチＭ３をオフとすれば、ゲート電極Ｇ−ドレ
イン電極Ｄ間の電圧は−Ｖｄｓとなり負にバイアスされ
るため、低損失化の点で有利である。またスイッチＭ
２，Ｍ３をともにオンとした場合には、後で説明するよ
うに放電も可能である。従って、充放電の切り替わりに
おけるスイッチの切り替えが不要になる。さらに上で説
明した充電禁止時、及び後で述べる放電禁止時にはスイ
ッチＭ２，Ｍ３はともにオフであり、２つのスイッチは
常に同時にオンあるいはオフとなる。したがってスイッ
チＭ２，Ｍ３を独立して制御する必要がなく、制御回路
の構成を簡単に出来る。
【００２７】次に過放電防止機能について説明する。負
荷を端子Ｖ＋，Ｖ−間に接続するとMOSFET Q1 のドレイ
ン電極Ｄ−ソース電極Ｓ間の電圧Ｖｄｓは負の値とな
る。制御回路はＶｄｓが負であることを検出し、スイッ
チＭ１，Ｍ２をオフし、スイッチＭ３をオンする。これ
によりMOSFET Q1 のゲート電極Ｇはソース電極Ｓ間には
負のバイアスＶｄｓが印加されMOSFET Q1 は通電状態と
なる。
荷を端子Ｖ＋，Ｖ−間に接続するとMOSFET Q1 のドレイ
ン電極Ｄ−ソース電極Ｓ間の電圧Ｖｄｓは負の値とな
る。制御回路はＶｄｓが負であることを検出し、スイッ
チＭ１，Ｍ２をオフし、スイッチＭ３をオンする。これ
によりMOSFET Q1 のゲート電極Ｇはソース電極Ｓ間には
負のバイアスＶｄｓが印加されMOSFET Q1 は通電状態と
なる。
【００２８】２次電池の放電が進み電池電圧が設定下限
値に達すると制御回路はスイッチＭ１をオン、スイッチ
Ｍ２，Ｍ３をオフする。するとMOSFET Q1 のゲート電極
はソース電極Ｓより２次電池Ｂａｔの電圧分だけ高電位
になりMOSFET Q1 はオフ状態となる。その結果放電電流
は遮断され、２次電池Ｂａｔが過放電されるのを防止す
る。
値に達すると制御回路はスイッチＭ１をオン、スイッチ
Ｍ２，Ｍ３をオフする。するとMOSFET Q1 のゲート電極
はソース電極Ｓより２次電池Ｂａｔの電圧分だけ高電位
になりMOSFET Q1 はオフ状態となる。その結果放電電流
は遮断され、２次電池Ｂａｔが過放電されるのを防止す
る。
【００２９】放電電流を遮断すると、内部抵抗による電
圧降下が無くなるため、２次電池Ｂａｔの電圧は上昇す
る。この電圧上昇により再度放電が開始されるのを防止
するため、放電禁止となった後は、２次電池Ｂａｔがあ
る程度充電されて電圧が設定した値以上になるまで放電
禁止状態を保持すると良い。放電禁止状態において端子
Ｖ＋，Ｖ−間に充電回路が接続されるとＶｄｓは負から
正に切り替わる。制御回路はＶｄｓが正の場合は充電
し、負の場合には放電電流を遮断するようにスイッチＭ
１〜Ｍ３を制御すればよい。
圧降下が無くなるため、２次電池Ｂａｔの電圧は上昇す
る。この電圧上昇により再度放電が開始されるのを防止
するため、放電禁止となった後は、２次電池Ｂａｔがあ
る程度充電されて電圧が設定した値以上になるまで放電
禁止状態を保持すると良い。放電禁止状態において端子
Ｖ＋，Ｖ−間に充電回路が接続されるとＶｄｓは負から
正に切り替わる。制御回路はＶｄｓが正の場合は充電
し、負の場合には放電電流を遮断するようにスイッチＭ
１〜Ｍ３を制御すればよい。
【００３０】上記説明では放電時にはスイッチＭ１，Ｍ
２をオフとし、スイッチＭ３をオンとした。しかしスイ
ッチＭ１をオフし、スイッチＭ２とＭ３の少なくとも一
方をオンすれば同様に放電可能である。スイッチＭ２を
オンとした場合、スイッチＭ３のオン，オフに関わら
ず、ゲート電極Ｇはソース電極Ｓと同電位となり、MOSF
ET Q1 は通電状態となるためである。上で説明したよう
に、スイッチＭ３をオン、スイッチＭ２をオフとすれ
ば、ゲート電極Ｇ−ソース電極Ｓ間の電圧はＶｄｓとな
り負にバイアスされるため、低損失化の点で有利であ
る。またスイッチＭ２，Ｍ３をともにオンとした場合に
は前に述べたように、充放電の切り替わり時にスイッチ
を切り替える必要がなくなり、またスイッチＭ２，Ｍ３
を独立して制御する必要がなくなり、制御回路の構成を
簡単に出来る。
２をオフとし、スイッチＭ３をオンとした。しかしスイ
ッチＭ１をオフし、スイッチＭ２とＭ３の少なくとも一
方をオンすれば同様に放電可能である。スイッチＭ２を
オンとした場合、スイッチＭ３のオン，オフに関わら
ず、ゲート電極Ｇはソース電極Ｓと同電位となり、MOSF
ET Q1 は通電状態となるためである。上で説明したよう
に、スイッチＭ３をオン、スイッチＭ２をオフとすれ
ば、ゲート電極Ｇ−ソース電極Ｓ間の電圧はＶｄｓとな
り負にバイアスされるため、低損失化の点で有利であ
る。またスイッチＭ２，Ｍ３をともにオンとした場合に
は前に述べたように、充放電の切り替わり時にスイッチ
を切り替える必要がなくなり、またスイッチＭ２，Ｍ３
を独立して制御する必要がなくなり、制御回路の構成を
簡単に出来る。
【００３１】MOSFET Q1 のサブストレイト電極Ｓｂとド
レイン電極Ｄ及びソース電極Ｓ間にはそれぞれダイオー
ドＤ１，Ｄ２が形成される。サブストレイト電極Ｓｂは
２次電池Ｂａｔの正極側に接続されるため、常に逆バイ
アスとなる。従ってダイオードＤ１，Ｄ２は導通するこ
とはなく、上で説明した保護動作に影響することはな
い。
レイン電極Ｄ及びソース電極Ｓ間にはそれぞれダイオー
ドＤ１，Ｄ２が形成される。サブストレイト電極Ｓｂは
２次電池Ｂａｔの正極側に接続されるため、常に逆バイ
アスとなる。従ってダイオードＤ１，Ｄ２は導通するこ
とはなく、上で説明した保護動作に影響することはな
い。
【００３２】先に説明した本発明の第１の実施例と同じ
くMOSFET Q1 は横型構造でも縦型構造でもよい。横型構
造とすればMOSFET Q1 と制御回路を１個のＩＣで構成す
ることが容易である。従って従来ＩＣ１個とスイッチ２
個で構成していた過充電・過放電保護回路をＩＣ１個で
構成できるため、小型化，低コスト化を図ることが可能
である。一方、縦型構造とすれば横型構造に比較して低
損失化を図ることが出来る。
くMOSFET Q1 は横型構造でも縦型構造でもよい。横型構
造とすればMOSFET Q1 と制御回路を１個のＩＣで構成す
ることが容易である。従って従来ＩＣ１個とスイッチ２
個で構成していた過充電・過放電保護回路をＩＣ１個で
構成できるため、小型化，低コスト化を図ることが可能
である。一方、縦型構造とすれば横型構造に比較して低
損失化を図ることが出来る。
【００３３】図５は本発明の第４の実施例である２次電
池の過充電・過放電防止回路を示す。２次電池Ｂａｔの
正極側に双方向に通電，遮断可能な４端子のエンハンス
メント型ＮチャネルMOSFET Q1 を直列に接続する。端子
Ｖ＋及びＶ−には充電回路あるいは負荷が接続され、充
放電電流はこの端子を通して２次電池Ｂａｔに供給ある
いは放出される。制御回路は２次電池Ｂａｔ及びMOSFET
Q1 の電圧を検出し、その値に応じてスイッチＭ１〜Ｍ
５のオン，オフを制御する。MOSFET Q1 は、ゲート電極
Ｇの電位が正のしきい値電圧以上ではドレイン電極Ｄと
ソース電極Ｓ間は双方向に通電可能となり、ゲート電極
Ｇの電位がしきい値電圧以下になるとドレイン電極Ｄと
ソース電極Ｓ間はオフ状態となる。
池の過充電・過放電防止回路を示す。２次電池Ｂａｔの
正極側に双方向に通電，遮断可能な４端子のエンハンス
メント型ＮチャネルMOSFET Q1 を直列に接続する。端子
Ｖ＋及びＶ−には充電回路あるいは負荷が接続され、充
放電電流はこの端子を通して２次電池Ｂａｔに供給ある
いは放出される。制御回路は２次電池Ｂａｔ及びMOSFET
Q1 の電圧を検出し、その値に応じてスイッチＭ１〜Ｍ
５のオン，オフを制御する。MOSFET Q1 は、ゲート電極
Ｇの電位が正のしきい値電圧以上ではドレイン電極Ｄと
ソース電極Ｓ間は双方向に通電可能となり、ゲート電極
Ｇの電位がしきい値電圧以下になるとドレイン電極Ｄと
ソース電極Ｓ間はオフ状態となる。
【００３４】まず過充電防止機能について説明する。充
電回路を端子Ｖ＋，Ｖ−間に接続するとMOSFET Q1 のド
レイン電極Ｄ−ソース電極Ｓ間の電圧Ｖｄｓは正の値と
なる。制御回路はＶｄｓが正であることを検出し、まず
スイッチＭ１，Ｍ４をオンし、スイッチＭ２，Ｍ３，Ｍ
５をオフする。するとコンデンサＣ１には正の電圧Ｖｃ
が印加される。ここでＶｃの符号は図に示した向きにと
るものとする。このときMOSFET Q1 のゲート電極Ｇとソ
ース電極ＳはスイッチＭ４により短絡されているため同
電位であり、オフ状態である。次にコンデンサＣ１が充
電されるのに十分な時間が経過した後、スイッチＭ２を
オン、スイッチＭ１，Ｍ３〜Ｍ５をオフする。これによ
りMOSFET Q1 のゲート電極Ｇ−ソース電極Ｓ間には正の
電圧Ｖｃが印加されMOSFET Q1 は通電状態となる。この
ときダイオードＤＩ１は、スイッチＭ４の内蔵ダイオー
ド及びスイッチＭ２を通してコンデンサＣ１の電荷が放
電するのを防止している。
電回路を端子Ｖ＋，Ｖ−間に接続するとMOSFET Q1 のド
レイン電極Ｄ−ソース電極Ｓ間の電圧Ｖｄｓは正の値と
なる。制御回路はＶｄｓが正であることを検出し、まず
スイッチＭ１，Ｍ４をオンし、スイッチＭ２，Ｍ３，Ｍ
５をオフする。するとコンデンサＣ１には正の電圧Ｖｃ
が印加される。ここでＶｃの符号は図に示した向きにと
るものとする。このときMOSFET Q1 のゲート電極Ｇとソ
ース電極ＳはスイッチＭ４により短絡されているため同
電位であり、オフ状態である。次にコンデンサＣ１が充
電されるのに十分な時間が経過した後、スイッチＭ２を
オン、スイッチＭ１，Ｍ３〜Ｍ５をオフする。これによ
りMOSFET Q1 のゲート電極Ｇ−ソース電極Ｓ間には正の
電圧Ｖｃが印加されMOSFET Q1 は通電状態となる。この
ときダイオードＤＩ１は、スイッチＭ４の内蔵ダイオー
ド及びスイッチＭ２を通してコンデンサＣ１の電荷が放
電するのを防止している。
【００３５】２次電池が充電され電池電圧が設定上限値
に達すると制御回路はスイッチＭ２，Ｍ５をオン、スイ
ッチＭ１，Ｍ３，Ｍ４をオフする。するとコンデンサＣ
１には負の電圧が印加されると同時に、MOSFET Q1 のゲ
ート電極Ｇはソース電極Ｓより２次電池Ｂａｔの電圧分
だけ低電位になりMOSFET Q1 はオフ状態となる。その結
果充電電流は遮断され、２次電池Ｂａｔが過充電される
のを防止する。
に達すると制御回路はスイッチＭ２，Ｍ５をオン、スイ
ッチＭ１，Ｍ３，Ｍ４をオフする。するとコンデンサＣ
１には負の電圧が印加されると同時に、MOSFET Q1 のゲ
ート電極Ｇはソース電極Ｓより２次電池Ｂａｔの電圧分
だけ低電位になりMOSFET Q1 はオフ状態となる。その結
果充電電流は遮断され、２次電池Ｂａｔが過充電される
のを防止する。
【００３６】充電電流を遮断すると、内部抵抗による電
圧降下が無くなるため、２次電池Ｂａｔの電圧は低下す
る。この電圧低下により再度充電が開始されるのを防止
するため、充電禁止となった後は、２次電池Ｂａｔがあ
る程度放電されて電圧が設定した値以下になるまで充電
禁止状態を保持すると良い。充電禁止状態において端子
Ｖ＋，Ｖ−間に負荷が接続されるとＶｄｓは正から負に
切り替わる。制御回路はＶｄｓが負の場合は放電し、正
の場合には充電電流を遮断するようにスイッチＭ１〜Ｍ
５を制御すればよい。
圧降下が無くなるため、２次電池Ｂａｔの電圧は低下す
る。この電圧低下により再度充電が開始されるのを防止
するため、充電禁止となった後は、２次電池Ｂａｔがあ
る程度放電されて電圧が設定した値以下になるまで充電
禁止状態を保持すると良い。充電禁止状態において端子
Ｖ＋，Ｖ−間に負荷が接続されるとＶｄｓは正から負に
切り替わる。制御回路はＶｄｓが負の場合は放電し、正
の場合には充電電流を遮断するようにスイッチＭ１〜Ｍ
５を制御すればよい。
【００３７】上記説明では充電時にはスイッチＭ４はオ
フしたが、オンでも同様に充電可能である。スイッチＭ
４をオンしてもダイオードＤＩ１が、スイッチＭ４の内
蔵ダイオード及びスイッチＭ２を通してコンデンサＣ１
の電荷が放電するのを防止しており、ゲート電極Ｇ−ソ
ース電極Ｓ間にはＶｃが印加されMOSFET Q1 は通電状態
となるためである。また充電停止時にはスイッチＭ２，
Ｍ５をオン、スイッチＭ１，Ｍ３，Ｍ４をオフしたが、
スイッチＭ５をオンし、他をオフ、あるいはスイッチＭ
１，Ｍ４をオンし、他をオフとしても同様に充電停止可
能である。
フしたが、オンでも同様に充電可能である。スイッチＭ
４をオンしてもダイオードＤＩ１が、スイッチＭ４の内
蔵ダイオード及びスイッチＭ２を通してコンデンサＣ１
の電荷が放電するのを防止しており、ゲート電極Ｇ−ソ
ース電極Ｓ間にはＶｃが印加されMOSFET Q1 は通電状態
となるためである。また充電停止時にはスイッチＭ２，
Ｍ５をオン、スイッチＭ１，Ｍ３，Ｍ４をオフしたが、
スイッチＭ５をオンし、他をオフ、あるいはスイッチＭ
１，Ｍ４をオンし、他をオフとしても同様に充電停止可
能である。
【００３８】スイッチＭ５をオンし他をオフした場合、
コンデンサＣ１に充電された電荷はスイッチＭ５，スイ
ッチＭ１の内蔵ダイオードを通して放電し、MOSFETのゲ
ート電極Ｇはソース電極Ｓより２次電池Ｂａｔの電圧分
だけ低電位になりMOSFET Q1はオフ状態となるためであ
る。またスイッチＭ１，Ｍ４をオンした場合、スイッチ
Ｍ４及び順方向にバイアスされたダイオードＤＩ１によ
りMOSFETのゲート電極Ｇはソース電極Ｓと同電位になり
MOSFET Q1 はオフ状態となるためである。
コンデンサＣ１に充電された電荷はスイッチＭ５，スイ
ッチＭ１の内蔵ダイオードを通して放電し、MOSFETのゲ
ート電極Ｇはソース電極Ｓより２次電池Ｂａｔの電圧分
だけ低電位になりMOSFET Q1はオフ状態となるためであ
る。またスイッチＭ１，Ｍ４をオンした場合、スイッチ
Ｍ４及び順方向にバイアスされたダイオードＤＩ１によ
りMOSFETのゲート電極Ｇはソース電極Ｓと同電位になり
MOSFET Q1 はオフ状態となるためである。
【００３９】次に過放電防止機能について説明する。負
荷を端子Ｖ＋，Ｖ−間に接続するとMOSFET Q1 のドレイ
ン電極Ｄ−ソース電極Ｓ間の電圧Ｖｄｓは負の値とな
る。制御回路はＶｄｓが負であることを検出し、スイッ
チＭ１，Ｍ４をオンし、スイッチＭ２，Ｍ３，Ｍ５をオ
フする。するとコンデンサＣ１には正の電圧Ｖｃが印加
される。このときMOSFET Q1 のゲート電極Ｇとソース電
極ＳはスイッチＭ４により短絡されているため同電位で
あり、オフ状態である。次にコンデンサＣ１が充電され
るのに十分な時間が経過した後、スイッチＭ３をオン、
スイッチＭ１，Ｍ２，Ｍ４，Ｍ５をオフする。これによ
りMOSFET Q1 のゲート電極Ｇ−ドレイン電極Ｄ間には正
の電圧Ｖｃが印加されMOSFET Q1 は通電状態となる。こ
のときダイオードＤＩ１は、スイッチＭ４の内蔵ダイオ
ード及びスイッチＭ３を通してコンデンサＣ１の電荷が
放電するのを防止している。
荷を端子Ｖ＋，Ｖ−間に接続するとMOSFET Q1 のドレイ
ン電極Ｄ−ソース電極Ｓ間の電圧Ｖｄｓは負の値とな
る。制御回路はＶｄｓが負であることを検出し、スイッ
チＭ１，Ｍ４をオンし、スイッチＭ２，Ｍ３，Ｍ５をオ
フする。するとコンデンサＣ１には正の電圧Ｖｃが印加
される。このときMOSFET Q1 のゲート電極Ｇとソース電
極ＳはスイッチＭ４により短絡されているため同電位で
あり、オフ状態である。次にコンデンサＣ１が充電され
るのに十分な時間が経過した後、スイッチＭ３をオン、
スイッチＭ１，Ｍ２，Ｍ４，Ｍ５をオフする。これによ
りMOSFET Q1 のゲート電極Ｇ−ドレイン電極Ｄ間には正
の電圧Ｖｃが印加されMOSFET Q1 は通電状態となる。こ
のときダイオードＤＩ１は、スイッチＭ４の内蔵ダイオ
ード及びスイッチＭ３を通してコンデンサＣ１の電荷が
放電するのを防止している。
【００４０】２次電池の放電が進み電池電圧が設定下限
値に達すると制御回路はスイッチＭ３，Ｍ５をオン、ス
イッチＭ１，Ｍ２，Ｍ４をオフする。するとコンデンサ
Ｃ１には負の電圧が印加されると同時に、MOSFET Q1 の
ゲート電極Ｇはドレイン電極Ｄより２次電池Ｂａｔの電
圧分だけ低電位になりMOSFET Q1 はオフ状態となる。そ
の結果放電電流は遮断され、２次電池Ｂａｔが過放電さ
れるのを防止する。
値に達すると制御回路はスイッチＭ３，Ｍ５をオン、ス
イッチＭ１，Ｍ２，Ｍ４をオフする。するとコンデンサ
Ｃ１には負の電圧が印加されると同時に、MOSFET Q1 の
ゲート電極Ｇはドレイン電極Ｄより２次電池Ｂａｔの電
圧分だけ低電位になりMOSFET Q1 はオフ状態となる。そ
の結果放電電流は遮断され、２次電池Ｂａｔが過放電さ
れるのを防止する。
【００４１】放電電流を遮断すると、内部抵抗による電
圧降下が無くなるため、２次電池Ｂａｔの電圧は上昇す
る。この電圧上昇により再度放電が開始されるのを防止
するため、放電禁止となった後は、２次電池Ｂａｔがあ
る程度充電されて電圧が設定した値以上になるまで放電
禁止状態を保持すると良い。放電禁止状態において端子
Ｖ＋，Ｖ−間に充電回路が接続されるとＶｄｓは負から
正に切り替わる。制御回路はＶｄｓが正の場合は充電
し、負の場合には放電電流を遮断するようにスイッチＭ
１〜Ｍ５を制御すればよい。
圧降下が無くなるため、２次電池Ｂａｔの電圧は上昇す
る。この電圧上昇により再度放電が開始されるのを防止
するため、放電禁止となった後は、２次電池Ｂａｔがあ
る程度充電されて電圧が設定した値以上になるまで放電
禁止状態を保持すると良い。放電禁止状態において端子
Ｖ＋，Ｖ−間に充電回路が接続されるとＶｄｓは負から
正に切り替わる。制御回路はＶｄｓが正の場合は充電
し、負の場合には放電電流を遮断するようにスイッチＭ
１〜Ｍ５を制御すればよい。
【００４２】上記説明では放電時にはスイッチＭ４はオ
フしたが、オンでも同様に放電可能である。スイッチＭ
４をオンしてもダイオードＤＩ１が、スイッチＭ４の内
蔵ダイオード及びスイッチＭ３を通してコンデンサＣ１
の電荷が放電するのを防止しており、ゲート電極Ｇ−ド
レイン電極Ｄ間にはＶｃが印加されMOSFET Q1 は通電状
態となるためである。
フしたが、オンでも同様に放電可能である。スイッチＭ
４をオンしてもダイオードＤＩ１が、スイッチＭ４の内
蔵ダイオード及びスイッチＭ３を通してコンデンサＣ１
の電荷が放電するのを防止しており、ゲート電極Ｇ−ド
レイン電極Ｄ間にはＶｃが印加されMOSFET Q1 は通電状
態となるためである。
【００４３】また放電停止時にはスイッチＭ３，Ｍ５を
オン、スイッチＭ１，Ｍ２，Ｍ４をオフしたが、スイッ
チＭ５をオンし、他をオフ、あるいはスイッチＭ１，Ｍ
４をオンし、他をオフとしても同様に放電停止可能であ
る。スイッチＭ５をオンし、他をオフした場合、コンデ
ンサＣ１に充電された電荷はスイッチＭ５，スイッチＭ
１の内蔵ダイオードを通して放電し、MOSFETのゲート電
極Ｇはドレイン電極Ｄより２次電池Ｂａｔの電圧分だけ
低電位になりMOSFET Q1 はオフ状態となるためである。
またスイッチＭ１，Ｍ４をオンした場合、スイッチＭ４
及び順方向にバイアスされたダイオードＤＩ１によりMO
SFETのゲート電極Ｇはソース電極Ｓと同電位になりMOSF
ET Q1 はオフ状態となるためである。
オン、スイッチＭ１，Ｍ２，Ｍ４をオフしたが、スイッ
チＭ５をオンし、他をオフ、あるいはスイッチＭ１，Ｍ
４をオンし、他をオフとしても同様に放電停止可能であ
る。スイッチＭ５をオンし、他をオフした場合、コンデ
ンサＣ１に充電された電荷はスイッチＭ５，スイッチＭ
１の内蔵ダイオードを通して放電し、MOSFETのゲート電
極Ｇはドレイン電極Ｄより２次電池Ｂａｔの電圧分だけ
低電位になりMOSFET Q1 はオフ状態となるためである。
またスイッチＭ１，Ｍ４をオンした場合、スイッチＭ４
及び順方向にバイアスされたダイオードＤＩ１によりMO
SFETのゲート電極Ｇはソース電極Ｓと同電位になりMOSF
ET Q1 はオフ状態となるためである。
【００４４】MOSFET Q1 のサブストレイト電極Ｓｂとド
レイン電極Ｄ及びソース電極Ｓ間にはそれぞれダイオー
ドＤ１，Ｄ２が形成される。サブストレイト電極Ｓｂは
２次電池Ｂａｔの負極側に接続されるため、常に逆バイ
アスとなる。従ってダイオードＤ１，Ｄ２は導通するこ
とはなく、上で説明した保護動作に影響することはな
い。
レイン電極Ｄ及びソース電極Ｓ間にはそれぞれダイオー
ドＤ１，Ｄ２が形成される。サブストレイト電極Ｓｂは
２次電池Ｂａｔの負極側に接続されるため、常に逆バイ
アスとなる。従ってダイオードＤ１，Ｄ２は導通するこ
とはなく、上で説明した保護動作に影響することはな
い。
【００４５】先に説明した本発明の第１の実施例と同じ
くMOSFET Q1 は横型構造でも縦型構造でもよい。横型構
造とすればMOSFET Q1 と制御回路を１個のＩＣで構成す
ることが容易である。従って従来ＩＣ１個とスイッチ２
個で構成していた過充電・過放電保護回路をＩＣ１個で
構成できるため小型化，低コスト化を図ることが可能で
ある。一方、縦型構造とすれば横型構造に比較して低損
失化を図ることが出来る。
くMOSFET Q1 は横型構造でも縦型構造でもよい。横型構
造とすればMOSFET Q1 と制御回路を１個のＩＣで構成す
ることが容易である。従って従来ＩＣ１個とスイッチ２
個で構成していた過充電・過放電保護回路をＩＣ１個で
構成できるため小型化，低コスト化を図ることが可能で
ある。一方、縦型構造とすれば横型構造に比較して低損
失化を図ることが出来る。
【００４６】図６は本発明の第５の実施例である２次電
池の過充電・過放電防止回路を示す。２次電池Ｂａｔの
負極側に双方向に通電，遮断可能な４端子のエンハンス
メント型ＰチャネルMOSFET Q1 を直列に接続する。端子
Ｖ＋及びＶ−には充電回路あるいは負荷が接続され、充
放電電流はこの端子を通して２次電池Ｂａｔに供給ある
いは放出される。制御回路は２次電池Ｂａｔ及びMOSFET
Q1 の電圧を検出し、その値に応じてスイッチＭ１〜Ｍ
５のオン，オフを制御する。MOSFET Q1 は、ゲート電極
Ｇの電位が負のしきい値電圧以下ではドレイン電極Ｄと
ソース電極Ｓ間は双方向に通電可能となり、ゲート電極
Ｇの電位がしきい値電圧以上になるとドレイン電極Ｄと
ソース電極Ｓ間はオフ状態となる。
池の過充電・過放電防止回路を示す。２次電池Ｂａｔの
負極側に双方向に通電，遮断可能な４端子のエンハンス
メント型ＰチャネルMOSFET Q1 を直列に接続する。端子
Ｖ＋及びＶ−には充電回路あるいは負荷が接続され、充
放電電流はこの端子を通して２次電池Ｂａｔに供給ある
いは放出される。制御回路は２次電池Ｂａｔ及びMOSFET
Q1 の電圧を検出し、その値に応じてスイッチＭ１〜Ｍ
５のオン，オフを制御する。MOSFET Q1 は、ゲート電極
Ｇの電位が負のしきい値電圧以下ではドレイン電極Ｄと
ソース電極Ｓ間は双方向に通電可能となり、ゲート電極
Ｇの電位がしきい値電圧以上になるとドレイン電極Ｄと
ソース電極Ｓ間はオフ状態となる。
【００４７】まず過充電防止機能について説明する。充
電回路を端子Ｖ＋，Ｖ−間に接続するとMOSFET Q1 のド
レイン電極Ｄ−ソース電極Ｓ間の電圧Ｖｄｓは正の値と
なる。制御回路はＶｄｓが正であることを検出し、まず
スイッチＭ１，Ｍ４をオンし、スイッチＭ２，Ｍ３，Ｍ
５をオフする。するとコンデンサＣ１には正の電圧Ｖｃ
が印加される。ここでＶｃの符号は図に示した向きにと
るものとする。このときMOSFET Q1 のゲート電極Ｇとド
レイン電極ＤはスイッチＭ４により短絡されているため
同電位であり、オフ状態である。次にコンデンサＣ１が
充電されるのに十分な時間が経過した後、スイッチＭ２
をオン、スイッチＭ１，Ｍ３〜Ｍ５をオフする。これに
よりMOSFET Q1 のゲート電極Ｇ−ドレイン電極Ｄ間には
負の電圧−Ｖｃが印加されMOSFET Q1 は通電状態とな
る。このときダイオードＤＩ１は、スイッチＭ４の内蔵
ダイオード及びスイッチＭ２を通してコンデンサＣ１の
電荷が放電するのを防止している。
電回路を端子Ｖ＋，Ｖ−間に接続するとMOSFET Q1 のド
レイン電極Ｄ−ソース電極Ｓ間の電圧Ｖｄｓは正の値と
なる。制御回路はＶｄｓが正であることを検出し、まず
スイッチＭ１，Ｍ４をオンし、スイッチＭ２，Ｍ３，Ｍ
５をオフする。するとコンデンサＣ１には正の電圧Ｖｃ
が印加される。ここでＶｃの符号は図に示した向きにと
るものとする。このときMOSFET Q1 のゲート電極Ｇとド
レイン電極ＤはスイッチＭ４により短絡されているため
同電位であり、オフ状態である。次にコンデンサＣ１が
充電されるのに十分な時間が経過した後、スイッチＭ２
をオン、スイッチＭ１，Ｍ３〜Ｍ５をオフする。これに
よりMOSFET Q1 のゲート電極Ｇ−ドレイン電極Ｄ間には
負の電圧−Ｖｃが印加されMOSFET Q1 は通電状態とな
る。このときダイオードＤＩ１は、スイッチＭ４の内蔵
ダイオード及びスイッチＭ２を通してコンデンサＣ１の
電荷が放電するのを防止している。
【００４８】２次電池が充電され電池電圧が設定上限値
に達すると制御回路はスイッチＭ２，Ｍ５をオン、スイ
ッチＭ１，Ｍ３，Ｍ４をオフする。するとコンデンサＣ
１には負の電圧が印加されると同時に、MOSFET Q1 のゲ
ート電極Ｇはドレイン電極Ｄより２次電池Ｂａｔの電圧
分だけ高電位になりMOSFET Q1 はオフ状態となる。その
結果充電電流は遮断され、２次電池Ｂａｔが過充電され
るのを防止する。
に達すると制御回路はスイッチＭ２，Ｍ５をオン、スイ
ッチＭ１，Ｍ３，Ｍ４をオフする。するとコンデンサＣ
１には負の電圧が印加されると同時に、MOSFET Q1 のゲ
ート電極Ｇはドレイン電極Ｄより２次電池Ｂａｔの電圧
分だけ高電位になりMOSFET Q1 はオフ状態となる。その
結果充電電流は遮断され、２次電池Ｂａｔが過充電され
るのを防止する。
【００４９】充電電流を遮断すると、内部抵抗による電
圧降下が無くなるため、２次電池Ｂａｔの電圧は低下す
る。この電圧低下により再度充電が開始されるのを防止
するため、充電禁止となった後は、２次電池Ｂａｔがあ
る程度放電されて電圧が設定した値以下になるまで充電
禁止状態を保持すると良い。充電禁止状態において端子
Ｖ＋，Ｖ−間に負荷が接続されるとＶｄｓは正から負に
切り替わる。制御回路はＶｄｓが負の場合は放電し、正
の場合には充電電流を遮断するようにスイッチＭ１〜Ｍ
５を制御すればよい。
圧降下が無くなるため、２次電池Ｂａｔの電圧は低下す
る。この電圧低下により再度充電が開始されるのを防止
するため、充電禁止となった後は、２次電池Ｂａｔがあ
る程度放電されて電圧が設定した値以下になるまで充電
禁止状態を保持すると良い。充電禁止状態において端子
Ｖ＋，Ｖ−間に負荷が接続されるとＶｄｓは正から負に
切り替わる。制御回路はＶｄｓが負の場合は放電し、正
の場合には充電電流を遮断するようにスイッチＭ１〜Ｍ
５を制御すればよい。
【００５０】上記説明では充電時にはスイッチＭ４はオ
フしたが、オンでも同様に充電可能である。スイッチＭ
４をオンしてもダイオードＤＩ１が、スイッチＭ４の内
蔵ダイオード及びスイッチＭ２を通してコンデンサＣ１
の電荷が放電するのを防止しており、ゲート電極Ｇ−ド
レイン電極Ｄ間には−Ｖｃが印加されMOSFET Q1 は通電
状態となるためである。また充電停止時にはスイッチＭ
２，Ｍ５をオン、スイッチＭ１，Ｍ３，Ｍ４をオフした
が、スイッチＭ５をオンし、他をオフ、あるいはスイッ
チＭ１，Ｍ４をオンし、他をオフとしても同様に充電停
止可能である。スイッチＭ５をオンし他をオフした場
合、コンデンサＣ１に充電された電荷はスイッチＭ５、
スイッチＭ１の内蔵ダイオードを通して放電し、MOSFET
のゲート電極Ｇはドレイン電極Ｄより２次電池Ｂａｔの
電圧分だけ高電位になりMOSFETQ1はオフ状態となるため
である。またスイッチＭ１，Ｍ４をオンした場合、スイ
ッチＭ４及び順方向にバイアスされたダイオードＤＩ１
によりMOSFETのゲート電極Ｇはドレイン電極Ｄと同電位
になりMOSFET Q1 はオフ状態となるためである。次に過
放電防止機能について説明する。負荷を端子Ｖ＋，Ｖ−
間に接続するとMOSFET Q1 のドレイン電極Ｄ−ソース電
極Ｓ間の電圧Ｖｄｓは負の値となる。制御回路はＶｄｓ
が負であることを検出し、スイッチＭ１，Ｍ４をオン
し、スイッチＭ２，Ｍ３，Ｍ５をオフする。するとコン
デンサＣ１には正の電圧Ｖｃが印加される。このときMO
SFET Q1 のゲート電極Ｇとドレイン電極ＤはスイッチＭ
４により短絡されているため同電位であり、オフ状態で
ある。次にコンデンサＣ１が充電されるのに十分な時間
が経過した後、スイッチＭ３をオン、スイッチＭ１，Ｍ
２，Ｍ４，Ｍ５をオフする。これによりMOSFET Q1 のゲ
ート電極Ｇ−ソース電極Ｓ間には負の電圧−Ｖｃが印加
されMOSFET Q1 は通電状態となる。このときダイオード
ＤＩ１は、スイッチＭ４の内蔵ダイオード及びスイッチ
Ｍ３を通してコンデンサＣ１の電荷が放電するのを防止
している。
フしたが、オンでも同様に充電可能である。スイッチＭ
４をオンしてもダイオードＤＩ１が、スイッチＭ４の内
蔵ダイオード及びスイッチＭ２を通してコンデンサＣ１
の電荷が放電するのを防止しており、ゲート電極Ｇ−ド
レイン電極Ｄ間には−Ｖｃが印加されMOSFET Q1 は通電
状態となるためである。また充電停止時にはスイッチＭ
２，Ｍ５をオン、スイッチＭ１，Ｍ３，Ｍ４をオフした
が、スイッチＭ５をオンし、他をオフ、あるいはスイッ
チＭ１，Ｍ４をオンし、他をオフとしても同様に充電停
止可能である。スイッチＭ５をオンし他をオフした場
合、コンデンサＣ１に充電された電荷はスイッチＭ５、
スイッチＭ１の内蔵ダイオードを通して放電し、MOSFET
のゲート電極Ｇはドレイン電極Ｄより２次電池Ｂａｔの
電圧分だけ高電位になりMOSFETQ1はオフ状態となるため
である。またスイッチＭ１，Ｍ４をオンした場合、スイ
ッチＭ４及び順方向にバイアスされたダイオードＤＩ１
によりMOSFETのゲート電極Ｇはドレイン電極Ｄと同電位
になりMOSFET Q1 はオフ状態となるためである。次に過
放電防止機能について説明する。負荷を端子Ｖ＋，Ｖ−
間に接続するとMOSFET Q1 のドレイン電極Ｄ−ソース電
極Ｓ間の電圧Ｖｄｓは負の値となる。制御回路はＶｄｓ
が負であることを検出し、スイッチＭ１，Ｍ４をオン
し、スイッチＭ２，Ｍ３，Ｍ５をオフする。するとコン
デンサＣ１には正の電圧Ｖｃが印加される。このときMO
SFET Q1 のゲート電極Ｇとドレイン電極ＤはスイッチＭ
４により短絡されているため同電位であり、オフ状態で
ある。次にコンデンサＣ１が充電されるのに十分な時間
が経過した後、スイッチＭ３をオン、スイッチＭ１，Ｍ
２，Ｍ４，Ｍ５をオフする。これによりMOSFET Q1 のゲ
ート電極Ｇ−ソース電極Ｓ間には負の電圧−Ｖｃが印加
されMOSFET Q1 は通電状態となる。このときダイオード
ＤＩ１は、スイッチＭ４の内蔵ダイオード及びスイッチ
Ｍ３を通してコンデンサＣ１の電荷が放電するのを防止
している。
【００５１】２次電池の放電が進み電池電圧が設定下限
値に達すると制御回路はスイッチＭ３，Ｍ５をオン、ス
イッチＭ１，Ｍ２，Ｍ４をオフする。するとコンデンサ
Ｃ１には負の電圧が印加されると同時に、MOSFET Q1 の
ゲート電極Ｇはソース電極Ｓより２次電池Ｂａｔの電圧
分だけ高電位になり、MOSFET Q1 はオフ状態となる。そ
の結果放電電流は遮断され、２次電池Ｂａｔが過放電さ
れるのを防止する。
値に達すると制御回路はスイッチＭ３，Ｍ５をオン、ス
イッチＭ１，Ｍ２，Ｍ４をオフする。するとコンデンサ
Ｃ１には負の電圧が印加されると同時に、MOSFET Q1 の
ゲート電極Ｇはソース電極Ｓより２次電池Ｂａｔの電圧
分だけ高電位になり、MOSFET Q1 はオフ状態となる。そ
の結果放電電流は遮断され、２次電池Ｂａｔが過放電さ
れるのを防止する。
【００５２】放電電流を遮断すると、内部抵抗による電
圧降下が無くなるため、２次電池Ｂａｔの電圧は上昇す
る。この電圧上昇により再度放電が開始されるのを防止
するため、放電禁止となった後は、２次電池Ｂａｔがあ
る程度充電されて電圧が設定した値以上になるまで放電
禁止状態を保持すると良い。放電禁止状態において端子
Ｖ＋，Ｖ−間に充電回路が接続されるとＶｄｓは負から
正に切り替わる。制御回路はＶｄｓが正の場合は充電
し、負の場合には放電電流を遮断するようにスイッチＭ
１〜Ｍ５を制御すればよい。
圧降下が無くなるため、２次電池Ｂａｔの電圧は上昇す
る。この電圧上昇により再度放電が開始されるのを防止
するため、放電禁止となった後は、２次電池Ｂａｔがあ
る程度充電されて電圧が設定した値以上になるまで放電
禁止状態を保持すると良い。放電禁止状態において端子
Ｖ＋，Ｖ−間に充電回路が接続されるとＶｄｓは負から
正に切り替わる。制御回路はＶｄｓが正の場合は充電
し、負の場合には放電電流を遮断するようにスイッチＭ
１〜Ｍ５を制御すればよい。
【００５３】上記説明では放電時にはスイッチＭ４はオ
フしたが、オンでも同様に放電可能である。スイッチＭ
４をオンしてもダイオードＤＩ１が、スイッチＭ４の内
蔵ダイオード及びスイッチＭ３を通してコンデンサＣ１
の電荷が放電するのを防止しており、ゲート電極Ｇ−ド
レイン電極Ｄ間にはＶｃが印加されMOSFET Q1 は通電状
態となるためである。
フしたが、オンでも同様に放電可能である。スイッチＭ
４をオンしてもダイオードＤＩ１が、スイッチＭ４の内
蔵ダイオード及びスイッチＭ３を通してコンデンサＣ１
の電荷が放電するのを防止しており、ゲート電極Ｇ−ド
レイン電極Ｄ間にはＶｃが印加されMOSFET Q1 は通電状
態となるためである。
【００５４】また放電停止時にはスイッチＭ３，Ｍ５を
オン、スイッチＭ１，Ｍ２，Ｍ４をオフしたが、スイッ
チＭ５をオンし、他をオフ、あるいはスイッチＭ１，Ｍ
４をオンし、他をオフとしても同様に放電停止可能であ
る。スイッチＭ５をオンし、他をオフした場合、コンデ
ンサＣ１に充電された電荷はスイッチＭ５，スイッチＭ
１の内蔵ダイオードを通して放電し、MOSFETのゲート電
極Ｇはソース電極ｓより２次電池Ｂａｔの電圧分だけ高
電位になりMOSFET Q1 はオフ状態となるためである。ま
たスイッチＭ１，Ｍ４をオンした場合、スイッチＭ４及
び順方向にバイアスされたダイオードＤＩ１によりMOSF
ETのゲート電極Ｇはソース電極Ｓと同電位になりMOSFET
Q1 はオフ状態となるためである。
オン、スイッチＭ１，Ｍ２，Ｍ４をオフしたが、スイッ
チＭ５をオンし、他をオフ、あるいはスイッチＭ１，Ｍ
４をオンし、他をオフとしても同様に放電停止可能であ
る。スイッチＭ５をオンし、他をオフした場合、コンデ
ンサＣ１に充電された電荷はスイッチＭ５，スイッチＭ
１の内蔵ダイオードを通して放電し、MOSFETのゲート電
極Ｇはソース電極ｓより２次電池Ｂａｔの電圧分だけ高
電位になりMOSFET Q1 はオフ状態となるためである。ま
たスイッチＭ１，Ｍ４をオンした場合、スイッチＭ４及
び順方向にバイアスされたダイオードＤＩ１によりMOSF
ETのゲート電極Ｇはソース電極Ｓと同電位になりMOSFET
Q1 はオフ状態となるためである。
【００５５】MOSFET Q1 のサブストレイト電極Ｓｂとド
レイン電極Ｄ及びソース電極Ｓ間にはそれぞれダイオー
ドＤ１，Ｄ２が形成される。サブストレイト電極Ｓｂは
２次電池Ｂａｔの正極側に接続されるため、常に逆バイ
アスとなる。従ってダイオードＤ１，Ｄ２は導通するこ
とはなく、上で説明した保護動作に影響することはな
い。
レイン電極Ｄ及びソース電極Ｓ間にはそれぞれダイオー
ドＤ１，Ｄ２が形成される。サブストレイト電極Ｓｂは
２次電池Ｂａｔの正極側に接続されるため、常に逆バイ
アスとなる。従ってダイオードＤ１，Ｄ２は導通するこ
とはなく、上で説明した保護動作に影響することはな
い。
【００５６】先に説明した本発明の第１の実施例と同じ
くMOSFET Q1 は横型構造でも縦型構造でもよい。横型構
造とすれば、MOSFET Q1 と制御回路を１個のＩＣで構成
することが容易である。従って、従来ＩＣ１個とスイッ
チ２個で構成していた過充電・過放電保護回路をＩＣ１
個で構成できるため小型化，低コスト化を図ることが可
能である。一方、縦型構造とすれば横型構造に比較して
低損失化を図ることが出来る。
くMOSFET Q1 は横型構造でも縦型構造でもよい。横型構
造とすれば、MOSFET Q1 と制御回路を１個のＩＣで構成
することが容易である。従って、従来ＩＣ１個とスイッ
チ２個で構成していた過充電・過放電保護回路をＩＣ１
個で構成できるため小型化，低コスト化を図ることが可
能である。一方、縦型構造とすれば横型構造に比較して
低損失化を図ることが出来る。
【００５７】図７は本発明の第６の実施例である２次電
池の過充電・過放電防止回路を示す。２次電池Ｂａｔの
正極側に双方向に通電，遮断可能な４端子のエンハンス
メント型ＮチャネルMOSFET Q1 を直列に接続する。端子
Ｖ＋及びＶ−には充電回路あるいは負荷が接続され、充
放電電流はこの端子を通して２次電池Ｂａｔに供給ある
いは放出される。制御回路は２次電池Ｂａｔ及びMOSFET
Q1 の電圧を検出し、その値に応じてスイッチＭ１，Ｍ
２のオン，オフを制御する。MOSFET Q1 は、ゲート電極
Ｇの電位が正のしきい値電圧以上ではドレイン電極Ｄと
ソース電極Ｓ間は双方向に通電可能となり、ゲート電極
Ｇの電位がしきい値電圧以下になるとドレイン電極Ｄと
ソース電極Ｓ間はオフ状態となる。
池の過充電・過放電防止回路を示す。２次電池Ｂａｔの
正極側に双方向に通電，遮断可能な４端子のエンハンス
メント型ＮチャネルMOSFET Q1 を直列に接続する。端子
Ｖ＋及びＶ−には充電回路あるいは負荷が接続され、充
放電電流はこの端子を通して２次電池Ｂａｔに供給ある
いは放出される。制御回路は２次電池Ｂａｔ及びMOSFET
Q1 の電圧を検出し、その値に応じてスイッチＭ１，Ｍ
２のオン，オフを制御する。MOSFET Q1 は、ゲート電極
Ｇの電位が正のしきい値電圧以上ではドレイン電極Ｄと
ソース電極Ｓ間は双方向に通電可能となり、ゲート電極
Ｇの電位がしきい値電圧以下になるとドレイン電極Ｄと
ソース電極Ｓ間はオフ状態となる。
【００５８】まず過充電防止機能について説明する。充
電回路を端子Ｖ＋，Ｖ−間に接続するとMOSFET Q1 のド
レイン電極Ｄ−ソース電極Ｓ間の電圧Ｖｄｓは正の値と
なる。制御回路はＶｄｓが正であることを検出し、まず
スイッチＭ１，Ｍ２をオンする。するとリアクトルＬ１
には図示した方向に電流ＩＬが流れる。このときMOSFET
Q1 のゲート電極ＧはスイッチＭ２がオンしているため
ソース電極Ｓより２次電池Ｂａｔの電圧分だけ低電位と
なり、オフ状態である。次にリアクトルＬ１にある程度
の電流ＩＬが流れた後、スイッチＭ１をオン、スイッチ
Ｍ２をオフする。すると電流ＩＬはダイオードＤＩ１，
ダンピング抵抗Ｒ１を通して、MOSFET Q1 のゲート電極
Ｇに流れ込む。この電流により、MOSFETの寄生容量が充
電され、ゲート電極Ｇはソース電極Ｓより高電位となり
MOSFET Q1 は通電状態となる。このときダイオードＤＩ
１は、電流ＩＬが逆流しゲート電極Ｇの電位が低下する
のを防止している。
電回路を端子Ｖ＋，Ｖ−間に接続するとMOSFET Q1 のド
レイン電極Ｄ−ソース電極Ｓ間の電圧Ｖｄｓは正の値と
なる。制御回路はＶｄｓが正であることを検出し、まず
スイッチＭ１，Ｍ２をオンする。するとリアクトルＬ１
には図示した方向に電流ＩＬが流れる。このときMOSFET
Q1 のゲート電極ＧはスイッチＭ２がオンしているため
ソース電極Ｓより２次電池Ｂａｔの電圧分だけ低電位と
なり、オフ状態である。次にリアクトルＬ１にある程度
の電流ＩＬが流れた後、スイッチＭ１をオン、スイッチ
Ｍ２をオフする。すると電流ＩＬはダイオードＤＩ１，
ダンピング抵抗Ｒ１を通して、MOSFET Q1 のゲート電極
Ｇに流れ込む。この電流により、MOSFETの寄生容量が充
電され、ゲート電極Ｇはソース電極Ｓより高電位となり
MOSFET Q1 は通電状態となる。このときダイオードＤＩ
１は、電流ＩＬが逆流しゲート電極Ｇの電位が低下する
のを防止している。
【００５９】２次電池が充電され電池電圧が設定上限値
に達すると制御回路はスイッチＭ２をオン、スイッチＭ
１をオフする。するとゲート電極Ｇに蓄えられた電荷は
放電し、ゲート電極Ｇはソース電極Ｓより２次電池Ｂａ
ｔの電圧分だけ低電位になり、MOSFET Q1 はオフ状態と
なる。その結果充電電流は遮断され、２次電池Ｂａｔが
過充電されるのを防止する。
に達すると制御回路はスイッチＭ２をオン、スイッチＭ
１をオフする。するとゲート電極Ｇに蓄えられた電荷は
放電し、ゲート電極Ｇはソース電極Ｓより２次電池Ｂａ
ｔの電圧分だけ低電位になり、MOSFET Q1 はオフ状態と
なる。その結果充電電流は遮断され、２次電池Ｂａｔが
過充電されるのを防止する。
【００６０】充電電流を遮断すると、内部抵抗による電
圧降下が無くなるため、２次電池Ｂａｔの電圧は低下す
る。この電圧低下により再度充電が開始されるのを防止
するため、充電禁止となった後は、２次電池Ｂａｔがあ
る程度放電されて電圧が設定した値以下になるまで、充
電禁止状態を保持すると良い。充電禁止状態において端
子Ｖ＋，Ｖ−間に負荷が接続されるとＶｄｓは正から負
に切り替わる。制御回路はＶｄｓが負の場合は放電し、
正の場合には充電電流を遮断するようにスイッチＭ１，
Ｍ２を制御すればよい。
圧降下が無くなるため、２次電池Ｂａｔの電圧は低下す
る。この電圧低下により再度充電が開始されるのを防止
するため、充電禁止となった後は、２次電池Ｂａｔがあ
る程度放電されて電圧が設定した値以下になるまで、充
電禁止状態を保持すると良い。充電禁止状態において端
子Ｖ＋，Ｖ−間に負荷が接続されるとＶｄｓは正から負
に切り替わる。制御回路はＶｄｓが負の場合は放電し、
正の場合には充電電流を遮断するようにスイッチＭ１，
Ｍ２を制御すればよい。
【００６１】次に過放電防止機能について説明する。負
荷を端子Ｖ＋，Ｖ−間に接続するとMOSFET Q1 のドレイ
ン電極Ｄ−ソース電極Ｓ間の電圧Ｖｄｓは負の値とな
る。制御回路はＶｄｓが負であることを検出し、スイッ
チＭ１，Ｍ２をオンする。するとリアクトルＬ１には図
示した方向に電流ＩＬが流れる。このときMOSFET Q1 の
ゲート電極ＧはスイッチＭ２がオンしているためソース
電極Ｓより２次電池Batの電圧分だけ低電位となり、オ
フ状態である。次にリアクトルＬ１にある程度の電流Ｉ
Ｌが流れた後、スイッチＭ１をオン、スイッチＭ２をオ
フする。
荷を端子Ｖ＋，Ｖ−間に接続するとMOSFET Q1 のドレイ
ン電極Ｄ−ソース電極Ｓ間の電圧Ｖｄｓは負の値とな
る。制御回路はＶｄｓが負であることを検出し、スイッ
チＭ１，Ｍ２をオンする。するとリアクトルＬ１には図
示した方向に電流ＩＬが流れる。このときMOSFET Q1 の
ゲート電極ＧはスイッチＭ２がオンしているためソース
電極Ｓより２次電池Batの電圧分だけ低電位となり、オ
フ状態である。次にリアクトルＬ１にある程度の電流Ｉ
Ｌが流れた後、スイッチＭ１をオン、スイッチＭ２をオ
フする。
【００６２】すると電流ＩＬはダイオードＤＩ１，ダン
ピング抵抗Ｒ１を通して、MOSFETＱ１のゲート電極Ｇに
流れ込む。この電流により、MOSFETの寄生容量が充電さ
れ、ゲート電極Ｇはドレイン電極Ｄより高電位となりMO
SFET Q1 は通電状態となる。このときダイオードＤＩ１
は、電流ＩＬが逆流しゲート電極Ｇの電位が低下するの
を防止している。
ピング抵抗Ｒ１を通して、MOSFETＱ１のゲート電極Ｇに
流れ込む。この電流により、MOSFETの寄生容量が充電さ
れ、ゲート電極Ｇはドレイン電極Ｄより高電位となりMO
SFET Q1 は通電状態となる。このときダイオードＤＩ１
は、電流ＩＬが逆流しゲート電極Ｇの電位が低下するの
を防止している。
【００６３】２次電池の放電が進み電池電圧が設定下限
値に達すると制御回路はスイッチＭ２をオン、スイッチ
Ｍ１をオフする。するとゲート電極Ｇに蓄えられた電荷
は放電し、ゲート電極Ｇはドレイン電極Ｄより２次電池
Ｂａｔの電圧分だけ低電位になりMOSFET Q1 はオフ状態
となる。その結果放電電流は遮断され、２次電池Ｂａｔ
が過放電されるのを防止する。
値に達すると制御回路はスイッチＭ２をオン、スイッチ
Ｍ１をオフする。するとゲート電極Ｇに蓄えられた電荷
は放電し、ゲート電極Ｇはドレイン電極Ｄより２次電池
Ｂａｔの電圧分だけ低電位になりMOSFET Q1 はオフ状態
となる。その結果放電電流は遮断され、２次電池Ｂａｔ
が過放電されるのを防止する。
【００６４】放電電流を遮断すると、内部抵抗による電
圧降下が無くなるため、２次電池Ｂａｔの電圧は上昇す
る。この電圧上昇により再度放電が開始されるのを防止
するため、放電禁止となった後は、２次電池Ｂａｔがあ
る程度充電されて電圧が設定した値以上になるまで放電
禁止状態を保持すると良い。放電禁止状態において端子
Ｖ＋，Ｖ−間に充電回路が接続されるとＶｄｓは負から
正に切り替わる。制御回路はＶｄｓが正の場合は充電
し、負の場合には放電電流を遮断するようにスイッチＭ
１，Ｍ２を制御すればよい。
圧降下が無くなるため、２次電池Ｂａｔの電圧は上昇す
る。この電圧上昇により再度放電が開始されるのを防止
するため、放電禁止となった後は、２次電池Ｂａｔがあ
る程度充電されて電圧が設定した値以上になるまで放電
禁止状態を保持すると良い。放電禁止状態において端子
Ｖ＋，Ｖ−間に充電回路が接続されるとＶｄｓは負から
正に切り替わる。制御回路はＶｄｓが正の場合は充電
し、負の場合には放電電流を遮断するようにスイッチＭ
１，Ｍ２を制御すればよい。
【００６５】MOSFET Q1 のサブストレイト電極Ｓｂとド
レイン電極Ｄ及びソース電極Ｓ間にはそれぞれダイオー
ドＤ１，Ｄ２が形成される。サブストレイト電極Ｓｂは
２次電池Ｂａｔの負極側に接続されるため、常に逆バイ
アスとなる。従ってダイオードＤ１，Ｄ２は導通するこ
とはなく、上で説明した保護動作に影響することはな
い。
レイン電極Ｄ及びソース電極Ｓ間にはそれぞれダイオー
ドＤ１，Ｄ２が形成される。サブストレイト電極Ｓｂは
２次電池Ｂａｔの負極側に接続されるため、常に逆バイ
アスとなる。従ってダイオードＤ１，Ｄ２は導通するこ
とはなく、上で説明した保護動作に影響することはな
い。
【００６６】先に説明した本発明の第１の実施例と同じ
くMOSFET Q1 は横型構造でも縦型構造でもよい。横型構
造とすればMOSFET Q1 と制御回路を１個のＩＣで構成す
ることが容易である。従って従来ＩＣ１個とスイッチ２
個で構成していた過充電・過放電保護回路をＩＣ１個で
構成できるため小型化，低コスト化を図ることが可能で
ある。一方縦型構造とすれば横型構造に比較して低損失
化を図ることが出来る。
くMOSFET Q1 は横型構造でも縦型構造でもよい。横型構
造とすればMOSFET Q1 と制御回路を１個のＩＣで構成す
ることが容易である。従って従来ＩＣ１個とスイッチ２
個で構成していた過充電・過放電保護回路をＩＣ１個で
構成できるため小型化，低コスト化を図ることが可能で
ある。一方縦型構造とすれば横型構造に比較して低損失
化を図ることが出来る。
【００６７】図８は本発明の第７の実施例である２次電
池の過充電・過放電防止回路を示す。２次電池Ｂａｔの
負極側に双方向に通電，遮断可能な４端子のエンハンス
メント型ＰチャネルMOSFET Q1 を直列に接続する。端子
Ｖ＋及びＶ−には充電回路あるいは負荷が接続され、充
放電電流はこの端子を通して２次電池Ｂａｔに供給ある
いは放出される。制御回路は２次電池Ｂａｔ及びMOSFET
Q1 の電圧を検出し、その値に応じてスイッチＭ１，Ｍ
２のオン，オフを制御する。MOSFET Q1 は、ゲート電極
Ｇの電位が負のしきい値電圧以下ではドレイン電極Ｄと
ソース電極Ｓ間は双方向に通電可能となり、ゲート電極
Ｇの電位がしきい値電圧以上になるとドレイン電極Ｄと
ソース電極Ｓ間はオフ状態となる。
池の過充電・過放電防止回路を示す。２次電池Ｂａｔの
負極側に双方向に通電，遮断可能な４端子のエンハンス
メント型ＰチャネルMOSFET Q1 を直列に接続する。端子
Ｖ＋及びＶ−には充電回路あるいは負荷が接続され、充
放電電流はこの端子を通して２次電池Ｂａｔに供給ある
いは放出される。制御回路は２次電池Ｂａｔ及びMOSFET
Q1 の電圧を検出し、その値に応じてスイッチＭ１，Ｍ
２のオン，オフを制御する。MOSFET Q1 は、ゲート電極
Ｇの電位が負のしきい値電圧以下ではドレイン電極Ｄと
ソース電極Ｓ間は双方向に通電可能となり、ゲート電極
Ｇの電位がしきい値電圧以上になるとドレイン電極Ｄと
ソース電極Ｓ間はオフ状態となる。
【００６８】まず過充電防止機能について説明する。充
電回路を端子Ｖ＋，Ｖ−間に接続するとMOSFET Q1 のド
レイン電極Ｄ−ソース電極Ｓ間の電圧Ｖｄｓは正の値と
なる。制御回路はＶｄｓが正であることを検出し、まず
スイッチＭ１，Ｍ２をオンする。するとリアクトルＬ１
には図示した方向に電流ＩＬが流れる。このときMOSFET
Q1 のゲート電極ＧはスイッチＭ２がオンしているた
め、ソース電極Ｓより２次電池Ｂａｔの電圧分だけ高電
位となり、オフ状態である。次にリアクトルＬ１にある
程度の電流ＩＬが流れた後、スイッチＭ１をオン、スイ
ッチＭ２をオフする。すると電流ＩＬはダイオードＤＩ
１，ダンピング抵抗Ｒ１を通して、MOSFET Q1 のゲート
電極Ｇから流れ出す。この電流により、MOSFETの寄生容
量が充電され、ゲート電極Ｇはソース電極Ｓより低電位
となりMOSFET Q1 は通電状態となる。このときダイオー
ドＤＩ１は、電流ＩＬが逆流しゲート電極Ｇの電位が上
昇するのを防止している。
電回路を端子Ｖ＋，Ｖ−間に接続するとMOSFET Q1 のド
レイン電極Ｄ−ソース電極Ｓ間の電圧Ｖｄｓは正の値と
なる。制御回路はＶｄｓが正であることを検出し、まず
スイッチＭ１，Ｍ２をオンする。するとリアクトルＬ１
には図示した方向に電流ＩＬが流れる。このときMOSFET
Q1 のゲート電極ＧはスイッチＭ２がオンしているた
め、ソース電極Ｓより２次電池Ｂａｔの電圧分だけ高電
位となり、オフ状態である。次にリアクトルＬ１にある
程度の電流ＩＬが流れた後、スイッチＭ１をオン、スイ
ッチＭ２をオフする。すると電流ＩＬはダイオードＤＩ
１，ダンピング抵抗Ｒ１を通して、MOSFET Q1 のゲート
電極Ｇから流れ出す。この電流により、MOSFETの寄生容
量が充電され、ゲート電極Ｇはソース電極Ｓより低電位
となりMOSFET Q1 は通電状態となる。このときダイオー
ドＤＩ１は、電流ＩＬが逆流しゲート電極Ｇの電位が上
昇するのを防止している。
【００６９】２次電池が充電され電池電圧が設定上限値
に達すると制御回路はスイッチＭ２をオン、スイッチＭ
１をオフする。するとゲート電極Ｇに蓄えられた電荷は
放電し、ゲート電極Ｇはソース電極Ｓより２次電池Ｂａ
ｔの電圧分だけ高電位になりMOSFET Q1 はオフ状態とな
る。その結果充電電流は遮断され、２次電池Ｂａｔが過
充電されるのを防止する。
に達すると制御回路はスイッチＭ２をオン、スイッチＭ
１をオフする。するとゲート電極Ｇに蓄えられた電荷は
放電し、ゲート電極Ｇはソース電極Ｓより２次電池Ｂａ
ｔの電圧分だけ高電位になりMOSFET Q1 はオフ状態とな
る。その結果充電電流は遮断され、２次電池Ｂａｔが過
充電されるのを防止する。
【００７０】充電電流を遮断すると、内部抵抗による電
圧降下が無くなるため、２次電池Ｂａｔの電圧は低下す
る。この電圧低下により再度充電が開始されるのを防止
するため、充電禁止となった後は、２次電池Ｂａｔがあ
る程度放電されて電圧が設定した値以下になるまで、充
電禁止状態を保持すると良い。充電禁止状態において端
子Ｖ＋，Ｖ−間に負荷が接続されるとＶｄｓは正から負
に切り替わる。制御回路はＶｄｓが負の場合は放電し、
正の場合には充電電流を遮断するようにスイッチＭ１，
Ｍ２を制御すればよい。
圧降下が無くなるため、２次電池Ｂａｔの電圧は低下す
る。この電圧低下により再度充電が開始されるのを防止
するため、充電禁止となった後は、２次電池Ｂａｔがあ
る程度放電されて電圧が設定した値以下になるまで、充
電禁止状態を保持すると良い。充電禁止状態において端
子Ｖ＋，Ｖ−間に負荷が接続されるとＶｄｓは正から負
に切り替わる。制御回路はＶｄｓが負の場合は放電し、
正の場合には充電電流を遮断するようにスイッチＭ１，
Ｍ２を制御すればよい。
【００７１】次に過放電防止機能について説明する。負
荷を端子Ｖ＋，Ｖ−間に接続するとMOSFET Q1 のドレイ
ン電極Ｄ−ソース電極Ｓ間の電圧Ｖｄｓは負の値とな
る。制御回路はＶｄｓが負であることを検出し、スイッ
チＭ１，Ｍ２をオンする。するとリアクトルＬ１には図
示した方向に電流ＩＬが流れる。このときMOSFET Q1 の
ゲート電極ＧはスイッチＭ２がオンしているためソース
電極Ｓより２次電池Batの電圧分だけ高電位となり、オ
フ状態である。次にリアクトルＬ１にある程度の電流Ｉ
Ｌが流れた後、スイッチＭ１をオン、スイッチＭ２をオ
フする。すると電流ＩＬはダイオードＤＩ１，ダンピン
グ抵抗Ｒ１を通して、MOSFET Q1 のゲート電極Ｇから流
れ出す。この電流により、MOSFETの寄生容量が充電さ
れ、ゲート電極Ｇはドレイン電極Ｄより低電位となりMO
SFET Q1 は通電状態となる。このときダイオードＤＩ１
は、電流ＩＬが逆流しゲート電極Ｇの電位が低下するの
を防止している。
荷を端子Ｖ＋，Ｖ−間に接続するとMOSFET Q1 のドレイ
ン電極Ｄ−ソース電極Ｓ間の電圧Ｖｄｓは負の値とな
る。制御回路はＶｄｓが負であることを検出し、スイッ
チＭ１，Ｍ２をオンする。するとリアクトルＬ１には図
示した方向に電流ＩＬが流れる。このときMOSFET Q1 の
ゲート電極ＧはスイッチＭ２がオンしているためソース
電極Ｓより２次電池Batの電圧分だけ高電位となり、オ
フ状態である。次にリアクトルＬ１にある程度の電流Ｉ
Ｌが流れた後、スイッチＭ１をオン、スイッチＭ２をオ
フする。すると電流ＩＬはダイオードＤＩ１，ダンピン
グ抵抗Ｒ１を通して、MOSFET Q1 のゲート電極Ｇから流
れ出す。この電流により、MOSFETの寄生容量が充電さ
れ、ゲート電極Ｇはドレイン電極Ｄより低電位となりMO
SFET Q1 は通電状態となる。このときダイオードＤＩ１
は、電流ＩＬが逆流しゲート電極Ｇの電位が低下するの
を防止している。
【００７２】２次電池の放電が進み電池電圧が設定下限
値に達すると制御回路はスイッチＭ２をオン、スイッチ
Ｍ１をオフする。するとゲート電極Ｇに蓄えられた電荷
は放電し、ゲート電極Ｇはドレイン電極Ｄより２次電池
Ｂａｔの電圧分だけ低電位になりMOSFET Q1 はオフ状態
となる。その結果放電電流は遮断され、２次電池Ｂａｔ
が過放電されるのを防止する。
値に達すると制御回路はスイッチＭ２をオン、スイッチ
Ｍ１をオフする。するとゲート電極Ｇに蓄えられた電荷
は放電し、ゲート電極Ｇはドレイン電極Ｄより２次電池
Ｂａｔの電圧分だけ低電位になりMOSFET Q1 はオフ状態
となる。その結果放電電流は遮断され、２次電池Ｂａｔ
が過放電されるのを防止する。
【００７３】放電電流を遮断すると、内部抵抗による電
圧降下が無くなるため、２次電池Ｂａｔの電圧は上昇す
る。この電圧上昇により再度放電が開始されるのを防止
するため、放電禁止となった後は、２次電池Ｂａｔがあ
る程度充電されて電圧が設定した値以上になるまで放電
禁止状態を保持すると良い。放電禁止状態において端子
Ｖ＋，Ｖ−間に充電回路が接続されるとＶｄｓは負から
正に切り替わる。制御回路はＶｄｓが正の場合は充電
し、負の場合には放電電流を遮断するようにスイッチＭ
１，Ｍ２を制御すればよい。
圧降下が無くなるため、２次電池Ｂａｔの電圧は上昇す
る。この電圧上昇により再度放電が開始されるのを防止
するため、放電禁止となった後は、２次電池Ｂａｔがあ
る程度充電されて電圧が設定した値以上になるまで放電
禁止状態を保持すると良い。放電禁止状態において端子
Ｖ＋，Ｖ−間に充電回路が接続されるとＶｄｓは負から
正に切り替わる。制御回路はＶｄｓが正の場合は充電
し、負の場合には放電電流を遮断するようにスイッチＭ
１，Ｍ２を制御すればよい。
【００７４】MOSFET Q1 のサブストレイト電極Ｓｂとド
レイン電極Ｄ及びソース電極Ｓ間にはそれぞれダイオー
ドＤ１，Ｄ２が形成される。サブストレイト電極Ｓｂは
２次電池Ｂａｔの負極側に接続されるため、常に逆バイ
アスとなる。従ってダイオードＤ１，Ｄ２は導通するこ
とはなく、上で説明した保護動作に影響することはな
い。
レイン電極Ｄ及びソース電極Ｓ間にはそれぞれダイオー
ドＤ１，Ｄ２が形成される。サブストレイト電極Ｓｂは
２次電池Ｂａｔの負極側に接続されるため、常に逆バイ
アスとなる。従ってダイオードＤ１，Ｄ２は導通するこ
とはなく、上で説明した保護動作に影響することはな
い。
【００７５】先に説明した本発明の第１の実施例と同じ
くMOSFET Q1 は横型構造でも縦型構造でもよい。横型構
造とすればMOSFET Q1 と制御回路を１個のＩＣで構成す
ることが容易である。従って従来ＩＣ１個とスイッチ２
個で構成していた過充電・過放電保護回路をＩＣ１個で
構成できるため小型化，低コスト化を図ることが可能で
ある。一方縦型構造とすれば横型構造に比較して低損失
化を図ることが出来る。
くMOSFET Q1 は横型構造でも縦型構造でもよい。横型構
造とすればMOSFET Q1 と制御回路を１個のＩＣで構成す
ることが容易である。従って従来ＩＣ１個とスイッチ２
個で構成していた過充電・過放電保護回路をＩＣ１個で
構成できるため小型化，低コスト化を図ることが可能で
ある。一方縦型構造とすれば横型構造に比較して低損失
化を図ることが出来る。
【００７６】図９は本発明の第８の実施例である２次電
池の過充電・過放電防止回路を示す。２次電池Ｂａｔの
負極側に双方向に通電，遮断可能なエンハンスメント型
ＮチャネルMOSFET Q1 を直列に接続する。端子Ｖ＋及び
Ｖ−には充電回路あるいは負荷が接続され、充放電電流
はこの端子を通して２次電池Ｂａｔに供給あるいは放出
される。制御回路は２次電池Ｂａｔ及びMOSFET Q1 の電
圧を検出し、その値に応じてスイッチＭ１，Ｍ２，Ｍ３
のオン，オフを制御する。MOSFET Q1 は、ゲート電極Ｇ
の電位が正のしきい値電圧以上ではドレイン電極Ｄとソ
ース電極Ｓ間は双方向に通電可能となり、ゲート電極Ｇ
の電位がしきい値電圧以下になるとドレイン電極Ｄとソ
ース電極Ｓ間はオフ状態となる。
池の過充電・過放電防止回路を示す。２次電池Ｂａｔの
負極側に双方向に通電，遮断可能なエンハンスメント型
ＮチャネルMOSFET Q1 を直列に接続する。端子Ｖ＋及び
Ｖ−には充電回路あるいは負荷が接続され、充放電電流
はこの端子を通して２次電池Ｂａｔに供給あるいは放出
される。制御回路は２次電池Ｂａｔ及びMOSFET Q1 の電
圧を検出し、その値に応じてスイッチＭ１，Ｍ２，Ｍ３
のオン，オフを制御する。MOSFET Q1 は、ゲート電極Ｇ
の電位が正のしきい値電圧以上ではドレイン電極Ｄとソ
ース電極Ｓ間は双方向に通電可能となり、ゲート電極Ｇ
の電位がしきい値電圧以下になるとドレイン電極Ｄとソ
ース電極Ｓ間はオフ状態となる。
【００７７】まず過充電防止機能について説明する。充
電回路を端子Ｖ＋，Ｖ−間に接続するとMOSFET Q1 のド
レイン電極Ｄ−ソース電極Ｓ間の電圧Ｖｄｓは正の値と
なる。制御回路はＶｄｓが正であることを検出し、スイ
ッチＭ１をオンし、スイッチＭ２，Ｍ３をオフする。こ
れによりMOSFET Q1 のゲート電極はソース電極Ｓより２
次電池Ｂａｔの電圧分だけ高電位になりMOSFET Q1 は通
電状態となる。
電回路を端子Ｖ＋，Ｖ−間に接続するとMOSFET Q1 のド
レイン電極Ｄ−ソース電極Ｓ間の電圧Ｖｄｓは正の値と
なる。制御回路はＶｄｓが正であることを検出し、スイ
ッチＭ１をオンし、スイッチＭ２，Ｍ３をオフする。こ
れによりMOSFET Q1 のゲート電極はソース電極Ｓより２
次電池Ｂａｔの電圧分だけ高電位になりMOSFET Q1 は通
電状態となる。
【００７８】２次電池が充電され電池電圧が設定上限値
に達すると制御回路はスイッチＭ１をオフ、スイッチＭ
２，Ｍ３をオンする。するとMOSFET Q1 のゲート電極Ｇ
はソース電極Ｓと同電位となりMOSFET Q1 はオフ状態と
なる。その結果充電電流は遮断され、２次電池Ｂａｔが
過充電されるのを防止する。またこのときダイオードＤ
Ｉ２は逆バイアスとなりスイッチＭ２及びスイッチＭ３
を通って電流が流れるのを防止している。
に達すると制御回路はスイッチＭ１をオフ、スイッチＭ
２，Ｍ３をオンする。するとMOSFET Q1 のゲート電極Ｇ
はソース電極Ｓと同電位となりMOSFET Q1 はオフ状態と
なる。その結果充電電流は遮断され、２次電池Ｂａｔが
過充電されるのを防止する。またこのときダイオードＤ
Ｉ２は逆バイアスとなりスイッチＭ２及びスイッチＭ３
を通って電流が流れるのを防止している。
【００７９】充電電流を遮断すると、内部抵抗による電
圧降下が無くなるため、２次電池Ｂａｔの電圧は低下す
る。この電圧低下により再度充電が開始されるのを防止
するため、充電禁止となった後は、２次電池Ｂａｔがあ
る程度放電されて電圧が設定した値以下になるまで充電
禁止状態を保持すると良い。充電禁止状態において端子
Ｖ＋，Ｖ−間に負荷が接続されるとＶｄｓは正から負に
切り替わる。制御回路はＶｄｓが負の場合は放電し、正
の場合には充電電流を遮断するようにスイッチＭ１〜Ｍ
３を制御すればよい。
圧降下が無くなるため、２次電池Ｂａｔの電圧は低下す
る。この電圧低下により再度充電が開始されるのを防止
するため、充電禁止となった後は、２次電池Ｂａｔがあ
る程度放電されて電圧が設定した値以下になるまで充電
禁止状態を保持すると良い。充電禁止状態において端子
Ｖ＋，Ｖ−間に負荷が接続されるとＶｄｓは正から負に
切り替わる。制御回路はＶｄｓが負の場合は放電し、正
の場合には充電電流を遮断するようにスイッチＭ１〜Ｍ
３を制御すればよい。
【００８０】上記説明では充電停止時にはスイッチＭ
２，Ｍ３はともにオンとした。しかしスイッチＭ３はオ
フしても同様に充電停止可能である。スイッチＭ３のオ
ン，オフに関わらず、スイッチＭ２がオンしているため
ゲート電極Ｇはソース電極Ｓと同電位となり、MOSFET Q
1 はオフ状態となる。またダイオードＤＩ２によりスイ
ッチＭ２，Ｍ３を通って流れる電流も遮断されるためで
ある。
２，Ｍ３はともにオンとした。しかしスイッチＭ３はオ
フしても同様に充電停止可能である。スイッチＭ３のオ
ン，オフに関わらず、スイッチＭ２がオンしているため
ゲート電極Ｇはソース電極Ｓと同電位となり、MOSFET Q
1 はオフ状態となる。またダイオードＤＩ２によりスイ
ッチＭ２，Ｍ３を通って流れる電流も遮断されるためで
ある。
【００８１】但し上で説明した充電時、及び後で述べる
放電時にはスイッチＭ２，Ｍ３はともにオフである。そ
のため充電停止時にスイッチＭ２，Ｍ３はともにオンと
し、後で説明するように放電停止時にもスイッチＭ２，
Ｍ３はともにオンとすれば、２つのスイッチは常に同時
にオンあるいはオフとなる。したがって、スイッチＭ
２，Ｍ３を独立して制御する必要がなく、制御回路の構
成を簡単に出来る。
放電時にはスイッチＭ２，Ｍ３はともにオフである。そ
のため充電停止時にスイッチＭ２，Ｍ３はともにオンと
し、後で説明するように放電停止時にもスイッチＭ２，
Ｍ３はともにオンとすれば、２つのスイッチは常に同時
にオンあるいはオフとなる。したがって、スイッチＭ
２，Ｍ３を独立して制御する必要がなく、制御回路の構
成を簡単に出来る。
【００８２】次に過放電防止機能について説明する。負
荷を端子Ｖ＋，Ｖ−間に接続するとMOSFET Q1 のドレイ
ン電極Ｄ−ソース電極Ｓ間の電圧Ｖｄｓは負の値とな
る。制御回路はＶｄｓが負であることを検出し、スイッ
チＭ１をオンし、スイッチＭ２，Ｍ３をオフする。これ
によりMOSFET Q1 のゲート電極はドレイン電極Ｄより２
次電池Ｂａｔの電圧分だけ高電位になりMOSFET Q1 は通
電状態となる。
荷を端子Ｖ＋，Ｖ−間に接続するとMOSFET Q1 のドレイ
ン電極Ｄ−ソース電極Ｓ間の電圧Ｖｄｓは負の値とな
る。制御回路はＶｄｓが負であることを検出し、スイッ
チＭ１をオンし、スイッチＭ２，Ｍ３をオフする。これ
によりMOSFET Q1 のゲート電極はドレイン電極Ｄより２
次電池Ｂａｔの電圧分だけ高電位になりMOSFET Q1 は通
電状態となる。
【００８３】２次電池の放電が進み電池電圧が設定下限
値に達すると制御回路はスイッチＭ１をオフ、スイッチ
Ｍ２，Ｍ３をオンする。するとMOSFET Q1 のゲート電極
Ｇはドレイン電極Ｄと同電位となりMOSFET Q1 はオフ状
態となる。その結果放電電流は遮断され、２次電池Ｂａ
ｔが過放電されるのを防止する。またこのときダイオー
ドＤＩ１は逆バイアスとなりスイッチＭ３及びスイッチ
Ｍ２を通って電流が流れるのを防止している。
値に達すると制御回路はスイッチＭ１をオフ、スイッチ
Ｍ２，Ｍ３をオンする。するとMOSFET Q1 のゲート電極
Ｇはドレイン電極Ｄと同電位となりMOSFET Q1 はオフ状
態となる。その結果放電電流は遮断され、２次電池Ｂａ
ｔが過放電されるのを防止する。またこのときダイオー
ドＤＩ１は逆バイアスとなりスイッチＭ３及びスイッチ
Ｍ２を通って電流が流れるのを防止している。
【００８４】放電電流を遮断すると、内部抵抗による電
圧降下が無くなるため、２次電池Ｂａｔの電圧は上昇す
る。この電圧上昇により再度放電が開始されるのを防止
するため、放電禁止となった後は、２次電池Ｂａｔがあ
る程度充電されて電圧が設定した値以上になるまで、放
電禁止状態を保持すると良い。放電禁止状態において端
子Ｖ＋，Ｖ−間に充電回路が接続されるとＶｄｓは負か
ら正に切り替わる。制御回路はＶｄｓが正の場合は充電
し、負の場合には放電電流を遮断するようにスイッチＭ
１〜Ｍ３を制御すればよい。
圧降下が無くなるため、２次電池Ｂａｔの電圧は上昇す
る。この電圧上昇により再度放電が開始されるのを防止
するため、放電禁止となった後は、２次電池Ｂａｔがあ
る程度充電されて電圧が設定した値以上になるまで、放
電禁止状態を保持すると良い。放電禁止状態において端
子Ｖ＋，Ｖ−間に充電回路が接続されるとＶｄｓは負か
ら正に切り替わる。制御回路はＶｄｓが正の場合は充電
し、負の場合には放電電流を遮断するようにスイッチＭ
１〜Ｍ３を制御すればよい。
【００８５】上記説明では放電停止時にはスイッチＭ
２，Ｍ３はともにオンとした。しかしスイッチＭ２はオ
フしても同様に放電停止可能である。スイッチＭ２のオ
ン，オフに関わらず、スイッチＭ３がオンしているため
ゲート電極Ｇはドレイン電極Ｄと同電位となり、MOSFET
Q1 はオフ状態となる。またダイオードＤＩ１によりス
イッチＭ２，Ｍ３を通って流れる電流も遮断されるため
である。
２，Ｍ３はともにオンとした。しかしスイッチＭ２はオ
フしても同様に放電停止可能である。スイッチＭ２のオ
ン，オフに関わらず、スイッチＭ３がオンしているため
ゲート電極Ｇはドレイン電極Ｄと同電位となり、MOSFET
Q1 はオフ状態となる。またダイオードＤＩ１によりス
イッチＭ２，Ｍ３を通って流れる電流も遮断されるため
である。
【００８６】但し放電停止時にスイッチＭ２，Ｍ３はと
もにオンとすれば、前に説明したように２つのスイッチ
は常に同時にオンあるいはオフとなる。したがってスイ
ッチＭ２，Ｍ３を独立して制御する必要がなく、制御回
路の構成を簡単に出来る。
もにオンとすれば、前に説明したように２つのスイッチ
は常に同時にオンあるいはオフとなる。したがってスイ
ッチＭ２，Ｍ３を独立して制御する必要がなく、制御回
路の構成を簡単に出来る。
【００８７】MOSFET Q1 には内蔵のダイオードＤ１，Ｄ
２が形成される。しかしこれらは逆方向に直列接続され
ており導通することはなく、上で説明した保護動作に影
響することはない。
２が形成される。しかしこれらは逆方向に直列接続され
ており導通することはなく、上で説明した保護動作に影
響することはない。
【００８８】先に説明した本発明の第１の実施例と同じ
くMOSFET Q1 は横型構造でも縦型構造でもよい。横型構
造とすればMOSFET Q1 と制御回路を１個のＩＣで構成す
ることが容易である。従って従来ＩＣ１個とスイッチ２
個で構成していた過充電・過放電保護回路をＩＣ１個で
構成できるため小型化，低コスト化を図ることが可能で
ある。一方縦型構造とすれば横型構造に比較して低損失
化を図ることが出来る。
くMOSFET Q1 は横型構造でも縦型構造でもよい。横型構
造とすればMOSFET Q1 と制御回路を１個のＩＣで構成す
ることが容易である。従って従来ＩＣ１個とスイッチ２
個で構成していた過充電・過放電保護回路をＩＣ１個で
構成できるため小型化，低コスト化を図ることが可能で
ある。一方縦型構造とすれば横型構造に比較して低損失
化を図ることが出来る。
【００８９】図１０は本発明の第９の実施例である２次
電池の過充電・過放電防止回路を示す。２次電池Ｂａｔ
の正極側に双方向に通電，遮断可能なエンハンスメント
型ＰチャネルMOSFET Q1 を直列に接続する。端子Ｖ＋及
びＶ−には充電回路あるいは負荷が接続され、充放電電
流はこの端子を通して２次電池Ｂａｔに供給あるいは放
出される。制御回路は２次電池Ｂａｔ及びMOSFET Q1 の
電圧を検出し、その値に応じてスイッチＭ１，Ｍ２，Ｍ
３のオン，オフを制御する。MOSFET Q1 は、ゲート電極
Ｇの電位が負のしきい値電圧以下ではドレイン電極Ｄと
ソース電極Ｓ間は双方向に通電可能となり、ゲート電極
Ｇの電位がしきい値電圧以上になるとドレイン電極Ｄと
ソース電極Ｓ間はオフ状態となる。
電池の過充電・過放電防止回路を示す。２次電池Ｂａｔ
の正極側に双方向に通電，遮断可能なエンハンスメント
型ＰチャネルMOSFET Q1 を直列に接続する。端子Ｖ＋及
びＶ−には充電回路あるいは負荷が接続され、充放電電
流はこの端子を通して２次電池Ｂａｔに供給あるいは放
出される。制御回路は２次電池Ｂａｔ及びMOSFET Q1 の
電圧を検出し、その値に応じてスイッチＭ１，Ｍ２，Ｍ
３のオン，オフを制御する。MOSFET Q1 は、ゲート電極
Ｇの電位が負のしきい値電圧以下ではドレイン電極Ｄと
ソース電極Ｓ間は双方向に通電可能となり、ゲート電極
Ｇの電位がしきい値電圧以上になるとドレイン電極Ｄと
ソース電極Ｓ間はオフ状態となる。
【００９０】まず過充電防止機能について説明する。充
電回路を端子Ｖ＋，Ｖ−間に接続するとMOSFET Q1 のド
レイン電極Ｄ−ソース電極Ｓ間の電圧Ｖｄｓは正の値と
なる。制御回路はＶｄｓが正であることを検出し、スイ
ッチＭ１をオンし、スイッチＭ２，Ｍ３をオフする。こ
れによりMOSFET Q1 のゲート電極はドレイン電極Ｄより
２次電池Ｂａｔの電圧分だけ低電位になりMOSFET Q1 は
通電状態となる。
電回路を端子Ｖ＋，Ｖ−間に接続するとMOSFET Q1 のド
レイン電極Ｄ−ソース電極Ｓ間の電圧Ｖｄｓは正の値と
なる。制御回路はＶｄｓが正であることを検出し、スイ
ッチＭ１をオンし、スイッチＭ２，Ｍ３をオフする。こ
れによりMOSFET Q1 のゲート電極はドレイン電極Ｄより
２次電池Ｂａｔの電圧分だけ低電位になりMOSFET Q1 は
通電状態となる。
【００９１】２次電池が充電され電池電圧が設定上限値
に達すると制御回路はスイッチＭ１をオフ、スイッチＭ
２，Ｍ３をオンする。するとMOSFET Q1 のゲート電極Ｇ
はドレイン電極Ｄと同電位となりMOSFET Q1 はオフ状態
となる。その結果充電電流は遮断され、２次電池Ｂａｔ
が過充電されるのを防止する。またこのときダイオード
ＤＩ２は逆バイアスとなりスイッチＭ２及びスイッチＭ
３を通って電流が流れるのを防止している。
に達すると制御回路はスイッチＭ１をオフ、スイッチＭ
２，Ｍ３をオンする。するとMOSFET Q1 のゲート電極Ｇ
はドレイン電極Ｄと同電位となりMOSFET Q1 はオフ状態
となる。その結果充電電流は遮断され、２次電池Ｂａｔ
が過充電されるのを防止する。またこのときダイオード
ＤＩ２は逆バイアスとなりスイッチＭ２及びスイッチＭ
３を通って電流が流れるのを防止している。
【００９２】充電電流を遮断すると、内部抵抗による電
圧降下が無くなるため、２次電池Ｂａｔの電圧は低下す
る。この電圧低下により再度充電が開始されるのを防止
するため、充電禁止となった後は、２次電池Ｂａｔがあ
る程度放電されて電圧が設定した値以下になるまで、充
電禁止状態を保持すると良い。充電禁止状態において端
子Ｖ＋，Ｖ−間に負荷が接続されるとＶｄｓは正から負
に切り替わる。制御回路はＶｄｓが負の場合は放電し、
正の場合には充電電流を遮断するようにスイッチＭ１〜
Ｍ３を制御すればよい。
圧降下が無くなるため、２次電池Ｂａｔの電圧は低下す
る。この電圧低下により再度充電が開始されるのを防止
するため、充電禁止となった後は、２次電池Ｂａｔがあ
る程度放電されて電圧が設定した値以下になるまで、充
電禁止状態を保持すると良い。充電禁止状態において端
子Ｖ＋，Ｖ−間に負荷が接続されるとＶｄｓは正から負
に切り替わる。制御回路はＶｄｓが負の場合は放電し、
正の場合には充電電流を遮断するようにスイッチＭ１〜
Ｍ３を制御すればよい。
【００９３】上記説明では充電停止時にはスイッチＭ
２，Ｍ３はともにオンとした。しかしスイッチＭ２はオ
フしても同様に充電停止可能である。スイッチＭ２のオ
ン，オフに関わらず、スイッチＭ３がオンしているため
ゲート電極Ｇはドレイン電極Ｄと同電位となり、MOSFET
Q1 はオフ状態とる。またダイオードＤＩ２によりスイ
ッチＭ２，Ｍ３を通って流れる電流も遮断されるためで
ある。
２，Ｍ３はともにオンとした。しかしスイッチＭ２はオ
フしても同様に充電停止可能である。スイッチＭ２のオ
ン，オフに関わらず、スイッチＭ３がオンしているため
ゲート電極Ｇはドレイン電極Ｄと同電位となり、MOSFET
Q1 はオフ状態とる。またダイオードＤＩ２によりスイ
ッチＭ２，Ｍ３を通って流れる電流も遮断されるためで
ある。
【００９４】但し上で説明した充電時、及び後で述べる
放電時にはスイッチＭ２，Ｍ３はともにオフである。そ
のため充電停止時にスイッチＭ２，Ｍ３はともにオンと
し、後で説明するように放電停止時にもスイッチＭ２，
Ｍ３はともにオンとすれば、２つのスイッチは常に同時
にオンあるいはオフとなる。したがってスイッチＭ２，
Ｍ３を独立して制御する必要がなく、制御回路の構成を
簡単に出来る。
放電時にはスイッチＭ２，Ｍ３はともにオフである。そ
のため充電停止時にスイッチＭ２，Ｍ３はともにオンと
し、後で説明するように放電停止時にもスイッチＭ２，
Ｍ３はともにオンとすれば、２つのスイッチは常に同時
にオンあるいはオフとなる。したがってスイッチＭ２，
Ｍ３を独立して制御する必要がなく、制御回路の構成を
簡単に出来る。
【００９５】次に過放電防止機能について説明する。負
荷を端子Ｖ＋，Ｖ−間に接続するとMOSFET Q1 のドレイ
ン電極Ｄ−ソース電極Ｓ間の電圧Ｖｄｓは負の値とな
る。制御回路はＶｄｓが負であることを検出し、スイッ
チＭ１をオンし、スイッチＭ２，Ｍ３をオフする。これ
によりMOSFET Q1 のゲート電極はソース電極Ｓより２次
電池Ｂａｔの電圧分だけ低電位になりMOSFET Q1 は通電
状態となる。
荷を端子Ｖ＋，Ｖ−間に接続するとMOSFET Q1 のドレイ
ン電極Ｄ−ソース電極Ｓ間の電圧Ｖｄｓは負の値とな
る。制御回路はＶｄｓが負であることを検出し、スイッ
チＭ１をオンし、スイッチＭ２，Ｍ３をオフする。これ
によりMOSFET Q1 のゲート電極はソース電極Ｓより２次
電池Ｂａｔの電圧分だけ低電位になりMOSFET Q1 は通電
状態となる。
【００９６】２次電池の放電が進み電池電圧が設定下限
値に達すると制御回路はスイッチＭ１をオフ、スイッチ
Ｍ２，Ｍ３をオンする。するとMOSFET Q1 のゲート電極
Ｇはソース電極Ｓと同電位となりMOSFET Q1 はオフ状態
となる。その結果放電電流は遮断され、２次電池Ｂａｔ
が過放電されるのを防止する。またこのときダイオード
ＤＩ１は逆バイアスとなりスイッチＭ３及びスイッチＭ
２を通って電流が流れるのを防止している。
値に達すると制御回路はスイッチＭ１をオフ、スイッチ
Ｍ２，Ｍ３をオンする。するとMOSFET Q1 のゲート電極
Ｇはソース電極Ｓと同電位となりMOSFET Q1 はオフ状態
となる。その結果放電電流は遮断され、２次電池Ｂａｔ
が過放電されるのを防止する。またこのときダイオード
ＤＩ１は逆バイアスとなりスイッチＭ３及びスイッチＭ
２を通って電流が流れるのを防止している。
【００９７】放電電流を遮断すると、内部抵抗による電
圧降下が無くなるため、２次電池Ｂａｔの電圧は上昇す
る。この電圧上昇により再度放電が開始されるのを防止
するため、放電禁止となった後は、２次電池Ｂａｔがあ
る程度充電されて電圧が設定した値以上になるまで放電
禁止状態を保持すると良い。放電禁止状態において端子
Ｖ＋，Ｖ−間に充電回路が接続されるとＶｄｓは負から
正に切り替わる。制御回路はＶｄｓが正の場合は充電
し、負の場合には放電電流を遮断するようにスイッチＭ
１〜Ｍ３を制御すればよい。
圧降下が無くなるため、２次電池Ｂａｔの電圧は上昇す
る。この電圧上昇により再度放電が開始されるのを防止
するため、放電禁止となった後は、２次電池Ｂａｔがあ
る程度充電されて電圧が設定した値以上になるまで放電
禁止状態を保持すると良い。放電禁止状態において端子
Ｖ＋，Ｖ−間に充電回路が接続されるとＶｄｓは負から
正に切り替わる。制御回路はＶｄｓが正の場合は充電
し、負の場合には放電電流を遮断するようにスイッチＭ
１〜Ｍ３を制御すればよい。
【００９８】上記説明では放電停止時にはスイッチＭ
２，Ｍ３はともにオンとした。しかしスイッチＭ３はオ
フしても同様に放電停止可能である。スイッチＭ３のオ
ン，オフに関わらず、スイッチＭ２がオンしているため
ゲート電極Ｇはソース電極Ｓと同電位となり、MOSFET Q
1 はオフ状態となる。またダイオードＤＩ１によりスイ
ッチＭ２，Ｍ３を通って流れる電流も遮断されるためで
ある。
２，Ｍ３はともにオンとした。しかしスイッチＭ３はオ
フしても同様に放電停止可能である。スイッチＭ３のオ
ン，オフに関わらず、スイッチＭ２がオンしているため
ゲート電極Ｇはソース電極Ｓと同電位となり、MOSFET Q
1 はオフ状態となる。またダイオードＤＩ１によりスイ
ッチＭ２，Ｍ３を通って流れる電流も遮断されるためで
ある。
【００９９】但し放電停止時にスイッチＭ２，Ｍ３はと
もにオンとすれば、前に説明したように２つのスイッチ
は常に同時にオンあるいはオフとなる。したがってスイ
ッチＭ２，Ｍ３を独立して制御する必要がなく、制御回
路の構成を簡単に出来る。
もにオンとすれば、前に説明したように２つのスイッチ
は常に同時にオンあるいはオフとなる。したがってスイ
ッチＭ２，Ｍ３を独立して制御する必要がなく、制御回
路の構成を簡単に出来る。
【０１００】MOSFET Q1 には内蔵のダイオードＤ１，Ｄ
２が形成される。しかしこれらは逆方向に直列接続され
ており導通することはなく、上で説明した保護動作に影
響することはない。
２が形成される。しかしこれらは逆方向に直列接続され
ており導通することはなく、上で説明した保護動作に影
響することはない。
【０１０１】先に説明した本発明の第１の実施例と同じ
くMOSFET Q1 は横型構造でも縦型構造でもよい。横型構
造とすればMOSFET Q1 と制御回路を１個のＩＣで構成す
ることが容易である。従って従来ＩＣ１個とスイッチ２
個で構成していた過充電・過放電保護回路をＩＣ１個で
構成できるため、小型化，低コスト化を図ることが可能
である。一方縦型構造とすれば横型構造に比較して低損
失化を図ることが出来る。
くMOSFET Q1 は横型構造でも縦型構造でもよい。横型構
造とすればMOSFET Q1 と制御回路を１個のＩＣで構成す
ることが容易である。従って従来ＩＣ１個とスイッチ２
個で構成していた過充電・過放電保護回路をＩＣ１個で
構成できるため、小型化，低コスト化を図ることが可能
である。一方縦型構造とすれば横型構造に比較して低損
失化を図ることが出来る。
【０１０２】
【発明の効果】以上図面を用いて説明したように本発明
による２次電池の過充電・過放電防止回路は、２次電池
に双方向導通型MOSFETを直列に接続し、２次電池の電圧
レベルに応じた制御信号により、双方向導通型電界効果
トランジスタをオン，オフし２次電池の過充電・過放電
を防止するものである。従来２個の電解効果トランジス
タで構成していたものを本発明では１個の双方向導通型
電界効果トランジスタで構成しているため、小型化，低
損失化が図れる。さらに横型双方向導通型電界効果トラ
ンジスタを用いれば制御回路を含めて１個のＩＣで構成
することが可能であり、大幅な小型化が図れる。
による２次電池の過充電・過放電防止回路は、２次電池
に双方向導通型MOSFETを直列に接続し、２次電池の電圧
レベルに応じた制御信号により、双方向導通型電界効果
トランジスタをオン，オフし２次電池の過充電・過放電
を防止するものである。従来２個の電解効果トランジス
タで構成していたものを本発明では１個の双方向導通型
電界効果トランジスタで構成しているため、小型化，低
損失化が図れる。さらに横型双方向導通型電界効果トラ
ンジスタを用いれば制御回路を含めて１個のＩＣで構成
することが可能であり、大幅な小型化が図れる。
【図１】本発明の第１の実施例である２次電池の過充電
・過放電防止回路図。
・過放電防止回路図。
【図２】本発明の第１の実施例で用いる双方向導通横型
電界効果トランジスタの断面図。
電界効果トランジスタの断面図。
【図３】本発明の第２の実施例で用いる双方向導通縦型
電界効果トランジスタの断面図。
電界効果トランジスタの断面図。
【図４】本発明の第３の実施例である２次電池の過充電
・過放電防止回路図。
・過放電防止回路図。
【図５】本発明の第４の実施例である２次電池の過充電
・過放電防止回路図。
・過放電防止回路図。
【図６】本発明の第５の実施例である２次電池の過充電
・過放電防止回路図。
・過放電防止回路図。
【図７】本発明の第６の実施例である２次電池の過充電
・過放電防止回路図。
・過放電防止回路図。
【図８】本発明の第７の実施例である２次電池の過充電
・過放電防止回路図。
・過放電防止回路図。
【図９】本発明の第８の実施例である２次電池の過充電
・過放電防止回路図。
・過放電防止回路図。
【図１０】本発明の第９の実施例である２次電池の過充
電・過放電防止回路図。
電・過放電防止回路図。
【図１１】従来の２次電池の過充電・過放電防止回路
図。
図。
Ｂａｔ…２次電池、Ｑ１…双方向導通型電解効果トラン
ジスタ、Ｄ…ドレイン電極、Ｓ…ソース電極、Ｇ…ゲー
ト電極、Ｓｂ…サブストレイト電極、Ｄ１，Ｄ２…電解
効果トランジスタ内蔵のダイオード、ＤＩ１，ＤＩ２…
ダイオード、Ｍ１〜Ｍ３，ＭＳ１，ＭＳ２…MOSFET、Ｖ
＋，Ｖ−…端子。
ジスタ、Ｄ…ドレイン電極、Ｓ…ソース電極、Ｇ…ゲー
ト電極、Ｓｂ…サブストレイト電極、Ｄ１，Ｄ２…電解
効果トランジスタ内蔵のダイオード、ＤＩ１，ＤＩ２…
ダイオード、Ｍ１〜Ｍ３，ＭＳ１，ＭＳ２…MOSFET、Ｖ
＋，Ｖ−…端子。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮崎 英樹 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 Ｆターム(参考） 5G003 AA01 BA01 CA14 CC02 DA07 DA13 GA01
Claims (8)
- 【請求項１】２次電池及び、前記２次電池の正極側に直
列接続された双方向に通電，遮断可能な４端子のデプレ
ッション型ＮチャネルMOSFET及び、前記２次電池の電圧
に応じて前記デプレッション型ＮチャネルMOSFETを通電
あるいは遮断する手段を備え、前記デプレッション型Ｎ
チャネルMOSFETのサブストレイト電極が前記２次電池の
負極側に接続されていることを特徴とする２次電池の過
充電・過放電防止回路。 - 【請求項２】２次電池及び、前記２次電池の負極側に直
列接続された双方向に通電，遮断可能な４端子のデプレ
ッション型ＰチャネルMOSFET及び、前記２次電池の電圧
に応じて前記デプレッション型ＰチャネルMOSFETを通電
あるいは遮断する手段を備え、前記デプレッション型Ｐ
チャネルMOSFETのサブストレイト電極が前記２次電池の
正極側に接続されていることを特徴とする２次電池の過
充電・過放電防止回路。 - 【請求項３】２次電池及び、前記２次電池の正極側に直
列接続された双方向に通電，遮断可能な４端子のエンハ
ンスメント型ＮチャネルMOSFET及び、コンデンサ及び、
前記コンデンサに前記２次電池の電圧を正または負に充
電する手段及び、前記２次電池の電圧に応じて正または
負に充電された前記コンデンサの電圧を前記エンハンス
メント型ＮチャネルMOSFETのゲート電極に印加する手段
を備え、前記エンハンスメント型ＮチャネルMOSFETのサ
ブストレイト電極が前記２次電池の負極側に接続されて
いることを特徴とする２次電池の過充電・過放電防止回
路。 - 【請求項４】２次電池及び、前記２次電池の負極側に直
列接続された双方向に通電，遮断可能な４端子のエンハ
ンスメント型ＰチャネルMOSFET及び、コンデンサ及び前
記コンデンサに前記２次電池の電圧を正または負に充電
する手段及び、前記２次電池の電圧に応じて正または負
に充電された前記コンデンサの電圧を前記エンハンスメ
ント型ＰチャネルMOSFETのゲート電極に印加する手段を
備え、前記エンハンスメント型ＰチャネルMOSFETのサブ
ストレイト電極が前記２次電池の正極側に接続されてい
ることを特徴とする２次電池の過充電・過放電防止回
路。 - 【請求項５】２次電池及び、前記２次電池の正極側に直
列接続された双方向に通電，遮断可能な４端子のエンハ
ンスメント型ＮチャネルMOSFET及び、電流源及び、前記
２次電池の電圧に応じて前記電流源の電流を前記エンハ
ンスメント型ＮチャネルMOSFETのゲート電極に通流する
手段を備え、前記エンハンスメント型ＮチャネルMOSFET
のサブストレイト電極が前記２次電池の負極側に接続さ
れていることを特徴とする２次電池の過充電・過放電防
止回路。 - 【請求項６】２次電池及び、前記２次電池の負極側に直
列接続された双方向に通電，遮断可能な４端子のエンハ
ンスメント型ｊＰチャネルMOSFET及び、電流源及び、前
記２次電池の電圧に応じて前記電流源の電流を前記エン
ハンスメント型ＰチャネルMOSFETのゲート電極に通流す
る手段を備え、前記エンハンスメント型ＰチャネルMOSF
ETのサブストレイト電極が前記２次電池の正極側に接続
されていることを特徴とする２次電池の過充電・過放電
防止回路。 - 【請求項７】２次電池及び、前記２次電池の負極側に直
列接続された双方向に通電，遮断可能なエンハンスメン
ト型ＮチャネルMOSFET及び、前記２次電池の電圧に応じ
て前記エンハンスメント型ＮチャネルMOSFETを通電ある
いは遮断する手段を備え、前記エンハンスメント型Ｎチ
ャネルMOSFETのサブストレイトがフローティングである
ことを特徴とする２次電池の過充電・過放電防止回路。 - 【請求項８】２次電池及び、前記２次電池の正極側に直
列接続された双方向に通電，遮断可能なエンハンスメン
ト型ＰチャネルMOSFET及び、前記２次電池の電圧に応じ
て前記エンハンスメント型ＰチャネルMOSFETを通電ある
いは遮断する手段を備え、前記エンハンスメント型Ｐチ
ャネルMOSFETのサブストレイトがフローティングである
ことを特徴とする２次電池の過充電・過放電防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10274588A JP2000102182A (ja) | 1998-09-29 | 1998-09-29 | ２次電池の過充電・過放電防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10274588A JP2000102182A (ja) | 1998-09-29 | 1998-09-29 | ２次電池の過充電・過放電防止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000102182A true JP2000102182A (ja) | 2000-04-07 |
Family
ID=17543842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10274588A Pending JP2000102182A (ja) | 1998-09-29 | 1998-09-29 | ２次電池の過充電・過放電防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000102182A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002176108A (ja) * | 2000-12-06 | 2002-06-21 | Ricoh Co Ltd | 半導体装置及びリチウムイオン電池パック |
| US20120056592A1 (en) * | 2010-09-08 | 2012-03-08 | Atsushi Sakurai | Charge/discharge control circuit and battery device |
| US20120056589A1 (en) * | 2010-09-08 | 2012-03-08 | Atsushi Sakurai | Charge/discharge control circuit and battery device |
| US20120056593A1 (en) * | 2010-09-08 | 2012-03-08 | Atsushi Sakurai | Charge/discharge control circuit and battery device |
| JP2012235181A (ja) * | 2011-04-28 | 2012-11-29 | Fujitsu Semiconductor Ltd | 双方向スイッチおよびそれを利用した充放電保護装置 |
| WO2014200195A1 (ko) * | 2013-06-14 | 2014-12-18 | Jung Duckyoung | 배터리의 과충전 및 과방전 제어회로 |
| US9401615B2 (en) | 2013-09-20 | 2016-07-26 | Sii Semiconductor Corporation | Charging and discharging control circuit and battery device |
| CN106451752A (zh) * | 2016-12-01 | 2017-02-22 | 佛山科学技术学院 | 一种适用于ups的电池均压电路 |
| KR20180124361A (ko) * | 2017-05-11 | 2018-11-21 | 주식회사 아이티엠반도체 | 배터리 보호회로 모듈, 및 이를 포함하는 배터리 팩 |
| CN112385112A (zh) * | 2019-05-29 | 2021-02-19 | 东芝三菱电机产业系统株式会社 | 电力转换系统 |
| CN113872272A (zh) * | 2021-09-14 | 2021-12-31 | 无锡英迪芯微电子科技股份有限公司 | 一种高性能的备用电池充电电路 |
-
1998
- 1998-09-29 JP JP10274588A patent/JP2000102182A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002176108A (ja) * | 2000-12-06 | 2002-06-21 | Ricoh Co Ltd | 半導体装置及びリチウムイオン電池パック |
| US9007026B2 (en) | 2010-09-08 | 2015-04-14 | Seiko Instruments Inc. | Charge/discharge control circuit and battery device |
| CN102403757A (zh) * | 2010-09-08 | 2012-04-04 | 精工电子有限公司 | 充放电控制电路和电池装置 |
| US20120056593A1 (en) * | 2010-09-08 | 2012-03-08 | Atsushi Sakurai | Charge/discharge control circuit and battery device |
| JP2012060764A (ja) * | 2010-09-08 | 2012-03-22 | Seiko Instruments Inc | 充放電制御回路及びバッテリ装置 |
| US9065281B2 (en) | 2010-09-08 | 2015-06-23 | Seiko Instruments Inc. | Charge/discharge control circuit and battery device |
| US20120056589A1 (en) * | 2010-09-08 | 2012-03-08 | Atsushi Sakurai | Charge/discharge control circuit and battery device |
| US20120056592A1 (en) * | 2010-09-08 | 2012-03-08 | Atsushi Sakurai | Charge/discharge control circuit and battery device |
| JP2012235181A (ja) * | 2011-04-28 | 2012-11-29 | Fujitsu Semiconductor Ltd | 双方向スイッチおよびそれを利用した充放電保護装置 |
| WO2014200195A1 (ko) * | 2013-06-14 | 2014-12-18 | Jung Duckyoung | 배터리의 과충전 및 과방전 제어회로 |
| US9401615B2 (en) | 2013-09-20 | 2016-07-26 | Sii Semiconductor Corporation | Charging and discharging control circuit and battery device |
| CN106451752A (zh) * | 2016-12-01 | 2017-02-22 | 佛山科学技术学院 | 一种适用于ups的电池均压电路 |
| CN106451752B (zh) * | 2016-12-01 | 2023-10-03 | 佛山科学技术学院 | 一种适用于ups的电池均压电路 |
| KR20180124361A (ko) * | 2017-05-11 | 2018-11-21 | 주식회사 아이티엠반도체 | 배터리 보호회로 모듈, 및 이를 포함하는 배터리 팩 |
| KR101973104B1 (ko) | 2017-05-11 | 2019-04-26 | 주식회사 아이티엠반도체 | 배터리 보호회로 모듈, 및 이를 포함하는 배터리 팩 |
| CN112385112A (zh) * | 2019-05-29 | 2021-02-19 | 东芝三菱电机产业系统株式会社 | 电力转换系统 |
| CN113872272A (zh) * | 2021-09-14 | 2021-12-31 | 无锡英迪芯微电子科技股份有限公司 | 一种高性能的备用电池充电电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102285228B1 (ko) | 이차전지 보호 회로, 이차전지 보호 장치, 전지 팩 및 이차전지 보호 회로의 제어 방법 | |
| JP3739005B2 (ja) | 充放電制御回路 | |
| KR100993236B1 (ko) | 백게이트 전압 생성 회로, 4 단자 백게이트 스위칭 ｆｅｔ및 이를 이용한 충방전 보호 회로 | |
| KR101642789B1 (ko) | 2차전지 보호용 집적 회로 장치와 이것을 사용한 2차전지 보호 모듈 및 전지팩 | |
| JP4844468B2 (ja) | 二次電池保護装置及び半導体集積回路装置 | |
| US6316915B1 (en) | Charge/discharge protection circuit and battery pack having the charge/discharge protection circuit | |
| JP3439035B2 (ja) | 電池の過放電を防止するパック電池 | |
| KR101791697B1 (ko) | 충방전 제어 회로 및 배터리 장치 | |
| JP5682423B2 (ja) | 電池保護回路及び電池保護装置、並びに電池パック | |
| CN107612053B (zh) | 保护用ｉｃ和半导体集成电路 | |
| KR101108188B1 (ko) | 배터리 보호회로 및 이의 제어방법 | |
| JPH09182282A (ja) | 二次電池保護回路 | |
| US20120056593A1 (en) | Charge/discharge control circuit and battery device | |
| KR100782869B1 (ko) | 전지 팩 | |
| JP2007028898A (ja) | 充放電保護回路 | |
| CN112583079A (zh) | 一种电池保护电路及装置 | |
| JP2000102182A (ja) | ２次電池の過充電・過放電防止回路 | |
| JP2002320323A (ja) | 電源回路 | |
| JPH08265985A (ja) | パック電池の充電方法 | |
| US9401615B2 (en) | Charging and discharging control circuit and battery device | |
| JPH09182283A (ja) | 二次電池保護回路 | |
| JP4150297B2 (ja) | 電界効果トランジスタのドライブ回路 | |
| KR102240177B1 (ko) | 전지 보호 회로, 전지 보호 장치 및 전지팩 및 전지 보호 방법 | |
| KR101791698B1 (ko) | 충방전 제어 회로 및 배터리 장치 | |
| JP7277775B2 (ja) | 二次電池保護回路、二次電池保護装置、電池パック及び二次電池保護回路の制御方法 |