KR101642789B1

KR101642789B1 - 2차전지 보호용 집적 회로 장치와 이것을 사용한 2차전지 보호 모듈 및 전지팩

Info

Publication number: KR101642789B1
Application number: KR1020090091691A
Authority: KR
Inventors: 타카시 타케다
Original assignee: 미쓰미덴기가부시기가이샤
Priority date: 2008-12-04
Filing date: 2009-09-28
Publication date: 2016-07-26
Also published as: EP2194600A1; JP5439800B2; ATE512480T1; EP2194600B1; CN101752619B; JP2010136533A; US8212528B2; US20100141215A1; KR20100064323A; CN101752619A

Abstract

본 발명은 과충전시에서도 단락 검출을 적절하게 행하고, 2차전지의 단락 보호를 확실하게 행할 수 있는 2차전지 보호용 집적 회로 장치와 이것을 사용한 2차전지용 보호 모듈 및 전지팩을 제공하는 것을 목적으로 한다.

2차전지(CELL)의 방전 전류를 전압값으로 변환하여 검출하고, 이 전압값이 소정의 단락 검출 전압 이상이었을 때, 상기 2차전지의 단락 상태를 검출하는 단락 검출 회로(50, 50a, 50b)와,

이 단락 검출 회로에 의해 상기 단락 상태가 검출되었을 때, 상기 2차전지의 방전을 정지시키는 제어 신호를 출력하는 방전 제어 단자(DOUT)와,

상기 2차전지의 과충전을 검출하는 과충전 검출 회로(10)를 갖는 2차전지 보호용 집적 회로 장치(120, 120a, 120b)로서,

상기 단락 검출 회로는, 상기 과충전 검출 회로에 의해 상기 과충전이 검출되었을 때, 상기 단락 검출 전압을 변경하는 단락 검출 전압 변경 수단(57, 57a, 57b)을 구비하는 것을 특징으로 한다.

2차전지, 단락 검출 회로, 방전 제어 단자, 2차전지 보호용 집적 회로 장치, 과충전 검출 회로, 단락 검출 전압 변경 수단, 2차전지 보호 모듈, 전지팩.

Description

2차전지 보호용 집적 회로 장치와 이것을 사용한 2차전지 보호 모듈 및 전지팩{INTEGRATED CIRCUIT APPARATUS FOR SECONDARY BATTERY PROTECTION, SECONDARY BATTERY PROTECTION MODULE USING THE SAME AND BATTERY PACK}

본 발명은 2차전지 보호용 집적 회로 장치와 이것을 사용한 2차전지 보호 모듈 및 전지팩에 관한 것으로, 특히, 2차전지의 방전 전류를 전압값으로 변환하여 검출하고, 이 전압값이 소정의 단락 검출 전압 이상이었을 때에, 상기 2차전지의 단락 상태를 검출하는 단락 검출 회로를 갖는 2차전지 보호용 집적 회로 장치와 이것을 사용한 2차전지 보호 모듈 및 전지팩에 관한 것이다.

종래부터, 리튬 이온 전지 등의 2차전지를 보호하는 2차전지용 보호 모듈이 알려져 있다. 도 8은 종래의 2차전지 보호용 집적 회로 장치(220)를 포함하는 2차전지 보호 모듈(250)의 1예를 도시한 도면이다. 도 8에서, 종래의 2차전지 보호 모듈(250)은 2차전지(CELL)와 병렬로 접속되고, 단자(P+, P-)에 충전기가 접속되도록, 전체로서 전지팩(300)을 구성하고 있다. 2차전지 보호 모듈(250)은, 충전·방전 제어 FET(Field Effect Transistor, 전계효과 트랜지스터)로서, 온 저항 수 10[mΩ] 정도의 N채널 MOS(Metal Oxide Semiconductor) 트랜지스터(M1, M2)가 사용 되고 있고, 이 충전 제어 MOS 트랜지스터(M1) 및 방전 제어 MOS 트랜지스터(M2)의 온 저항에 의해, 충방전 전류를 전압으로 변환하여 V- 단자에서 검출하고 있다. 충전 제어 MOS 트랜지스터(M1)는 COUT 단자에 의해 온·오프 제어되고, 과충전 상태 또는 이상 충전기 접속 상태(충전 과전류 상태)에서 오프하여, 2차전지(CELL)를 보호한다. 또, 방전 제어 MOS 트랜지스터(M2)는 DOUT 단자에 의해 온·오프 제어되고, 과방전 상태, 방전 과전류 상태 또는 출력 단락 상태에서 오프하여, 2차전지(CELL)를 보호한다.

이 중, 과충전 상태 및 과방전 상태는 VDD 단자의 전압을 감시하고, 과충전 검출 회로(10) 및 과방전 검출 회로(20)에 의해 검출된다. 한편, 충전 과전류 상태, 방전 과전류 상태 및 출력 단락 상태는 V- 단자의 전압을 감시하고, 충전 과전류 검출 회로(40), 방전 과전류 검출 회로(30) 및 단락 검출 회로(150)에 의해 검출된다.

여기에서, 2차전지 보호 모듈(250)은, 충전 제어 MOS 트랜지스터(M1)의 보디 다이오드(D1)에 의해, 충전 제어 MOS 트랜지스터(M1)가 오프이어도 방전은 가능하고, 방전 제어 MOS 트랜지스터(M2)가 오프이어도 충전은 가능하게 구성되어 있다. 그 때문에 과충전 상태이더라도, 부하가 접속되면 전지는 방전되고, 과충전으로부터 복귀하게 되어 있다. 또, 과방전 상태이어도, 충전기가 접속되면, 2차전지(CELL)는 충전되고, 과방전 상태로부터 복귀하게 되어 있다.

도 9는 충전 제어 MOS 트랜지스터(M1) 및 방전 제어 MOS 트랜지스터(M2)에 적용되고 있는, 일반적인 N채널 MOS 트랜지스터의 단면 구조의 1 예를 도시한 도면 이다. 도 9에서, 드레인(D)-소스(S) 사이의 채널은, 게이트(G)에 정전압이 인가되지 않으면 열리지 않지만, 소스(S)와 접속되어 있는 백 게이트(BG)와 드레인(D) 사이는 P형 기판을 통하여 PN 접합의 기생 다이오드(D1)에 의해, 순방향 전류가 흐르도록 구성되어 있다. 즉, 백 게이트(BG)(소스(S))로부터 드레인(D)에는, N채널 MOS 트랜지스터 자체가 오프로 되어 있어도, 소스(S)로부터 드레인(D)의 방향으로는, 전류가 흐르게 된다. 또한, 이 때, PN 접합에 순전류가 흐르고 있을 때에 PN 접합 간에 발생하는 전압은 0.6∼0.7[V]이다.

도 8로 되돌아온다. 도 9에서 설명한 바와 같이, 충전 제어 MOS 트랜지스터(M1)가 오프인 경우이더라도, 2차전지(CELL)에 부하가 접속되면, 보디 다이오드(D1)의 순방향으로 방전 전류가 흐르고, 충전 제어 MOS 트랜지스터(M1)에는, 정전압(Vf)≒0.6[V])이 인가된다. 마찬가지로, 방전 제어 MOS 트랜지스터(M2)가 오프인 경우이더라도, P+, P- 단자에 충전기가 접속되면, 보디 다이오드(D2)의 순방향으로 충전 전류가 흘러, 방전 제어 MOS 트랜지스터(M2)에는 부(負)전압이 인가된다. 이 때문에, 전지팩(300)은 과충전 중이더라도, 부하가 접속되면 방전을 행할 수 있고, 과방전 중이더라도, 충전기가 접속되면, 충전을 행할 수 있다.

또한, 2차 전지 보호용 반도체 장치로서, 전류를 전압으로 변환하여 검출하기 위한 전류 검출 단자와, 전류 검출 단자로부터 방전 과전류를 검출하는 제 1 방전 과전류 검출 회로와, 전류 검출 단자로부터 단락 전류를 검출하는 제 2 방전 과전류 검출 회로와, 이들 방전 과전류 검출 회로의 출력을 소정의 지연시간만 지연시키는 지연 회로와, 전류 검출 단자에 소정의 마이너스 전압 이하의 전압 또는 소 정의 전압 이상의 플러스 전압 이상이 인가된 경우에, 지연시간을 소정의 비율로 단축하는 지연시간 단축 신호를 생성하는 단축 회로를 구비하고, 전류 검출 단자의 전위를 여러 단계로도 나누어 검출하고, 그것에 따라 여러 종류의 지연시간을 설정하는 경우이더라도, 칩 면적을 증가시키지 않고 복수 종류의 방전 과전류에 대응가능한 2차 전지 보호용 반도체 장치가 알려져 있다(예를 들면, 특허문헌 1 참조).

특허문헌 1: 일본 특개 2007-49796호 공보

그렇지만, 상기의 도 8에 도시한 종래기술의 구성에서는, 2차전지 보호 모듈(250)이 과충전 검출 중에 부하가 접속되어, 2차전지(CELL)가 방전된 경우에는, 충전 제어 MOS 트랜지스터(M1)의 보디 다이오드(D1)에 의해 V- 단자는 Vf분만큼 전압이 증가하고, 보디 다이오드(D1)에 의한 V- 단자의 전위 상승이 단락 검출 전압 이상으로 되면, 단락 보호 기능이 작동해 버린다고 하는 문제가 있었다. 즉, 이 경우, 충전 제어 MOS 트랜지스터(M1)가 과충전 검출에 의해 오프로 되어 있을 때에, 방전 제어 MOS 트랜지스터(M2)도 오프해 버리면, 충전도 방전도 할 수 없는 상태로 된다고 하는 문제가 발생했다.

예를 들면, V- 단자의 단락 검출 전압이 0.5[V]로 설정되어 있는 경우에는, 충전 제어 MOSFET 트랜지스터(M1)의 온 저항이 50[mΩ]인 경우에는, 10[A] 이상의 단락 전류에서 단락 보호가 동작하게 된다. 이 경우, 단락 전류 자체의 설정은 적절하지만, 단락 검출 전압이 0.5[V]의 설정에서는, 보디 다이오드(D1)의 순방향 전압(Vf)에서, V- 단자의 전압이 약 0.6[V]까지 상승하므로, 단락 보호 기능이 작용해 버리게 된다. 그러면, 과충전 상태임에도 불구하고, 방전 제어 MOS 트랜지스터(M2)가 오프해 버려, 방전도 충전도 할 수 없는 상태로 되어 버린다.

그래서, 이러한 상태를 회피하는 대책으로서, 예를 들면, 과충전 검출 상태에서는, 단락 검출을 행하지 않는다고 하는 대응을 생각할 수 있다. 그렇지만, 이 대응에서는, 과충전 상태에서 방전을 행할 수 있기 때문에, 전지팩(300)의 사용편 리성은 유지할 수 있지만, 실제로 과충전 중에 전지팩(300)이 단락된 경우에, 2차전지(CELL)를 보호할 수 없어, 2차전지(CELL)의 보호기능으로서는 치명적인 문제가 남아 버린다.

또, 다른 대응으로서는, 단락 검출 전압을, 충전 제어 MOS 트랜지스터(M1)의 보디 다이오드(D1)의 순방향 전압(Vf)에 의한 V- 단자의 증가분보다도 크게 한다고 하는 대응을 생각할 수 있다. 이 경우, 과충전 상태에서 방전을 행하고, 또한 과충전 중의 부하 단락을 보호하는 것이 가능하게 되는데, 이번은, 평상시의 단락 검출 임계값이 커져 버린다고 하는 문제를 일으켰다. 즉, 단락 검출 임계값이 지나치게 크면, 평상시의 단락 보호가 동작하는 영역이 좁아져 버린다고 하는 점이 문제로 발생했다. 예를 들면, 단락 검출 전압을 0.6[V]보다도 높은 1.0[V]로 하면, 충전 제어 MOS 트랜지스터(M1)의 온 저항이 50[mΩ]인 경우, 20[A] 이상의 단락 전류에서 단락 보호가 동작하게 되는데, 이 전류값은 지나치게 커, 더 작은 단락 전류가 흐른 단계에서 단락 보호를 동작시킬 필요가 있었다.

도 10은 종래의 전지팩(300)이 단락된 상태를 모식적으로 도시한 도면이다. 도 10에서, 전지팩(300)은 임피던스(RL130)의 부하에 의해 단락된 상태가 도시되어 있다. 도 10에 도시하는 바와 같이, 실제로 전지팩(300)이 단락되는 경우, 접촉저항이나 파선저항, 물리적인 과전류 보호를 위한 퓨즈(140) 등에 의해, 수 100[mΩ] 정도의 임피던스(RL)를 가지고 단락된다. 이 때의 단락 전류는 2차전지(CELL)의 내부 임피던스와, 임피던스(RL130)에 의해 제한된다. 따라서, 단락 보호가 동작하는 전류설정이 지나치게 클 경우에는, 필요할 때 보호가 동작하지 않게 될 우려가 있다.

또, 출력 전류 능력이 작고, 내부 임피던스가 큰 2차전지(CELL)를 사용한 소형·저소비전류의 기기에서는, 단락 검출 전압을 작게 설정함으로써 안전성을 높이고 있다. 따라서, 2차전지 보호 모듈(250)의 단락 검출 전압을 충전 제어 MOS 트랜지스터(M1)의 보디 다이오드(D1)에 의한 전압상승(Vf)보다도 크게 설정하면, 이러한 소형·저소비전류의 기기의 요구에 대응할 수 없게 되어 버린다고 하는 문제가 있다.

또, 상기의 특허문헌 1에 기재된 구성에서는, 방전 과전류를 수 종류 설정하고, 그것에 대응하는 지연시간도 여러 가지로 설정할 수 있는데, 검출시의 지연시간을 검출 전압의 크기에 따라 변화시키는 것뿐이므로, 상기의 종래기술과 같은 과충전시의 단락 검출의 문제는 마찬가지로 남아 버린다.

그래서, 본 발명은, 과충전시에서도, 단락 검출을 적절하게 행하여, 평상시·과충전시에 상관없이, 항상 2차전지의 단락 보호를 확실하게 행할 수 있는 2차전지 보호용 집적 회로 장치와 이것을 사용한 2차전지용 보호 모듈 및 전지팩을 제공하는 것을 목적으로 한다.

상기 목적을 달성하기 위하여, 제 1 발명에 따른 2차전지 보호용 집적 회로 장치(120, 120a, 120b)는, 2차전지(CELL)의 방전 전류를 전압값으로 변환하여 검출하고, 이 전압값이 소정의 단락 검출 전압 이상이었을 때, 상기 2차전지의 단락 상태를 검출하는 단락 검출 회로(50, 50a, 50b)와,

이 단락 검출 회로(50, 50a, 50b)에 의해 상기 단락 상태가 검출되었을 때, 상기 2차전지(CELL)의 방전을 정지시키는 제어 신호를 출력하는 방전 제어 단자(DOUT)와,

상기 2차전지(CELL)의 과충전을 검출하는 과충전 검출 회로(10)를 갖는 2차전지 보호용 집적 회로 장치(120, 120a, 120b)로서,

상기 단락 검출 회로(50, 50a, 50b)는, 상기 과충전 검출 회로(10)에 의해 상기 과충전이 검출되었을 때, 상기 단락 검출 전압을 변경하는 단락 검출 전압 변경 수단(57, 57a, 57b)을 구비하는 것을 특징으로 한다.

이것에 의해, 과충전시에는, 단락 검출 전압을 변경하고, 평상시와 다른 조건이더라도, 적절하게 단락 상태를 검출하여, 2차전지를 보호할 수 있다.

제 2 발명은, 제 1 발명에 따른 2차전지 보호용 집적 회로 장치(120, 120a, 120b)에 있어서,

상기 단락 검출 전압 변경 수단(57, 57a, 57b)은, 상기 과충전 검출 회로(10)에 의해 상기 과충전이 검출되었을 때, 상기 단락 검출 전압을 다이오드(D1)의 PN 접합의 순방향 전압(Vf)보다도 높은 전압값으로 변경하는 것을 특징으로 한다.

이것에 의해, 충전 제어 MOS 트랜지스터의 보디 다이오드에 의해, 단락 검출 단자에서 검출하는 전압의 상승이 있어도, 이것에 대응시켜서 단락 검출 전압을 증가시켜, 진정한 단락 상태만을 단락 상태로서 검출할 수 있다.

제 3 발명은, 제 1 또는 제 2 발명에 따른 2차전지 보호용 집적 회로 장 치(120, 120a, 120b)에 있어서,

상기 단락 검출 회로(50, 50a, 50b)는 컴퍼레이터(CMP)를 갖고,

상기 단락 검출 전압 변경 수단(57, 57a, 57b)은, 상기 컴퍼레이터(CMP)의 일방의 입력 단자에 공급하는 상기 단락 검출 전압을 생성하는 분압 회로(55, 55a)와, 이 분압 회로(55, 55a)로부터 상기 컴퍼레이터(CMP)의 상기 입력 단자에 공급되는 상기 단락 검출 전압을 상기 과충전의 검출에 기초하여 전환하는 스위치(SW)를 포함하는 것을 특징으로 한다.

이것에 의해, 단락 전압의 변경은 스위치 및 분압 회로를 사용하여 용이하게 행할 수 있고, 간소한 구성으로 단락 검출 전압 변경 수단을 구성할 수 있으므로, 칩 면적 등을 증가시키지 않고, 저비용으로 용이하게 단락 검출 전압의 변경을 실현할 수 있다. 또, 분압 회로를 사용하므로, 단락 전압의 변경 설정을 정확하게 행할 수 있다.

제 4 발명은, 제 1 또는 제 2 발명에 따른 2차전지 보호용 집적 회로 장치(120, 120a, 120b)에 있어서,

상기 단락 전압 검출 회로(50, 50a, 50b)는 CMOS 인버터(INV)를 갖고,

상기 단락 검출 전압 변경 수단(57, 57a, 57b)은 상기 CMOS 인버터(INV)를 구성하는 P채널 MOS 트랜지스터(PM)의 고전위측에 접속된 전류원(Is)과, 이 전류원(Is)의 접속 또는 비접속을 상기 과충전의 검출에 기초하여 전환하는 스위치(SW)를 포함하는 것을 특징으로 한다.

이것에 의해, 더욱 간소한 구성으로 단락 검출 전압 변경 수단을 설치할 수 있어, 소자를 편입하는 면적을 작게 하여, 콤팩트한 구성으로 단락 검출 전압 변경 수단을 실현할 수 있다.

제 5 발명에 따른 2차전지 보호 모듈(150)은, 제 1∼4 중 어느 하나의 발명에 따른 2차전지 보호용 집적 회로 장치(120, 120a, 120b)와,

이 2차전지 보호용 집적 회로 장치(120, 120a, 120b)의 방전 제어 단자(DOUT)에 접속된 방전 제어 MOS 트랜지스터(M2)를 갖는 것을 특징으로 한다.

이것에 의해, 과충전시의 단락 검출을 신뢰성 높고 확실하게 행할 수 있음과 아울러, 외장의 방전 제어 MOS 트랜지스터를 접속하여, 확실하게 방전성 제어를 행할 수 있어, 2차전지의 보호기능이 높은 고성능의 2차전지 보호 모듈로 할 수 있다.

제 6 발명에 따른 전지팩은 제 5 발명에 따른 2차전지 보호 모듈(150)과,

이 2차전지 보호 모듈(150)이 접속된 2차전지(CELL)를 갖는 것을 특징으로 한다.

이것에 의해, 과충전시에도 적절하게 단락 상태를 검출할 수 있는 고성능의 전지팩으로 할 수 있다.

또한, 상기 괄호 내의 참조부호는 이해를 쉽게 하기 위하여 붙인 것으로, 1 예에 지나지 않으며, 도시된 태양에 한정되는 것은 아니다.

본 발명에 의하면, 과충전시도 포함하여, 높은 신뢰성으로 단락 검출 및 단락 보호를 행할 수 있다.

(발명을 실시하기 위한 최선의 형태)

이하, 도면을 참조하여, 본 발명을 실시하기 위한 최선의 형태의 설명을 행한다.

(실시예 1)

도 1은 본 발명을 적용한 실시예 1에 따른 2차전지 보호용 반도체 집적 회로 장치(120), 2차전지 보호 모듈(150) 및 전지팩(200)의 전체 구성을 도시한 도면이다. 도 1에서, 도 8 및 도 10의 구성요소와 동일한 구성요소에 대해서는, 도 8 및 도 10과 동일한 참조부호를 붙였다.

실시예 1에 따른 전지팩(200)은 2차전지(CELL)와, 2차전지 보호 모듈(150)과, 접속 단자(P+, P-)를 구비한다. 2차전지 보호 모듈(150)은, 2차전지 보호용 집적 회로 장치(120)와, 외장의 저항(R1, R2), 컨덴서(C1), 충전 제어 MOS 트랜지스터(M1) 및 방전 제어 MOS 트랜지스터(M2)를 구비한다.

2차전지(CELL)는 여러 2차전지가 적용되어도 되며, 예를 들면, 리튬 이온 2차전지, 리튬 폴리머 2차전지 등이 적용되어도 된다.

2차전지 보호용 집적 회로 장치(120)는 과충전, 과방전, 방전 과전류, 단락 등의 2차전지(CELL)의 이상 상태를 검출하고, 2차전지(CELL)를 보호하는 기능을 갖는 IC(Integrated Circuit, 집적회로)이다. 2차전지 보호용 집적 회로 장치(120)는 보호 회로가 형성된 반도체 기판을 패키지 내에 수용하고, 외부에 보호 회로와 접속된 단자를 설치함으로써, IC로서 구성되어도 된다. 2차전지 보호용 집적 회로 장치(120)는, 외장 MOS 트랜지스터(M1, M2)를 오프함으로써, 2차전지(CELL)를 보호한다.

외장 저항(R1), 외장 컨덴서(C1)는 2차전지 보호용 집적 회로 장치(120)의 전원 변동을 억제하기 위한 소자이다. 또, 외장 저항(R1, R2)은 전지팩(200)을 역충전했을 때나, 2차전지 보호용 집적 회로 장치(120)의 절대 정격 이상의 전압의 충전기를 접속했을 때에 전류 제한 저항으로 된다.

외장의 충전 제어 MOS 트랜지스터(M1)는 COUT 단자로부터의 신호에 의해 제어되고, 과충전 시에는 오프로 되어, 2차전지(CELL)로의 충전을 정지시키는 스위칭 소자이다. 충전 제어 MOS 트랜지스터(M1)는, 예를 들면, N채널 MOS 트랜지스터가 적용되어도 된다. 충전 제어 MOS 트랜지스터(M1)는, 드레인이 2차전지(CELL)의 부극측, 소스가 접속 단자(P-)측에 접속되고, 게이트가 COUT 단자에 접속된다. 그리고, 충전 제어 MOS 트랜지스터(M1)에는, 소스로부터 드레인이 순방향이 되는 보디 다이오드(D1)가 기생적으로 형성된다. 또한, COUT 단자는 충전 제어 단자로, 하이 레벨 또는 로 레벨의 전압 신호를 출력하여, 충전 제어 MOS 트랜지스터(M1)의 온·오프를 제어한다.

외장의 방전 제어 MOS 트랜지스터(M2)는, DOUT 단자로부터의 신호에 의해 제어되고, 과방전 시 또는 단락 시에는 오프로 되어, 2차전지(CELL)로부터의 방전을 정지시키는 스위칭 소자이다. 방전 제어 MOS 트랜지스터(M2)는, 예를 들면, N채널 MOS 트랜지스터가 적용되어도 된다. 방전 제어 MOS 트랜지스터(M2)는, 드레인이 충전기접속용 단자(P-)측, 소스가 2차전지(CELL)의 부극측에 접속되고, 게이트는 DOUT 단자에 접속된다. 또, 방전 제어 MOS 트랜지스터(M2)에는, 소스로부터 드레인이 순방향으로 되는 보디 다이오드(D2)가 역시 기생적으로 형성된다. 또한, DOUT 단자는 방전 제어 단자로, 하이 레벨 또는 로 레벨의 전압 신호를 방전 제어 신호로서 출력하여, 방전 제어 MOS 트랜지스터(M2)의 온·오프를 제어한다.

다음에 2차전지 보호용 집적 회로 장치(120)의 구성요소에 대하여 설명한다. 2차전지 보호용 집적 회로 장치(120)는 과충전 검출 회로(10)와, 과방전 검출 회로(20)와, 방전 과전류 검출 회로(30)와, 충전 과전류 검출 회로(40)와, 단락 검출 회로(50)와, 지연 회로(60)와, 논리 회로(70, 80)와, 과충전 검출 신호 출력 수단(81)과, 레벨 시프트 회로(90)와, 카운터(100)와, 발진기(110)와, VDD 단자와, VSS 단자와, DS 단자와, DOUT 단자와, COUT 단자와, V- 단자를 구비한다.

과충전 검출 회로(10)는, 2차전지(CELL)의 충전시에, VDD 단자가 소정의 과충전 검출 전압보다도 높아지면, 2차전지(CELL)의 과충전 상태를 검출하는 회로이다. 과충전 검출 회로(10)는, 과충전 상태를 검출했을 때에는, 논리 회로(80), 레벨 시프트 회로(90)를 거쳐, COUT 단자로부터 로 레벨을 출력하고, 충전 제어 MOS 트랜지스터(M1)를 오프로 한다.

논리 회로(80)는, 여러 입력에 대하여 논리 회로 연산을 행하고, 레벨 시프트 회로(90)에 연산결과 신호를 출력하는 로직 회로이다. 입력은 과충전 검출 회로(10), 충전 과전류 검출 회로(40) 및 카운터(100)로부터의 입력신호가 입력되게 되어 있다. 또, 본 실시예에 따른 2차전지 보호 모듈(150)에서는, 논리 회로(80)의 연산결과 중, 과충전 검출 회로(10)에 의해 과충전을 검출한 경우에는, 과충전 검출 신호를 단락 검출 회로(50)에 출력하는 과충전 검출 신호 출력 수단(81)을 구비한다. 본 실시예에 따른 2차전지 보호 모듈(150)에서는, 과충전 상태를 검출했을 때, 단락 검출 회로(50)의 단락 검출 전압의 설정을 변경하므로, 과충전을 검출했을 때에는, 과충전 검출 신호가 단락 검출 회로(50)에 출력되는 것과 같은 구성으로 되어 있다. 또한, 레벨 시프트 회로(90)는, 논리 회로(80)의 출력을, N채널 MOS 트랜지스터(M1, M3)를 구동 제어하는데 필요한 전압 레벨로 변환하는 회로이다.

과방전 검출 회로(20)는, 2차전지(CELL)의 방전시에, VDD 단자가 소정의 과방전 검출 전압 이하로 되면, 2차전지(CELL)의 과방전 상태를 검출하는 회로이다. 과방전 검출 회로(20)는, 과방전을 검출했을 때에는, 논리 회로(70)를 통하여, DOUT 단자로부터 로 레벨을 출력해서 방전 제어 MOS 트랜지스터(M2)를 오프로 하여, 2차전지(CELL)의 방전을 정지시킨다.

방전 과전류 검출 회로(30)는, 2차전지(CELL)가 충방전 가능 상태일 때, V- 단자가 소정의 방전 과전류 검출 전압 이상이 되면, 방전 과전류 상태를 검출하는 회로이다. 방전 과전류 검출 회로(30)가, 방전 과전류 상태를 검출했을 때에는, 논리 회로(70)를 거쳐, DOUT 단자에 로 레벨의 전압을 출력하고, 방전 제어 MOS 트랜지스터(M2)를 오프로 하여, 방전을 정지시켜, 회로에 대전류가 흐르는 것을 막는다. 또, 논리 회로(70)는 N채널 MOS 트랜지스터(M4)의 제어도 행한다. 또, V- 단자는 전지팩(200)의 회로를 흐르는 전류를, 전압으로 변환하여 검출하는 전류 검출 단자이다. VSS 단자가 접지전위이므로, 이 V- 단자의 전압을 검출함으로써, 회로 를 흐르는 전류를 검출할 수 있다. V- 단자는 충전 전류 및 방전 전류의 쌍방을 검출할 수 있다. V- 단자는 충전 전류를 검출할 때에는 부전압이 검출되고, 방전 전류를 검출할 때에는 정전압이 검출된다.

단락 검출 회로(50)는, 2차전지(CELL)가 충방전 가능 상태일 때, V- 단자가 소정의 단락 검출 전압 이상이 되면, 단락 상태를 검출하는 회로이다. 단락은 급감의 방전 상태이므로, 단락 검출 전압은 정전압이 검출된다. 단락 검출 회로(50)가 단락 상태를 검출했을 때는, 지연 회로(60) 및 논리 회로(70)를 거쳐, DOUT 단자에 로 레벨의 전압을 출력하고, 방전 제어 MOS 트랜지스터(M2)를 오프로 하여, 방전을 정지시켜, 회로에 단락에 의한 대전류가 흐르는 것을 막는다. DOUT 단자는, 전술한 바와 같이, 방전 제어 단자로서 기능하고, 방전을 정지시키는 제어 신호와 방전을 행하게 하는 제어 신호를 방전 제어 MOS 트랜지스터(M2)에 대하여 출력하고, 2차전지(CELL)의 방전을 제어한다. 또, 본 실시예에 따른 단락 검출 회로(50)에서는, 단락 검출 전압을, 과충전 검출시와 그 이외의 평상시로 설정을 변경하고, 단락 상태의 검출을, 2차전지(CELL)의 상태를 고려하여 적절하게 행한다. 또한, 이 동작을 행하기 위한 구체적인 구성 및 동작의 상세는 후술한다.

방전 과전류 검출 회로(30)와, 단락 검출 회로(50)는 그 검출 방법과 제어 방법은 거의 동일하지만, 그 검출 전압과 설정된 지연시간 등이 상이하다. 또, 본 실시예에 따른 2차전지 보호 모듈(150)에서는, 방전 과전류 검출 전압은 일정하지만, 단락 검출 전압은, 과충전시와 그 이외일 때로 변경하는 점에서, 양자는 상이하다.

충전 과전류 검출 회로(40)는, 충방전 가능 상태일 때, 이상 전압 또는 전류의 충전기 접속 등에 의해, V- 단자 전압이 충전 과전류 검출 전압 이하로 되면, 충전 과전류 상태를 검출하는 회로이다. 충전 과전류 검출 회로(40)는, 충전 과전류 상태를 검출하면, 논리 회로(80) 및 레벨 시프트 회로(90)를 거쳐, COUT 단자로부터 로 레벨을 출력하고, 충전 제어 MOS 트랜지스터(M1)를 오프로 하여, 대전류가 회로에 의한 충전을 막는다.

DS 단자는, 전지팩(200)의 검사시에, 지연시간을 단축하기 위한 단자이다. 또, 발진기(110)는 소정의 주파수의 발진을 생성하기 위한 수단이며, 카운터(100)는 클록 신호의 주파수 변환을 행하는 수단이다. 또, 지연 회로(60)는 소정의 지연시간을 생성하기 위한 회로이다.

다음에 도 2를 사용하여, 실시예 1에 따른 2차전지 보호용 집적 회로 장치(120)의 주요 구성요소인 단락 검출 회로(50)의 내부 구성의 상세 설명을 행한다. 도 2는 실시예 1에 따른 2차전지 보호용 집적 회로 장치(120)의 단락 검출 회로(50)의 내부 구성을 도시한 도면이다.

도 2에서, 실시예 1에 따른 단락 검출 회로(50)는 단락 검출 전압 변경 수단(57)과 컴퍼레이터(CMP)를 구비한다. 단락 검출 전압 변경 수단(57)은 분압 회로(55)와 스위치(SW)를 포함한다. 분압 회로(55)는 저항(R51, R52, R53)의 직렬접속으로 구성되고, 2차전지 보호용 집적 회로 장치(120)의 내부의 기준전압(Vref)으로부터, 단락 검출 전압을 생성하고 있다. 분압 회로(55)의 저항(R53)의 분압 (R53×Vref)/(R51+R52+R53)은 단자(A)에 출력되고, 저항(R52+R53)의 분압(R52+R53) ×Vref/(R51+R52+R53)은 단자(B)에 출력되도록 구성되어 있다. 예를 들면, 저항(R53)의 양단의 전압이 0.5[V]가 되도록 설정해 두면, 단자(A)에는 0.5[V]가 출력된다. 또, 저항(R52+R53)의 양단의 전압이 1.0[V]가 되도록 설정해 두면, 단자(B)에는 1.0[V]가 출력되게 된다. 이 접속을, 스위치(SW)로 전환하면, 분압 회로(55)에 의해, Vf보다도 전압이 큰 1.0[V]와, Vf보다도 전압의 작은 0.5[V]의 2종류의 단락 검출 전압을 생성할 수 있다.

여기에서, 스위치(SW)의 일단은 단자(A)와 단자(B)의 접속이 전환되도록 구성되어 있고, 스위치(SW)의 타단은 컴퍼레이터(CMP)의 일방의 입력 단자에 접속되어 있다. 또, 컴퍼레이터(CMP)의 타단은 V- 단자에 접속되어 있다. 따라서, 컴퍼레이터(CMP)에 의해, V- 단자에서 검출된 전압과, 분압 회로(55)에서 생성된 단락 검출 전압을 비교한다. 또한, 컴퍼레이터(CMP)의 출력 단자에는 지연 회로(60)가 접속되고, 지연 회로(60)에는 논리 회로(70)가 접속되어 있다. 그리고, 논리 회로(70)로부터의 출력은 DOUT 단자에 출력되어, 방전 제어 MOS 트랜지스터(M2)를 오프로 하는 것이 가능하게 구성되어 있다. 이 점은 도 1에서 설명한 구성과 동일하다. 또한, 스위치(SW)는 여러 접속 전환 수단이 적용되어도 되고, 예를 들면, 간소한 아날로그 스위치가 적용되어도 되고, MOS 트랜지스터 등의 반도체 스위칭 소자나 릴레이 수단 등이 적용되어도 된다.

다음에, 단락 검출 전압 변경 수단(57)의 동작에 대하여 설명한다. 우선, 과충전 검출 회로(10)에 의해, 과충전이 검출되고 있지 않을 때에는, 과충전 검출 신호 출력 수단(81)으로부터, 과충전 검출 신호는 출력되지 않고, 이 경우에는, 스 위치(SW)는 단자(A)에 접속된다. 과충전 상태는 아니므로, 단락 검출 전압을 낮게 설정하고, 소전류의 기기에 대해서도, 단락 상태를 확실하게 검출할 수 있는 상태로 하는 것이 바람직하기 때문이다. 과충전 상태가 아닐 때에는, 충전 제어 MOS 트랜지스터(M1)는 온이고, 그 온 저항은 수 10[mΩ]이기 때문에, 충전 제어 MOS 트랜지스터(M1)의 온 저항에 의해, V- 단자의 전위 상승에 기여하는 영향은 무시할 수 있을 정도로 작다. 따라서, 통상대로의 Vf보다도 낮은 단락 검출 전압, 예를 들면, 0.5[V] 정도로 설정해도 된다.

한편, 과충전 검출 회로(10)에 의해, 과충전이 검출되었을 때에는, 과충전 검출 신호 출력 수단(81)으로부터, 스위치(SW)에 과충전 검출 신호가 출력된다. 이것에 의해, 스위치(SW)는 접속을 단자(A)로부터 단자(B)로 전환한다. 이것에 의해, 단락 검출 전압은 Vf보다도 높은 전압, 예를 들면, 1.0[V] 정도로 설정된다. 그리고, V- 단자로부터 검출되는 전압이 저항(R53+R52)의 분압 회로에서 설정된 전압을 초과하지 않는 한은 단락이 검출되지 않는 상태로 된다. 과충전 상태에서는, V- 단자의 전압은, 충전 제어 MOS 트랜지스터(M1)의 보디 다이오드(D1)에 의한 PN 접합의 순방향 전압에 의해, 단락 전류나 과방전 전류가 아무것도 흐르지 않고 있는 상태에서 0.6[V]로 상승해 있으므로, 단락 검출 전압이 1.0[V]로 설정되면, 실질적으로는, 1.0-0.6=0.4[V]로 설정되어 있게 되어, 적절하게 단락 상태를 검출할 수 있다.

이와 같이, 실시예 1에 따른 2차전지 보호용 집적 회로 장치(120)에 의하면, 분압 회로(55), 스위치(SW), 과충전 검출 신호를 단락 검출 회로(50)에 출력하는 간소한 구성으로, 과충전 검출 상태 또는 과충전 미검출 상태의 어느 것이더라도, 확실하고 또한 적절하게 단락 상태를 검출할 수 있다.

도 3은 실시예 1에 따른 2차전지 보호용 집적 회로 장치(120)를 포함하는 2차전지 보호 모듈(150)의 동작의 타이밍 차트의 1 예를 도시한 도면이다. 도 3(a)는 VDD 단자의 전압변화를 도시한 도면이고, 도 3(b)는 V- 단자의 전압변화를 도시한 도면이다. 또한 도 3(c)는 COUT 단자의 전압변화를 도시한 도면이고, 도 3(d)는 충전 전류와 방전 전류의 변화를 도시한 도면이다. 또한, 도 3(b)에서는, 실선으로 본 실시예에 따른 2차전지 보호용 집적 회로 장치(120)의 타이밍 차트가 도시되어 있고, 파선이 종래의 2차전지 보호용 집적 회로(220)의 타이밍 차트가 비교예로서 도시되어 있다.

도 3(a)에서, VDD 단자의 전압이 상승해 가고, 시각(t1)에서 과충전 검출 전압(VDET1)에 달하고, 지연시간(tVDET1)이 경과하면, 과충전 검출 회로(10)는 시각(t2)에서 과충전을 검출한다. 이 때, 도 3(b)에서는, 과충전을 검출할 때까지는, V- 단자에서의 단락 검출 전압은 VDET3이었지만, 과충전을 검출한 후, 즉 시각(t2)에서 단락 검출 전압을 VDET3 보다도 큰 VDET4로 끌어올리고 있다. 이것에 의해, 과충전 검출시에는, 단락 검출 전압을 상승시키고, 보디 다이오드(D1)의 순방향 전압(Vf)보다도 높은 값으로 설정하여, 적절한 단락 검출 전압을 설정하고 있다. 이 때, 도 3(c)로부터, COUT 단자의 전압은 시각(t2)까지 VDD가 출력되고, 하이 레벨의 신호를 출력하여 충전 제어 MOS 트랜지스터(M1)를 온으로 하고 있었지만, 과충전의 검출에 의해, COUT 단자로부터는 로 레벨의 신호를 출력하여, 충전 제어 MOS 트랜지스터(M2)를 오프로 하고 있는 동작을 행하고 있는 것이 도시되어 있다. 또, 도 3(d)에서는, 시각(t2)까지 충전 전류가 흐르고 있었던 것이 시각(t2)에서 전류가 0으로 되어 있다.

다음에, 충전 정지 상태가 유지되면, 2차전지(CELL)의 단자 전압은 일정하게 유지되고, 시각(t3)에서 부하가 접속되면 전압은 저하된다. 도 3(a)에 도시하는 바와 같이, 단자 VDD의 전압은 시각(t3)에서 부하가 접속되고나서 시각(t4)에서 충전 복귀 전압(VREL1)으로까지 저하되고, 소정의 지연시간(tVREL1)이 경과하여, 시각(t5)이 되면, 충전 재개 상태로 된다. 이 때, 도 3(b)에 도시하는 바와 같이, 단락 검출 전압은 시각(t5)까지 VDET4이지만, 과충전 상태가 아니게 되면, 통상의 단락 검출 전압(VDET3)으로 되돌아간다. 이것에 의해, 과충전 이외의 통상의 상태에서는, 소전류의 기기도 대상으로 한 단락 검출 전압을 설정할 수 있다. 또, 이 때, 도 3(c)에서는, 시각(t5)에서 COUT 단자는 하이 레벨의 신호를 출력하고, 충전 제어 MOS 트랜지스터(M1)를 온으로 하고, 충전을 재개시킨 동작이 도시되어 있다. 또, 도 3(d)에서는, 부하가 접속된 시각(t4)에, 전류는 방전 전류로 전환되고, 과충전 상태로부터의 방전이 적절하게 행해지고 있는 것이 도시되어 있다.

이와 같이, 도 3(b)에 도시하는 바와 같이, 과충전 검출시에, 단락 검출 전압을 끌어올림으로써, 도 3(d)에 도시하는 바와 같이, 충방전이 적절하게 실행되는 것을 알 수 있다.

(실시예 2)

도 4는 본 발명을 적용한 실시예 2에 따른 2차전지 보호용 집적 회로 장 치(120a)의 단락 검출 회로(50a)의 구성을 도시한 도면이다. 실시예 2에 따른 2차전지 보호용 집적 회로 장치(120a), 2차전지 보호 모듈 및 전지팩의 전체 구성은 실시예 1의 도 1과 동일하므로, 그 설명을 생략한다. 실시예 2에 따른 2차전지 보호용 집적 회로 장치(120a)에서는, 단락 검출 회로(50a)의 단락 검출 전압 변경 수단(57a)의 구성만이, 실시예 1에 따른 2차전지 보호용 집적 회로 장치(120) 및 2차전지 보호 모듈(150)과 상이하다.

도 4에서, 실시예 2에 따른 2차전지 보호용 집적 회로 장치(120a)의 단락 검출 회로(50a)는, 분압 회로(55a) 및 스위치(SW)를 포함하는 단락 검출 전압 변경 수단(57a)과, 컴퍼레이터(CMP)를 구비하는 점에서는, 실시예 1에 따른 단락 검출 회로(50)와 동일하다. 실시예 2에 따른 단락 검출 회로(50a)에서는, 단락 검출 전압 변경 수단(57a)의 스위치(SW)의 위치가 분압 회로(55a)의 저항(R51a)을 단락할 것인지 아닌지의 전환을 행하기 위한 스위치(SW)로서 설치되어 있는 점에서, 실시예 1에 따른 단락 검출 회로(50)의 단락 검출 전압 변경 수단(57)과 상이하다.

분압 회로(55a)는 저항(R51a, 52a, 53a)의 직렬접속으로 구성되고, 저항(R53a)의 전위가 컴퍼레이터(CMP)의 일방의 입력 단자에 입력되도록 고정접속되어 있다. 한편, 저항(R51a)에는 병렬로 스위치(SW)가 접속되어, 스위치(SW)를 온으로 하면 저항(R51a)을 단락하고, 스위치(SW)를 오프로 하면 저항(R51a)이 분압 회로(55a)의 일부로서 직렬접속되어, 분압 회로(55a)를 구성하는 상태로 된다. 분압 회로(55a)에 인가되는 전압은 Vref로 일정하므로, 스위치(SW)의 온·오프에 의해, 컴퍼레이터(CMP)에 입력되는 단락 검출 전압의 설정을 다르게 할 수 있다. 또, 스위치(SW)에는, 과충전 검출 신호 출력 수단(81)으로부터 정보가 보내져, 과충전 검출 신호가 출력되게 되어 있다. 과충전 검출 신호 출력 수단(81)으로부터, 과충전 검출 신호가 출력되었을 때에는, 스위치(SW)를 온으로 하여 저항(R51a)을 단락하고, 컴퍼레이터(CMP)에 입력되는 분압을 높게 하도록 한다. 한편, 과충전 검출 신호가 출력되지 않을 때에는, 스위치(SW)를 오프로 하여, 컴퍼레이터(CMP)에 입력되는 분압이 낮아지도록 한다. 또한, 스위치(SW)의 온·오프로, 컴퍼레이터(CMP)에 입력되는 단락 검출 전압은, 실시예 1과 마찬가지로, 과충전이 검출되었을 때에는, 보디 다이오드(D1)의 순방향 전압(Vf)보다도 높아지고, 과충전이 검출되지 않을 때에는, 보디 다이오드(D1)의 순방향 전압(Vf)보다도 낮아지도록, 분압 회로(55a)의 저항(R51a, 52a, 53a)을 조정한다.

또, 컴퍼레이터(CMP)의 타방의 입력 단자에는 V- 단자가 접속되고, 출력 단자에는 지연 회로(60) 및 논리 회로(70)가 접속되고, 논리 회로(70)의 앞에는 방전 제어 단자인 DOUT 단자가 접속되어 있는 점은, 실시예 1에 따른 단락 검출 회로(50) 및 2차전지 보호용 집적 회로 장치(120)와 동일하다.

실시예 2에 따른 2차전지 보호용 집적 회로 장치(120a)에 의하면, 실시예 1에 따른 2차전지 보호용 집적 회로 장치(120)와 마찬가지로, 분압 회로(55a) 및 스위치(SW)라고 하는 간소한 구성을 갖는 단락 검출 전압 변경 수단(57a)을 사용하여, 정확하게 단락 검출 전압의 변경설정을 행할 수 있다.

(실시예 3)

도 5는 본 발명을 적용한 실시예 3에 따른 2차전지 보호용 집적 회로 장 치(120b)의 단락 검출 회로(50b)의 구성의 1 예를 도시한 도면이다. 실시예 3에 따른 2차전지 보호용 집적 회로 장치(120b)는, 단락 검출 회로(50b)에 분압 회로(55, 55a) 대신, 전류원(Is)과 인버터(INV)를 사용한 점에 있어서, 실시예 1 및 실시예 2에 따른 2차전지 보호용 집적 회로 장치(120, 120a)와 상이하다. 또한, 2차전지 보호용 집적 회로(120b), 2차전지 보호 모듈(150) 및 전지팩(200)의 전체 구성은 도 1과 동일한 구성이어도 되므로, 그 설명을 생략한다.

도 5에서, 실시예 3에 따른 단락 검출 회로(50b)는 단락 검출 전압 변경 수단(57b)과, 인버터(INV)를 구비한다. 단락 검출 전압 변경 수단(57b)은 전류원(Is)과 스위치(SW)를 포함한다. 또, 스위치(SW)에는, 과충전 검출 신호 출력 수단(81)으로부터 과충전 검출 신호가 출력되도록 구성되어 있다. 실시예 3에 따른 단락 검출 회로(50b)에서는, 인버터(INV)의 임계값 전압을 과충전 검출 또는 과충전 미검출에 따라 변경함으로써 인버터(INV)로부터의 출력전압을 변경하여, 단락 검출 전압의 설정을 변경한다.

도 6은 도 5에 도시한 실시예 3의 단락 검출 회로(50b)를 보다 상세하게 도시한 도면이다. 도 6에서, 인버터(INV)는 CMOS(Complementary Metal Oxide Semiconductor) 인버터로서 구성되고, 고전위측의 P채널 MOS 트랜지스터(PM)와, N채널 MOS 트랜지스터(NM)의 드레인끼리 접속되어 구성되어 있다. P채널 MOS 트랜지스터(PM)의 소스는 전원(VDD)에 접속되고, N채널 MOS 트랜지스터(NM)의 소스는 접지되어 있다. 또, P채널 MOS 트랜지스터(PM) 및 N채널 MOS 트랜지스터(NM)의 게이트는 인버터(INV)의 공통 입력을 구성하고 드레인은 공통 출력을 구성한다. 또 한, P채널 MOS 트랜지스터(PM)의 드레인과 전원(VDD) 사이에 전류원(Is)이 접속되고, 전류원(Is)에 병렬로 스위치(SW)가 접속되어 있고, 단락 검출 전압 변경 수단(57b)을 구성하고 있다.

이러한 단락 검출 회로(50b)에서, 스위치(SW)가 온으로 되고, 전류원(Is)이 단락되어 있는 경우에는, 인버터(INV)의 임계값 전압은 VDD/2로 된다. 한편, 스위치(SW)를 오프로 하고, 전류원(Is)을 인버터(INV)에 접속한 경우에는, 인버터(INV)의 임계값 전압은 N채널 MOS 트랜지스터의 임계 전위(Vth)로 바뀐다.

도 7은 도 5 및 도 6에 도시한 실시예 3의 단락 검출 회로(50b)의 동작의 1 예를 설명하기 위한 도면이다. 도 7(a)는 인버터(INV)의 입력전압의 변화의 1 예를 도시한 도면이고, 도 7(b)는 도 7(a)에 대응한 인버터(INV)의 출력전압을 도시한 도면이다.

도 7(a)에서, 우선, 단락 검출 회로(50b)의 스위치(SW)가 온이며, 인버터(INV)의 임계값 전압이 VDD/2로 설정되어 있는 경우를 생각한다. 도 7(a)에서, 인버터(INV)로의 입력전압이 서서히 상승한 경우에, 임계값 전압(VDD/2)에 도달하는 시각(t2)까지는, 로 레벨의 입력전압이 인가되고 있으므로, 도 7(b)에 도시하는 바와 같이, 인버터(INV)에 접속은 하이 레벨(H)의 전압을 출력한다. 그리고, 입력전압이 VDD/2에 도달한 시각(t2)에서, N채널 MOS 트랜지스터(NM)가 온 되고, 출력전압이 하이 레벨로 바뀐다. 도 7(b)에서는, 시각(t2)에서, 출력전압(Vout)이 하이 레벨(H)로부터 로 레벨(L)로 바뀐 상태가 도시되어 있다. VDD가, 예를 들면, 4[V]이면, VDD/2는 2[V]가 되므로, 높은 임계값 전압을 단락 검출 전압으로서 설정 할 수 있다.

한편, 스위치(SW)가 오프이고, 전류원(Is)이 인버터(INV)에 접속되어 있는 경우에는, 인버터(INV)의 임계값 전압은 N채널 MOS 트랜지스터(NM)의 임계 전위(Vth)이다. 이 경우, 도 7(a)에 도시되는 바와 같이, 인버터(INV)의 입력전압이 서서히 상승한 경우에는, 시각(t1)에서 임계 전위(Vth)에 도달하고, 도 7(b)에서 도시되는 바와 같이, 출력전압이 시각(t1)에서 하이 레벨(H)로부터 로 레벨(L)로 바뀐다. 여기에서, N채널 MOS 트랜지스터(NM)의 임계 전위(Vth)도 약 0.6[V]이므로, 통상의 단락 검출 전압의 설정과 가까운 값으로 된다.

도 5로 되돌아온다. 도 5에서, 과충전 검출 신호 출력 수단(81)으로부터, 과충전 검출 신호가 출력된 경우에는, 스위치(SW)는 온으로 되고, 인버터(INV)의 임계값 전압을 VDD/2로 끌어올려, 단락 검출 전압을 VDD/2로 설정한다. 이것에 의해, 단락 검출 전압을, 보디 다이오드(D1)의 순방향 전압(Vf)보다도 높은 1[V] 이상, 예를 들면, 2[V] 정도로 설정할 수 있다. 한편, 과충전 검출 신호 출력 수단(81)으로부터, 과충전 검출 신호가 출력되지 않을 때에는, 스위치(SW)를 오프로 하고, 전류원(Is)을 접속하여, N채널 MOS 트랜지스터(NM)의 임계 전위(Vth)를 인버터(INV)의 임계값 전압으로 설정한다. 이것에 의해, 단락 검출 전압을 0.6[V] 정도로 설정할 수 있어, 소전류로 동작하는 기기에 대해서도, 충분히 대응하여 단락 상태를 검출할 수 있다.

또한, 인버터(INV)의 입력에는 V- 단자가 접속되고, 인버터(INV)의 출력에는 지연 회로(60) 및 논리 회로(70)가 접속되고, 논리 회로(70)의 연산결과는 DOUT 단 자에 출력되어, 방전 제어 신호를 출력하는 점은 실시예 1 및 실시예 2와 동일하다.

이와 같이, 실시예 3에 따른 2차전지 보호용 집적 회로 장치(120b)와 같이, 인버터(INV)를 출력 소자로 하고, 인버터(INV)의 출력 전압을 바꾸는 단락 검출 전압 변경 수단(57b)을 전류원(Is) 및 스위치(SW)로 구성하고, 단락 검출 전압 변경 수단에 의해, 인버터(INV)의 임계값 전압을 바꾸어 단락 검출 전압의 설정을 바꾸도록 해도 된다. 인버터(INV)와 전류원(Is)은, 저항으로 구성된 분압 회로(55, 55a)보다도, 반도체 기판 상에 공간절약으로 구성할 수 있으므로, 칩 면적을 거의 증가시키지 않고 단락 검출 회로(50b)를 반도체 기판 상에 구성할 수 있다. 실시예 3에 따른 2차전지 보호용 집적 회로 장치(120b)에 의하면, 공간절약이며, 단락 검출을 적확하게 행하는 2차전지 보호용 집적 회로 장치(120b)로 할 수 있다.

이상, 본 발명의 바람직한 실시예에 대하여 상세히 설명했는데, 본 발명은 상기한 실시예에 제한되지 않으며, 본 발명의 범위를 일탈하지 않고, 상기한 실시예에 여러 변형 및 치환을 가할 수 있다.

도 1은 실시예 1에 따른 2차전지 보호용 반도체 집적 회로 장치(120), 2차전지 보호 모듈(150) 및 전지팩(200)의 전체 구성도이다.

도 2는 실시예 1의 단락 검출 회로(50)의 내부 구성의 1 예를 도시한 도면이다.

도 3은 실시예 1에 따른 2차전지 보호용 집적 회로 장치(120)의 타이밍 차트이다.

도 4는 실시예 2의 단락 검출 회로(50a)의 구성의 1 예를 도시한 도면이다.

도 5는 실시예 3의 단락 검출 회로(50b)의 구성의 1 예를 도시한 도면이다.

도 6은 실시예 3의 단락 검출 회로(50b)를 보다 상세하게 도시한 도면이다

도 7은 실시예 3의 단락 검출 회로(50b)의 동작의 1 예를 설명하기 위한 도면으로, 도 7(a)는 인버터(INV)의 입력전압의 변화의 1 예를 도시한 도면이고, 도 7(b)는 도 7(a)에 대응한 인버터(INV)의 출력전압을 도시한 도면이다.

도 8은 종래의 2차전지 보호 모듈의 1 예를 도시한 도면이다.

도 9는 일반적인 N채널 MOS 트랜지스터의 단면 구조의 1 예를 도시한 도면이다.

도 10은 종래의 전지팩(300)이 단락된 상태를 모식적으로 도시한 도면이다.

(부호의 설명)

10 과충전 검출 회로 20 과방전 검출 회로

30 방전 과전류 검출 회로 40 충전 과전류 검출 회로

50, 50a, 50b, 150 단락 검출 회로 55, 55a 분압 회로

57, 57a, 57b 단락 검출 전압 변경 수단

60 지연 회로 70, 80 논리 회로

81 과충전 검출 신호 출력 수단 90 레벨 시프트 회로

100 카운터 110 발진기

120, 120a, 120b 2차전지 보호용 집적 회로 장치

150, 250 2차전지 보호 모듈 200, 300 전지팩

DOUT 방전 제어 단자 M1 충전 제어 MOS 트랜지스터

M2 방전 제어 MOS 트랜지스터 D1, D2 보디 다이오드

R51, R51a, R52, R52a, R53, R53a 저항

CMP 컴퍼레이터 SW 스위치

INV 인버터 Is 전류원

PM P채널 MOS 트랜지스터 NM N채널 MOS 트랜지스터

Claims

2차전지의 방전 전류를 전압값으로 변환하여 검출하고, 이 전압값이 소정의 단락 검출 전압 이상이었을 때, 상기 2차전지의 단락 상태를 검출하는 단락 검출 회로와,

이 단락 검출 회로에 의해 상기 단락 상태가 검출되었을 때, 상기 2차전지의 방전을 정지시키는 제어 신호를 출력하는 방전 제어 단자와,

상기 2차전지의 과충전을 검출하는 과충전 검출 회로를 갖는 2차전지 보호용 집적 회로 장치로서,

상기 단락 검출 회로는, 상기 과충전 검출 회로에 의해 상기 과충전이 검출되었을 때, 상기 단락 검출 전압을 변경하는 단락 검출 전압 변경 수단을 구비하고,

상기 단락 검출 전압 변경 수단은, 상기 과충전 검출 회로에 의해 상기 과충전 상태가 검출되었을 때, 상기 단락 검출 전압을 충전 제어 MOS 트랜지스터의 기생 다이오드의 순방향 전압보다도 높은 전압값으로 변경하는 것을 특징으로 하는 2차전지 보호용 집적 회로 장치.
삭제
제 1 항에 있어서, 상기 단락 검출 회로는 컴퍼레이터를 갖고,

상기 단락 검출 전압 변경 수단은, 상기 컴퍼레이터의 일방의 입력 단자에 공급하는 상기 단락 검출 전압을 생성하는 분압 회로와, 이 분압 회로로부터 상기 컴퍼레이터의 상기 입력 단자에 공급되는 상기 단락 검출 전압을, 상기 과충전의 검출에 기초하여 전환하는 스위치를 포함하는 것을 특징으로 하는 2차전지 보호용 집적 회로 장치.
제 1 항에 있어서, 상기 단락 검출 회로는 CMOS 인버터를 갖고,

상기 단락 검출 전압 변경 수단은, 상기 CMOS 인버터를 구성하는 P채널 MOS 트랜지스터의 고전위측에 접속된 전류원과, 이 전류원의 접속 또는 비접속을 상기 과충전의 검출에 기초하여 전환하는 스위치를 포함하는 것을 특징으로 하는 2차전지 보호용 집적 회로 장치.
제 1 항, 제3항 및 제 4 항 중 어느 한 항에 기재된 2차전지 보호용 집적 회로 장치와,

이 2차전지 보호용 집적 회로 장치의 방전 제어 단자에 접속된 방전 제어 MOS 트랜지스터를 갖는 것을 특징으로 하는 2차전지 보호 모듈.
제 5 항에 기재된 2차전지 보호 모듈과,

이 2차전지 보호 모듈이 접속된 2차전지를 갖는 것을 특징으로 하는 전지팩.