JP2000148087A - 表示素子、表示装置、及び表示装置の駆動方法 - Google Patents

Abstract

(57)【要約】 【課題】 有機ＥＬ表示素子の画素開口率を高くし、ま
た、製造時の歩留まりを高くする。 【解決手段】 アドレスドライバ２がアドレスラインＡ
Ｌを選択し、対応するダブルゲートトランジスタ１０の
トップゲートに正電圧を印加し、データラインＤＬに所
定の電圧を印加すると、その半導体層内にｎチャネルが
形成され対応する有機ＥＬ素子１１を一旦すべて発光さ
せる。次に、アドレスドライバ２からアドレスラインＡ
Ｌに供給する電圧を所定の負電圧まで徐々に電位低下さ
せる。データドライバ３から、発光画素のデータライン
ＤＬにはアドレスラインＡＬの電位が低下する前に所定
期間正電圧を供給して有機ＥＬ素子１１を発光させ、ダ
ブルゲートトランジスタ１０の半導体層に入射させる。
一方、非発光画素のデータラインＤＬにはアドレスライ
ンＡＬの電位低下後に所定期間正電圧を供給し発光を保
持する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、自発光型の表示素
子、この表示素子を用いた表示装置、及びこのような表
示装置の駆動方法に関する。

【０００２】

【従来の技術】モバイルコンピューティングが盛んにな
るにつれて、平面型の表示装置に対する需要がますます
増してきている。平面型の表示装置としては、従来、液
晶表示装置が一般に用いられてきた。しかしながら、液
晶表示装置には、視野角が狭い、応答特性が悪いといっ
た問題がある。

【０００３】これに対し、近年、応答特性がよく、視野
角が広い平面型自発光表示装置として、有機エレクトロ
ルミネッセンス（ＥＬ）表示装置が注目されている。こ
のような有機ＥＬ表示装置で用いられている有機ＥＬ素
子は、所定の輝度以上の高輝度で発光させようとする
と、発光効率が著しく低下するので、同じ表示輝度（瞬
間的な輝度値と時間と発光面積とに比例する）を得るた
めには、高輝度で短時間発光させるよりも、低輝度で長
時間発光させる方が、消費電力も少なくて済む。このた
め、有機ＥＬ素子の電極間に印加する電圧にメモリ性を
持たせることが重要になってくる。

【０００４】このような電圧のメモリ性を実現した、従
来の有機ＥＬ表示素子の１画素分の等価回路を、図１３
に示す。図示するように、この有機ＥＬ素子は、画素の
発光領域を構成する有機ＥＬ素子２５１と、有機ＥＬ素
子２５１に電圧を印加するための駆動用トランジスタ２
５２と、駆動用トランジスタ２５２が印加する電圧を保
持するキャパシタ２５３と、キャパシタ２５３に画像信
号を選択して書き込むための選択用トランジスタ２５４
とから構成されている。選択用トランジスタ２５４のゲ
ートはゲートラインｇｌを介してゲートドライバに、ド
レインはドレインラインｄｌを介してドレインドライバ
にそれぞれ接続されている。

【０００５】有機ＥＬ素子２５１を駆動するときは、ゲ
ートドライバからの選択信号によってマトリクスの駆動
しようとする有機ＥＬ素子２５１に対応する選択用トラ
ンジスタ２５４を選択し、選択したラインのキャパシタ
２５３にドレインドライバからドレインラインｄｌ、選
択用トランジスタ２５４を介して画像信号を書き込む。
そして、駆動用トランジスタ２５４は、キャパシタ２５
３に書き込まれた画像信号の大きさに応じて有機ＥＬ素
子２５１を駆動し、有機ＥＬ素子２５１に階調に応じた
電圧を印加することで所望の画像を表示させる。

【０００６】このように従来の有機ＥＬ表示素子では、
駆動用トランジスタ２５２から書き込んだ画像信号をキ
ャパシタ２５３に保持させ、キャパシタ２５３に保持さ
れた画像信号によってほぼ１フレーム期間有機ＥＬ素子
２５１の発光を維持させていた。このため、この有機Ｅ
Ｌ表示素子では、有機ＥＬ素子２５１を高輝度で発光さ
せなくても十分な表示輝度を得ることができ、低消費電
力で効率よく表示画像を得ることができた。

【０００７】しかしながら、上記従来の有機ＥＬ表示素
子では、有機ＥＬ素子２５１の他に駆動用トランジスタ
２５２、キャパシタ２５３及び選択用トランジスタ２５
４を画素毎に形成しなければならなかった。ところで、
このような構成素子のいずれか１つにでも欠陥があった
場合には有機ＥＬ表示素子全体が不良品となってしまう
が、上記従来例の有機ＥＬ表示素子では、構成素子数が
多く、いずれかに欠陥が生じる確率が高くなってしまう
ため、製造時の歩留まりが低いという問題点があった。

【０００８】また、図１４の平面図に示すように、１画
素分の領域内に、有機ＥＬ素子２５１の他に駆動用トラ
ンジスタ２５２、キャパシタ２５３及び選択用トランジ
スタ２５４を形成する必要があったので、有機ＥＬ素子
２５１を形成できる領域が相対的に小さくなり、画素の
発光面積率が低いという問題があった。

【０００９】

【発明が解決しようとする課題】本発明は、上記従来例
の問題点を解消するためになされたものであり、画素開
口率が高く、製造時の歩留まりを高くすることができる
表示素子、この表示素子を用いた表示装置、及びこの表
示装置の駆動方法を提供することを目的とする。

【００１０】

【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の観点にかかる表示素子は、半導体層
とこの半導体層の対向する両面に形成されたゲート絶縁
膜と、これらゲート絶縁膜にそれぞれ設けられた第１ゲ
ート電極及び第２ゲート電極を備えたアクティブ素子
と、前記アクティブ素子に接続された発光素子と、を備
えることを特徴としている。

【００１１】上記表示素子では、各画素に発光素子の他
には、アクティブ素子を１つだけ設ければよいので、画
像開口率を高くすることができる。また、１つの画素に
設けられる素子数が少ないため、いずれかの素子に欠陥
がある可能性が低くなり、製造時の歩留まりを高くする
ことができる。

【００１２】上記目的を達成するため、本発明の第２の
観点にかかる表示装置は、複数の画素が所定の配列で配
置され、前記複数の画素のそれぞれが、半導体層と、こ
の半導体層にチャネルを形成するための電圧が供給され
る第１制御端子と、この第１制御端子によるチャネル形
成を阻害するとともに前記半導体層で生成されたキャリ
アのうち一方の極性のキャリアを保持する非選択電圧と
前記第１制御端子によるチャネル形成を阻害しない選択
電圧が選択的に供給される第２制御端子と、前記半導体
層に接続された第１電流供給端子及び第２電流供給端子
と、を備えたアクティブ素子と、前記アクティブ素子の
前記第１電流供給端子に接続され、所定の電圧または電
流が供給されると前記半導体層内にキャリアを発生させ
る波長域を含む光を発光する発光素子と、を有し、前記
アクティブ素子の前記第２制御端子に前記選択電圧及び
前記非選択電圧を供給する選択駆動手段と、所定の画素
の発光期間中に前記アクティブ素子の前記第２電流供給
端子に前記発光素子を発光させる発光電圧を供給し、所
定の画素の非発光期間中に前記アクティブ素子の前記第
２電流供給端子に非発光電圧を供給する制御手段と、を
備えることを特徴とする。

【００１３】また、本発明の第２の観点にかかる他の表
示装置は、複数の画素が所定の配列で配置され、前記複
数の画素のそれぞれは、半導体層と、この半導体層にチ
ャネルを形成するチャネル形成電圧とチャネルを形成し
ないチャネル非形成電圧が選択的に供給される第１制御
端子と、前記第１制御端子によるチャネル形成を阻害す
るとともに前記半導体層で生成されたキャリアのうち一
方の極性のキャリアを保持する非選択電圧と前記第１制
御端子によるチャネル形成を阻害しない選択電圧が選択
的に供給される第２制御端子と、前記半導体層に接続さ
れた第１電流供給端子と、前記半導体層に接続されると
ともに所定の電圧が印加される第２電流供給端子と、を
備えたアクティブ素子と、前記アクティブ素子の前記第
１電流供給端子に接続され、所定の電圧または電流が供
給されると前記半導体層内にキャリアを発生させる波長
域を含む光を発光する発光素子と、を有し、前記アクテ
ィブ素子の前記第２制御端子に前記選択電圧及び前記非
選択電圧を供給する選択駆動手段と、所定の画素の発光
期間中に前記アクティブ素子の前記第１制御端子に前記
チャネル形成電圧を供給し、所定の画素の非発光期間中
に前記アクティブ素子の前記第１制御端子に前記チャネ
ル非形成電圧を供給する制御手段と、を備えることを特
徴とする。

【００１４】上記表示装置では、各画素に発光素子の他
には、アクティブ素子を１つだけ設ければよいので、画
像開口率を高くすることができる。また、１つの画素に
設けられる素子数が少ないため、いずれかの素子に欠陥
がある可能性が低くなり、製造時の歩留まりを高くする
ことができる。

【００１５】また、選択されていない画素の発光素子
も、前の選択期間で発光していれば、その光によってア
クティブ素子の半導体層内にキャリアを蓄積させること
が可能となり、このキャリアのうちの一方の極性のキャ
リアが、第２制御端子の非選択電圧を相殺するため、第
１制御端子及び第２電流供給端子の電圧に応じて発光素
子に電流が流される。これにより、各発光素子を選択期
間以外、つまり第２制御端子に非選択電圧が供給されて
いても発光させることができ、効率よく画像を表示する
ことが可能となる。

【００１６】上記目的を達成するため、本発明の第３の
観点にかかる表示装置の駆動方法は、複数の画素が配置
された表示装置の駆動方法であって、前記複数の画素の
それぞれは、半導体層と、この半導体層にチャネルを形
成するための電圧が供給される第１制御端子と、この第
１制御端子によるチャネル形成を阻害するとともに前記
半導体層で生成されたキャリアのうち一方の極性のキャ
リアを保持する非選択電圧と前記第１制御端子によるチ
ャネル形成を阻害しない選択電圧が選択的に供給される
第２制御端子と、前記半導体層に接続された第１電流供
給端子及び第２電流供給端子と、を備えたアクティブ素
子と、前記アクティブ素子の前記第１電流供給端子に接
続され、所定の電圧または電流が供給されると前記半導
体層内にキャリアを発生させる波長域を含む光を発光す
る発光素子と、を有し、前記表示装置は、前記アクティ
ブ素子の前記第２制御端子に前記選択電圧及び前記非選
択電圧を供給する選択駆動手段と、所定の画素の発光期
間中に前記アクティブ素子の前記第２電流供給端子に前
記発光素子を発光させる発光電圧を供給し、所定の画素
の非発光期間中に前記アクティブ素子の前記第２電流供
給端子に非発光電圧を供給する制御手段と、を有し、前
記複数の画素の一定単位毎に前記アクティブ素子の前記
第２制御端子に前記選択電圧を供給する選択駆動ステッ
プと、前記選択駆動ステップで選択された画素のうちの
発光すべき画素のアクティブ素子の第２電流供給端子に
前記発光電圧を供給し、前記選択駆動ステップで選択さ
れた画素のうちの発光すべきでない画素のアクティブ素
子の第２電流供給端子に前記非発光電圧を供給するデー
タ駆動ステップと、前記選択駆動ステップ後に前記アク
ティブ素子の前記第２制御端子に供給される電圧を前記
選択電圧から前記非選択電圧に徐々にシフトするキャリ
ア蓄積ステップと、を含むことを特徴とする。

【００１７】また、本発明の第３の観点にかかる他の表
示装置の駆動方法は、複数の画素が所定の配列で配置さ
れた表示装置の駆動方法であって、前記複数の画素のそ
れぞれは、半導体層と、この半導体層にチャネルを形成
するチャネル形成電圧とチャネルを形成しないチャネル
非形成電圧が選択的に供給される第１制御端子と、前記
第１制御端子によるチャネル形成を阻害するとともに前
記半導体層で生成されたキャリアのうち一方の極性のキ
ャリアを保持する非選択電圧と前記第１制御端子による
チャネル形成を阻害しない選択電圧が選択的に供給され
る第２制御端子と、前記半導体層に接続された第１電流
供給端子と、前記半導体層に接続されるとともに所定の
電圧が印加される第２電流供給端子と、を備えたアクテ
ィブ素子と、前記アクティブ素子の前記第１電流供給端
子に接続され、所定の電圧または電流が供給されると前
記半導体層内にキャリアを発生させる波長域を含む光を
発光する発光素子と、を有し、前記表示装置は、前記ア
クティブ素子の前記第２制御端子に前記選択電圧及び前
記非選択電圧を供給する選択駆動手段と、所定の画素の
発光期間中に前記アクティブ素子の前記第１制御端子に
前記チャネル形成電圧を供給し、所定の画素の非発光期
間中に前記アクティブ素子の前記第１制御端子に前記チ
ャネル非形成電圧を供給する制御手段と、を備え、前記
複数の画素の一定単位毎に前記アクティブ素子の前記第
２制御端子に前記選択電圧を供給する選択駆動ステップ
と、前記選択駆動ステップで選択された画素のうちの発
光すべき画素のアクティブ素子の第１制御端子に前記チ
ャネル形成電圧を供給し、前記選択駆動ステップで選択
された画素のうちの発光すべきでない画素のアクティブ
素子の第１制御端子に前記チャネル非形成電圧を供給す
るデータ駆動ステップと、前記選択駆動ステップ後に前
記アクティブ素子の前記第２制御端子に供給される電圧
を前記選択電圧から前記非選択電圧に徐々にシフトする
キャリア蓄積ステップと、を含むことを特徴とする。

【００１８】したがって、選択駆動ステップで選択され
たアクティブ素子に対応する発光素子のうちデータ駆動
ステップで発光すべき発光素子を発光させ、キャリア蓄
積ステップでこの発光によりアクティブ素子の半導体層
内に生成されたキャリアのうちの一方の極性のキャリア
が蓄積され非選択電圧を相殺するので、第２制御端子に
非選択電圧が印加されても電流が発光素子に流れること
により発光を持続することができる。

【００１９】

【発明の実施の形態】以下、添付図面を参照して、本発
明の実施の形態について説明する。

【００２０】図１は、この実施の形態にかかる有機ＥＬ
表示装置の構成を示すブロック図である。図示するよう
に、この有機ＥＬ表示装置は、有機ＥＬ表示素子１と、
アドレスドライバ２と、データドライバ３と、定電圧発
生回路４と、コントローラ５とから構成されている。な
お、図１において、破線で示す部分は、この実施の形態
では適用されない。

【００２１】有機ＥＬ表示素子１は、複数の画素がマト
リクス状に形成されたものであり、図中等価回路図で示
すように、各画素にはダブルゲートトランジスタ１０
と、有機ＥＬ素子１１とが設けられている。有機ＥＬ素
子１１は、一般に図３に示すように、印加電圧に対し発
光輝度がほぼリニア性を示し、発光効率が最大時の電圧
もこの直線の中間にあたる。

【００２２】ダブルゲートトランジスタ１０は、２つの
ゲートのそれぞれに印加する電圧及び入射される光に応
じてチャネルを形成するアクティブ素子である。ダブル
ゲートトランジスタ１０のトップゲートはアドレスライ
ンＡＬに接続され、ボトムゲートは電圧ラインＶＬに接
続され、ドレインはデータラインＤＬに接続され、ソー
スは有機ＥＬ素子１１のアノードに接続されている。ダ
ブルゲートトランジスタ１０の詳細については、さらに
後述する。

【００２３】有機ＥＬ素子１１は、アノードがダブルゲ
ートトランジスタ１０のソースに接続され、カソードが
接地されており、アノード−カソード間に閾値以上の電
圧が印加されることで流れる電流によって、アノードと
カソードとの間に設けられた有機半導体が発光する自発
光素子である。有機ＥＬ素子１１の詳細については、さ
らに後述する。

【００２４】次に、有機ＥＬ表示素子１の構造につい
て、詳しく説明する。図２（ａ）は、図１の有機ＥＬ表
示素子１の構造を示す平面図、図２（ｂ）は、図２
（ａ）のＡ−Ａ断面図である。これらの図においては、
有機ＥＬ表示素子１でマトリクス状に形成されている画
素のうちの１画素分のみを示す。

【００２５】これらの図に示すように、有機ＥＬ表示素
子１では、まず、透明のガラスやプラスチックプレート
などによって構成される基板１００上に、電圧ラインＶ
Ｌとボトムゲート電極１０１とが一体形成されている。
ボトムゲート電極１０１は、ＣｒＯｘなどからなり、半
導体層１０３に基板１００側から光が入射するのを防ぐ
遮光メタル１０１ａと、Ｃｒなどからなるメタル１０１
ｂの２層構造となっている。

【００２６】ボトムゲート電極１０１及び電圧ラインＶ
Ｌを覆うように、基板１００上には、ＳｉＮからなるゲ
ート絶縁膜１０２が形成されている。ゲート絶縁膜１０
２上の、ボトムゲート電極１０１と対向する位置には、
アモルファスシリコン（ａ−Ｓｉ）からなる半導体層１
０３が形成されている。

【００２７】ゲート絶縁膜１０２上には、データライン
ＤＬと一体形成されたドレイン電極１０４と、後述する
コンタクトホール１２０を介して有機ＥＬ素子１１に接
続されるソース電極１０５とが、それぞれ半導体層１０
３を挟むようにして形成されている。そして、半導体層
１０３、ドレイン電極１０４、ソース電極１０５及びデ
ータラインＤＬを覆うようにして、ゲート絶縁膜１０２
の上に、さらにゲート絶縁膜１０６が形成されている。

【００２８】ゲート絶縁膜１０６上の、半導体層１０３
と対向する位置には、透明のＩＴＯ（Indium Tin Oxid
e）からなるトップゲート電極１０７が形成されてお
り、さらにトップゲート電極１０７を周囲から取り囲ん
で、有機ＥＬ層１０１が発する波長域の光に対して非透
過性を示す材料によって構成され、隣接する画素の有機
ＥＬ層１１０から半導体層１０３に光が入射することを
防ぐ遮光電極１０８が、アドレスラインＡＬと一体に形
成されている。

【００２９】以上示したボトムゲート電極１０１、半導
体層１０３、ドレイン電極１０４、ソース電極１０５及
びトップゲート電極１０７等により、ダブルゲートトラ
ンジスタ１０が構成される。そして、トップゲート電極
１０７、遮光電極１０８及びアドレスラインＡＬを覆う
ように、絶縁保護膜１０９が形成されている。

【００３０】画素領域並びに絶縁保護膜１０９の上の、
アドレスラインＡＬ、データラインＤＬ及び電圧ライン
ＶＬが形成されている位置には、透明のＩＴＯからなる
アノード電極１１１が形成されている。アノード電極１
１１は、コンタクトホール１２０を介してソース電極１
０５に接続される。なお、アノード電極１１１は、トッ
プゲート電極１０７の上にも形成される。そして、さら
にその上に、有機ＥＬ層１１０と、ＭｇＡｇ、ＭｇＩ
ｎ、ＡｌＬｉなどからなり、接地されているカソード電
極１１２とがこの順で形成されている。

【００３１】なお、有機ＥＬ層１１０は、アノード電極
１１１からカソード電極１１２の方向に、正孔輸送性発
光層と電子輸送層とが、順に積層されてなる。正孔輸送
性発光層は、ホスト材料であるpoly(N-vinylcarbazole)
（以下、ＰＶＣｚ）中に、2,5-bis(1-naphthyl)-oxadia
zole（以下、ＢＮＤ）と、4,4'-bis(2,2-diphenylvinyl
ene)biphenyl（以下、ＤＰＶＢｉ）と、4,4'-bis((2-ca
rbazole)vinylene)biphenyl（以下、ＢＣｚＶＢｉ）
と、4-(dicyanomethylene)-2-methyl-6-(p-dimethylami
no-styryl)-4H-pyran（以下、ＤＣＭ１）と、3-(2’-be
nzothiazoyl)-7-diethylaminocoumarin（以下、Coumari
n６）と、の混合物をゲスト材料としてドープしてな
る。電子輸送層は、aluminum-tris(8-hydroxyquinolina
te)（以下、Ａｌｑ３）からなる。

【００３２】有機ＥＬ層１１０は、このような構成を有
することで、内部に電流が流れることにより生じる電子
と正孔の再結合に伴うエネルギーを吸収することで、白
色光（赤色の波長域の光、緑色の波長域の光及び青色の
波長域の光をすべて含む）を発する。また、カソード電
極１１２は、有機ＥＬ層１１０が発した光に対して反射
性を有すると共に、図の上部からカソード電極１１２に
入射した光を遮断して、ダブルゲートトランジスタ１０
の半導体層１０３に入射されるのを防ぐ。

【００３３】以上示した有機ＥＬ層１１０、アノード電
極１１１及びカソード電極１１２によって有機ＥＬ素子
１１が構成される。すなわち、有機ＥＬ層１１は、アノ
ード電極１１１とカソード電極１１２との間に閾値以上
の電圧を印加することで有機ＥＬ層１１０内に電流が流
れ、白色光を発する自発光素子である。

【００３４】次に、図４（ａ）〜（ｆ）に示す模式図を
参照して、ダブルゲートトランジスタ１０の駆動原理に
ついて、詳しく説明する。

【００３５】図４（ａ）に示すように、トップゲート電
極（ＴＧ）１０７に印加されている電圧が＋５（Ｖ）で
あり、ボトムゲート電極（ＢＧ）１０１に印加されてい
る電圧が０（Ｖ）であるときは、半導体層１０３にはｎ
チャネルが形成されず、ドレイン電極１０４（Ｄ）に＋
８（Ｖ）の電圧が供給されても、ドレイン電極（Ｄ）１
０４とソース電極（Ｓ）１０５との間に電流は流れな
い。また、この状態では、後述するように半導体層１０
３に蓄積された正孔が吐出される。なお、以下、この状
態をリセット状態という。

【００３６】図４（ｂ）に示すように、トップゲート電
極（ＴＧ）１０７に印加されている電圧が−２０（Ｖ）
であり、ボトムゲート電極（ＢＧ）１０１に印加されて
いる電圧が０（Ｖ）であるときは、半導体層１０３には
ｎチャネルが形成されず、ドレイン電極１０４（Ｄ）に
＋８（Ｖ）の電圧が供給されても、ドレイン電極（Ｄ）
１０４とソース電極（Ｓ）１０５との間に電流は流れな
い。このように、ボトムゲート電極（ＢＧ）１０１に印
加されている電圧が０（Ｖ）である場合には、トップゲ
ート電極（ＴＧ）１０７に印加されている電圧の如何に
関わらず、半導体層１０３にｎチャネルが形成されるこ
とはない。

【００３７】図４（ｃ）に示すように、トップゲート電
極（ＴＧ）１０７に印加されている電圧が＋５（Ｖ）で
あり、ボトムゲート電極（ＢＧ）１０１に印加されてい
る電圧が＋１０（Ｖ）であるときは、半導体層１０３の
ボトムゲート電極（ＢＧ）１０１側にｎチャネルが形成
される。これにより、半導体層１０３が低抵抗化し、ド
レイン電極１０４に＋８（Ｖ）の電圧が供給されると、
ドレイン電極（Ｄ）１０４とソース電極（Ｓ）１０５と
の間に電流が流れる。また、この状態でも、後述するよ
うに半導体層１０３に蓄積された正孔が吐出され、リセ
ット状態となる。

【００３８】図４（ｄ）に示すように、トップゲート電
極（ＴＧ）１０７に印加されている電圧が−２０（Ｖ）
であり、ボトムゲート電極（ＢＧ）１０１に印加されて
いる電圧が＋１０（Ｖ）であり、かつ後述するように半
導体層１０３内に正孔が蓄積されていない場合は、半導
体層１１５の内部に空乏層が広がり、ｎチャネルがピン
チオフされて、半導体層１０３が高抵抗化する。このた
め、ドレイン電極１０４に＋８（Ｖ）の電圧が供給され
ても、ドレイン電極（Ｄ）１０４とソース電極（Ｓ）１
０５との間に電流が流れない。

【００３９】図４（ｅ）に示すように、トップゲート電
極（ＴＧ）１０７に印加されている電圧が０〜−２０
（Ｖ）であり、ボトムゲート電極（ＢＧ）１０１に印加
されている電圧が＋１０（Ｖ）で、かつ半導体層１０３
に光が照射されている場合には、半導体層１０３に正孔
−電子対が生じる。こうして半導体層１０３内に蓄積さ
れた正孔は、リセット状態となるまで半導体層１０３か
ら吐出されることはない。

【００４０】図４（ｆ）に示すように、トップゲート電
極（ＴＧ）１０７に印加されている電圧が−２０（Ｖ）
であり、ボトムゲート電極（ＢＧ）１０１に印加されて
いる電圧が＋１０（Ｖ）であるが、半導体層１０３内に
正孔が蓄積されている場合には、蓄積されている正孔が
負電圧の印加されているトップゲート電極１０７に引き
寄せられて保持され、トップゲート電極１０７に印加さ
れている負電圧が半導体層１０３に及ぼす影響を緩和す
る方向に働く。このため、半導体層１０３のボトムゲー
ト電極（ＢＧ）１０１側にｎチャネルが形成され、半導
体層１０３が低抵抗化して、ドレイン電極１０４に＋８
（Ｖ）の電圧が供給されると、ドレイン電極（Ｄ）１０
４とソース電極（Ｓ）１０５との間に電流が流れる。

【００４１】図１に戻ってさらに説明すると、アドレス
ドライバ２は、コントローラ５からの制御信号Ａｃｎｔ
に従って、有機ＥＬ表示素子１のアドレスラインＡＬを
順次選択する。アドレスドライバ２は、選択したアドレ
スラインＡＬに、まず、＋５（Ｖ）の電圧を供給し、所
定タイミング維持させて対応するダブルゲートトランジ
スタ１０の半導体層１０３に蓄積されている正孔を吐出
させた後、選択したアドレスラインＡＬに供給する電圧
を徐々に−２０（Ｖ）まで下げていく。アドレスドライ
バ２は、また、選択した以外のアドレスラインＡＬに
は、常時−２０（Ｖ）の電圧を供給しておく。

【００４２】データドライバ３は、コントローラ５から
の制御信号Ｄｃｎｔに従って、後述する表示画像データ
ｉｍｇを１ライン分、順次取り込んでいく。表示画像デ
ータｉｍｇの取り込みは、対応するラインの１つ前のア
ドレスラインＡＬが選択されている間に行われる。

【００４３】データドライバ３は、取り込んだ１ライン
分の表示画像データｉｍｇのうち発光を示すものに対応
するデータラインＤＬに、選択されたアドレスラインＡ
Ｌに＋５（Ｖ）の電圧が印加されてからアドレスライン
ＡＬの電圧が＋５（Ｖ）から−２０（Ｖ）にシフトされ
るまでの期間、＋８（Ｖ）の電圧を供給する。一方、表
示画像データｉｍｇのうち発光を示さないものに対応す
るデータラインＤＬには、選択されたアドレスラインＡ
Ｌに＋５（Ｖ）の電圧が印加されてからアドレスライン
ＡＬの電圧が＋５（Ｖ）から−２０（Ｖ）にシフトされ
るまでの期間は０（Ｖ）の電圧が供給され、アドレスド
ライバ２からアドレスラインＡＬに供給される電圧が−
２０（Ｖ）となってから、上記と同じ一定期間、＋８
（Ｖ）の電圧を供給する。

【００４４】定電圧発生回路４は、一定値の正の電圧Ｖ
ｄｄ（例えば、１０（Ｖ））を発生し、有機ＥＬ表示素
子１の電圧ラインＶＬを介して各画素のダブルゲートト
ランジスタ１１のボトムゲート電極１０１に供給する。

【００４５】コントローラ５は、外部から入力されたビ
デオ信号から、各画素の発光／非発光に対応した表示画
像データｉｍｇ、アドレスドライバ２を制御するための
制御信号Ａｃｎｔ、データドライバ３を制御するための
制御信号Ｄｃｎｔを生成する。このコントローラ５の詳
細について、次に説明する。

【００４６】図５は、コントローラ５の構成を示すブロ
ック図である。図示するように、コントローラ５は、内
部クロック発生回路５０と、同期分離回路５１と、制御
信号生成回路５２と、Ｙ／Ｃ分離回路５３と、コンパレ
ータ５４と、遅延回路５５とから構成されている。

【００４７】内部クロック発生回路５０は、水晶発振パ
ルス器の発振パルスに従って、内部クロック信号Ｃｋを
発生し、制御信号生成回路５２に供給する。

【００４８】同期分離回路５１は、外部から入力された
ビデオ信号から同期信号（水平同期信号Ｈｓｙｎｃ及び
垂直同期信号Ｖｓｙｎｃと、映像信号（輝度信号Ｙ及び
色差信号Ｃ）とを分離し、同期信号Ｈｓｙｎｃ、Ｖｓｙ
ｎｃを制御信号生成回路５２に、映像信号Ｙ／ＣをＹ／
Ｃ分離回路５３にそれぞれ供給する。

【００４９】制御信号生成回路５２は、内部クロック発
生回路５０から供給された内部クロック信号Ｃｋと、同
期分離回路５１から供給された同期信号Ｈｓｙｎｃ、Ｖ
ｓｙｎｃとに基づいて、コントローラ５内の各部を制御
するための制御信号Ｉｃｎｔ、アドレスドライバ２を制
御するための制御信号Ａｃｎｔ、及びデータドライバ３
を制御するための制御信号Ｄｃｎｔを生成する。

【００５０】Ｙ／Ｃ分離回路５３は、映像信号Ｙ／Ｃか
ら輝度信号Ｙのみを取り出して、コンパレータ５４供給
する。コンパレータ５４は、制御信号Ｉｃｎｔに従っ
て、所定のタイミング毎に輝度信号Ｙの大きさを所定の
閾値と比較し、この比較結果に従って対応する画素の有
機ＥＬ素子１１を発光させるかどうかを示す２値の表示
画像信号ｉｍｇを生成して、遅延回路５５に供給する。

【００５１】遅延回路５５は、コンパレータ５４から供
給された表示画像信号ｉｍｇを遅延させ、制御信号Ｉｃ
ｎｔに従ってアドレスドライバ２及びデータドライバ３
の駆動タイミングとタイミングを合わせて、データドラ
イバ３に順次供給する。

【００５２】以下、この実施の形態にかかる有機ＥＬ表
示装置の動作について、説明する。コントローラ５に
は、外部からビデオ信号が供給される。このビデオ信号
は、同期分離回路５０によって同期信号Ｈｓｙｎｃ、Ｖ
ｓｙｎｃと、映像信号Ｙ／Ｃとに分離され、それぞれ制
御信号生成回路５２と、Ｙ／Ｃ分離回路５３とに供給さ
れる。

【００５３】制御信号生成回路５２は、供給された同期
信号Ｈｓｙｎｃ、Ｖｓｙｎｃと、内部クロック生成回路
５１が生成した内部クロック信号Ｃｋとに基づいて、制
御信号Ｉｃｎｔ、Ａｃｎｔ、Ｄｃｎｔを生成する。これ
らの制御信号の出力タイミングについては、詳しく後述
する。

【００５４】一方、Ｙ／Ｃ分離回路５３に供給された映
像信号Ｙ／Ｃから輝度信号Ｙが取り出され、コンパレー
タ５４に供給される。コンパレータ５４では、制御信号
Ｉｃｎｔに従って１画素タイミング毎に輝度信号Ｙのレ
ベルを所定の閾値と比較し、閾値よりも高い場合は
「１」、低い場合は「０」とする表示画像データｉｍｇ
を出力する。

【００５５】出力された表示画像データｉｍｇは遅延回
路５５で遅延され、制御信号Ｉｃｎｔに従って、制御信
号Ａｃｎｔ、Ｄｃｎｔによるアドレスドライバ２及びデ
ータドライバ３の動作タイミングとタイミング合わせさ
れて、データドライバ３に順次供給される。データドラ
イバ３は、前のラインの選択期間において表示画像デー
タｉｍｇを取り込んでおき、次に説明するようにして各
データラインＤＬに対応する電圧を供給する。

【００５６】次に、制御信号Ａｃｎｔ、Ｄｃｎｔによっ
てそれぞれ制御されるアドレスドライバ２及びデータド
ライバ３の動作について、図６のタイミングチャート及
び図７（ａ）〜（ｇ）の模式図を参照して説明する。こ
こでは、説明を簡単にするため、有機ＥＬ表示素子１の
３×３画素で構成されているものとし、図６のタイミン
グチャートの前のフレーム期間（タイミングｔ０より前
の期間）では、図７（ａ）に示すように、各画素の有機
ＥＬ素子１１が発光または非発光しているものとし、こ
のフレームでも引き続き各画素の有機ＥＬ素子１１を同
様に発光または非発光させるものとする。

【００５７】なお、以下の説明においてマトリクス状の
画素の第ｍ行、第ｎ列を画素（ｍ，ｎ）という形で表記
し、アドレスラインは、上からＡＬ１、ＡＬ２、ＡＬ３
の順で配列され、データラインは、左からＤＬ１、ＤＬ
２、ＤＬ３の順に配列されるものとする。

【００５８】全ての画素のダブルゲートトランジスタ１
０のボトムゲート電極１０１には、タイミングｔ０〜タ
イミングｔ６まで常時正の電圧Ｖｄｄが印加されてい
る。タイミングｔｎ〜タイミングｔ（ｎ＋１）の期間
｛ただしｎは０以上６以下の整数｝は常に等間隔であ
り、アドレスラインＡＬ１、ＡＬ２、及びＡＬ３の各画
素の選択期間は、それぞれタイミングｔ０〜タイミング
ｔ２、タイミングｔ２〜タイミングｔ４、タイミングｔ
４〜タイミングｔ６になる。

【００５９】まず、タイミングｔ０において、アドレス
ドライバ２は、第１行のアドレスラインＡＬ１に供給す
る電圧を−２０（Ｖ）から＋５（Ｖ）に変化させる。他
のアドレスラインＡＬ２、ＡＬ３に供給する電圧は、−
２０（Ｖ）のままとする。第１行で発光すべき有機ＥＬ
素子１１は、図７（ａ）に示すように、第１列と第３列
のものなので、データドライバ３は、タイミングｔ０に
おいて、第１列のデータラインＤＬ１と第３列のデータ
ラインＤＬ３とに供給する電圧を０（Ｖ）から＋８
（Ｖ）にし、第２列のデータラインＤＬ２に供給する電
圧を０（Ｖ）のままとする。

【００６０】第１行のアドレスラインＡＬ１に＋５
（Ｖ）の電圧が供給されたことにより、画素（１，
１）、（１，２）及び（１，３）のダブルゲートトラン
ジスタ１０のトップゲート電極１０７の電圧が＋５
（Ｖ）となる。また、対応するデータラインＤＬ１、Ｄ
Ｌ３を介してドレイン電極１０４に＋８（Ｖ）の電圧が
供給されている画素（１，１）及び（１，３）のダブル
ゲートトランジスタ１０は、図４（ｃ）に示す状態とな
り、対応する半導体層１０３に形成されているｎチャネ
ルを介して画素（１，１）及び（１，３）の有機ＥＬ素
子１１に電流が流れて発光する。一方、対応するデータ
ラインＤＬ２を介してドレイン電極１０４に供給されて
いる電圧が０（Ｖ）であるため、画素（１，２）のダブ
ルゲートトランジスタ１０は、半導体層１０３にｎチャ
ネルが形成されず、（１，２）の有機ＥＬ素子１１に電
流が流れず発光しない。

【００６１】次に、タイミングｔ７でアドレスラインＡ
Ｌ１のリセット期間Ｐｒが終了すると、アドレスドライ
バ２は、第１行のアドレスラインＡＬ１に供給する電圧
を＋５（Ｖ）から−２０（Ｖ）まで徐々に変化させる。
このような緩やかな変化により、対応する有機ＥＬ素子
１１がタイミングｔ０から引き続き発光して光が入射さ
れている画素（１，１）及び（１，３）のダブルゲート
トランジスタ１０の半導体層１０３に生成される電子−
正孔対のうちの正孔がトップゲート電極１０７の負電界
のために、半導体層１０３内に十分に蓄積されることと
なる。次いでタイミングｔ１〜ｔ２では、データライン
ＤＬ１は＋８（Ｖ）から０（Ｖ）になるのでデータライ
ンＤＬ１の画素（１，１）、（２，１）、及び（３，
１）の発光は一旦終了されが、アドレスラインＡＬ１〜
ＡＬ３は、−２０（Ｖ）のため正孔は蓄積された状態が
続く。

【００６２】一方、タイミングｔ０からｔ１の間におい
て、図７（ａ）に示す前のフレームにおける有機ＥＬ素
子１１の発光／非発光の状態によって画素（３，１）及
び（３，３）のダブルゲートトランジスタ１０の半導体
層１０３内には前のフレーム期間での正孔が蓄積され続
けているため、図４（ｆ）に示すようにｎチャネルが形
成されている。これにより、対応するデータラインＤＬ
を介してドレイン電極１０４に＋８（Ｖ）の電圧が供給
されている画素（３，１）及び（３，３）の有機ＥＬ素
子１１に電流が流れて発光する。

【００６３】以上説明したタイミングｔ０からタイミン
グｔ１までの期間の各画素の有機ＥＬ素子１１の発光状
態は、前のフレーム期間に蓄積された正孔の量（有無）
に応じて図７（ｂ）に示すように、ここでは、画素
（１，１）、（１，３）、（３，１）及び（３，３）の
有機ＥＬ素子１１が発光していることとなる。

【００６４】次に、タイミングｔ１において、データド
ライバ３は、選択ラインである第１行の画素の有機ＥＬ
素子１１を発光すべきである第１列のデータラインＤＬ
１と第３列のデータラインＤＬ３に供給する電圧を＋８
（Ｖ）から０（Ｖ）にする。これにより、画素（１，
１）、（１，３）、（３，１）及び（３，３）のダブル
ゲートトランジスタ１０は、タイミングｔ１〜タイミン
グｔ２まで正孔が蓄積されているにもかかわらず有機Ｅ
Ｌ素子１１に電流が流れなくなって発光しなくなる。一
方、第２行のデータラインＤＬ２に供給する電圧を０
（Ｖ）から＋８（Ｖ）にする。

【００６５】このようにタイミングｔ１〜タイミングｔ
２では、データラインＤＬ１〜ＤＬ３に、タイミングｔ
１〜タイミングｔ２に印加されたハイ、ロー電圧がそれ
ぞれ反転されて出力されるためこの期間はデータライン
ＤＬ２の画素の選択発光期間になる。したがって、デー
タラインＤＬ１、ＤＬ３の全画素は発光しない。そして
図７（ａ）に示す前のフレームの発光状態によって対応
するダブルゲートトランジスタ１０の半導体層１０３に
ｎチャネルが形成されている画素（２，２）の有機ＥＬ
素子１１は、電流が流れて発光し、タイミングｔ２まで
継続する。また、画素（１，２）、（３，２）のダブル
ゲートトランジスタ１０の半導体層１０３は、タイミン
グｔ０からｔ１におけるリセット期間Ｐｒで正孔が吐出
されており、リセット期間Ｐｒを過ぎてからも対応する
有機ＥＬ素子１１の発光がなかったので、正孔の蓄積が
ない。このため、画素（１，２）、（３，２）ではアド
レスラインＡＬ１、ＡＬ３が負電圧によりボトムゲート
１０１の電圧＋１０（Ｖ）を相殺し対応する有機ＥＬ素
子１１は発光しない。

【００６６】以上説明したタイミングｔ１からタイミン
グｔ２までの期間の各画素の有機ＥＬ素子１１の発光状
態を、図７（ｃ）に示す。図示するように、ここでは、
画素（２，２）の有機ＥＬ素子１１だけが発光している
こととなる。従って、第１行の選択期間であるタイミン
グｔ０からｔ２までの期間では、発光すべき画素である
画素（１，１）、（１，３）、（２，２）、（３，１）
及び（３，３）の有機ＥＬ素子１１がそれぞれ同期間ず
つ発光することとなる。

【００６７】次に、第２行の選択に移り、タイミングｔ
２において、アドレスドライバ２は、第２行のアドレス
ラインＡＬ２に供給する電圧を−２０（Ｖ）から＋５
（Ｖ）に変化させる。他のアドレスラインＡＬ１、ＡＬ
３に供給する電圧は、−２０（Ｖ）のままとする。第２
行で発光すべき有機ＥＬ素子１１は、図７（ａ）に示す
ように、第２列のものなので、データドライバ３は、タ
イミングｔ２において、第２列のデータラインＤＬ２に
供給する電圧を＋８（Ｖ）にし、第１列のデータライン
ＤＬ１と第３列のデータラインＤＬ３とに供給する電圧
を０（Ｖ）のままとする。したがって、第１列のデータ
ラインＤＬ１と第３列のデータラインＤＬ３の全画素は
フレーム期間しない。

【００６８】第２行のアドレスラインＡＬ２に＋５
（Ｖ）の電圧が供給されたことにより、画素（２，
１）、（２，２）及び（２，３）のダブルゲートトラン
ジスタ１０のトップゲート電極１０７の電圧が＋５
（Ｖ）となる。また、対応するデータラインＤＬ２を介
してドレイン電極１０４に＋８（Ｖ）の電圧が供給され
ている画素（２，２）のダブルゲートトランジスタ１０
は、図４（ｃ）に示す状態となり、対応する半導体層１
０３に形成されているｎチャネルを介して有機ＥＬ素子
１１に電流が流れて発光する。一方、対応するデータラ
インＤＬ２を介してドレイン電極１０４に供給されてい
る電圧が０（Ｖ）である（２，１）及び（２，３）のダ
ブルゲートトランジスタ１０は、半導体層１０３にｎチ
ャネルが形成されず、対応する有機ＥＬ素子１１に電流
が流れず発光しない。

【００６９】次に、リセット期間Ｐｒが過ぎるタイミン
グｔ８でリセット期間Ｐｒ、アドレスドライバ２は、第
２行のアドレスラインＡＬ２に供給する電圧を＋５
（Ｖ）から−２０（Ｖ）まで徐々に変化させる。このよ
うな緩やかな変化により、対応する有機ＥＬ素子１１が
発光して光が入射されている画素（２，２）のダブルゲ
ートトランジスタ１０の半導体層１０３に生成される電
子−正孔対のうちの正孔がトップゲート電極１０７の負
電界のために、半導体層１０３内に十分に蓄積されるこ
ととなる。次いでタイミングｔ３になると、データライ
ンＤＬ１は＋８（Ｖ）から０（Ｖ）になるので発光は一
旦終了されが、アドレスラインＡＬ２は、−２０（Ｖ）
のため正孔は蓄積された状態が続く。

【００７０】一方、タイミングｔ２からｔ３の間におい
て、前の行の選択期間まで（タイミングｔ２の直前ま
で）の有機ＥＬ素子１１の発光／非発光の状態によって
画素（３，１）及び（３，３）のダブルゲートトランジ
スタ１０の半導体層１０３内には正孔が蓄積されいるた
め、図４（ｄ）に示すようにｎチャネルが形成されてい
る。しかし、この期間では、対応するデータラインＤＬ
１、ＤＬ３を介してドレイン電極１０４に供給されてい
る電圧が０（Ｖ）であるため、ダブルゲートトランジス
タ１０がデータラインＤＬ１、ＤＬ３の全画素の有機Ｅ
Ｌ素子１１は電流が流れず、発光しない。

【００７１】以上説明したタイミングｔ２からタイミン
グｔ３までの期間の各画素の有機ＥＬ素子１１の発光状
態を、図７（ｄ）に示す。図示するように、ここでは、
画素（２，２）の有機ＥＬ素子１１だけが発光している
こととなる。

【００７２】次に、タイミングｔ３において、データド
ライバ３は、選択ラインであるアドレスラインＡＬ２の
画素の有機ＥＬ素子１１を発光すべきでない第１列のデ
ータラインＤＬ１と第３列のデータラインＤＬ３に供給
する電圧を０（Ｖ）から＋１０（Ｖ）にし、有機ＥＬ素
子１１を発光すべきである第２行のデータラインＤＬ２
に供給する電圧を＋１０（Ｖ）から０（Ｖ）にし、タイ
ミングｔ３〜ｔ４までアドレスラインＡＬ１〜ＡＬ３は
全て−２０（Ｖ）にする。画素（１，１）、（１，
３）、（３，１）、及び（３，３）は、アドレスライン
ＡＬ１〜ＡＬ３の負電界により蓄積された正孔がこの負
電界を相殺しているため、ボトムゲートの印加電圧＋１
０（Ｖ）及びデータラインＤＬ１、ＤＬ３の印加電圧＋
８（Ｖ）によりｎチャネルが形成され、発光する。また
データラインＤＬ２の全画素はデータラインＤＬ２の印
加電圧が０（Ｖ）であるので発光しない。

【００７３】そして、画素（２，１）、（２，２）及び
（２，３）では、タイミングｔ２〜ｔ８で正孔がリセッ
トされ、このうち画素（２，２）では、タイミングｔ８
〜ｔ３で発光し正孔が蓄積されるがタイミングｔ３〜ｔ
４ではデータラインＤＬ２が０（Ｖ）のため発光せず、
画素（２，１）、及び（２，３）は、データラインＤＬ
１、ＤＬ３が＋８（Ｖ）にもかかわらず、タイミングｔ
２〜ｔ３に発光していないため、正孔が発生せずアドレ
スラインＡＬ１、ＡＬ３の負電圧−２０（Ｖ）によりボ
トムゲート１０１のチャネルが消失され、発光しない。

【００７４】以上説明したタイミングｔ３からタイミン
グｔ４までの期間の各画素の有機ＥＬ素子１１の発光状
態を、図７（ｅ）に示す。図示するように、ここでは、
画素（１，１）、（１，３）、（３，１）及び（３，
３）の有機ＥＬ素子１１が発光していることとなる。従
って、第２行の選択期間であるタイミングｔ２からｔ４
までの期間では、発光すべき画素である（１，１）、
（１，３）、（２，２）、（３，１）及び（３，３）の
有機ＥＬ素子１１がそれぞれ同期間ずつ発光することと
なる。

【００７５】タイミングｔ４からタイミングｔ５までの
期間における動作は、第１行と第３行とを入れ替え、タ
イミングｔ７をタイミングｔ９に置き換えれば、タイミ
ングｔ０からタイミングｔ１までにおける動作と実質的
に同一である。このため、この期間では、図７（ｆ）に
示すように、画素（１，１）、（１，３）、（３，１）
及び（３，３）の有機ＥＬ素子１１が発光していること
となる。

【００７６】一方、タイミングｔ５からタイミングｔ６
までの期間における動作は、第１行と第３行とを入れ替
えれば、タイミングｔ１からタイミングｔ２までにおけ
る動作と実質的に同一である。このため、この期間で
は、図７（ｇ）に示すように、（２，２）の有機ＥＬ素
子１１だけが発光していることとなる。従って、第３行
の選択期間であるタイミングｔ４からｔ６までの期間で
は、発光すべき画素である（１，１）、（１，３）、
（２，２）、（３，１）及び（３，３）の有機ＥＬ素子
１１がそれぞれ同期間ずつ発光することとなる。

【００７７】このように、発光すべき画素である（１，
１）、（１，３）、（２，２）、（３，１）及び（３，
３）有機ＥＬ素子１１は、次のフレームでの対応する行
の選択期間まで、各選択期間においてその前半または後
半のいずれかで発光させられることとなる。選択期間の
うちタイミングｔ７〜ｔ１、ｔ８〜ｔ３、ｔ９〜ｔ５は
短い方が方が望ましい。また、有機ＥＬ素子１１が図３
に示すようにダブルゲートアモルファスシリコントラン
ジスタ１０のソース・ドレイン間の駆動実効電圧レベル
で良好な輝度階調が得られるため、データラインＤＬへ
の供給電圧を階調制御することによりこのような有機Ｅ
Ｌ表示素子１で輝度階調を表現することができる。

【００７８】以上説明したように、この実施の形態にか
かる有機ＥＬ表示素子１では、各画素において、有機Ｅ
Ｌ素子１１の他は、２つのゲート電極が縦構造のダブル
ゲートトランジスタ１０だけ１つしか形成されていな
い。このため、１画素領域内における有機ＥＬ素子１１
の相対的な面積比を大きくすることが可能となり、画素
開口率が大きくなる。また、有機ＥＬ素子１１の他に設
ける素子は、ダブルゲートトランジスタ１０だけでよい
ので、製造された有機ＥＬ表示装置１のうちのいずれか
の素子に欠陥がある可能性が低くなり、製造時の歩留ま
りを高くすることができる。

【００７９】また、選択されていないアドレスラインＡ
Ｌに対応する有機ＥＬ素子１１も、１アドレス選択期間
内においてリセット期間Ｐｒを過ぎてから、１アドレス
選択期間のほぼ半分の期間発光する。すなわち、１フレ
ーム期間において、発光すべき画素の有機ＥＬ１１は、
常にほぼ１フレームの半分の期間発光させることができ
る。

【００８０】［第２の実施の形態］この実施の形態にか
かる有機ＥＬ表示装置の構成は、第１の実施の形態のも
の（図１）とほぼ同じである。但し、この実施の形態で
は、有機ＥＬ表示素子１の構造が第１の実施の形態のも
の（図２）と若干異なり、また、コントローラ５の構成
が第１の実施の形態のものと異なる。

【００８１】図８（ａ）は、この実施の形態における有
機ＥＬ表示素子１の構造を示す平面図、図８（ｂ）は、
図８（ａ）のＢ−Ｂ断面図である。これらの図において
は、有機ＥＬ表示素子１でマトリクス状に形成されてい
る画素のうちの１画素分のみを示す。これらの図から分
かるように、この実施の形態における有機ＥＬ素子１
は、次の点を除いて、第１の実施の形態のものと同じ構
造をしている。

【００８２】絶縁保護膜１０９上の、ダブルゲートトラ
ンジスタ１０、コンタクトホール１２０、アドレスライ
ンＡＬ、データラインＤＬ及び電圧ラインＶＬのいずれ
も形成されていない位置には、複数のカラーフィルタ１
１３が形成されている。そして、カラーフィルタ１１３
の上、及びアドレスラインＡＬ、データラインＤＬ及び
電圧ラインＶＬのいずれも形成されていない絶縁保護膜
１０９上に、ＩＴＯからなる複数のアノード電極１１１
が形成されている。

【００８３】なお、カラーフィルタ１１３は、有機ＥＬ
層１１０が発した白色光のうち、赤色の波長域の光を透
過するもの（Ｒ）、緑色の波長域の光を透過するもの
（Ｇ）、青色の波長域の光を透過するもの（Ｂ）のいず
れかが、図９に示すような対角線配列で各画素に設けら
れている。

【００８４】図１０は、この実施の形態におけるコント
ローラ５の構成を示すブロック図である。図示するよう
に、このコントローラ５は、内部クロック発生回路５０
と、同期分離回路５１と、制御信号生成回路５２と、デ
コーダ６３と、Ａ／Ｄ変換器６４と、ガンマ（γ）補正
回路６５と、補正テーブル６６と、画像データメモリ６
７と、画像データバッファ６８と、セレクタ６９とから
構成されている。

【００８５】内部クロック発生回路５０と、同期分離回
路５１と、制御信号生成回路５２とは、第１の実施の形
態で説明したものと実質的に同一である。但し、制御信
号生成回路５２が生成する制御信号Ｉｃｎｔ、Ａｃｎ
ｔ、Ｄｃｎｔの詳細は、第１の実施の形態のものとは異
なる。また、同期分離回路５１は、映像信号Ｙ／Ｃをデ
コーダ６３に供給する。

【００８６】デコーダ６３は、輝度信号Ｙ及び色差信号
Ｃからなる映像信号Ｙ／ＣからアナログのＲ（赤）、Ｇ
（緑）、Ｂ（青）の各信号を生成し、Ａ／Ｄ変換器６４
に供給する。Ａ／Ｄ変換器６４は、アナログのＲＧＢ信
号をそれぞれ画素の配列に従った所定のタイミング毎に
（Ｒ、Ｇ、Ｂのそれぞれ１２０度ずつ位相が異なる）、
Ａ／Ｄ（アナログ−デジタル）変換し、それぞれ４ビッ
トからなるデジタルＲ信号、デジタルＧ信号、デジタル
Ｂ信号をガンマ補正回路６５に供給する。

【００８７】ガンマ補正回路６５は、補正テーブル６６
を参照して、Ａ／Ｄ変換器６４から供給されたデジタル
Ｒ信号、デジタルＧ信号、デジタルＢ信号を、それぞれ
有機ＥＬ表示素子１のガンマ特性に従って、ガンマ補正
する。補正テーブル６６は、デジタルＲ信号、デジタル
Ｇ信号、デジタルＢ信号のそれぞれについて、ガンマ補
正前後の値を対応付けて記憶する。

【００８８】画像データメモリ６７は、ガンマ補正回路
６５によってガンマ補正されたデジタルＲ信号、デジタ
ルＧ信号、デジタルＢ信号（以下、これらをまとめて画
像データＩＭＧという）を少なくとも１フレーム分記憶
する。

【００８９】画像データバッファ６８は、画像データメ
モリ６７から、制御信号Ｉｃｎｔに従って所定の画素の
画像データＩＭＧを読み出して一時記憶する。セレクタ
６９は、制御信号Ｉｃｎｔに従って、画像データバッフ
ァ６８に一時記憶されている画像データＩＭＧのうちの
表示動作中のサブフレームに対応するビットを選択し、
表示画像データｉｍｇとしてデータドライバ３に供給す
る。

【００９０】以下、この実施の形態にかかる有機ＥＬ表
示装置の動作について、説明する。ここで、同期分離回
路５１、内部クロック発生回路５０及び制御信号生成回
路５２の動作は、生成される制御信号Ｉｃｎｔ、Ａｃｎ
ｔ、Ｄｃｎｔが異なることを除いては、第１の実施の形
態のものと実質的に同一である。但し、同期分離回路５
１からの映像信号Ｙ／Ｃは、デコーダ６３に供給され
る。

【００９１】同期分離回路５１から出力された映像信号
Ｙ／Ｃから、デコーダ６３によってアナログのＲＧＢ信
号が生成され、さらに、Ａ／Ｄ変換器６４でＡ／Ｄ変換
されて、それぞれ４ビットからなるデジタルＲ信号、デ
ジタルＧ信号、デジタルＢ信号が生成される。そして、
これらデジタルＲ信号、デジタルＧ信号、デジタルＢ信
号は、ガンマ補正回路６５によってガンマ補正され、画
像データＩＭＧとして画像データメモリ６７に記憶され
ている。

【００９２】画像データメモリ６７に記憶されている画
像データＩＭＧは、制御信号Ｉｃｎｔに従って順次画像
データバッファ６８に記憶され、セレクタ６８によって
サブフレームに応じたいずれかのビットが選択され、表
示画像データｉｍｇとして、制御信号Ａｃｎｔ、Ｄｃｎ
ｔによるアドレスドライバ２及びデータドライバ３の動
作タイミングとタイミング合わせされて、データドライ
バ３に順次供給される。

【００９３】このように、映像信号Ｙ／Ｃをデコーダ６
３によりデジタルＲ信号、デジタルＧ信号、デジタルＢ
信号にすることにより多色表示が可能となる。また、有
機ＥＬ表示素子１はその表示輝度がほとんど視野角に依
存されず、ブラウン管用のビデオ信号をγ補正回路６５
及び補正テーブル６６で有機ＥＬ表示素子１用の階調に
補正するので視認できる角度での階調反転のない表示が
可能となる。

【００９４】［第３の実施の形態］この実施の形態にか
かる有機ＥＬ表示装置の構成は、第１の実施の形態のも
のとほぼ同一である。但し、各データラインＤＬは、列
毎に複数のダブルゲートトランジスタ１０のボトムゲー
ト電極１０１に接続され、各電圧ラインＶＬは、列毎に
複数のダブルゲートトランジスタ１０のドレイン電極１
０４に接続され、全ダブルゲートトランジスタ１０のド
レイン電極１０４は常に８〜１０（Ｖ）程度の定電圧Ｖ
ｄｄが印加されている。

【００９５】本実施形態の駆動について、図７（ａ）に
示すような発光パターンを１フレーム期間にわたって維
持するときに、第１実施形態のそれと同様にアドレスラ
インＡＬ１から順次スキャンする。まずタイミングｔ０
〜ｔ７の間のリセット期間Ｐｒで、そのフレーム期間に
発光を持続しようとする画素（１，１）、（１，３）の
ダブルゲートトランジスタ１０の半導体層１０３内にキ
ャリアを発生するために、データラインＤＬ１，ＤＬ３
からダブルゲートトランジスタ１０のボトムゲート電極
１０１に＋１０（Ｖ）のｎチャネル形成用電圧が供給さ
れる。またこのときトップゲート電極１０７には、＋５
（Ｖ）の電圧が印加されているのでボトムゲート電極１
０１の電圧を相殺することはない。

【００９６】このとき、ドレイン電極１０４には電圧Ｖ
ｄｄが供給されているのでドレイン電極１０４とソース
電極１０５との間に電位差が生じ、ドレイン電流が流
れ、有機ＥＬ素子１１は発光する。１フレーム期間発光
しない画素（１，２）には、トップゲート電極１０７に
＋５（Ｖ）が印加されているが、図４（ａ）のようにｎ
チャネルは形成されないため、発光しない。以下、図１
２に示すように電圧を供給することにより実施形態１と
同様に図７（ｂ）〜（ｇ）と同じ発光パターンになる。

【００９７】［実施の形態の変形］本発明は、上記の第
１〜第３の実施の形態に限られず、種々の変形、応用が
可能である。以下、本発明に適用可能な上記の実施の形
態の変形態様について、詳しく説明する。

【００９８】上記の第１の実施の形態では、コンパレー
タ５４は、輝度信号Ｙが所定の閾値より大きいかどうか
を比較し、この比較結果に基づいて各画素の表示画像信
号ｉｍｇを生成していた。しかしながら、コンパレータ
５４は、各画素の表示画像信号ｉｍｇを生成する場合
に、誤差拡散法などを用いるものとしてもよい。

【００９９】上記の第２、第３実施の形態では、有機Ｅ
Ｌ層１１０が発した白色光のうちの赤色の波長域の光を
透過するカラーフィルタと、緑色の波長域の光を透過す
るカラーフィルタと、青色の波長域の光を透過するカラ
ーフィルタとを図８に示すような対角線配列で配置し、
フルカラー画像を表示するものとしていた。しかしなが
ら、カラーフィルタは、デルタ配列、ストライプ配列或
いはスクウェア配列などの他の配列で配置してもよい。

【０１００】また、このようなカラーフィルタを用い
ず、モノクロ階調画像を表示する有機ＥＬ表示装置とし
てもよい。また、このようなカラーフィルタを用いるこ
となく、有機ＥＬ層１１０を構成する材料として、赤色
の波長域の光を発するもの、緑色の波長域の光を発する
もの、及び青色の波長域の光を発するものを選んで、例
えば、図８と同様の順序で配列させて形成することによ
っても、フルカラー画像を表示する有機ＥＬ表示装置を
作成することができる。さらには、有機ＥＬ層１１０の
材料を、赤、緑、青のいずれかの波長域の光を発するも
のとし、カラーフィルタの代わりに光の波長を変換して
出射する光変換層を用いてもよい。

【０１０１】この場合、赤色の波長域の光を発する有機
ＥＬ層１１０は、アノード電極１１１からカソード電極
１１２の方向に、α−ＮＰＤからなる正孔輸送層と、Ｄ
ＣＭ−１を分散させたＡｌｑ３からなる電子輸送性発光
層とを積層させて構成することができる。緑色の波長域
の光を発する有機ＥＬ層１１０は、アノード電極１１１
からカソード電極１１２の方向に、α−ＮＰＤからなる
正孔輸送層と、Ｂｅｂｑ２からなる電子輸送性発光層と
を積層させて構成することができる。青色の波長域の光
を発する有機ＥＬ層１１０は、アノード電極１１からカ
ソード電極１１２の方向に、α−ＮＰＤからなる正孔輸
送層と、９６重量％のＤＰＶＢｉと４重量％のＢＣｚＶ
Ｂｉからなる発光層と、Ａｌｑ３からなる電子輸送層を
積層させて構成することができる。

【０１０２】上記の第１〜第３の実施の形態では、アド
レスドライバ２は、コントローラ５からの制御信号Ａｃ
ｎｔに従って、各アドレスラインＡＬを選択した期間の
当初に、アドレスラインＡＬを介して対応するダブルゲ
ートトランジスタ１１のトップゲート電極１０７に＋５
（Ｖ）の電圧を供給していた。そして、データドライバ
３は、コントローラ５からの制御信号Ｄｃｎｔに従っ
て、対応する有機ＥＬ素子１１が発光すべきものである
ときは、トップゲート電極１０７に＋５（Ｖ）が印加さ
れているとき、対応するデータラインＤＬに正電圧を供
給して、有機ＥＬ素子１１を発光させていた。そして、
データドライバ３は、対応する有機ＥＬ素子１１が発光
すべきものでないときは、選択されたアドレスラインＡ
Ｌのトップゲート電極１０７に印加される電圧が−２０
（Ｖ）になっていから、対応するデータラインＤＬに正
電圧を供給していた。しかしながら、本発明において
は、この順を逆にしてもよい。

【０１０３】上記の第１〜第３の実施の形態では、ダブ
ルゲートトランジスタ１０は、ボトムゲート電極１０１
及びトップゲート電極１０７に印加された電圧、及び半
導体層１０３内に蓄積された正孔の影響によって、半導
体層１０３内に電流路としてｎチャネルを形成するｎチ
ャネル型のものであった。しかしながら、本発明は、ｐ
チャネル型のダブルゲートトランジスタを用いた発光素
子にも適用することができる。このとき、印加される電
圧の極性は０（Ｖ）以外全て逆になる。

【０１０４】上記の第１〜第３の実施の形態では、発光
素子として上記したような有機半導体を発光層に適用し
た有機ＥＬ素子１１を適用していた。しかしながら、本
発明は、有機ＥＬ素子以外であっても、その電極間に所
定値以上の電圧を印加することによって発光する、無機
ＥＬ素子などの他のタイプの自発光型発光素子を用いた
表示装置に適用することができる。

【０１０５】

【発明の効果】以上説明したように、各画素に設けられ
る素子数を少なくすることができるので、画素開口率が
高く、製造時の歩留まりが高い自発光型の表示素子、表
示装置などを提供することが可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態にかかる有機ＥＬ表
示装置の構成を示すブロック図である。

【図２】（ａ）は、図１の有機ＥＬ表示素子の構造を示
す平面図、（ｂ）は、（ａ）のＡ−Ａ断面図である。

【図３】有機ＥＬ素子の特性図である。

【図４】（ａ）〜（ｆ）は、図１、図２に示すダブルゲ
ートトランジスタの動作を説明する模式図である。

【図５】図１のコントローラの構成を示すブロック図で
ある。

【図６】本発明の第１の実施の形態にかかる有機ＥＬ表
示装置における動作を示すタイミングチャートである。

【図７】（ａ）〜（ｇ）は、本発明の第１の実施の形態
にかかる有機ＥＬ表示装置における動作を説明する模式
図である。

【図８】（ａ）は、本発明の第２の実施の形態にかかる
有機ＥＬ表示素子の構造を示す平面図、（ｂ）は、
（ａ）のＢ−Ｂ断面図である。

【図９】図８のカラーフィルタの配列を示す図である。

【図１０】本発明の第２の実施の形態におけるコントロ
ーラの構成を示すブロック図である。

【図１１】本発明の第３の実施の形態にかかる有機ＥＬ
表示装置の構成を示すブロック図である。

【図１２】本発明の第３の実施の形態にかかる有機ＥＬ
表示装置における動作を示すタイミングチャートであ
る。

【図１３】従来例の有機ＥＬ表示素子の１画素分の等価
回路図である。

【図１４】図１３の有機ＥＬ表示素子の構造を示す図で
ある。

【符号の説明】

１・・・有機ＥＬ表示素子、２・・・アドレスドライバ、３・・
・データドライバ、４・・・定電圧発生回路、５・・・コント
ローラ、１０・・・ダブルゲートトランジスタ、１１・・・有
機ＥＬ素子、５０・・・内部クロック発生回路、５１・・・同
期分離回路、５２・・・制御信号生成回路、５３・・・Ｙ／Ｃ
分離回路、５４・・・コンパレータ、５５・・・遅延回路、６
３・・・デコーダ、６４・・・Ａ／Ｄ変換器、６５・・・ガンマ
（γ）補正回路、６６・・・補正テーブル、６７・・・画像デ
ータメモリ、６８・・・画像データバッファ、６９・・・セレ
クタ、１００・・・ガラス基板、１０１・・・ボトムゲート電
極、１０２・・・ゲート絶縁膜、１０３・・・半導体層、１０
４・・・ドレイン電極、１０５・・・ソース電極、１０６・・・
ゲート絶縁膜、１０７・・・トップゲート電極、１０８・・・
遮光電極、１０９・・・絶縁保護膜、１１０・・・半導体層、
１１１・・・アノード電極、１１２・・・カソード電極、１１
３・・・カラーフィルタ、ＡＬ・・・アドレスライン、ＤＬ・・
・データライン、ＶＬ・・・電圧ライン

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 3K007 AB00 AB04 AB18 BA06 BB06 CA01 CA05 CB01 DA00 DB03 EB00 GA00 GA04 5C080 AA06 BB05 CC03 DD01 DD28 EE29 EE30 FF11 GG02 GG08 GG09 GG12 JJ02 JJ04 JJ05 JJ06 5C094 AA08 AA43 BA27 CA19 EA05 EB02 ED02 GA10

Claims (9)

【特許請求の範囲】
1. 【請求項１】半導体層とこの半導体層の対向する両面に
   形成されたゲート絶縁膜と、これらゲート絶縁膜にそれ
   ぞれ設けられた第１ゲート電極及び第２ゲート電極を備
   えたアクティブ素子と、 前記アクティブ素子に接続された発光素子と、 を備えることを特徴とする表示素子。
2. 【請求項２】前記発光素子が発した光以外の外部からの
   光を遮断して、前記アクティブ素子に入射されることを
   防止する遮光手段をさらに備えることを特徴とする請求
   項１に記載の表示素子。
3. 【請求項３】前記発光素子は、有機エレクトロルミネッ
   センス素子であることを特徴とする請求項１または２に
   記載の表示素子。
4. 【請求項４】複数の画素が所定の配列で配置され、前記
   複数の画素のそれぞれは、 半導体層と、この半導体層にチャネルを形成するための
   電圧が供給される第１制御端子と、この第１制御端子に
   よるチャネル形成を阻害するとともに前記半導体層で生
   成されたキャリアのうち一方の極性のキャリアを保持す
   る非選択電圧と前記第１制御端子によるチャネル形成を
   阻害しない選択電圧が選択的に供給される第２制御端子
   と、前記半導体層に接続された第１電流供給端子及び第
   ２電流供給端子と、を備えたアクティブ素子と、 前記アクティブ素子の前記第１電流供給端子に接続さ
   れ、所定の電圧または電流が供給されると前記半導体層
   内にキャリアを発生させる波長域を含む光を発光する発
   光素子と、 を有し、 前記アクティブ素子の前記第２制御端子に前記選択電圧
   及び前記非選択電圧を供給する選択駆動手段と、 所定の画素の発光期間中に前記アクティブ素子の前記第
   ２電流供給端子に前記発光素子を発光させる発光電圧を
   供給し、所定の画素の非発光期間中に前記アクティブ素
   子の前記第２電流供給端子に非発光電圧を供給する制御
   手段と、 を備えることを特徴とする表示装置。
5. 【請求項５】前記発光素子は、赤色の波長域の光、緑色
   の波長域の光及び青色の波長域の光のすべてを含む光を
   発するものであり、 前記複数の画素のそれぞれは、前記発光素子が発した光
   のうちの赤色の波長域の光を透過して外部に出射する赤
   カラーフィルタ、前記発光素子が発した光のうちの緑色
   の波長域の光を透過して外部に出射する緑カラーフィル
   タ、及び前記発光素子が発した光のうちの青色の光を透
   過して外部に出射する青カラーフィルタのいずれかをさ
   らに備え、 前記赤カラーフィルタ、緑カラーフィルタ或いは青カラ
   ーフィルタは、前記画素の配列に応じた所定の順序で前
   記複数の画素のそれぞれに配置されていることを特徴と
   する請求項４に記載の表示装置。
6. 【請求項６】前記複数の画素のそれぞれの発光素子は、
   赤色の波長域の光、緑色の波長域の光、及び青色の波長
   域の光のいずれかを発するものであり、 前記赤色の波長域の光を発する発光素子、緑色の波長域
   の光を発する発光素子、或いは青色の波長域の光を発す
   る発光素子は、前記画素の配列に応じた所定の順序で前
   記複数の画素のそれぞれに配置されていることを特徴と
   する請求項４に記載の表示装置。
7. 【請求項７】複数の画素が所定の配列で配置され、前記
   複数の画素のそれぞれは、 半導体層と、この半導体層にチャネルを形成するチャネ
   ル形成電圧とチャネルを形成しないチャネル非形成電圧
   が選択的に供給される第１制御端子と、前記第１制御端
   子によるチャネル形成を阻害するとともに前記半導体層
   で生成されたキャリアのうち一方の極性のキャリアを保
   持する非選択電圧と前記第１制御端子によるチャネル形
   成を阻害しない選択電圧が選択的に供給される第２制御
   端子と、前記半導体層に接続された第１電流供給端子
   と、前記半導体層に接続されるとともに所定の電圧が印
   加される第２電流供給端子と、を備えたアクティブ素子
   と、 前記アクティブ素子の前記第１電流供給端子に接続さ
   れ、所定の電圧または電流が供給されると前記半導体層
   内にキャリアを発生させる波長域を含む光を発光する発
   光素子と、 を有し、 前記アクティブ素子の前記第２制御端子に前記選択電圧
   及び前記非選択電圧を供給する選択駆動手段と、 所定の画素の発光期間中に前記アクティブ素子の前記第
   １制御端子に前記チャネル形成電圧を供給し、所定の画
   素の非発光期間中に前記アクティブ素子の前記第１制御
   端子に前記チャネル非形成電圧を供給する制御手段と、 を備えることを特徴とする表示装置。
8. 【請求項８】複数の画素が配置された表示装置の駆動方
   法であって、 前記複数の画素のそれぞれは、 半導体層と、この半導体層にチャネルを形成するための
   電圧が供給される第１制御端子と、この第１制御端子に
   よるチャネル形成を阻害するとともに前記半導体層で生
   成されたキャリアのうち一方の極性のキャリアを保持す
   る非選択電圧と前記第１制御端子によるチャネル形成を
   阻害しない選択電圧が選択的に供給される第２制御端子
   と、前記半導体層に接続された第１電流供給端子及び第
   ２電流供給端子と、を備えたアクティブ素子と、 前記アクティブ素子の前記第１電流供給端子に接続さ
   れ、所定の電圧または電流が供給されると前記半導体層
   内にキャリアを発生させる波長域を含む光を発光する発
   光素子と、 を有し、 前記表示装置は、 前記アクティブ素子の前記第２制御端子に前記選択電圧
   及び前記非選択電圧を供給する選択駆動手段と、 所定の画素の発光期間中に前記アクティブ素子の前記第
   ２電流供給端子に前記発光素子を発光させる発光電圧を
   供給し、所定の画素の非発光期間中に前記アクティブ素
   子の前記第２電流供給端子に非発光電圧を供給する制御
   手段と、 を有し、 前記複数の画素の一定単位毎に前記アクティブ素子の前
   記第２制御端子に前記選択電圧を供給する選択駆動ステ
   ップと、 前記選択駆動ステップで選択された画素のうちの発光す
   べき画素のアクティブ素子の第４制御端子に前記発光電
   圧を供給し、前記選択駆動ステップで選択された画素の
   うちの発光すべきでない画素のアクティブ素子の第４制
   御端子に前記非発光電圧を供給するデータ駆動ステップ
   と、 前記選択駆動ステップ後に前記アクティブ素子の前記第
   ２制御端子に供給される電圧を前記選択電圧から前記非
   選択電圧に徐々にシフトするキャリア蓄積ステップと、 を含むことを特徴とする表示装置の駆動方法。
9. 【請求項９】複数の画素が所定の配列で配置された表示
   装置の駆動方法であって、 前記複数の画素のそれぞれは、 半導体層と、この半導体層にチャネルを形成するチャネ
   ル形成電圧とチャネルを形成しないチャネル非形成電圧
   が選択的に供給される第１制御端子と、前記第１制御端
   子によるチャネル形成を阻害するとともに前記半導体層
   で生成されたキャリアのうち一方の極性のキャリアを保
   持する非選択電圧と前記第１制御端子によるチャネル形
   成を阻害しない選択電圧が選択的に供給される第２制御
   端子と、前記半導体層に接続された第１電流供給端子
   と、前記半導体層に接続されるとともに所定の電圧が印
   加される第２電流供給端子と、を備えたアクティブ素子
   と、 前記アクティブ素子の前記第１電流供給端子に接続さ
   れ、所定の電圧または電流が供給されると前記半導体層
   内にキャリアを発生させる波長域を含む光を発光する発
   光素子と、 を有し、 前記表示装置は、 前記アクティブ素子の前記第２制御端子に前記選択電圧
   及び前記非選択電圧を供給する選択駆動手段と、 所定の画素の発光期間中に前記アクティブ素子の前記第
   １制御端子に前記チャネル形成電圧を供給し、所定の画
   素の非発光期間中に前記アクティブ素子の前記第１制御
   端子に前記チャネル非形成電圧を供給する制御手段と、 を備え、 前記複数の画素の一定単位毎に前記アクティブ素子の前
   記第２制御端子に前記選択電圧を供給する選択駆動ステ
   ップと、 前記選択駆動ステップで選択された画素のうちの発光す
   べき画素のアクティブ素子の第１制御端子に前記チャネ
   ル形成電圧を供給し、前記選択駆動ステップで選択され
   た画素のうちの発光すべきでない画素のアクティブ素子
   の第１制御端子に前記チャネル非形成電圧を供給するデ
   ータ駆動ステップと、 前記選択駆動ステップ後に前記アクティブ素子の前記第
   ２制御端子に供給される電圧を前記選択電圧から前記非
   選択電圧に徐々にシフトするキャリア蓄積ステップと、 を含むことを特徴とする表示装置の駆動方法。