JP2009063607A - 電気光学装置、電気光学装置の制御方法および電子機器 - Google Patents

Abstract

【課題】駆動トランジスタの閾値電圧のバラツキを簡易な構成で補償する。
【解決手段】複数の単位回路Ｕの各々は、駆動トランジスタＴDRと電気光学素子Ｅとを含む。駆動トランジスタＴDRは、データ信号Ｄ[j]に応じて電位ＶGが設定されるゲートＧと、当該ゲートＧの電位ＶGに応じて形成されるチャネルを制御するバックゲートＢとを含む。電気光学素子Ｅは、駆動トランジスタＴDRに流れる駆動電流ＩDRに応じて階調が変化する。電位制御回路３６は、各単位回路Ｕの駆動トランジスタＴDRのバックゲートＢに特性制御電位Ｖ[j]を供給する。各特性制御電位Ｖ[j]は、各駆動トランジスタＴDRの電位ＶGを所定値に設定したときの電気光学素子Ｅの階調が複数の単位回路Ｕにわたって均一化されるように単位回路Ｕ毎に設定される。
【選択図】図２

Description

本発明は、発光素子などの電気光学素子を制御する技術に関する。

電気光学素子に供給される駆動電流をトランジスタ（以下「駆動トランジスタ」という）のゲートの電位に応じて制御する電気光学装置においては、駆動トランジスタの閾値電圧のバラツキに起因した各電気光学素子の階調のムラが問題となる。特許文献１には、各画素回路の駆動トランジスタをダイオード接続してゲートを自身の閾値電圧に応じた電位に収束させてからゲートの電位をデータに応じて変化させることで、駆動トランジスタの閾値電圧のバラツキを補償する技術が開示されている。
特開２００６−３８９６５号公報

しかし、特許文献１の技術においては、各電気光学素子について多数のトランジスタと多数の配線とが必要であるから、電気光学素子の構成が複雑化するという問題がある。また、特許文献１の技術においては、画素回路を制御するための手順が複雑であるから、各画素回路を駆動する周辺回路の規模が肥大化するという問題もある。以上の事情を背景として、本発明は、駆動トランジスタの閾値電圧のバラツキの影響を簡易な構成によって補償するという課題の解決をひとつの目的としている。

以上の課題を解決するために、本発明に係る電気光学装置は、データ信号に応じて電位が設定されるゲートと当該ゲートの電位に応じて形成されるチャネルを制御する特性制御電極とを含む駆動トランジスタ、および、駆動トランジスタに流れる駆動電流に応じて階調が変化する電気光学素子を各々が含む複数の単位回路と、各駆動トランジスタのゲートを所定の電位に設定するとともに各駆動トランジスタの特性制御電極に特性制御電位を供給したときの電気光学素子の階調が複数の単位回路にわたって均一化されるように単位回路毎に設定された当該特性制御電位を、各単位回路の駆動トランジスタの特性制御電極に供給する電位制御回路とを具備する。なお、電気光学素子とは、電気エネルギの供給（電圧の印加や電流の供給）によって階調（輝度や透過率）が変化する素子である。

以上の構成によれば、各単位回路における駆動トランジスタの特性制御電極に供給される特性制御電位が単位回路毎に設定されるから、特許文献１と比較して簡易な構成で、各駆動トランジスタの閾値電圧のバラツキ（電気光学素子の階調のムラ）を補償することが可能である。なお、特性制御電極は、半導体層を挟んでゲートに対向するバックゲート（例えば図３のバックゲートＢ）や、半導体層のチャネルコンタクト領域に導通するチャネル電極（例えば図１０のチャネル電極２６）である。

本発明の好適な態様において、複数の単位回路の各々は、特性制御電極の電位を保持する容量素子を含む。以上の構成によれば、駆動トランジスタの動作中に電位制御回路が特性制御電位を保持する必要がないという利点がある。

本発明の好適な態様において、複数の単位回路の各々は、駆動トランジスタの特性制御電極と電位供給線との電気的な接続を制御する第１スイッチング素子（例えば図２や図７や図９におけるスイッチング素子ＳＷ1）を具備し、電位制御回路は、各単位回路の第１スイッチング素子がオン状態にある期間内に、当該単位回路に対応した電位供給線に特性制御電位を供給する。以上の構成によれば、各駆動トランジスタの特性制御電極に対する特性制御電位の供給の可否が第１スイッチング素子によって制御されるから、例えば、複数の単位回路の駆動トランジスタに対して時分割で特性制御電位を供給することが可能となる。

本発明の好適な態様において、複数の単位回路の各々は、駆動トランジスタのゲートとデータ信号が供給される信号線との電気的な接続を制御する第２スイッチング素子を含み、各単位回路における第１スイッチング素子と第２スイッチング素子とは、共通の制御線に供給される信号に応じて制御される。以上の構成によれば、第１スイッチング素子および第２スイッチング素子の制御に共通の信号が共用されるから、第１スイッチング素子と第２スイッチング素子とが別個の信号によって制御される構成と比較して各単位回路の構成が簡素化されるという利点がある。

本発明の好適な態様に係る電気光学装置は、複数の単位回路の各々について、ゲートが所定の電位に設定されたときに駆動トランジスタに流れる検出電流を検出する検出手段と、検出手段が検出した検出電流に応じて各単位回路の特性制御電位を設定する設定手段とを具備する。以上の態様によれば、実際に駆動トランジスタに流れる検出電流に応じて各特性制御電位が設定されるから、例えば電気光学素子の階調を測定するための装置は不要である。また、駆動トランジスタの特性の経時的な変化が補償されるように各特性制御電位を設定することも可能である。

本発明に係る電気光学装置は各種の電子機器に利用される。電子機器の典型例は、電気光学装置を表示装置として利用した機器である。本発明に係る電子機器としてはパーソナルコンピュータや携帯電話機が例示される。もっとも、本発明に係る電気光学装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置（露光ヘッド）としても本発明の電気光学装置を適用することができる。

本発明は、以上の各態様に係る複数の単位回路を具備する電気光学装置を制御する方法としても特定される。本発明に係る電気光学装置の駆動方法は、各駆動トランジスタのゲートを所定の電位に設定するとともに各駆動トランジスタの特性制御電極に特性制御電位を供給したときの電気光学素子の階調が複数の単位回路にわたって均一化されるように単位回路毎に設定された当該特性制御電位を、各単位回路の駆動トランジスタの特性制御電極に供給する。以上の方法によれば、本発明の電気光学装置と同様の作用および効果が奏される。さらに好適な方法においては、複数の単位回路の各々について、ゲートが所定の電位に設定されたときに駆動トランジスタに流れる検出電流を検出し、検出電流に応じて各単位回路の特性制御電位を設定する。

＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置（表示装置）の構成を示すブロック図である。同図に示すように、電気光学装置１００は、複数の単位回路（画素回路）Ｕが配列された素子アレイ部１０と、各単位回路Ｕを駆動するための周辺回路（制御線駆動回路３２，信号供給回路３４，電位制御回路３６，制御回路４０）とを具備する。

素子アレイ部１０には、Ｘ方向に延在するｍ組の制御線群１２と、Ｘ方向に交差するＹ方向に延在するｎ本の信号線１４と、各信号線１４に対をなしてＹ方向に延在するｎ本の電位供給線１６とが形成される（ｍおよびｎの各々は２以上の自然数）。各単位回路Ｕは、制御線群１２と信号線１４との各交差に対応して配置される。したがって、素子アレイ部１０の全体では、Ｘ方向およびＹ方向にわたって縦ｍ行×横ｎ列の行列状に単位回路Ｕが配列する。

図２は、各単位回路Ｕの具体的な構成を示す回路図である。なお、同図においては、第ｉ行（ｉ＝１〜ｍ）に属する第ｊ列目（ｊ＝１〜ｎ）のひとつの単位回路Ｕのみが代表的に図示されている。図２に示すように、図１における各制御線群１２は３本の制御線（ＬSL，ＬBG，ＬDR）で構成される。

単位回路Ｕは電気光学素子Ｅを含む。本形態の電気光学素子Ｅは、相互に対向する陽極と陰極との間に有機ＥＬ（Electroluminescence）材料の発光層が介在する有機ＥＬ素子である。電気光学素子Ｅは、発光層に供給される駆動電流ＩDRの電流量に応じた階調（輝度）に駆動される。電気光学素子Ｅの陰極は低位側電源ＧNDに接続される。

駆動電流ＩDRの経路上（高位側電源ＶELと電気光学素子Ｅの陽極との間）にはＮチャネル型の駆動トランジスタＴDRが配置される。駆動トランジスタＴDRは、自身のゲートＧの電位ＶG（ゲート−ソース間の電圧）に応じて駆動電流ＩDRの電流量を制御する手段である。駆動トランジスタＴDRのゲートＧと低位側電源ＧNDとの間には容量素子Ｃ1が介在する。なお、容量素子Ｃ1は、低位側電源ＧND以外の定電位の配線とゲートＧとの間に介在してもよい。

図３は、駆動トランジスタＴDRの具体的な構造を例示する断面図である。図２および図３に示すように、駆動トランジスタＴDRは、ゲートＧとソースＳとドレインＤとに加えてバックゲートＢを有する４端子型の薄膜トランジスタである。駆動トランジスタＴDRは、絶縁性の基板２０の表面に各電気光学素子Ｅとともに形成される。

図３に示すように、基板２０の表面にバックゲートＢが形成される。バックゲートＢはゲート絶縁膜２１で覆われ、ゲート絶縁膜２１の表面に半導体層（例えばポリシリコンの膜体）２２が形成される。半導体層２２の表面上のゲート絶縁膜２３を挟んで半導体層２２のチャネル領域と対向するようにゲートＧが形成される。すなわち、バックゲートＢは、半導体層２２を挟んでゲートＧとは反対側に形成される。半導体層２２のソース領域には層間絶縁層２４の貫通孔を介してソースＳが接続され、半導体層２２のドレイン領域には層間絶縁層２４の貫通孔を介してドレインＤが接続される。

図４は、駆動トランジスタＴDRのゲート−ソース間の電圧ＶG（横軸）とソース−ドレイン間に流れる駆動電流ＩDR（縦軸）との関係を図示したグラフである。ゲートＧの電位ＶGに応じて半導体層２２に形成されたチャネルの厚さは、バックゲートＢの電位ＶB（バックゲート−ソース間の電圧）に応じて変化する。したがって、駆動電流ＩDRの電流量はバックゲートＢの電位ＶBに応じて増減する。すなわち、図４に示すように、バックゲートＢの電位ＶBが上昇するほど駆動トランジスタＴDRの閾値電圧ＶTHが低下するから、ゲートＧの電位ＶGに対する駆動電流ＩDRの電流量は増大する。また、バックゲートＢの電位ＶBが低下するほど駆動トランジスタＴDRの閾値電圧ＶTHが上昇するから、ゲートＧの電位ＶGに対する駆動電流ＩDRの電流量は減少する。以上のように、バックゲートＢは、駆動トランジスタＴDRの電気的な特性を制御するための電極（特性制御電極）として機能する。

図２に示すように、単位回路Ｕは３個のスイッチング素子ＳＷ（ＳＷ1，ＳＷ2，ＳＷ3）を含む。各スイッチング素子ＳＷは、駆動トランジスタＴDRとともに基板２０の表面に形成されたＮチャネル型の薄膜トランジスタである。

スイッチング素子ＳＷ1は、駆動トランジスタＴDRのバックゲートＢと第ｊ列目の電位供給線１６との間に介在して両者の電気的な接続（導通／非導通）を制御する。第ｉ行に属するｎ個の単位回路Ｕの各々におけるスイッチング素子ＳＷ1のゲートは第ｉ行目の制御線ＬBGに対して共通に接続される。また、駆動トランジスタＴDRのバックゲートＢと低位側電源ＧNDとの間には、バックゲートＢの電位ＶBを保持するための容量素子Ｃ2が介在する。なお、容量素子Ｃ2は、低位側電源ＧND以外の定電位の配線とバックゲートＢとの間に介在してもよい。

スイッチング素子ＳＷ2は、駆動トランジスタＴDRのゲートＧと第ｊ列目の信号線１４との間に介在して両者の電気的な接続を制御する。第ｉ行に属するｎ個の単位回路Ｕの各々におけるスイッチング素子ＳＷ2のゲートは第ｉ行目の制御線ＬSLに対して共通に接続される。

スイッチング素子ＳＷ3は、駆動トランジスタＴDRのソースＳと電気光学素子Ｅの陽極との間（すなわち駆動電流ＩDRの経路上）に介在して両者の電気的な接続を制御する。第ｉ行に属するｎ個の単位回路Ｕの各々におけるスイッチング素子ＳＷ3のゲートは第ｉ行目の制御線ＬDRに対して共通に接続される。スイッチング素子ＳＷ3が導通することで駆動電流ＩDRの経路が確立するから、スイッチング素子ＳＷ3は、電気光学素子Ｅに対する駆動電流ＩDRの供給の可否を制御する手段として機能する。

次に、図５を参照しながら周辺回路の機能を説明する。制御線駆動回路３２は、ｍ組の制御線群１２の各々の各制御線（ＬSL，ＬBG，ＬDR）を駆動する回路である。第１に、制御線駆動回路３２は、各単位回路Ｕを行単位で順番に選択するための制御信号ＧSL[1]〜ＧSL[m]を生成して各制御線ＬSLに出力する。図５に示すように、第ｉ行の制御線ＬSLに供給される制御信号ＧSL[i]は、フレーム期間Ｆ内に設定されたｍ個の期間（以下「書込期間」という）ＰWRのうち第ｉ番目の書込期間ＰWRにてハイレベルに設定され、当該書込期間ＰWR以外の期間にてローレベルを維持する。

第２に、制御線駆動回路３２は、制御信号ＧBG[1]〜ＧBG[m]を生成して各制御線ＬBGに出力する。図５に示すように、第ｉ行の制御線ＬBGに供給される制御信号ＧBG[i]は、制御信号ＧSL[i]と同じ波形である。第３に、制御線駆動回路３２は、制御信号ＧDR[1]〜ＧDR[m]を生成して各制御線ＬDRに出力する。図５に示すように、第ｉ行の制御線ＬDRに供給される制御信号ＧDR[i]は、制御信号ＧSL[i]がハイレベルとなる書込期間ＰWRの経過後から次に制御信号ＧSL[i]がハイレベルとなる書込期間ＰWRの開始前までの所定の期間（以下「駆動期間」という）ＰDRにてハイレベルに設定され、駆動期間ＰDR以外の期間（書込期間ＰWRを含む）にてローレベルを維持する。なお、制御信号ＧSL[1]〜ＧSL[m]と制御信号ＧBG[1]〜ＧBG[m]と制御信号ＧDR[1]〜ＧDR[m]とが別個の回路で生成される構成も採用される。

図１の信号供給回路３４は、各単位回路Ｕの階調を指定するデータ信号Ｄ[1]〜Ｄ[n]を生成して各信号線１４に出力する。第ｊ列目の信号線１４に供給されるデータ信号Ｄ[j]は、制御信号ＧSL[i]がハイレベルとなる書込期間ＰWRにおいて、第ｉ行に属する第ｊ列目の単位回路Ｕに指定された階調に応じた電位ＶDATAに設定される。

図１の制御回路４０は、同期信号など各種の信号を出力することで制御線駆動回路３２と信号供給回路３４と電位制御回路３６とを制御する。図１に示すように制御回路４０は記憶回路４２を具備する。記憶回路４２は、素子アレイ部１０を構成する各単位回路Ｕ（ｍ×ｎ個）について個別に補正データＡ[1,1]〜Ａ[m,n]を記憶する。補正データＡ[i,j]は、第ｉ行に属する第ｊ列目の単位回路Ｕにおける駆動トランジスタＴDRの閾値電圧ＶTHのバラツキを補償するためのデータである。なお、補正データＡ[i,j]の詳細については後述する。

電位制御回路３６は、特性制御電位Ｖ[1]〜Ｖ[n]を生成して各電位供給線１６に出力する。第ｊ列目の電位供給線１６に供給される特性制御電位Ｖ[j]は、制御信号ＧBG[i]がハイレベルとなる書込期間ＰWRにおいて、記憶回路４２に格納された補正データＡ[i,j]に応じた電位に設定される。

次に、第ｉ行に属する第ｊ列目の単位回路Ｕの動作を説明する。書込期間ＰWRにて制御信号ＧSL[i]がハイレベルに変化すると（すなわち第ｉ行が選択されると）、スイッチング素子ＳＷ2がオン状態に遷移する。したがって、データ信号Ｄ[j]の電位ＶDATAが第ｊ列目の信号線１４からスイッチング素子ＳＷ2を介して駆動トランジスタＴDRのゲートＧに供給されるとともに当該電位ＶDATAに応じた電荷が容量素子Ｃ1に蓄積される。すなわち、駆動トランジスタＴDRのゲートＧの電位ＶGはデータ信号Ｄ[j]の電位ＶDATAに設定および保持される。

また、書込期間ＰWRでは制御信号ＧBG[i]が制御信号ＧSL[i]とともにハイレベルに設定されるから、スイッチング素子ＳＷ1がオン状態に遷移して駆動トランジスタＴDRのバックゲートＢと第ｊ列目の電位供給線１６とが電気的に接続される。したがって、補正データＡ[i,j]に応じた特性制御電位Ｖ[j]が電位制御回路３６から駆動トランジスタＴDRのバックゲートＢに供給されるとともに、当該特性制御電位Ｖ[j]に応じた電荷が容量素子Ｃ2に蓄積される。すなわち、第ｉ行に属する第ｊ列目の単位回路Ｕにおける駆動トランジスタＴDRのバックゲートＢの電位ＶBは補正データＡ[i,j]に応じた特性制御電位Ｖ[j]に設定および保持される。換言すると、駆動トランジスタＴDRの電気的な特性（ゲートＧの電位ＶGと駆動電流ＩDRの電流量との関係）が特性制御電位Ｖ[j]（補正データＡ[i,j]）に応じて補正される。

書込期間ＰWRの経過後の駆動期間ＰDRにて制御信号ＧDR[i]がハイレベルに遷移すると、スイッチング素子ＳＷ3がオン状態に遷移して駆動電流ＩDRの経路が確立する。駆動期間ＰDRにおいても、駆動トランジスタＴDRのゲートＧの電位ＶGおよびバックゲートＢの電位ＶBは直前の書込期間ＰWRにて設定された電位に維持される。したがって、駆動トランジスタＴDRのゲートＧの電位ＶGに応じた電流量を特性制御電位Ｖ[j]（補正データＡ[i,j]）に応じて補正した駆動電流ＩDRが、高位側電源ＶELから駆動トランジスタＴDRとスイッチング素子ＳＷ3とを経由して電気光学素子Ｅに供給される。電気光学素子Ｅは、駆動電流ＩDRの電流量に応じた強度（すなわちデータ信号Ｄ[j]の電位ＶDATAと特性制御電位Ｖ[j]とに応じた強度）で発光する。以上の手順で各電気光学素子Ｅの階調が制御されることで素子アレイ部１０には所望の画像が表示される。

補正データＡ[1,1]〜Ａ[m,n]（特性制御電位Ｖ[1]〜Ｖ[n]）は、各単位回路Ｕにおける駆動トランジスタＴDRのゲートＧの電位ＶGを所定値に設定したときの各電気光学素子Ｅの階調が素子アレイ部１０の総ての単位回路Ｕにわたって均一化されるように設定される。例えば、同じ電位ＶDATAのデータ信号Ｄ[1]〜Ｄ[n]を各単位回路Ｕに供給して電気光学素子Ｅを駆動した場合（すなわち総ての単位回路Ｕに同階調を指示した場合）の素子アレイ部１０を撮像装置によって撮像し、各電気光学素子Ｅの実際の輝度（階調）を測定する。そして、各電気光学素子Ｅの階調が均一化されるように、各単位回路Ｕの輝度の実測値に基づいて補正データＡ[1,1]〜Ａ[m,n]が選定される。

図４に例示したように、Ｎチャネル型の駆動トランジスタＴDRにおいては、バックゲートＢの電位ＶBが低下するほどゲートＧの電位ＶGに対する駆動電流ＩDRの電流量（駆動能力）は減少する。したがって、輝度の実測値が目標値に合致する単位回路Ｕの特性制御電位Ｖ[j]を基準値ＶREF1とすると、輝度の実測値が目標値よりも低い単位回路Ｕに供給される特性制御電位Ｖ[j]が基準値ＶREF1よりも高位となり、輝度の実測値が目標値よりも高い単位回路Ｕに供給される特性制御電位Ｖ[j]が基準値ＶREF1よりも低位となるように、補正データＡ[1,1]〜Ａ[m,n]が設定される。

いま、各電気光学素子Ｅの電気的および光学的な特性が各単位回路Ｕについて同等であると仮定すると、補正データＡ[1,1]〜Ａ[m,n]は、各駆動トランジスタＴDRの閾値電圧ＶTHが所定値に均一化されるように設定されると言うこともできる。図４に例示したように、Ｎチャネル型の駆動トランジスタＴDRにおいては、バックゲートＢの電位ＶBが上昇するほど閾値電圧ＶTHが低下する。したがって、閾値電圧ＶTHが目標値に合致する駆動トランジスタＴDRに供給される特性制御電位Ｖ[j]を基準値ＶREF2とすると、閾値電圧ＶTHが目標値よりも低い駆動トランジスタＴDRに供給される特性制御電位Ｖ[j]が基準値ＶREF2よりも低位となり、閾値電圧ＶTHが目標値よりも高い駆動トランジスタＴDRに供給される特性制御電位Ｖ[j]が基準値ＶREF2よりも高位となるように、補正データＡ[1,1]〜Ａ[m,n]が設定される。

以上に説明したように、本形態においては、単位回路Ｕ毎に設定された特性制御電位Ｖ[j]が各単位回路Ｕの駆動トランジスタＴDRのバックゲートＢに供給されるから、駆動トランジスタＴDRの電気的な特性のバラツキ（各単位回路Ｕ間での特性の相違や経時的な劣化に起因した設計値からのズレ）が補償される。したがって、素子アレイ部１０における階調のムラを抑制することが可能である。また、特許文献１の技術のような多数のトランジスタや多数の配線は各単位回路Ｕに不要であるから、多数の単位回路Ｕが高精細に配列された電気光学装置１００にも容易に適用される。また、各単位回路Ｕの駆動の手順も極めて簡便であるから、特許文献１の構成と比較して周辺回路の規模の肥大化が抑制されるという利点もある。

＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。第１実施形態においては、各単位回路Ｕを駆動したときの各電気光学素子Ｅの輝度の実測値に基づいて補正データＡ[1,1]〜Ａ[m,n]（特性制御電位Ｖ[1]〜Ｖ[j]）を選定した。第２実施形態においては、各単位回路Ｕの駆動トランジスタＴDRの電気的な特性を検出する機能と検出の結果に基づいて補正データＡ[1,1]〜Ａ[m,n]を設定する機能とを電気光学装置１００が具備する。なお、以下の各形態において作用や機能が第１実施形態と共通する要素については以上と同じ符号を付して、各々の詳細な説明を適宜に省略する。

図６は、電気光学装置１００の構成を示すブロック図である。同図に示すように、電気光学装置１００の素子アレイ部１０の内部には、各信号線１４に対をなしてＹ方向に延在するｎ本の検出線１８が形成される。第ｊ列目の検出線１８には、第ｊ列目の各単位回路Ｕにおける駆動トランジスタＴDRの電気的な特性を反映した検出電流ＩDT[j]が出力される。図６の検出回路５２は、各検出線１８に流れる検出電流ＩDT[1]〜ＩDT[n]を取得して設定回路５４に順次に出力する。設定回路５４は、検出電流ＩDT[1]〜ＩDT[n]に基づいて記憶回路４２の補正データＡ[1,1]〜Ａ[m,n]を生成および更新する。

図７は、第ｉ行に属する第ｊ列目の単位回路Ｕの構成を示す回路図である。同図に示すように、制御線群１２は、第１実施形態の３本の制御線（ＬSL，ＬBG，ＬDR）に加えて制御線ＬDTを含む。制御線駆動回路３２は、制御信号ＧDT[1]〜ＧDT[m]を生成して各制御線ＬDTに出力する。

図７に示すように、単位回路Ｕは、第１実施形態の単位回路Ｕにスイッチング素子ＳＷ4を追加した構成である。スイッチング素子ＳＷ4は、駆動トランジスタＴDRとともに基板２０の表面に形成されたＮチャネル型の薄膜トランジスタである。スイッチング素子ＳＷ4は、駆動電流ＩDRの経路（具体的には駆動トランジスタＴDRのソースＳ）と第ｊ列目の検出線１８との間に介在して両者の電気的な接続を制御する。第ｉ行に属するｎ個の単位回路Ｕの各々におけるスイッチング素子ＳＷ4のゲートは第ｉ行目の制御線ＬDTに対して共通に接続される。なお、駆動トランジスタＴDRのドレインＤと第ｊ列目の検出線１８との間にスイッチング素子ＳＷ4を介在させた構成も採用される。

図８は、第ｉ行に属する第ｊ列目の単位回路Ｕに供給される各信号の波形を示すタイミングチャートである。図８に示すように、制御信号ＧSL[i]は、書込期間ＰWRと当該書込期間ＰWRの直前の検出期間ＰDTにてハイレベルに設定される。制御信号ＧBG[i]は、制御信号ＧSL[i]と同様に、検出期間ＰDTおよび書込期間ＰWRにてハイレベルに設定される。制御信号ＧDR[i]は、制御信号ＧSL[i]がハイレベルとなる書込期間ＰWRの経過後から次に制御信号ＧSL[i]がハイレベルとなる検出期間ＰDTの開始前までの駆動期間ＰDRにてハイレベルに設定される。また、第ｉ行目の制御線ＬDTに供給される制御信号ＧDT[i]は、制御信号ＧSL[i]がハイレベルとなる検出期間ＰDTにてハイレベルに設定され、検出期間ＰDT以外の期間（書込期間ＰWRおよび駆動期間ＰDRを含む）にてローレベルを維持する。

信号供給回路３４は、制御信号ＧDT[1]〜ＧDT[m]の各々がハイレベルとなる検出期間ＰDTにてデータ信号Ｄ[1]〜Ｄ[n]を所定の電位ＶDTに設定し、書込期間ＰWRにおいては第１実施形態と同様にデータ信号Ｄ[1]〜Ｄ[n]を電位ＶDATAに設定する。電位ＶDTは、ゲートＧに供給された場合に駆動トランジスタＴDRが導通するように設定される。また、電位制御回路３６は、制御信号ＧSL[i]や制御信号ＧBG[i]がハイレベルとなる期間のうち、検出期間ＰDTにおいて、ｎ本の電位供給線１６に対して所定の初期化電位ＶRSを供給するとともに、当該検出期間ＰDTに続く書込期間ＰWRにおいて、補正データＡ[i,j]に応じた特性制御電位Ｖ[j]を第ｊ列目の電位供給線１６に供給する。

次に、第ｉ行の第ｊ列に着目して単位回路Ｕの具体的な動作を説明する。検出期間ＰDTにて制御信号ＧSL[i]がハイレベルに変化してスイッチング素子ＳＷ2がオン状態に遷移すると、第ｊ列目の信号線１４に供給されているデータ信号Ｄ[j]の電位ＶDTがスイッチング素子ＳＷ2を介して駆動トランジスタＴDRのゲートＧに供給される。また、制御信号ＧSL[i]とともに制御信号ＧBG[i]がハイレベルに変化することでスイッチング素子ＳＷ1がオン状態に遷移するから、検出期間ＰDTにおいては、初期化電位ＶRSが電位供給線１６からスイッチング素子ＳＷ1を介して駆動トランジスタＴDRのバックゲートＢに供給される。

さらに、検出期間ＰDTでは制御信号ＧDT[i]がハイレベルに設定されるから、スイッチング素子ＳＷ4がオン状態に遷移することで駆動トランジスタＴDRのソースＳと第ｊ列目の検出線１８とが電気的に接続される。制御信号ＧDR[i]がローレベルに設定されることでスイッチング素子ＳＷ3はオフ状態を維持するから、検出期間ＰDTにおいては、駆動トランジスタＴDRのゲートＧの電位ＶG（ＶDT）とバックゲートＢの電位ＶB（ＶRS）とに応じた検出電流ＩDT[j]が、高位側電源ＶELから駆動トランジスタＴDRとスイッチング素子ＳＷ4と第ｊ列目の検出線１８とを経由して検出回路５２に供給される。検出回路５２は、検出電流ＩDT[1]〜ＩDT[n]を順番に設定回路５４に出力する。

設定回路５４は、駆動期間ＰDRにおける各電気光学素子Ｅの階調（各駆動トランジスタＴDRに流れる駆動電流ＩDRの電流量）が均一化されるように、各検出電流ＩDT[1]〜ＩDT[n]に応じて第ｉ行目の補正データＡ[i,1]〜Ａ[i,n]を生成して記憶回路４２に格納する。例えば、検出電流ＩDT[j]の電流量が目標値に合致する場合の特性制御電位Ｖ[j]を基準値ＶREF3とすると、目標値を下回る電流量の検出電流ＩDT[j]が検出された単位回路Ｕに供給される特性制御電位Ｖ[j]が基準値ＶREF3よりも高位となり、目標値を上回る電流量の検出電流ＩDT[j]が検出された単位回路Ｕに供給される特性制御電位Ｖ[j]が基準値ＶREF3よりも低位となるように、設定回路５４は補正データＡ[i,1]〜Ａ[i,n]（換言すると特性制御電位Ｖ[1]〜Ｖ[n]）を設定する。

書込期間ＰWRにおいては、直前の検出期間ＰDTにて設定回路５４が設定した補正データＡ[i,1]〜Ａ[i,n]に応じた特性制御電位Ｖ[1]〜Ｖ[n]が電位制御回路３６から各電位供給線１６に出力され、ハイレベルの制御信号ＧBG[i]によってオン状態となったスイッチング素子ＳＷ1を介して駆動トランジスタＴDRのバックゲートＢに供給される。書込期間ＰWRにおいて駆動トランジスタＴDRのゲートＧにデータ信号Ｄ[j]の電位ＶDATAが供給される動作や、駆動期間ＰDRにおいて駆動電流ＩDRが電気光学素子Ｅに供給される動作は第１実施形態と同様である。

以上に説明したように、単位回路Ｕ毎に設定された特性制御電位Ｖ[j]が駆動トランジスタＴDRのバックゲートＢに供給されるから、第１実施形態と同様に、駆動トランジスタＴDRの電気的な特性のバラツキが補償される。また、各駆動トランジスタＴDRに実際に流れる検出電流ＩDT[1]〜ＩDT[n]に基づいて補正データＡ[1,1]〜Ａ[m,n]（特性制御電位Ｖ[1]〜Ｖ[n]）が更新されるから、補正データＡ[1,1]〜Ａ[m,n]の設定に際して、素子アレイ部１０を観察するための撮像装置は不要である。また、撮像装置が不要であるから、電気光学装置１００の出荷後の任意の時点にて補正データＡ[1,1]〜Ａ[m,n]を容易に更新することが可能である。したがって、各駆動トランジスタＴDRの電気的な特性が経時的に変化した場合であっても、変化後の特性のバラツキが補償されるように補正データＡ[1,1]〜Ａ[m,n]（特性制御電位Ｖ[1]〜Ｖ[n]）を更新することで各電気光学素子Ｅの階調を均一化できるという利点がある。さらに、書込期間ＰWRにて特性制御電位Ｖ[j]に設定されたバックゲートＢの電位ＶBは、駆動期間ＰDRの経過後の検出期間ＰDTにて初期化電位ＶRSに初期化されるから、駆動トランジスタＴDRの電気的な特性を正確に反映した検出電流ＩDT[1]〜ＩDT[n]が出力される。したがって、駆動トランジスタＴDRの特性のバラツキを高精度に補償し得る補正データＡ[1,1]〜Ａ[m,n]（特性制御電位Ｖ[1]〜Ｖ[n]）を設定することができる。

＜Ｃ：第３実施形態＞
図９は、本発明の第３実施形態に係る電気光学装置１００の単位回路Ｕの構成を示す回路図である。図９に示すように、本形態の制御線群１２は制御線ＬSLと制御線ＬDRとで構成され、制御線ＬBGを含まない。制御線ＬSLには、スイッチング素子ＳＷ1およびスイッチング素子ＳＷ2の双方のゲートが接続される。したがって、スイッチング素子ＳＷ1とスイッチング素子ＳＷ2とは、制御線駆動回路３２が制御線ＬSLに供給する共通の制御信号ＧSL[i]に応じて制御される。すなわち、書込期間ＰWRにおいては制御信号ＧSL[i]がハイレベルに遷移することでスイッチング素子ＳＷ1とスイッチング素子ＳＷ2とが導通するから、第１実施形態と同様に、駆動トランジスタＴDRのゲートＧの電位ＶGがデータ信号Ｄ[j]の電位ＶDATAに設定されるとともに駆動トランジスタＴDRのバックゲートＢの電位ＶBが特性制御電位Ｖ[j]に設定される。したがって、第１実施形態と同様の効果が奏される。

本形態によれば、制御信号ＧSL[i]がスイッチング素子ＳＷ1およびスイッチング素子ＳＷ2の双方の制御に兼用されるから、各々が別個の信号で制御される第１実施形態と比較して、素子アレイ部１０内の配線数が削減されるとともに制御線駆動回路３２の構成が簡素化されるという利点がある。なお、図９においては、第１実施形態の単位回路Ｕの変形を例示したが、第２実施形態の単位回路Ｕも同様に変形される。すなわち、図７のスイッチング素子ＳＷ1およびスイッチング素子ＳＷ2が共通の制御線ＬSLに接続される。

＜Ｄ：変形例＞
以上の各形態には様々な変形が加えられる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の例示から２以上の態様を任意に選択して組合わせてもよい。

（１）変形例１
以上の各形態においては駆動トランジスタＴDRのバックゲートＢの電位ＶBを制御したが、駆動トランジスタＴDRの電気的な特性を調整（補正）するための構成としては、例えば以下に例示するチャネルコンタクト（ボディコンタクト）構造も好適に採用される。

図１０は、チャネルコンタクト構造を採用したＮチャネル型の駆動トランジスタＴDRの構成を示す平面図である。駆動トランジスタＴDRは、基板２０（図１０では図示略）の表面に形成された半導体層２５を有する。半導体層２５を覆うゲート絶縁膜（図示略）を挟んで半導体層２５と対向するようにゲートＧが形成される。半導体層２５にはソース領域２５sとドレイン領域２５dとチャネルコンタクト領域２５ｃとがゲートＧの作成後に形成される。ソース領域２５sおよびドレイン領域２５dは、Ｎ型の不純物が導入された領域である。チャネルコンタクト領域２５ｃは、駆動トランジスタＴDRのチャネルと同じ導電型であるＮ型の不純物が導入された領域である。

半導体層２５およびゲートＧを被覆するように層間絶縁層（図示略）が形成される。層間絶縁層には複数の貫通孔（Ｈ1，Ｈ2，Ｈ3）が形成される。半導体層２５のソース領域２５sには貫通孔Ｈ1を介してソースＳが接続され、ドレイン領域２５dには貫通孔Ｈ2を介してドレインＤが接続される。また、半導体層２５のチャネルコンタクト領域２５ｃには貫通孔Ｈ3を介してチャネル電極２６が接続される。

単位回路Ｕの構成は以上の各形態と同様である。図１０に示すように、駆動トランジスタＴDRのチャネル電極２６がスイッチング素子ＳＷ1を介して電位供給線１６に接続される。したがって、制御信号ＧBG[i]（第３実施形態では制御信号ＧSL[i]）がハイレベルに遷移すると、電位制御回路３６の出力した特性制御電位Ｖ[j]が電位供給線１６とスイッチング素子ＳＷ1とチャネル電極２６とを介して駆動トランジスタＴDRのチャネルコンタクト領域２５ｃに供給される。駆動トランジスタＴDRの電気的な特性（ゲートＧの電位ＶGと駆動電流ＩDRの電流量との関係）はチャネルコンタクト領域２５ｃの電位に応じて変化する。したがって、チャネルコンタクト構造を採用した構成においても、補正データＡ[1,1]〜Ａ[m,n]（特性制御電位Ｖ[1]〜Ｖ[n]）を適宜に制御することで、第１実施形態と同様に各電気光学素子Ｅの階調のムラを抑制することが可能である。

以上に説明したように、ゲートＧの電位ＶGに応じて半導体層に形成されるチャネルを制御する特性制御電極（バックゲートＢやチャネル電極２６）が駆動トランジスタＴDRに形成され、単位回路Ｕ毎に設定された特性制御電位Ｖ[j]が特性制御電極に供給される構成が好適に採用される。

（２）変形例２
以上の各形態においては、各フレーム期間Ｆの書込期間ＰWRにて特性制御電位Ｖ[j]をバックゲートＢ（図１０ではチャネル電極２６）に供給したが、特性制御電位Ｖ[j]を単位回路Ｕに供給する時期や回数は任意である。例えば、所定数毎のフレーム期間Ｆのみで書込期間ＰWR内に特性制御電位Ｖ[j]を供給する構成や、書込期間ＰWRや駆動期間ＰDRとは別個に設定された期間にて特性制御電位Ｖ[j]を供給する構成も採用される。また、電気光学装置１００の電源が投入された直後に特性制御電位Ｖ[j]を供給する構成や、フレーム期間Ｆとは無関係に設定された所定の時間毎に特性制御電位Ｖ[j]を供給する構成も好適である。図２や図７のように単位回路Ｕの容量素子Ｃ2に特性制御電位Ｖ[j]が保持される構成においては、容量素子Ｃ2の電圧が電荷のリークによって顕著に低下する前に特性制御電位Ｖ[j]を新たに供給する（容量素子Ｃ2の電圧をリフレッシュする）ことが望ましい。

（３）変形例３
第２実施形態においては、各書込期間ＰWRの直前に検出電流ＩDT[1]〜ＩDT[n]を検出する構成を例示したが、検出電流ＩDT[1]〜ＩDT[n]の検出（補正データＡ[i,1]〜Ａ[i,n]の更新）の時期や回数は任意である。例えば、所定数毎のフレーム期間Ｆにて検出電流ＩDT[1]〜ＩDT[n]を検出する構成や、電気光学装置１００の電源が投入された直後または所定の時間毎に検出電流ＩDT[1]〜ＩDT[n]を検出する構成も採用される。また、ひとつのフレーム期間Ｆの検出期間ＰDTにおける検出電流ＩDT[1]〜ＩDT[n]から設定された補正データＡ[i,1]〜Ａ[i,n]を、次回以降のフレーム期間Ｆの書込期間ＰWRにおいて電位制御回路３６が特性制御電位Ｖ[1]〜Ｖ[n]の生成に利用する構成も好適である。以上の構成によれば、検出期間ＰDTにおける検出電流ＩDT[1]〜ＩDT[n]を直後の書込期間ＰWRでの特性制御電位Ｖ[1]〜Ｖ[n]に反映させる必要がないから、検出回路５２や設定回路５４に要求される動作の速度が緩和されるという利点がある。

（４）変形例４
単位回路Ｕの構成は適宜に変更される。例えば、各駆動トランジスタＴDRのバックゲートＢ（図１０ではチャネル電極２６）を単位回路Ｕ毎に個別に電位制御回路３６に接続した構成（電位制御回路３６が駆動トランジスタＴDRに特性制御電位Ｖ[j]を供給し続ける構成）を採用すれば、容量素子Ｃ2やスイッチング素子ＳＷ1を省略することも可能である。また、単位回路Ｕが単列に配列する電気光学装置１００（例えば電子写真方式の画像形成装置に採用される露光装置）においては各単位回路Ｕを行単位で選択するという動作が不要であるから、スイッチング素子ＳＷ2が省略されるとともに駆動トランジスタＴDRのゲートＧが直接的に信号線１４に接続される。さらに、書込期間ＰWRにおける電気光学素子Ｅの発光が特段の問題とならない場合には、スイッチング素子ＳＷ3を省略した構成（書込期間ＰWRにおいても駆動電流ＩDRが電気光学素子Ｅに供給される構成）も採用される。

また、単位回路Ｕを構成する各トランジスタの導電型は任意である。例えば、Ｐチャネル型の薄膜トランジスタが駆動トランジスタＴDRとして採用される。Ｐチャネル型の駆動トランジスタＴDRにおいては、バックゲートＢ（または図１０のチャネル電極２６）の電位ＶBが上昇するほどゲートＧの電位ＶGに対する駆動電流ＩDRの電流量は減少する。したがって、電気光学素子Ｅの階調が低い（駆動トランジスタＴDRの閾値電圧ＶTHが低く駆動電流ＩDRの電流量が小さい）単位回路Ｕの特性制御電位Ｖ[j]は、電気光学素子Ｅの階調が高い（駆動トランジスタＴDRの閾値電圧ＶTHが高く駆動電流ＩDRの電流量が大きい）単位回路Ｕの特性制御電位Ｖ[j]と比較して低位に設定される。

（５）変形例５
有機ＥＬ素子は電気光学素子Ｅの例示に過ぎない。例えば、無機ＥＬ素子やＬＥＤ（Light Emitting Diode）素子などの発光素子も電気光学素子Ｅとして採用される。以上の各形態における電気光学素子Ｅは、駆動電流ＩDRの供給によって光学的な特性（輝度）が変化する素子である。

＜Ｅ：応用例＞
次に、本発明に係る電気光学装置を利用した電子機器について説明する。図１１ないし図１３には、以上に説明した何れかの形態に係る電気光学装置１００を表示装置として採用した電子機器の形態が図示されている。

図１１は、電気光学装置１００を採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、各種の画像を表示する電気光学装置１００と、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。電気光学装置１００は有機発光ダイオード素子を電気光学素子Ｅとして使用しているので、視野角が広く見易い画面を表示できる。

図１２は、電気光学装置１００を適用した携帯電話機の構成を示す斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の画像を表示する電気光学装置１００とを備える。スクロールボタン３００２を操作することによって、電気光学装置１００に表示される画面がスクロールされる。

図１３は、電気光学装置１００を適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す斜視図である。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２と、各種の画像を表示する電気光学装置１００とを備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった様々な情報が電気光学装置１００に表示される。

なお、本発明に係る電気光学装置が適用される電子機器としては、図１１から図１３に例示した機器のほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る電気光学装置の用途は画像の表示に限定されない。例えば、電子写真方式の画像形成装置において露光により感光体ドラムに潜像を形成する露光装置としても本発明の電気光学装置は利用される。

本発明の第１実施形態に係る電気光学装置の構成を示すブロック図である。 単位回路の構成を示す回路図である。 駆動トランジスタの構成を示す断面図である。 駆動トランジスタの電気的な特性を示すグラフである。 電気光学装置の動作を説明するためのタイミングチャートである。 本発明の第２実施形態に係る電気光学装置の構成を示すブロック図である。 単位回路の構成を示す回路図である。 電気光学装置の動作を説明するためのタイミングチャートである。 本発明の第３実施形態に係る単位回路の構成を示す回路図である。 チャネルコンタクト構造の駆動トランジスタの構成を示す平面図である。 電子機器の形態（パーソナルコンピュータ）を示す斜視図である。 電子機器の形態（携帯電話機）を示す斜視図である。 電子機器の形態（携帯情報端末）を示す斜視図である。

符号の説明

１００……電気光学装置、Ｕ……単位回路、１０……素子アレイ部、１２……制御線群、ＬSL，ＬBG，ＬDR……制御線、１４……信号線、１６……電位供給線、１８……検出線、３２……制御線駆動回路、３４……信号供給回路、３６……電位制御回路、４０……制御回路、４２……記憶回路、５２……検出回路、５４……設定回路、Ｅ……電気光学素子、ＴDR……駆動トランジスタ、ＳＷ1〜ＳＷ4……スイッチング素子、Ｃ1，Ｃ2……容量素子、ＧSL[i]（ＧSL[1]〜ＧSL[m]），ＧBG[i]（ＧBG[1]〜ＧBG[m]），ＧDR[i]（ＧDR[1]〜ＧDR[m]），ＧDT[i]（ＧDT[1]〜ＧDT[m]）……制御信号、Ｄ[j]（Ｄ[1]〜Ｄ[n]）……データ信号、Ｖ[j]（Ｖ[1]〜Ｖ[n]）……特性制御電位、ＩDT[j]（ＩDT[1]〜ＩDT[n]）……検出電流、Ａ[1,1]〜Ａ[m,n]……補正データ。

Claims (8)

1. データ信号に応じて電位が設定されるゲートと当該ゲートの電位に応じて形成されるチャネルを制御する特性制御電極とを含む駆動トランジスタ、および、前記駆動トランジスタに流れる駆動電流に応じて階調が変化する電気光学素子を各々が含む複数の単位回路と、
   前記各駆動トランジスタのゲートを所定の電位に設定するとともに前記各駆動トランジスタの特性制御電極に特性制御電位を供給したときの前記電気光学素子の階調が前記複数の単位回路にわたって均一化されるように前記単位回路毎に設定された当該特性制御電位を、前記各単位回路の駆動トランジスタの特性制御電極に供給する電位制御回路と
   を具備する電気光学装置。
2. 前記複数の単位回路の各々は、前記特性制御電極の電位を保持する容量素子を含む
   請求項１の電気光学装置。
3. 前記複数の単位回路の各々は、前記駆動トランジスタの特性制御電極と電位供給線との電気的な接続を制御する第１スイッチング素子を具備し、
   前記電位制御回路は、前記各単位回路の前記第１スイッチング素子がオン状態にある期間内に、当該単位回路に対応した電位供給線に前記特性制御電位を供給する
   請求項１または請求項２の電気光学装置。
4. 前記複数の単位回路の各々は、前記駆動トランジスタのゲートと前記データ信号が供給される信号線との電気的な接続を制御する第２スイッチング素子を含み、
   前記各単位回路における前記第１スイッチング素子と前記第２スイッチング素子とは、共通の制御線に供給される信号に応じて制御される
   請求項３の電気光学装置。
5. 前記複数の単位回路の各々について、前記ゲートが所定の電位に設定されたときに前記駆動トランジスタに流れる検出電流を検出する検出手段と、
   前記検出手段が検出した検出電流に応じて前記各単位回路の特性制御電位を設定する設定手段と
   を具備する請求項１から請求項４の何れかの電気光学装置。
6. 請求項５の電気光学装置を具備する電子機器。
7. 駆動トランジスタに流れる駆動電流に応じて階調が変化する電気光学素子を各々が含む複数の単位回路を具備する電気光学装置を制御する方法であって、
   前記駆動トランジスタは、データ信号に応じて電位が設定されるゲートと、当該ゲートの電位に応じて形成されるチャネルを制御する特性制御電極とを含み、
   前記各駆動トランジスタのゲートを所定の電位に設定するとともに前記各駆動トランジスタの特性制御電極に特性制御電位を供給したときの前記電気光学素子の階調が前記複数の単位回路にわたって均一化されるように前記単位回路毎に設定された当該特性制御電位を、前記各単位回路の駆動トランジスタの特性制御電極に供給する
   電気光学装置の制御方法。
8. 前記複数の単位回路の各々について、前記ゲートが所定の電位に設定されたときに前記駆動トランジスタに流れる検出電流を検出し、
   前記検出電流に応じて前記各単位回路の特性制御電位を設定する
   請求項７の電気光学装置の制御方法。
   

Images