[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2000012970A - 半導体発光素子 - Google Patents

半導体発光素子

Info

Publication number
JP2000012970A
JP2000012970A JP17330998A JP17330998A JP2000012970A JP 2000012970 A JP2000012970 A JP 2000012970A JP 17330998 A JP17330998 A JP 17330998A JP 17330998 A JP17330998 A JP 17330998A JP 2000012970 A JP2000012970 A JP 2000012970A
Authority
JP
Japan
Prior art keywords
gan
electrode
layer
film
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17330998A
Other languages
English (en)
Other versions
JP3716622B2 (ja
Inventor
Toshimasa Kobayashi
俊雅 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP17330998A priority Critical patent/JP3716622B2/ja
Publication of JP2000012970A publication Critical patent/JP2000012970A/ja
Application granted granted Critical
Publication of JP3716622B2 publication Critical patent/JP3716622B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 高い信頼性で実装が可能な窒化物系III−
V族化合物半導体を用いた半導体発光素子を提供する。 【解決手段】 サファイア基板1の一主面にレーザ構造
を形成するGaN系半導体層を形成し、このGaN系半
導体層上にp側電極16をn側電極17より高く形成す
るGaN系半導体レーザにおいて、p側電極形成領域に
おけるGaN系半導体層の上部に溝12、13を互いに
平行に形成してそれらの間にリッジ部14を形成し、こ
れらのリッジ部14および溝12、13にまたがってp
側電極16を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体発光素子
に関し、特に、GaNなどの窒化物系III−V族化合
物半導体を用いた半導体レーザや発光ダイオードに適用
して好適なものである。
【0002】
【従来の技術】GaN系半導体は直接遷移半導体であ
り、その禁制帯幅は1.9eVから6.2eVに亘って
おり、可視領域から紫外線領域におよぶ発光が可能な発
光素子の実現が可能であることから、近年注目を集めて
おり、その開発が活発に進められている。
【0003】このGaN系半導体発光素子としては、す
でに発光ダイオードが実用化されている。このGaN系
発光ダイオードの実用化により、単に緑色〜紫外の波長
範囲の短波長光源が得られただけでなく、高輝度の三原
色発光ダイオード光源がそろったことでフルカラーディ
スプレイなどへの応用も確実となった。一方、GaN系
半導体レーザについては、実用化にはまだ至っていない
ものの、すでに室温連続発振が達成され、現在は長寿命
化が図られている。
【0004】図17はリッジ構造およびSCH(Separa
te Confinement Heterostructure)構造を有する従来の
GaN系半導体レーザの一例を示す。
【0005】図17に示すように、このGaN系半導体
レーザにおいては、c面サファイア基板101上に、低
温成長によるアンドープGaNバッファ層102を介し
て、アンドープGaN層103、n型GaNコンタクト
層104、n型AlGaNクラッド層105、n型Ga
N光導波層106、Ga1-x Inx N/Ga1-y Iny
N多重量子井戸構造の活性層107、p型AlGaNキ
ャップ層108、p型GaN光導波層109、p型Al
GaNクラッド層110およびp型GaNコンタクト層
111が順次積層されている。ここで、p型AlGaN
キャップ層108は、p型GaN光導波層109、p型
AlGaNクラッド層110およびp型GaNコンタク
ト層111を1000℃程度の温度で成長させる際にG
1-x Inx N/Ga1-y Iny N多重量子井戸構造の
活性層107からInNが分解するのを防止するととも
に、活性層107からの電子のオーバーフローを防止す
るためのものである。
【0006】n型GaNコンタクト層104の上層部、
n型AlGaNクラッド層105、n型GaN光導波層
106、Ga1-x Inx N/Ga1-y Iny N多重量子
井戸構造の活性層107、p型AlGaNキャップ層1
08、p型GaN光導波層109、p型AlGaNクラ
ッド層110およびp型GaNコンタクト層111は所
定幅のメサ形状を有する。また、このメサ部におけるp
型AlGaNクラッド層110の上層部およびp型Ga
Nコンタクト層111には一方向に延在する所定幅のリ
ッジ部112が形成されている。メサ部の表面およびメ
サ部以外の部分のn型GaNコンタクト層104の表面
にはSiO2 膜のような絶縁膜113が設けられてい
る。この絶縁膜112には、リッジ部112の上の部分
に開口113aが、メサ部に隣接する部分のn型GaN
コンタクト層104の上の部分に開口113bが設けら
れている。そして、リッジ部112をまたぐようにp側
電極114が設けられており、絶縁膜113の開口11
3aを通じてリッジ部112のp型GaNコンタクト層
111とオーミックコンタクトしている。また、絶縁膜
113の開口113bを通じてn型GaNコンタクト層
104上にn側電極115がオーミックコンタクトして
設けられている。
【0007】
【発明が解決しようとする課題】図17に示すGaN系
半導体レーザをサブマウント上に実装する場合には、こ
のGaN系半導体レーザのp側電極114およびn側電
極115を下にしてこれらのp側電極114およびn側
電極115をはんだなどを介してサブマウント上にあら
かじめ形成された電極と接続する必要がある。
【0008】しかしながら、この実装時には、GaN系
半導体レーザのp側電極114のうちのリッジ部112
の上の平坦部しかサブマウントと当たらないことから、
p側電極114とサブマウントとの熱抵抗が高く、ま
た、GaN系半導体レーザをサブマウント上に置いたと
きの安定性が悪く、傾きやすいなどの問題があり、実装
の信頼性が悪かった。
【0009】したがって、この発明の目的は、高い信頼
性で実装が可能な窒化物系III−V族化合物半導体を
用いた半導体発光素子を提供することにある。
【0010】
【課題を解決するための手段】上記目的を達成するため
に、この発明は、基板の一方の主面に発光素子構造を形
成する窒化物系III−V族化合物半導体層を有し、窒
化物系III−V族化合物半導体層上に第1の電極が第
2の電極より高く形成された半導体発光素子において、
第1の電極の形成領域における窒化物系III−V族化
合物半導体層の上部に線状の突起部およびこの突起部の
少なくとも一方の側の溝が形成されていることを特徴と
するものである。
【0011】この発明において、第1の電極は、典型的
には、突起部およびこの突起部の少なくとも一方の側の
溝をまたぐように形成される。また、この溝は、第1の
電極の最も高い部分に形成される平坦部の面積をより大
きくするために、好適には、突起部の両側に形成され
る。典型的な一つの例では、第1の電極は、突起部の窒
化物系III−V族化合物半導体層と接触しており、突
起部以外の部分では窒化物系III−V族化合物半導体
層上に形成された絶縁膜と接触している。典型的なもう
一つの例では、突起部の窒化物系III−V族化合物半
導体層上に第1の電極が形成されているとともに、第1
の電極を覆い、かつ突起部および溝をまたぐように第1
の電極の一部を構成するパッド電極が形成される。この
場合、このパッド電極により、突起部の窒化物系III
−V族化合物半導体層上に形成された第1の電極が機械
的に保護される。ここで、典型的には、第1の電極はp
側電極であり、第2の電極はn側電極である。
【0012】この発明において、窒化物系III−V族
化合物半導体は、Ga、Al、InおよびBからなる群
より選ばれた少なくとも一種のIII族元素と、少なく
ともNを含み、場合によってさらにAsまたはPを含む
V族元素とからなり、具体例を挙げると、GaN、In
N、AlN、AlGaN、GaInN、AlGaInN
などである。
【0013】上述のように構成されたこの発明によれ
ば、第1の電極の形成領域における窒化物系III−V
族化合物半導体層の上部に線状の突起部およびこの突起
部の少なくとも一方の側の溝が形成されていることによ
り、この突起部およびこの突起部の少なくとも一方の側
の溝をまたぐように第1の電極を形成した場合、この第
1の電極には、この突起部とこの突起部の少なくとも一
方の側の溝の外側の部分とに平坦部が互いにほぼ同一の
高さで形成される。このため、この半導体発光素子を、
その第1の電極および第2の電極を下にしてサブマウン
ト上に実装する場合、サブマウントに対して第1の電極
がより広い面積で当たるようにすることができる。
【0014】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。なお、実施形態の全図
において、同一または対応する部分には同一の符号を付
す。
【0015】図1はこの発明の第1の実施形態によるG
aN系半導体レーザを示す。このGaN系半導体レーザ
はリッジ構造およびSCH構造を有するものである。
【0016】図1に示すように、この第1の実施形態に
よるGaN系半導体レーザにおいては、c面サファイア
基板1上に、低温成長によるアンドープGaNバッファ
層2を介して、アンドープGaN層3、n型GaNコン
タクト層4、n型AlGaNクラッド層5、n型GaN
光導波層6、Ga1-x Inx N/Ga1-y Iny N多重
量子井戸構造の活性層7、p型AlGaNキャップ層
8、p型GaN光導波層9、p型AlGaNクラッド層
10およびp型GaNコンタクト層11が順次積層され
ている。ここで、p型AlGaNキャップ層8は、p型
GaN光導波層9、p型AlGaNクラッド層10およ
びp型GaNコンタクト層11を1000℃程度の温度
で成長させる際にGa1-x Inx N/Ga1-y Iny
多重量子井戸構造の活性層7からInNが分解するのを
防止するとともに、活性層7からの電子のオーバーフロ
ーを防止するためのものである。
【0017】アンドープGaNバッファ層2は厚さが例
えば30nmであり、アンドープGaN層3は厚さが例
えば1μmである。n型GaNコンタクト層4は厚さが
例えば4μmであり、n型不純物として例えばSiがド
ープされている。n型AlGaNクラッド層5は厚さが
例えば0.7μmであり、n型不純物として例えばSi
がドープされている。n型GaN光導波層6は厚さが例
えば0.1μmであり、n型不純物として例えばSiが
ドープされている。p型AlGaNキャップ層8は厚さ
が例えば20nmであり、p型不純物として例えばMg
がドープされている。p型GaN光導波層9は厚さが例
えば0.1μmであり、p型不純物として例えばMgが
ドープされている。p型AlGaNクラッド層10は厚
さが例えば0.7μmであり、p型不純物として例えば
Mgがドープされている。また、n型AlGaNクラッ
ド層5およびp型AlGaNクラッド層10のAl組成
比は例えば0.07、p型AlGaNキャップ層8のA
l組成比は例えば0.16である。Ga1-x Inx N/
Ga1-y Iny N多重量子井戸構造の活性層7について
は、例えばx=0.11、y=0.01、Ga1-x In
x N層およびGa1-y Iny N層の厚さは例えばそれぞ
れ3nmおよび6nm、井戸数は4である。
【0018】n型GaNコンタクト層4の上層部、n型
AlGaNクラッド層5、n型GaN光導波層6、Ga
1-x Inx N/Ga1-y Iny N多重量子井戸構造の活
性層7、p型AlGaNキャップ層8、p型GaN光導
波層9、p型AlGaNクラッド層10およびp型Ga
Nコンタクト層11は所定幅のメサ形状を有する。この
メサ部の高さは例えば2.3μm、幅は例えば250〜
300μmである。また、このメサ部におけるp型Al
GaNクラッド層10の上層部およびp型GaNコンタ
クト層11には例えばGaN系半導体の〈11−20〉
方向に互いに平行に直線状に延在する溝12、13が設
けられており、これらの溝12、13の間にリッジ部1
4が形成されている。これらの溝12、13の幅は例え
ばそれぞれ20nm、リッジ部14の幅は例えば4μm
である。また、溝12とメサ部の一側面との間の距離は
例えば10nmである。これらの溝12、13は、それ
らの底面の部分のp型AlGaNクラッド層10の厚さ
が例えば0.1μmになるような深さを有する。
【0019】メサ部の表面およびメサ部以外の部分のn
型GaNコンタクト層4の表面には例えばSiO2 膜の
ような絶縁膜15が設けられている。この絶縁膜15の
厚さは例えば0.3μmである。この絶縁膜15には、
リッジ部14の上の部分に開口15aが、メサ部に隣接
する部分のn型GaNコンタクト層4の上の部分に開口
15bが設けられている。そして、リッジ部14および
溝12、13をまたぐようにp側電極16が設けられて
おり、絶縁膜15の開口15aを通じてリッジ部14の
p型GaNコンタクト層11とオーミックコンタクトし
ている。この場合、このp側電極16の両端はメサ部の
両側面とほぼ一致している。このp側電極16は、例え
ばNi膜、Pt膜およびAu膜を順次積層したNi/P
t/Au構造を有し、これらのNi膜、Pt膜およびA
u膜の厚さは例えばそれぞれ10nm、100nmおよ
び300nmである。また、絶縁膜15の開口15bを
通じてn型GaNコンタクト層4上にn側電極17がオ
ーミックコンタクトして設けられている。このn側電極
17は、例えばTi膜、Al膜、Pt膜およびAu膜を
順次積層したTi/Al/Pt/Au構造を有し、これ
らのTi膜、Al膜、Pt膜およびAu膜の厚さは例え
ばそれぞれ10nm、100nm、100nmおよび3
00nmである。
【0020】このGaN系半導体レーザの共振器長は例
えば1mm、チップ幅は例えば600μmである。ま
た、共振器端面は例えばGaN系半導体層の(11−2
0)面である。共振器端面には端面コーティングが施さ
れ、フロント側およびリア側の共振器端面の反射率が例
えばそれぞれ64%および88%に設定されている。
【0021】次に、上述のように構成されたこの第1の
実施形態によるGaN系半導体レーザの製造方法につい
て説明する。
【0022】このGaN系半導体レーザを製造するに
は、まず、図2に示すように、c面サファイア基板1上
に有機金属化学気相成長(MOCVD)法により例えば
560℃程度の温度でアンドープGaNバッファ層2を
成長させた後、引き続いてMOCVD法により、このア
ンドープGaNバッファ層2上にアンドープGaN層
3、n型GaNコンタクト層4、n型AlGaNクラッ
ド層5、n型GaN光導波層6、Ga1-x Inx N/G
1-y Iny N多重量子井戸構造の活性層7、p型Al
GaNキャップ層8、p型GaN光導波層9、p型Al
GaNクラッド層10およびp型GaNコンタクト層1
1を順次成長させる。ここで、Inを含まない層である
アンドープGaN層3、n型GaNコンタクト層4、n
型AlGaNクラッド層5、n型GaN光導波層6、p
型AlGaNキャップ層8、p型GaN光導波層9、p
型AlGaNクラッド層10およびp型GaNコンタク
ト層11の成長温度は1000℃程度とし、Inを含む
層であるGa1-x Inx N/Ga1-y Iny N多重量子
井戸構造の活性層7の成長温度は700〜800℃とす
る。これらのGaN系半導体層の成長原料は、例えば、
III族元素であるGaの原料としてはトリメチルガリ
ウム(TMG)を、III族元素であるAlの原料とし
てはトリメチルアルミニウム(TMA)を、III族元
素であるInの原料としてはトリメチルインジウム(T
MI)を、V族元素であるNの原料としてはアンモニア
(NH3 )を用いる。また、キャリアガスとしては、例
えば、水素(H2 )と窒素(N2 )との混合ガスを用い
る。ドーパントについては、n型ドーパントとしては例
えばモノシラン(SiH4 )を、p型ドーパントとして
は例えばメチルシクロペンタジエニルマグネシウム
((MCp)2 Mg)を用いる。
【0023】次に、p型GaNコンタクト層11の全面
に例えばCVD法、真空蒸着法、スパッタリング法など
により例えば厚さが0.4μmのSiO2 膜を形成した
後、このSiO2 膜上にリソグラフィーにより所定形状
のレジストパターン(図示せず)を形成し、このレジス
トパターンをマスクとして、例えばフッ酸系のエッチン
グ液を用いたウエットエッチング、または、CF4 やC
HF3 などのフッ素を含むエッチングガスを用いたドラ
イエッチング(RIEなど)によりSiO2 膜をエッチ
ングする。これによって、図2に示すように、p型Ga
Nコンタクト層11上にSiO2 膜からなるマスク18
が形成される。
【0024】次に、図3に示すように、マスク18を用
いて例えば反応性イオンエッチング(RIE)法により
n型GaNコンタクト層4に達するまでエッチングを行
う。このとき、例えば、n型GaNコンタクト層4が
0.5μmエッチングされるようにする。このRIEの
エッチングガスとしては例えば塩素系ガス(Cl2 、S
iCl4 など)を用いる。
【0025】次に、マスク18をエッチング除去した
後、再び基板全面に例えばCVD法、真空蒸着法、スパ
ッタリング法などにより例えば厚さが0.2μmのSi
2 膜を形成した後、このSiO2 膜上にリソグラフィ
ーにより所定形状のレジストパターン(図示せず)を形
成し、このレジストパターンをマスクとして例えばフッ
酸系のエッチング液を用いたウエットエッチング、また
は、CF4 やCHF3 などのフッ素を含むエッチングガ
スを用いたドライエッチング(RIEなど)によりSi
2 膜をエッチングする。これによって、図4に示すよ
うに、メサ部を含む基板表面にSiO2 膜からなるマス
ク19が形成される。
【0026】次に、図5に示すように、マスク19を用
いて例えばRIE法によりp型GaNコンタクト層11
の厚さ方向の所定の深さまでエッチングを行うことによ
り、溝12、13を形成し、リッジ部14を形成する。
このRIEのエッチングガスとしては例えば塩素系ガス
を用いる。
【0027】次に、図6に示すように、リソグラフィー
によりn側電極形成領域を除いた領域の表面を覆うレジ
ストパターン20を形成する。
【0028】次に、図7に示すように、レジストパター
ン20をマスクとして絶縁膜15をエッチングすること
により、開口15bを形成する。
【0029】次に、レジストパターン20を残したまま
の状態で基板全面に例えば真空蒸着法によりTi膜、A
l膜、Pt膜およびAu膜を順次形成した後、レジスト
パターン20をその上に形成されたTi膜、Al膜、P
t膜およびAu膜とともに除去する(リフトオフ)。こ
れによって、図8に示すように、絶縁膜15の開口15
bの部分におけるn型GaNコンタクト層4上にTi/
Al/Pt/Au構造のn側電極17が形成される。
【0030】次に、例えば、窒素ガス雰囲気中において
800℃で10分熱処理を行うことにより、p型AlG
aNキャップ層8、p型GaN光導波層9、p型AlG
aNクラッド層10およびp型GaNコンタクト層11
にドープされたp型不純物の電気的活性化を行うととも
に、n側電極17のアロイ処理を行う。
【0031】次に、図9に示すように、リソグラフィー
によりリッジ部14の領域を除いた領域の表面を覆うレ
ジストパターン21を形成する。
【0032】次に、図10に示すように、レジストパタ
ーン21をマスクとして絶縁膜15をエッチングするこ
とにより開口15aを形成し、リッジ部14の上面を露
出させる。
【0033】次に、図11に示すように、リソグラフィ
ーによりp側電極形成領域を除いた領域の表面を覆うレ
ジストパターン22を形成する。
【0034】次に、基板全面に例えば真空蒸着法により
Ni膜、Pt膜およびAu膜を順次形成した後、レジス
トパターン22をその上に形成されたNi膜、Pt膜お
よびAu膜とともに除去する。これによって、図1に示
すように、リッジ部14および溝12、13にまたがっ
て、Ni/Pt/Au構造のp側電極16が形成され
る。次に、例えば、窒素ガス雰囲気中において600℃
で20分熱処理を行うことにより、p側電極16のアロ
イ処理を行う。
【0035】この後、上述のようにしてレーザ構造が形
成されたc面サファイア基板1をバー状に加工して両共
振器端面を形成し、さらに端面コーティングを施した
後、このバーをチップ化する。これによって、目的とす
るリッジ構造およびSCH構造のGaN系半導体レーザ
が製造される。
【0036】以上のように、この第1の実施形態によれ
ば、p側電極形成領域におけるp型GaNコンタクト層
11およびp型AlGaNクラッド層10に溝12、1
3が互いに平行に形成され、これらの溝12、13間に
リッジ部14が形成されており、これらのリッジ部14
および溝12、13をまたぐようにp側電極16が形成
されていることにより、このp側電極16には、リッジ
部14と溝12、13の外側の部分とに対応する部分に
平坦部が互いにほぼ同一の高さに形成される。このた
め、このGaN系半導体レーザをp側電極16およびn
側電極17を下にして例えばキャンパッケージのサブマ
ウント上に実装する場合、p側電極16はそれらの平坦
部でサブマウントに当たり、したがって従来より十分に
広い面積でサブマウントに当たる。これによって、p側
電極16とサブマウントとの熱抵抗が低くなり、また、
GaN系半導体レーザをサブマウント上に置いたときの
安定性が良好となって傾きが生じにくくなることから、
従来に比べて実装の信頼性の向上を図ることができる。
【0037】図12はこの発明の第2の実施形態による
GaN系半導体レーザを示す。このGaN系半導体レー
ザもリッジ構造およびSCH構造を有するものである。
【0038】図12に示すように、この第2の実施形態
によるGaN系半導体レーザにおいては、絶縁膜15の
開口15aを通じてリッジ部14のp型GaNコンタク
ト層11上にp側電極16が設けられ、このp側電極1
6を覆うように、リッジ部14および溝12、13にま
たがってパッド電極23が設けられている。このパッド
電極23はp側電極16と電気的に接続されていて、p
側電極の一部として働く。また、n側電極17上にもパ
ッド電極24が設けられている。これらのパッド電極2
3、24は、例えばTi膜およびAu膜を順次積層した
Ti/Au構造を有し、これらのTi膜およびAu膜の
厚さは例えばそれぞれ50nmおよび450nmであ
る。その他のことは、第1の実施形態によるGaN系半
導体レーザと同様であるので、説明を省略する。
【0039】次に、上述のように構成されたこの第2の
実施形態によるGaN系半導体レーザの製造方法につい
て説明する。
【0040】このGaN系半導体レーザを製造するに
は、まず、第1の実施形態によるGaN系半導体レーザ
と同様にして図8に示す工程までプロセスを進めた後、
図13に示すように、リソグラフィーによりリッジ部1
4の領域を除いた領域の表面を覆うレジストパターン2
5を形成する。
【0041】次に、図14に示すように、レジストパタ
ーン25をマスクとして絶縁膜15をエッチングするこ
とにより開口15aを形成し、リッジ部14の上面を露
出させる。
【0042】次に、レジストパターン25を残したまま
の状態で基板全面に例えば真空蒸着法によりNi膜、P
t膜およびAu膜を順次形成した後、レジストパターン
25をその上に形成されたNi膜、Pt膜およびAu膜
とともに除去する。これによって、図15に示すよう
に、絶縁膜15の開口15aにおけるリッジ部14のp
型GaNコンタクト層11上にNi/Pt/Au構造の
p側電極16が形成される。
【0043】次に、図16に示すように、リソグラフィ
ーによりパッド電極形成領域を除いた領域の表面を覆う
レジストパターン26を形成する。
【0044】次に、レジストパターン26を残したまま
の状態で基板全面に例えば真空蒸着法によりTi膜およ
びAu膜を順次形成した後、レジストパターン26をそ
の上に形成されたTi膜およびAu膜とともに除去す
る。これによって、図12に示すように、p側電極16
を覆うようにリッジ部14および溝12、13にまたが
ってパッド電極23が形成されるとともに、n側電極1
7上にパッド電極24が形成される。
【0045】この後、第1の実施形態と同様にプロセス
を進めて目的とするGaN系半導体レーザを製造する。
【0046】この第2の実施形態によれば、第1の実施
形態と同様な利点を得ることができるほか、p側電極1
6を覆うようにリッジ部14および溝12、13にまた
がってパッド電極23が設けられていることにより、ス
トライプ状に細長く形成されたp側電極16の機械的強
度の向上を図ることができ、GaN系半導体レーザの信
頼性および製造歩留まりの向上を図ることができるとい
う利点をも得ることができる。
【0047】以上、この発明の実施形態について具体的
に説明したが、この発明は、上述の実施形態に限定され
るものではなく、この発明の技術的思想に基づく各種の
変形が可能である。
【0048】例えば、上述の第1および第2の実施形態
において挙げた数値、構造、原料、プロセスなどはあく
までも例に過ぎず、必要に応じて、これらと異なる数
値、構造、原料、プロセスなどを用いてもよい。
【0049】
【発明の効果】以上説明したように、この発明によれ
ば、第1の電極の形成領域における窒化物系III−V
族化合物半導体層の上部に線状の突起部およびこの突起
部の少なくとも一方の側の溝が形成されていることによ
り、半導体発光素子を高い信頼性で実装することが可能
となる。
【図面の簡単な説明】
【図1】この発明の第1の実施形態によるGaN系半導
体レーザの共振器長方向に垂直な断面図である。
【図2】この発明の第1の実施形態によるGaN系半導
体レーザの製造方法を説明するための断面図である。
【図3】この発明の第1の実施形態によるGaN系半導
体レーザの製造方法を説明するための断面図である。
【図4】この発明の第1の実施形態によるGaN系半導
体レーザの製造方法を説明するための断面図である。
【図5】この発明の第1の実施形態によるGaN系半導
体レーザの製造方法を説明するための断面図である。
【図6】この発明の第1の実施形態によるGaN系半導
体レーザの製造方法を説明するための断面図である。
【図7】この発明の第1の実施形態によるGaN系半導
体レーザの製造方法を説明するための断面図である。
【図8】この発明の第1の実施形態によるGaN系半導
体レーザの製造方法を説明するための断面図である。
【図9】この発明の第1の実施形態によるGaN系半導
体レーザの製造方法を説明するための断面図である。
【図10】この発明の第1の実施形態によるGaN系半
導体レーザの製造方法を説明するための断面図である。
【図11】この発明の第1の実施形態によるGaN系半
導体レーザの製造方法を説明するための断面図である。
【図12】この発明の第2の実施形態によるGaN系半
導体レーザの共振器長方向に垂直な断面図である。
【図13】この発明の第2の実施形態によるGaN系半
導体レーザの製造方法を説明するための断面図である。
【図14】この発明の第2の実施形態によるGaN系半
導体レーザの製造方法を説明するための断面図である。
【図15】この発明の第2の実施形態によるGaN系半
導体レーザの製造方法を説明するための断面図である。
【図16】この発明の第2の実施形態によるGaN系半
導体レーザの製造方法を説明するための断面図である。
【図17】従来のGaN系半導体レーザを示す断面図で
ある。
【符号の説明】
1・・・c面サファイア基板、4・・・n型GaNコン
タクト層、5・・・n型AlGaNクラッド層、6・・
・n型GaN光導波層、7・・・活性層、8・・・p型
AlGaNキャップ層、9・・・p型GaN光導波層、
10・・・p型AlGaNクラッド層、11・・・p型
GaNコンタクト層、12、13・・・溝、14・・・
リッジ部、15・・・絶縁膜、16・・・p側電極、1
7・・・n側電極、23、24・・・パッド電極

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 基板の一方の主面に発光素子構造を形成
    する窒化物系III−V族化合物半導体層を有し、 上記窒化物系III−V族化合物半導体層上に第1の電
    極が第2の電極より高く形成された半導体発光素子にお
    いて、 上記第1の電極の形成領域における上記窒化物系III
    −V族化合物半導体層の上部に線状の突起部およびこの
    突起部の少なくとも一方の側の溝が形成されていること
    を特徴とする半導体発光素子。
  2. 【請求項2】 上記第1の電極が上記突起部および上記
    溝をまたぐように形成されていることを特徴とする請求
    項1記載の半導体発光素子。
  3. 【請求項3】 上記突起部の両側に上記溝が形成されて
    いることを特徴とする請求項1記載の半導体発光素子。
  4. 【請求項4】 上記第1の電極は上記突起部の上記窒化
    物系III−V族化合物半導体層と接触しており、上記
    突起部以外の部分では上記窒化物系III−V族化合物
    半導体層上に形成された絶縁膜と接触していることを特
    徴とする請求項1記載の半導体発光素子。
  5. 【請求項5】 上記突起部の上記窒化物系III−V族
    化合物半導体層上に上記第1の電極が形成されていると
    ともに、上記第1の電極を覆い、かつ上記突起部および
    上記溝をまたぐように上記第1の電極の一部を構成する
    パッド電極が形成されていることを特徴とする請求項1
    記載の半導体発光素子。
  6. 【請求項6】 上記第1の電極はp側電極であり、上記
    第2の電極はn側電極であることを特徴とする請求項1
    記載の半導体発光素子。
JP17330998A 1998-06-19 1998-06-19 半導体レーザ Expired - Fee Related JP3716622B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17330998A JP3716622B2 (ja) 1998-06-19 1998-06-19 半導体レーザ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17330998A JP3716622B2 (ja) 1998-06-19 1998-06-19 半導体レーザ

Publications (2)

Publication Number Publication Date
JP2000012970A true JP2000012970A (ja) 2000-01-14
JP3716622B2 JP3716622B2 (ja) 2005-11-16

Family

ID=15958068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17330998A Expired - Fee Related JP3716622B2 (ja) 1998-06-19 1998-06-19 半導体レーザ

Country Status (1)

Country Link
JP (1) JP3716622B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066660A (ja) * 2004-08-27 2006-03-09 Sharp Corp 窒化物半導体レーザ素子及びその製造方法
KR100856281B1 (ko) 2004-11-24 2008-09-03 삼성전기주식회사 반도체 레이저 다이오드 및 그 제조방법
US7585688B2 (en) 2007-03-29 2009-09-08 Mitsubishi Electric Corporation Method for manufacturing semiconductor optical device
US7611916B2 (en) 2008-03-05 2009-11-03 Mitsubishi Electric Corporation Method of manufacturing semiconductor optical element
US7751456B2 (en) 2007-05-08 2010-07-06 Mitsubishi Electric Corporation Method for manufacturing semiconductor optical device
EP2224559A2 (en) 2009-02-27 2010-09-01 Nichia Corporation Nitride semiconductor laser device
CN102969418A (zh) * 2012-11-30 2013-03-13 中国科学院半导体研究所 氮化镓基3d垂直结构发光二极管的结构
CN105449069A (zh) * 2014-08-26 2016-03-30 广东量晶光电科技有限公司 一种倒装led芯片结构及其制造方法
CN110783436A (zh) * 2019-11-08 2020-02-11 厦门乾照光电股份有限公司 一种具有隐形扩展电极的大尺寸发光二极管及制作方法
JP7673707B2 (ja) 2022-07-29 2025-05-09 豊田合成株式会社 発光素子の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066660A (ja) * 2004-08-27 2006-03-09 Sharp Corp 窒化物半導体レーザ素子及びその製造方法
US7512168B2 (en) 2004-08-27 2009-03-31 Sharp Kabushiki Kaisha Nitride semiconductor laser device and manufacturing method thereof
KR100856281B1 (ko) 2004-11-24 2008-09-03 삼성전기주식회사 반도체 레이저 다이오드 및 그 제조방법
US7585688B2 (en) 2007-03-29 2009-09-08 Mitsubishi Electric Corporation Method for manufacturing semiconductor optical device
US7751456B2 (en) 2007-05-08 2010-07-06 Mitsubishi Electric Corporation Method for manufacturing semiconductor optical device
US7611916B2 (en) 2008-03-05 2009-11-03 Mitsubishi Electric Corporation Method of manufacturing semiconductor optical element
EP2224559A2 (en) 2009-02-27 2010-09-01 Nichia Corporation Nitride semiconductor laser device
US8139620B2 (en) 2009-02-27 2012-03-20 Nichia Corporation Nitride semiconductor laser device
CN102969418A (zh) * 2012-11-30 2013-03-13 中国科学院半导体研究所 氮化镓基3d垂直结构发光二极管的结构
CN105449069A (zh) * 2014-08-26 2016-03-30 广东量晶光电科技有限公司 一种倒装led芯片结构及其制造方法
CN110783436A (zh) * 2019-11-08 2020-02-11 厦门乾照光电股份有限公司 一种具有隐形扩展电极的大尺寸发光二极管及制作方法
CN110783436B (zh) * 2019-11-08 2020-11-24 厦门乾照光电股份有限公司 一种具有隐形扩展电极的大尺寸发光二极管及制作方法
JP7673707B2 (ja) 2022-07-29 2025-05-09 豊田合成株式会社 発光素子の製造方法

Also Published As

Publication number Publication date
JP3716622B2 (ja) 2005-11-16

Similar Documents

Publication Publication Date Title
US11862937B1 (en) Optical device structure using GaN substrates and growth structures for laser applications
US6734530B2 (en) GaN-based compound semiconductor EPI-wafer and semiconductor element using the same
JP3864735B2 (ja) 半導体発光素子およびその製造方法
JP3316479B2 (ja) 半導体素子、半導体発光素子および半導体素子の製造方法
US7485902B2 (en) Nitride-based semiconductor light-emitting device
US7518162B2 (en) Semiconductor light emitting device
US7755101B2 (en) Semiconductor light emitting device
JPH10321910A (ja) 半導体発光素子
JP4015865B2 (ja) 半導体装置の製造方法
JP3311275B2 (ja) 窒化物系半導体発光素子
JP3716622B2 (ja) 半導体レーザ
JP2004063537A (ja) 半導体発光素子およびその製造方法ならびに半導体装置およびその製造方法
JP3796060B2 (ja) 半導体レーザ素子およびその製造方法
JP2003086903A (ja) 半導体発光素子およびその製造方法
JP4178807B2 (ja) 半導体発光素子およびその製造方法
JPH08255952A (ja) 半導体発光素子の製法
JP3933637B2 (ja) 窒化ガリウム系半導体レーザ素子
JP2002151418A (ja) 窒化物系iii−v族化合物半導体基板およびその製造方法ならびに半導体装置およびその製造方法
JP3543628B2 (ja) 窒化物系iii−v族化合物半導体の成長方法および半導体発光素子の製造方法
JP3963233B2 (ja) 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP4179280B2 (ja) 半導体発光素子の製造方法
JP5874689B2 (ja) 半導体発光素子およびその製造方法
JP2004179532A (ja) 半導体発光素子および半導体装置
JP3439161B2 (ja) 窒化物系発光素子
JP4741055B2 (ja) 半導体発光素子

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041222

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050530

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050822

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080909

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090909

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090909

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100909

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110909

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110909

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120909

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130909

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees