FR2981783A1

FR2981783A1 - Systeme de detection d'une attaque par laser d'une puce de circuit integre

Info

Publication number: FR2981783A1
Application number: FR1159445A
Authority: FR
Inventors: Mathieu Lisart; Thierry Soude
Original assignee: STMicroelectronics Rousset SAS
Current assignee: STMicroelectronics Rousset SAS
Priority date: 2011-10-19
Filing date: 2011-10-19
Publication date: 2013-04-26
Anticipated expiration: 2031-10-19
Also published as: US9052345B2; US20140111230A1; FR2981783B1

Abstract

L'invention concerne un système de détection d'une attaque par laser d'une puce de circuit intégré formée dans un substrat semiconducteur (1), comprenant un dispositif de détection (41, 43) adapté à détecter des variations du potentiel du substrat.

Description

B11296 - 11-R0-0675FR01 1 SYSTÈME DE DÉTECTION D'UNE ATTAQUE PAR LASER D'UNE PUCE DE CIRCUIT INTÉGRÉ Domaine de l'invention La présente invention concerne la protection d'une puce de circuit intégré contre des attaques par laser. Exposé de l'art antérieur Certaines puces de circuit intégré peuvent faire l'objet d'attaques extérieures visant à perturber le fonctionnement normal du circuit intégré ou à obtenir des informations confidentielles protégées. Pour provoquer volontairement des perturbations dans les circuits d'une puce, un mode d'attaque consiste à bombarder des zones de la puce par un faisceau laser alors que la puce est en fonctionnement. En raison de la présence de pistes métalliques d'interconnexion du côté de la face avant de la puce, les attaques par laser sont souvent réalisées par la face arrière.

Pour se prémunir contre les fraudes, on a proposé des puces comprenant des dispositifs de détection d'attaque par laser. Le dispositif de détection d'attaque est couplé à un circuit de protection de la puce. Lorsqu'une attaque est détectée, le circuit de protection met en oeuvre des mesures de protection, de modification, ou de destruction des données sensibles. Par exemple, on peut prévoir, lorsqu'une attaque est B11296 - 11-R0-0675FR01 2 détectée, d'interrompre l'alimentation de la puce ou de provoquer sa réinitialisation, de façon à minimiser le temps pendant lequel l'attaquant peut étudier la réponse de la puce à une perturbation.

La demande de brevet européen EP 2 109 139 décrit un exemple de réalisation d'une puce de circuit intégré associée à un dispositif de détection d'une attaque par laser. La figure 1 est une vue en coupe représentant de façon schématique et partielle une telle puce de circuit intégré. La puce de circuit intégré comprend des caissons 2 dopés de type P et des caissons 4 dopés de type N s'étendant dans la partie supérieure dopée de type P d'un substrat 1 d'un matériau semiconducteur, par exemple une couche épitaxiée de silicium. Seuls un caisson 2 et un caisson 4 sont représentés. Les caissons 2 et 4 sont séparés latéralement par une région isolante 5 formée dans le substrat 1. Chacun des caissons 2, 4 peut contenir plusieurs composants. A titre d'exemple, on a représenté un transistor 11 à canal P dans le caisson 4 et un transistor T2 à canal N, voisin du transistor 11, dans le caisson 2. Chaque transistor comprend une grille 7 en un matériau conducteur, isolée du substrat 1 par un isolant de grille 6, et des régions dopées de source et de drain 9 s'étendant dans le substrat 1 de part et d'autre de la grille 7. Les régions de source et de drain 9 du transistor 11 à canal P sont fortement dopées de type P, et les régions de source et de drain 9 du transistor T2 à canal N sont fortement dopées de type N. Une région de contact 12 fortement dopée de type P, s'étendant à la surface du caisson 2, est destinée à être reliée directement à la masse GND. Une région de contact 24 fortement dopée de type N, s'étendant à la surface du caisson 4, est destinée à être connectée à une source du potentiel Vdd- Le transistor T2 à canal N du caisson 2 est monté en inverseur avec le transistor 11 à canal P du caisson 4, c'est-à35 dire que la grille du transistor à canal N est connectée à la B11296 - 11-R0-0675FR01 3 grille du transistor à canal P, formant la borne d'entrée IN d'un inverseur, et que le drain du transistor à canal N est connecté au drain du transistor à canal P, formant la borne de sortie OUT de l'inverseur. En fonctionnement, la source du transistor à canal P est au potentiel d'alimentation haut Vdd- La source du transistor à canal N est à la masse GND. La puce comprend une couche enterrée 16 de type N s'étendant dans le substrat 1 sous les caissons 2, 4. La couche enterrée 16 est en contact avec le caisson 4 de type N. Une région 18 de type N s'étend dans le substrat 1 depuis la surface supérieure du substrat jusqu'à la couche enterrée 16. La région 18, avec le caisson 4 de type N, entoure complètement le caisson 2 de type P. Une région de contact 19, fortement dopée de type N, s'étend à la surface de la région 18. Les contacts 24 et 19 sont destinés à assurer la polarisation au potentiel Vdd des caissons 4 de type N et de la couche enterrée 16. Une région de contact 21 fortement dopée de type P, s'étendant à la surface du substrat 1, est destinée à être reliée directement à la masse GND. Le contact 21 a par exemple une forme d'anneau entourant les caissons 2 et 4. Le potentiel Vdd est fourni par une source d'alimentation 26 associée à un circuit de détection 28. Lorsqu'un faisceau laser atteint la face arrière de la puce, la couche enterrée 16 tend à capturer des électrons issus de paires électrons/trous photogénérées dans le substrat. Ces électrons sont attirés par le potentiel positif appliqué sur les contacts 19 et 24, et provoquent des signaux parasites qui sont détectés par le circuit de détection 28. Un exemple de réalisation de la source d'alimentation 26 et du circuit de détection 28 est décrit en détail dans la 30 demande de brevet européen EP 2 109 139 susmentionnée. Un inconvénient du système de détection d'une attaque par laser décrit en relation avec la figure 1 est lié au fait que du bruit induit par le fonctionnement normal des composants de la puce est présent sur le contact 24 de polarisation Vdd du 35 caisson 4. Ce bruit peut être confondu avec les signaux B11296 - 11-R0-0675FR01 4 parasites résultant d'une attaque par laser. Des mesures de protection, de modification ou de destruction des données confidentielles de la puce peuvent alors être mises en oeuvre par erreur, alors qu'une attaque par laser n'a pas eu lieu.

Il existe donc un besoin d'un système de détection d'une attaque par laser d'une puce de circuit intégré, le système de détection n'étant pas susceptible d'être perturbé par le bruit induit par le fonctionnement normal des composants de la puce.

Résumé Ainsi, un objet d'un mode de réalisation de la présente invention est de prévoir un système de détection d'une attaque par laser d'une puce de circuit intégré, le système de détection n'étant pas susceptible d'être perturbé par le bruit 15 induit par le fonctionnement normal des composants de la puce. Ainsi, un mode de réalisation de la présente invention prévoit un système de détection d'une attaque par laser d'une puce de circuit intégré formée dans un substrat semiconducteur, comprenant un dispositif de détection adapté à détecter des 20 variations du potentiel du substrat. Selon un mode de réalisation de la présente invention, la partie supérieure du substrat est de type P et la puce inclut : des premiers caissons de type P et des seconds caissons de type N s'étendant dans la partie supérieure du substrat ; une 25 couche enterrée de type N s'étendant sous une partie au moins des premiers et des seconds caissons ; des premiers contacts de polarisation des seconds caissons et de la couche enterrée ; des deuxièmes contacts de masse des premiers caissons ; et des troisièmes contacts de détection du potentiel du substrat, 30 entourant les premiers et les seconds caissons sous lesquels s'étend la couche enterrée ; et le dispositif de détection comprend : une résistance dont une borne est reliée aux deuxièmes contacts de masse des premiers caissons et l'autre borne aux troisièmes contacts de détection du potentiel du 35 substrat ; et un comparateur connecté en parallèle avec la B11296 - 11-R0-0675FR01 résistance, adapté à détecter une différence de potentiel aux bornes de la résistance. Selon un mode de réalisation de la présente invention, la couche enterrée est en contact avec les premiers caissons et 5 les seconds caissons sous lesquels elle s'étend. Selon un mode de réalisation de la présente invention, chaque premier caisson sous lequel s'étend la couche enterrée est entouré par des zones de type N s'étendant à partir de la surface supérieure du substrat jusqu'à la couche enterrée.

Selon un mode de réalisation de la présente invention, les zones de type N sont certains des seconds caissons sous lesquels s'étend la couche enterrée ou des premières régions de type N s'étendant à partir de la surface supérieure du substrat jusqu'à la couche enterrée.

Selon un mode de réalisation de la présente invention, les troisièmes contacts de détection du potentiel du substrat entourent de façon discontinue les premiers caissons et les seconds caissons sous lesquels s'étend la couche enterrée. Selon un mode de réalisation de la présente invention, 20 la partie supérieure du substrat est dopée selon un niveau de dopage inférieur à 5.1016 atomes/cm3. Selon un mode de réalisation de la présente invention, la puce inclut en outre des quatrièmes contacts de masse du substrat. 25 Selon un mode de réalisation de la présente invention, la puce inclut en outre des secondes régions de type N s'étendant à partir de la surface supérieure du substrat entre les troisièmes contacts de détection du potentiel du substrat et les quatrièmes contacts de masse du substrat, les secondes 30 régions entourant les troisièmes contacts de détection du potentiel du substrat. Selon un mode de réalisation de la présente invention, la largeur des troisièmes contacts de détection du potentiel du substrat est supérieure à celle des quatrièmes contacts de masse 35 du substrat.

B11296 - 11-R0-0675FR01 6 Brève description des dessins Ces objets, caractéristiques et avantages, ainsi que d'autres seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif 5 en relation avec les figures jointes parmi lesquelles : la figure 1, décrite précédemment, est une vue en coupe représentant de façon schématique et partielle une puce de circuit intégré associée à un dispositif de détection d'une attaque par laser tel que décrit dans la demande de brevet 10 européen EP 2 109 139 ; la figure 2 est une vue en coupe représentant de façon schématique et partielle une puce de circuit intégré associée à un dispositif de détection d'une attaque par laser ; la figure 3 est une vue en coupe d'une variante de la 15 puce de la figure 2 ; la figure 4 est une vue de dessus correspondant à la figure 3 ; et la figure 5 est une vue de dessus d'une autre variante de la puce de la figure 2. 20 Comme cela est habituel dans la représentation des circuits intégrés, les diverses figures ne sont pas tracées à l'échelle. Description détaillée La figure 2 est une vue en coupe représentant de façon 25 schématique et partielle une puce de circuit intégré associée à un dispositif de détection d'une attaque par laser. Les éléments de la figure 2 communs avec ceux de la figure 1 sont désignés par les mêmes références et ne sont pas décrits à nouveau ci-après. 30 Des régions 31 fortement dopées de type P correspondent aux régions 21 de la figure 1 et entourent, par exemple de façon discontinue, les caissons 2 et 4 sous lesquels s'étend la couche enterrée 16. Contrairement aux régions 21 de la puce illustrée en figure 1, les régions 31 ne sont pas B11296 - 11-R0-0675FR01 7 connectées directement à la masse. Les régions 31 constituent des contacts de détection du potentiel du substrat 1. Pour détecter une attaque par laser dans une puce de circuit intégré du type de celle illustrée en figure 2, les 5 inventeurs proposent d'utiliser un dispositif de détection adapté à détecter des variations du potentiel du substrat. Dans l'exemple illustré en figure 2, le dispositif de détection d'une attaque par laser comprend une résistance 41, de valeur Rext, dont une borne est reliée aux contacts 12 de masse 10 GND des caissons 2, et dont l'autre borne est reliée aux contacts 31 de détection du potentiel du substrat 1. Un comparateur 43 a ses bornes positive et négative connectées aux bornes de la résistance 41. Lorsqu'un faisceau laser atteint la face arrière de la 15 puce, des paires électrons/trous sont photogénérées dans le substrat 1 de type P. Les électrons passent dans la couche enterrée 16 de type N et sont attirés par le potentiel Vdd appliqué sur les contacts 19 et 24. Les trous sont attirés par les contacts 31 de détection du potentiel du substrat 1 reliés, 20 par l'intermédiaire de la résistance 41, aux contacts 12 de masse des caissons 2. Un courant Il circule alors des contacts 31 vers les contacts 12 à travers la résistance 41, et une différence de potentiel apparaît aux bornes de la résistance 41. Dès que cette différence de potentiel dépasse un certain seuil, 25 la sortie OUT du comparateur fournit un signal de détection d'attaque par laser. La sortie OUT passe par exemple d'un niveau bas à un niveau haut. Diverses mesures de protection, de modification ou de destruction des données confidentielles de la puce peuvent alors être mises en oeuvre. 30 Le comparateur 43 doit avoir une réponse suffisamment rapide pour détecter un courant correspondant à une attaque par un laser pulsé ayant des impulsions d'une durée de moins de 10 ns. On choisira par exemple un comparateur 43 ayant une bande passante d'au moins 100 MHz.

B11296 - 11-R0-0675FR01 8 Comme le substrat 1 est isolé des caissons 2 et 4 sous lesquels s'étend la couche enterrée 16, les contacts 31 de détection du potentiel du substrat ne sont pas sujets au bruit lié au fonctionnement normal des composants de la puce dans les caissons 2 et 4. De plus, le bruit sur les contacts de masse GND est de façon générale plus faible que sur les contacts reliés au potentiel Vdd. En effet, dans la conception générale d'un circuit intégré, les contacts de masse GND sont bien répartis dans tout le circuit et sont reliés entre eux par des rails de connexion aussi grands que possibles, tandis que, de façon générale, les contacts au potentiel Vdd sont reliés par des rails plus petits à un régulateur fournissant le potentiel Vdd, ce régulateur étant sujet au bruit de commutation du circuit. Un avantage supplémentaire d'un tel système de détection réside dans l'utilisation d'un dispositif de détection particulièrement simple. La figure 3 est une vue en coupe d'une variante de la puce de la figure 2 et la figure 4 est une vue de dessus correspondante. Les éléments communs avec ceux de la figure 2 20 sont désignés par les mêmes références. Une région 48 de type N s'étend à partir de la surface supérieure du substrat 1 et entoure le contact 31 de détection du potentiel du substrat qui entoure les caissons 2 et 4 sous lesquels s'étend la couche enterrée 16. Une région de contact 52 25 fortement dopée de type P, s'étendant à la surface du substrat 1, est destinée à être reliée au réseau de masse GND du circuit. La région 48 de type N s'étend entre le contact 31 de détection du potentiel du substrat et le contact 52. Le contact 52 a par exemple une forme d'anneau entourant de façon discontinue la 30 région 48, comme cela est représenté en figure 4. La borne de la résistance 41 reliée au contact 12 de masse du caisson 2 est aussi reliée au contact 52 de masse du substrat 1. Lors d'une attaque par laser, les trous issus des paires électrons/trous photogénérées dans le substrat, sous la 35 ou les couches enterrées 16, sont susceptibles d'être attirés B11296 - 11-R0-0675FR01 9 principalement par les contacts 31 de détection du potentiel du substrat ou par les contacts 52 de masse du substrat. On appelle Isub le courant de trous généré dans le substrat à partir des paires électrons/trous. Comme cela est représenté de façon schématique en figure 3, des résistances d'accès Repu' et Repi2 correspondent respectivement à des portions du substrat 1 situées en-dessous de la couche enterrée 16 et en-dessous de la région 48. Des résistances d'accès Rpl et Rp2 correspondent respectivement à des portions du substrat 1 situées sous le contact 31 et sous le contact 52. Afin d'optimiser la détection d'une attaque par laser, on veut que le courant de trous Isub se dirige principalement vers les contacts 31, et non pas vers les contacts 52. Pour cela, les inventeurs prévoient une somme des résistances d'accès Repi2 et Rp2 aux contacts 52 nettement supérieure à la somme des résistances d'accès Repu' et Rpl aux contacts 31 et de la résistance Rext du dispositif de détection. La partie supérieure du substrat 1, dans laquelle s'étendent les caissons 2, 4 et la couche enterrée 16, est de préférence peu dopée, par exemple entre 1015 et 1016 atomes/cm3, de façon que la résistance Repi2 soit élevée. De plus, une largeur W1 des contacts 31 supérieure à la largeur W2 des contacts 52 peut éventuellement être prévue, de façon que la résistance d'accès Rpl au contact 31 soit inférieure à la résistance d'accès Rp2 au contact 52. Un bon réseau de masse est en outre prévu pour que le potentiel sur la borne de la résistance 41 reliée aux contacts de masse 12 et 52 soit le plus faible possible. A titre d'exemple pratique, pour une résistance 41 de valeur Rext de l'ordre de la valeur de la résistance d'accès Repi2, environ la moitié du courant Isub est collectée par les contacts 31. Pour une valeur de Isub de l'ordre de 10 mA et une valeur Rext de l'ordre de 100 ohms, on obtiendra alors une différence de potentiel de l'ordre de 500 mV aux bornes de la résistance 41, qui sera détectée par le comparateur 43. Il suffit toutefois qu'une partie du courant Isub arrive sur les B11296 - 11-R0-0675FR01 10 contacts 31 de détection du potentiel du substrat pour que le dispositif de détection fournisse un signal de détection d'attaque par laser. En figure 4, la région 51 correspond à une pluralité 5 de caissons 2 et 4, tels que ceux représentés en figure 2, sous lesquels s'étend la couche enterrée 16 de type N. La région 51 comprend des contacts 12 de masse GND des caissons 2 de type P reliés entre eux par des rails de masse. Les contacts 31 de détection du potentiel du substrat 1 sont positionnés de façon à 10 obtenir une résistance d'accès Repu' la plus faible possible. Les contacts 52 de masse du substrat 1 sont positionnés de façon à obtenir une résistance d'accès Repi2 élevée. En outre, grâce à la répartition des contacts 31 autour de la région 51, on peut détecter des attaques par laser sur une grande zone du substrat.

15 La figure 5 est une vue de dessus d'une autre variante de la puce de la figure 2. La région 61 correspond à une région du substrat 1 comprenant une pluralité de caissons 2 et 4, tels que ceux représentés en figure 2, sous lesquels s'étend la couche enterrée 16 de type N. Entre certains des caissons se 20 trouvent des régions 62 de la partie supérieure du substrat sous lesquelles ne s'étend pas la couche enterrée 16. Dans ces régions 62 s'étendent des régions de contact 31 de détection du potentiel du substrat. Dans l'exemple illustré en figure 5, les régions 62 sont réparties de manière régulière dans la région 25 61. On obtient ainsi un grand nombre de contacts 31 de détection du potentiel du substrat, reliés entre eux et à la borne positive du comparateur 43. Une telle répartition des contacts 31 de détection du potentiel du substrat permet de minimiser la résistance d'accès Repu' et d'obtenir de bonnes performances 30 dynamiques du dispositif de détection. Des modes de réalisation particuliers de la présente invention ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, bien que l'on ait décrit un dispositif de détection comprenant une résistance 35 connectée en parallèle avec un comparateur, l'homme de l'art

Claims

REVENDICATIONS1. Système de détection d'une attaque par laser d'une puce de circuit intégré formée dans un substrat semiconducteur (1), comprenant un dispositif de détection (41, 43) adapté à détecter des variations du potentiel du substrat.
2. Système selon la revendication 1, dans lequel la partie supérieure du substrat (1) est de type P et dans lequel la puce inclut : des premiers caissons (2) de type P et des seconds caissons (4) de type N s'étendant dans la partie supérieure du substrat ; une couche enterrée (16) de type N s'étendant sous une partie au moins des premiers et des seconds caissons ; des premiers contacts (24, 19) de polarisation (Vdd) des seconds caissons et de la couche enterrée ; des deuxièmes contacts (12) de masse (GND) des premiers caissons ; et des troisièmes contacts (31) de détection du potentiel du substrat, entourant les premiers et les seconds caissons sous lesquels s'étend la couche enterrée, et dans lequel le dispositif de détection comprend : une résistance (41) dont une borne est reliée aux deuxièmes contacts de masse (GND) des premiers caissons et l'autre borne aux troisièmes contacts de détection du potentiel du substrat ; et un comparateur (43) connecté en parallèle avec la résistance, adapté à détecter une différence de potentiel aux bornes de la résistance.
3. Système selon la revendication 2, dans lequel la couche enterrée (16) est en contact avec les premiers caissons (2) et les seconds caissons (4) sous lesquels elle s'étend.
4. Système selon la revendication 2 ou 3, dans lequel chaque premier caisson (2) sous lequel s'étend la couche enterrée (16) est entouré par des zones (4, 18) de type NB11296 - 11-R0-0675FR01 13 s'étendant à partir de la surface supérieure du substrat jusqu'à la couche enterrée.
5. Système selon la revendication 4, dans lequel les zones de type N sont certains des seconds caissons (4) sous lesquels s'étend la couche enterrée (16) ou des premières régions (18) de type N s'étendant à partir de la surface supérieure du substrat jusqu'à la couche enterrée (16).
6. Système selon l'une quelconque des revendications 2 à 5, dans lequel les troisièmes contacts (31) de détection du 10 potentiel du substrat entourent de façon discontinue les premiers caissons (2) et les seconds caissons (4) sous lesquels s'étend la couche enterrée (16).
7. Système selon l'une quelconque des revendications 2 à 6, dans lequel la partie supérieure du substrat (1) est dopée 15 selon un niveau de dopage inférieur à 5.1016 atomes/cm3.
8. Système selon l'une quelconque des revendications 2 à 7, dans lequel la puce inclut en outre des quatrièmes contacts (52) de masse (GND) du substrat (1).
9. Système selon la revendication 8, dans lequel la 20 puce inclut en outre des secondes régions (48) de type N s'étendant à partir de la surface supérieure du substrat (1) entre les troisièmes contacts (31) de détection du potentiel du substrat et les quatrièmes contacts (52) de masse (GND) du substrat, les secondes régions (48) entourant les troisièmes 25 contacts (31) de détection du potentiel du substrat.
10. Système selon l'une quelconque des revendications 8 à 9, dans lequel la largeur des troisièmes contacts (31) de détection du potentiel du substrat (1) est supérieure à celle des quatrièmes contacts (52) de masse (GND) du substrat.