FR2641641A1 - Dispositif de memoire non volatile a semiconducteurs comportant un circuit de generation de bit errone - Google Patents
Dispositif de memoire non volatile a semiconducteurs comportant un circuit de generation de bit errone Download PDFInfo
- Publication number
- FR2641641A1 FR2641641A1 FR8905039A FR8905039A FR2641641A1 FR 2641641 A1 FR2641641 A1 FR 2641641A1 FR 8905039 A FR8905039 A FR 8905039A FR 8905039 A FR8905039 A FR 8905039A FR 2641641 A1 FR2641641 A1 FR 2641641A1
- Authority
- FR
- France
- Prior art keywords
- data
- bit
- erroneous bit
- input
- parity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
L'invention concerne les mémoires à semiconducteurs. Un circuit de génération de bit erroné comprend notamment un générateur de parité 16, des moyens 24 pour écrire des données d'entrée et les données de parité dans un réseau de cellules de mémoire 28, des moyens 20 pour corriger un bit erroné parmi les données d'entrée, et des moyens de génération de bit erroné 14 qui produisent un signal de bit erroné pour un bit sélectionné des données d'entrée, sous la dépendance d'un signal de commande et d'un signal d'adresse. Application au test des mémoires EEPROM.
Description
La présente invention concerne un dispositif de md- moire non volatile à semiconducteurs dans lequel est incorporé un circuit de contrôle et de correction d'erreur (qu'on appellera ci-après CCE), et elle porte plus particulièrement sur un circuit de génération de bit erroné prévu pour l'utilisation dans le dispositif de mémoire non volatile à semiconducteurs.
Un dispositif de mémoire non volatile à semiconducteurs largement utilisé à l'heure actuelle consiste en un dispositif de mémoire morte programmable et effaçable de facon électrique (ou en abrégé EEPROM), du type comportant une grille flottante et une couche d'oxyde donnant lieu à un effet tunnel (ou FLOTOX). On a également utilise un dispositif
EEPROM capable d'effectuer une opération de lecture de données sur un seul multiplet. Il peut cependant se produire une diminution de la fiabilité et du rendement de fabrication du dispositif EEPROM, du fait de la possibilité de génération d'un bit erroné dans une telle opération de lecture de données. La génération d'un bit erroné est due en majeure partie à un défaut de rétention des données résultant d'un défaut dans l'oxyde qui est le siège d'un effet tunnel.Lorsque le niveau d'intégration des circuits du dispositif EEPROM augmente, la probabilité de génération d'un bit erroné dans un seul multiplet devient plus élevée.
EEPROM capable d'effectuer une opération de lecture de données sur un seul multiplet. Il peut cependant se produire une diminution de la fiabilité et du rendement de fabrication du dispositif EEPROM, du fait de la possibilité de génération d'un bit erroné dans une telle opération de lecture de données. La génération d'un bit erroné est due en majeure partie à un défaut de rétention des données résultant d'un défaut dans l'oxyde qui est le siège d'un effet tunnel.Lorsque le niveau d'intégration des circuits du dispositif EEPROM augmente, la probabilité de génération d'un bit erroné dans un seul multiplet devient plus élevée.
Pour résoudre le problème décrit ci-dessus, le circuit CCE est incorporé dans un dispositif EEPROM apparu récemment, pour améliorer ainsi sa fiabilité et son rendement de fabrication. Le dispositif EEPROM modifié comportant le circuit CCE incorporé est décrit par exemple dans le document
Digest of Technical Papers, pages 83 et 84, août 1988,
SYMPOSIUM ON VLSI CIRCUITS. Lorsqu'un défaut relatif à un bit apparaît au cours de l'utilisation du dispositif, l'utilisateur effectue géndralement une correction en utilisant l'opération CCE. Une telle opération CCE peut cependant entraîner une diminution des performances du dispositif EEPROM, à cause du temps d'accès aux données, de la consommation de courant, etc.Un constructeur a donc besoin de mesurer, par un test portant sur la puce, le temps d'accès aux données ou la consommation de courant qui résultent de l'utilisation du circuit CCE dans le cas d'une erreur portant sur un bit, à l'achèvement de la fabrication du dispositif EEPROM. Pour réaliser aisément cette mesure, il est nécessaire de disposer d'un dispositif capable de générer un bit erroné dans une position de bit désirée. Cependant, dans un dispositif EEPROM connu dans lequel est incorporé un circuit CCE, il est très difficile de mesurer complètement l'effet de l'opération CCE dans le dispositif EEPROM, du fait de l'absence de circuit de génération de bit erroné dans ce dispositif.
Digest of Technical Papers, pages 83 et 84, août 1988,
SYMPOSIUM ON VLSI CIRCUITS. Lorsqu'un défaut relatif à un bit apparaît au cours de l'utilisation du dispositif, l'utilisateur effectue géndralement une correction en utilisant l'opération CCE. Une telle opération CCE peut cependant entraîner une diminution des performances du dispositif EEPROM, à cause du temps d'accès aux données, de la consommation de courant, etc.Un constructeur a donc besoin de mesurer, par un test portant sur la puce, le temps d'accès aux données ou la consommation de courant qui résultent de l'utilisation du circuit CCE dans le cas d'une erreur portant sur un bit, à l'achèvement de la fabrication du dispositif EEPROM. Pour réaliser aisément cette mesure, il est nécessaire de disposer d'un dispositif capable de générer un bit erroné dans une position de bit désirée. Cependant, dans un dispositif EEPROM connu dans lequel est incorporé un circuit CCE, il est très difficile de mesurer complètement l'effet de l'opération CCE dans le dispositif EEPROM, du fait de l'absence de circuit de génération de bit erroné dans ce dispositif.
La présente invention a donc pour but de procurer un circuit de génération de bit erroné prévu pour l'utilisation dans un dispositif EEPROM, permettant de contrôler aisément la dégradation des performances de fonctionnement liée à un circuit CCE faisant partie de ce dispositif, en écrivant intentionnellement des données correspondant à une erreur de bit dans une cellule de mémoire du dispositif.
La présente invention procure un dispositif de génération de bit erroné pour un dispositif de mémoire non volatile à semiconducteurs, comprenant un générateur de parité destiné à générer des bits spécifiés de données de parité, conformément à des données d'entrée reçues à partir d'un amplificateur-séparateur d'entrée, des moyens destinés à écrire dans un réseau de cellules de mémoire ces données d'entrée et des données de parité, des moyens destinés à corriger un bit erroné parmi les données d'entrée et à fournir ensuite les données corrigées, après avoir lu les données d'entrée et les données de parité dans le réseau de cellules de mémoire, et des moyens de génération de bit erroné, qui sont connectés entre l'amplificateur-séparateur d'entrée et le réseau de cellules de mémoire, pour générer un signal de bit erroné sur un bit sélectionné des données d'entrée, sous la dépendance d'un signal de commande et d'un signal d'adresse.
L'invention sera mieux comprise à la lecture de la description détaillée qui va suivre d'un mode de réalisation, donné à titre d'exemple non limitatif. La suite de la description se réfère aux dessins annexés dans lesquels
La figure 1 est un schéma synoptique représentant un dispositif de mémoire non volatile à semiconducteurs qui contient un circuit de génération de bit erroné conforme à un mode de réalisation préféré de l'invention; et
La figure 2 est un schéma de circuit d'un mode de réalisation préféré du circuit de génération de bit erroné.
La figure 1 est un schéma synoptique représentant un dispositif de mémoire non volatile à semiconducteurs qui contient un circuit de génération de bit erroné conforme à un mode de réalisation préféré de l'invention; et
La figure 2 est un schéma de circuit d'un mode de réalisation préféré du circuit de génération de bit erroné.
La figure 1 est un schéma synoptique d'un mode de réalisation montrant un dispositif EEPROM conforme à l'invention, dans lequel est incorporé un circuit de génération de bit erroné. Le circuit de la figure 1 comprend un réseau de cellules de mémoire 28, un sélecteur de ligne de données 24, un amplificateur de lecture 26, un circuit de correction d'erreur 20, un générateur de parité 16, un décodeur de parite 18, un circuit de génération de bit erroné 14, un amplificateur-séparateur de sortie 22, un amplificateur-séparateur d'entrée 12, et une structure d'entrée/sortie (E/S) 10. Le générateur de parité 16, le décodeur de parité 18 et le circuit de correction d'erreur 20 constituent un circuit
CCE classique.L'amplificateur-séparateur d'entrée 12 est connecté à des broches d'entrée de la structure d'entrée/ sortie 10, pour convertir un niveau de données d'un multiplet de données (8 bits) reçu à partir de la structure d'entrée/ sortie, de façon à fournir l'autre niveau de données, convenant pour le circuit interne. Les données d'entrée Di sont respectivement appliquées par l'intermédiaire de lignes de données au générateur de parité 16 et au circuit de généra tion de bit erroné 14. A la réception des données d'entrée
Di provenant de l'amplificateur-séparateur d'entrée 12, le générateur de parité 16 produit sur une borne de sortie un signal de sortie qui consiste en données de parité à 4 bits pwi.Ce signal de sortie est obtenu en utilisant un procédé connu correspondant au Code de Hamming Modifié, dans lequel les données d'entrée Di provenant de l'amplificateur-séparateur 12 sont converties en données de parité à 4 bits, et un autre signal de sortie est appliqué au décodeur de parité 18, qui est connecté à une sortie du générateur 16. Simultanément, après réception des données d'entrée Di provenant de l'amplificateur-séparateur d'entrée 12, le circuit de génération de bit erroné 14 produit un signal correspondant à une erreur sur 1 bit, portant sur un bit désigné quelconque des données d'entrée à 8 bits Di, en réponse à un signal d'adresse désignant une position de bit erroné, conformément à la présente invention.Un signal de sortie Dwi du générateur de bit erroné 14, correspondant à un signal d'erreur sur 1 bit, est appliqué à une ligne bus de données 30, et les données de parité à 4 bits Pwi provenant du générateur de parité 16 sont également appliquées à la ligne bus de données 30. Le signal de sortie Dwi et les données de parité Pwi sont également appliqués par la ligne bus de données 30 au sélecteur de ligne de données 24. L'ensemble de ces données (12 bits au total) est écrit par l'intermédiaire du sélecteur de ligne de données 24 dans une cellule de mémoire à 12 bits dans le réseau de cellules de mémoire 28, sous l'effet de la sélection par un décodeur de rangée et un décodeur de colonne (non représentés).
CCE classique.L'amplificateur-séparateur d'entrée 12 est connecté à des broches d'entrée de la structure d'entrée/ sortie 10, pour convertir un niveau de données d'un multiplet de données (8 bits) reçu à partir de la structure d'entrée/ sortie, de façon à fournir l'autre niveau de données, convenant pour le circuit interne. Les données d'entrée Di sont respectivement appliquées par l'intermédiaire de lignes de données au générateur de parité 16 et au circuit de généra tion de bit erroné 14. A la réception des données d'entrée
Di provenant de l'amplificateur-séparateur d'entrée 12, le générateur de parité 16 produit sur une borne de sortie un signal de sortie qui consiste en données de parité à 4 bits pwi.Ce signal de sortie est obtenu en utilisant un procédé connu correspondant au Code de Hamming Modifié, dans lequel les données d'entrée Di provenant de l'amplificateur-séparateur 12 sont converties en données de parité à 4 bits, et un autre signal de sortie est appliqué au décodeur de parité 18, qui est connecté à une sortie du générateur 16. Simultanément, après réception des données d'entrée Di provenant de l'amplificateur-séparateur d'entrée 12, le circuit de génération de bit erroné 14 produit un signal correspondant à une erreur sur 1 bit, portant sur un bit désigné quelconque des données d'entrée à 8 bits Di, en réponse à un signal d'adresse désignant une position de bit erroné, conformément à la présente invention.Un signal de sortie Dwi du générateur de bit erroné 14, correspondant à un signal d'erreur sur 1 bit, est appliqué à une ligne bus de données 30, et les données de parité à 4 bits Pwi provenant du générateur de parité 16 sont également appliquées à la ligne bus de données 30. Le signal de sortie Dwi et les données de parité Pwi sont également appliqués par la ligne bus de données 30 au sélecteur de ligne de données 24. L'ensemble de ces données (12 bits au total) est écrit par l'intermédiaire du sélecteur de ligne de données 24 dans une cellule de mémoire à 12 bits dans le réseau de cellules de mémoire 28, sous l'effet de la sélection par un décodeur de rangée et un décodeur de colonne (non représentés).
On va maintenant décrire une opération de lecture de données enregistrées dans le réseau de cellules de mémoire 28. Les données à 12 bits qui sont enregistrées dans une cellule de mémoire désignée par les décodeurs de rangée et de colonne, comprenant des données d'écriture à 8 bits et leurs données de parité à 4 bits, sont lues sous l'effet d'une instruction de lecture de données, et elles sont appliquées à une entrée de l'amplificateur de lecture 24, par l'intermédiaire du sélecteur de ligne de données 24 et de la ligne bus de données 30. Le sélecteur de ligne de données 24 est prévu pour sélectionner les données d'écriture ou de lecture à 12 bits qui sont appliquées à des lignes de bit ou qui proviennent de lignes de bit dans le réseau de cellules de mémoire 28.L'amplificateur de lecture 26 qui détecte et amplifie les données de lecture provenant du réseau de cellules de mémoire 28, applique au générateur de parité 16 son signal de sortie qui comprend les données de lecture à 8 bits Doi et les données de parité à 4 bits Poi. Simultanément, le circuit de correction d'erreur 20 reçoit également les données de lecture à 8 bits Doi. A partir des signaux de sortie de l'amplificateur de lecture 26, le générateur de parité 16 produit des données de parité à 4 bits Pri qui sont appliquées au décodeur de parité 18, et ces données de parité Pri sont générées par le générateur de parité à la fois à partir des données de lecture à 8 bits Doi et à partir des données de parité à 4 bits Poi.Le décodeur de parité 18 produit des données Pdi pour désigner une position de l'erreur portant sur 1 bit qui est présente dans les données de lecture à 8 bits Doi, sous l'effet de l'application des données de parité à 4 bits Pri.
Le circuit de correction d'erreur 20, comprenant de façon habituelle huit portes OU-EXCLUSIF, corrige le bit errond unique des données de lecture à 8 bits Doi, conformément aux données Pdi pour la détermination de la position du bit erroné que fournit le décodeur de parité 18, et le signal de sortie corrigé de ce circuit est ensuite appliqué, par l'intermédiaire de l'amplificateur-séparateur de sortie 22, à la broche de sortie de la structure d'entrée/sortie 10.L'opération de correction d'erreur sera donc contrôlée à l'aide du dispositif CCE après l'écriture dans le réseau de cellules de mémoire d'un signal présentant une erreur sur un seul bit, qui est généré par le circuit de génération de bit erroné 14, connecté entre l'amplificateur-séparateur d'entrée 12 et le sélecteur de ligne de données 24, grâce à quoi on pourra mesurer de façon relativement complète le temps d'accès de lecture et la consommation de courant du dispositif CCE.
La figure 2 représente un mode de réalisation préf é- ré du circuit de génération de bit erroné conforme à la présente invention. Un circuit décodeur 40 et un circuitdeg#r#ratI# d'erreur 50 constituent le circuit de génération de bit erroné 14. Le circuit décodeur 40 génère des signaux logiques pour sélectionner une position d'erreur, et il comprend huit portes NON-ET 41 à 48, chacune de ces portes ayant quatre bornes d'entrée. Une première borne d'entrée de chaque porte
NON-ET est connectée de façon à recevoir un signal de commande CH, et des seconde, troisième et quatrième bornes d'entrée de ces portes sont respectivement connectées à une combinaison de signaux d'adresse A0 à A2 et de signaux d'adresse inversés correspondants A0 à A2, comme le montre la figure 2.
NON-ET est connectée de façon à recevoir un signal de commande CH, et des seconde, troisième et quatrième bornes d'entrée de ces portes sont respectivement connectées à une combinaison de signaux d'adresse A0 à A2 et de signaux d'adresse inversés correspondants A0 à A2, comme le montre la figure 2.
Le circuit de génération d'erreur 50 produit des données de bit erroné sous la dépendance du signal de sortie logique du circuit décodeur 40, et il comprend huit portes NON-OU
EXCLUSIF 51 à 58, chacune de ces portes ayant deux bornes d'entrée. Une première borne d'entrée de chaque porte NON-OU
EXCLUSIF est connectée à une sortie d'une porte NON-ET respective correspondante dans le circuit décodeur 40, et une seconde borne d'entrée de chaque porte est connectée à chaque bit correspondant dans des données à 8 bits DO à D7.
EXCLUSIF 51 à 58, chacune de ces portes ayant deux bornes d'entrée. Une première borne d'entrée de chaque porte NON-OU
EXCLUSIF est connectée à une sortie d'une porte NON-ET respective correspondante dans le circuit décodeur 40, et une seconde borne d'entrée de chaque porte est connectée à chaque bit correspondant dans des données à 8 bits DO à D7.
On va maintenant expliquer le fonctionnement du circuit 14 qui est représenté sur la figure 2. Le signal de commande CH commande un signal de sortie de chacune des portes
NON-ET 41 à 48 dans le circuit décodeur 40, de façon à déterminer si la porte NON-ET correspondante est validée ou invalidée. Lorsque le signal de commande CH est dans l'état logique HAUT, toutes les portes NON-ET sont validées. Au contraire, lorsque le signal de commande est dans l'état logique
BAS, toutes les portes NON-ET sont invalidées.Par conséquent lorsque les portes NON-ET 41 à 48 sont invalidées, les signaux de sortie de toutes les portes NON-ET correspondantes sont placés dans un état HAUT, tandis que lorsque les portes
NON-ET 41 à 48 sont validées, l'une d'elles est sélectionnée conformément à une combinaison logique des signaux d'adresse
AO à A2 et des signaux d'adresse inversés A0 à A2, de façon à présenter en sortie un signal logique BAS. Ensuite, si le signal de sortie à l'état logique HAUT provenant de chacune des portes NON-ET 41 à 48 est appliqué à la première borne de chacune des portes NON-OU EXCLUSIF 51 à 58, ces dernières produisent des signaux de sortie identiques aux signaux de données d'entrée DO à D7.Cependant, lorsque l'un quelconque des signaux de sortie des portes NON-ET 41 à 48 est placé dans un état HAUT, et lorsque le signal à l'état HAUT est appliqué à la première borne d'entrée correspondante des portes
NON-OU EXCLUSIF 51 à 58, le signal de sortie de la porte
NON-OU EXCLUSIF correspondante devient un signal ayant un état logique inversé par rapport au signal de données d'entrée d'origine. Par conséquent, lorsque le circuit décodeur 40 est invalidé, le circuit de génération d'erreur 50 produit des données d'entrée à 8 bits DO à D7 ne présentant pas de bit erroné, tandis que lorsque le circuit décodeur 40 est validé, le circuit de génération d'erreur produit des données d'entrée à 8 bits présentant un bit erroné, dans lesquelles un seul bit désigné par le signal d'adresse AO-Al présente un état logique inversé.
NON-ET 41 à 48 dans le circuit décodeur 40, de façon à déterminer si la porte NON-ET correspondante est validée ou invalidée. Lorsque le signal de commande CH est dans l'état logique HAUT, toutes les portes NON-ET sont validées. Au contraire, lorsque le signal de commande est dans l'état logique
BAS, toutes les portes NON-ET sont invalidées.Par conséquent lorsque les portes NON-ET 41 à 48 sont invalidées, les signaux de sortie de toutes les portes NON-ET correspondantes sont placés dans un état HAUT, tandis que lorsque les portes
NON-ET 41 à 48 sont validées, l'une d'elles est sélectionnée conformément à une combinaison logique des signaux d'adresse
AO à A2 et des signaux d'adresse inversés A0 à A2, de façon à présenter en sortie un signal logique BAS. Ensuite, si le signal de sortie à l'état logique HAUT provenant de chacune des portes NON-ET 41 à 48 est appliqué à la première borne de chacune des portes NON-OU EXCLUSIF 51 à 58, ces dernières produisent des signaux de sortie identiques aux signaux de données d'entrée DO à D7.Cependant, lorsque l'un quelconque des signaux de sortie des portes NON-ET 41 à 48 est placé dans un état HAUT, et lorsque le signal à l'état HAUT est appliqué à la première borne d'entrée correspondante des portes
NON-OU EXCLUSIF 51 à 58, le signal de sortie de la porte
NON-OU EXCLUSIF correspondante devient un signal ayant un état logique inversé par rapport au signal de données d'entrée d'origine. Par conséquent, lorsque le circuit décodeur 40 est invalidé, le circuit de génération d'erreur 50 produit des données d'entrée à 8 bits DO à D7 ne présentant pas de bit erroné, tandis que lorsque le circuit décodeur 40 est validé, le circuit de génération d'erreur produit des données d'entrée à 8 bits présentant un bit erroné, dans lesquelles un seul bit désigné par le signal d'adresse AO-Al présente un état logique inversé.
Comme décrit.ci-dessus, lorsque le circuit de géné- ration de bit erroné conforme à la présente invention est introduit dans un dispositif de mémoire non volatile à semiconducteurs comportant un circuit CCE incorporé, on peut tester de façon effective l'opération de correction du circuit CCE.
La description qui précède ne montre qu'un mode de réalisation préféré de l'invention. L'homme de l'art pourra y apporter de nombreuses modifications sans sortir du cadre de l'invention.
Claims (2)
1. Dispositif de mémoire non volatile à semiconducteurs comprenant un générateur de parité (16) destiné à générer des bits spécifiés de données de parité (Pwi) conformément à des données d'entrée (Di) reçues à partir d'un amplificateur-séparateur d'entrée (12); des moyens (24) pour écrire les données d'entrée (Di) et les données de parité (Pwi) dans un réseau de cellules de mémoire (28); et des moyens (20) destinés à corriger un bit erroné parmi les données d'entrée (Di), après avoir lu les données d'entrée (Di) et les données de parité (Pwi) dans le réseau de cellules de mémoire (28), et à fournir ensuite les données corrigées, caractérisé en ce qu'il comprend des moyens de génération de bit erroné (14) qui sont connectés entre l'amplificateurséparateur d'entrée (12) et le réseau de cellules de mémoire (28), dans le but de générer un signal de bit erroné pour un bit sélectionné des données d'entrée, en réponse à un signal de commande (CH) et à un signal d'adresse (AO-A2; AO-A2).
2. Dispositif de mémoire non volatile à semiconducteurs selon la revendication 1, caractérisé en ce que les moyens de génération de bit erroné (14) comprennent un ensemble de portes NON-ET (41-48), en un nombre égal à celui des bits de données d'entrée (D0-D7), qui sont destinées à recevoir une combinaison du signal de commande (CH) et du signal d'adresse (AO-A2; A0-A2), et un ensemble de portes
NON-OU EXCLUSIF (51-58) dont chaque première entrée correspond à chaque sortie (E0-E7) des portes NON-ET (41-48), et dont chaque seconde entrée correspond à chacun des bits de données (DO-D7).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR880016715 | 1988-12-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2641641A1 true FR2641641A1 (fr) | 1990-07-13 |
| FR2641641B1 FR2641641B1 (fr) | 1994-09-23 |
Family
ID=19280189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8905039A Expired - Lifetime FR2641641B1 (fr) | 1988-12-15 | 1989-04-17 | Dispositif de memoire non volatile a semiconducteurs comportant un circuit de generation de bit errone |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5142541A (fr) |
| JP (1) | JPH02166700A (fr) |
| DE (1) | DE3906494A1 (fr) |
| FR (1) | FR2641641B1 (fr) |
| GB (1) | GB2226168B (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2877563A1 (fr) | 2004-11-08 | 2006-05-12 | Centre Nat Rech Scient | Prothese acetabulaire destinee a etre fixee sans ciment |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2830308B2 (ja) * | 1990-02-26 | 1998-12-02 | 日本電気株式会社 | 情報処理装置 |
| DE69019822T2 (de) * | 1990-06-27 | 1995-12-14 | Ibm | Verfahren und Vorrichtung zur Prüfung des Inhalts und der Adresse einer Speicheranordnung. |
| USRE36448E (en) * | 1991-09-13 | 1999-12-14 | International Business Machines Corporation | Memory controller with parity generator for an I/O control unit |
| KR950003013B1 (ko) * | 1992-03-30 | 1995-03-29 | 삼성전자 주식회사 | 틀림정정회로를 가지는 이이피롬 |
| JPH0714393A (ja) * | 1993-06-16 | 1995-01-17 | Sharp Corp | Ｐｒｏｍ内蔵マイクロコンピュータ |
| US6397357B1 (en) * | 1996-10-08 | 2002-05-28 | Dell Usa, L.P. | Method of testing detection and correction capabilities of ECC memory controller |
| US6085290A (en) * | 1998-03-10 | 2000-07-04 | Nexabit Networks, Llc | Method of and apparatus for validating data read out of a multi port internally cached dynamic random access memory (AMPIC DRAM) |
| DE19935497A1 (de) * | 1999-07-28 | 2001-03-01 | Infineon Technologies Ag | Verfahren und Schaltungsanordnung zum Korrigieren von Speicherfehlern |
| US6539503B1 (en) | 1999-11-23 | 2003-03-25 | Hewlett-Packard Company | Method and apparatus for testing error detection |
| JP2001351398A (ja) * | 2000-06-12 | 2001-12-21 | Nec Corp | 記憶装置 |
| KR100694407B1 (ko) | 2005-04-21 | 2007-03-12 | 주식회사 하이닉스반도체 | 불량 셀 교정 회로를 포함하는 불휘발성 강유전체 메모리장치 |
| JP2007102977A (ja) | 2005-10-07 | 2007-04-19 | Toshiba Corp | 半導体記憶装置 |
| US7567461B2 (en) * | 2006-08-18 | 2009-07-28 | Micron Technology, Inc. | Method and system for minimizing number of programming pulses used to program rows of non-volatile memory cells |
| JP4820795B2 (ja) * | 2007-10-04 | 2011-11-24 | パナソニック株式会社 | 半導体記憶装置 |
| US8627163B2 (en) * | 2008-03-25 | 2014-01-07 | Micron Technology, Inc. | Error-correction forced mode with M-sequence |
| DE102008026568A1 (de) * | 2008-06-03 | 2010-04-08 | Qimonda Ag | Halbleiterbauelement, Speichermodul und Verfahren zum Testen einer Fehlerkorrektur-Funktionalität beim Zugriff auf ein Speicherbauelement |
| US8161355B2 (en) | 2009-02-11 | 2012-04-17 | Mosys, Inc. | Automatic refresh for improving data retention and endurance characteristics of an embedded non-volatile memory in a standard CMOS logic process |
| KR20110100739A (ko) * | 2010-03-05 | 2011-09-15 | 삼성전자주식회사 | 불휘발성 메모리 장치의 동작 방법, 컨트롤러의 동작 방법, 그리고 불휘발성 메모리 장치 및 컨트롤러를 포함하는 메모리 시스템의 동작 방법 |
| US8612834B2 (en) * | 2011-03-08 | 2013-12-17 | Intel Corporation | Apparatus, system, and method for decoding linear block codes in a memory controller |
| JP5490062B2 (ja) * | 2011-07-19 | 2014-05-14 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| DE102015210651B4 (de) * | 2015-06-10 | 2022-10-27 | Infineon Technologies Ag | Schaltung und Verfahren zum Testen einer Fehlerkorrektur-Fähigkeit |
| US10452505B2 (en) * | 2017-12-20 | 2019-10-22 | Advanced Micro Devices, Inc. | Error injection for assessment of error detection and correction techniques using error injection logic and non-volatile memory |
| KR102468721B1 (ko) * | 2017-12-20 | 2022-11-21 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그의 동작 방법 |
| JP7382151B2 (ja) * | 2019-03-28 | 2023-11-16 | ラピスセミコンダクタ株式会社 | 半導体装置及びそのテスト方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4561095A (en) * | 1982-07-19 | 1985-12-24 | Fairchild Camera & Instrument Corporation | High-speed error correcting random access memory system |
| EP0243332A1 (fr) * | 1986-04-18 | 1987-10-28 | Telefonaktiebolaget L M Ericsson | Procédé et dispositif de surveillance d'une mémoire d'ordinateur tolérante aux défauts |
| EP0268289A2 (fr) * | 1986-11-19 | 1988-05-25 | Nec Corporation | Dispositif de mémoire à semi-conducteur |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3568153A (en) * | 1968-09-16 | 1971-03-02 | Ibm | Memory with error correction |
| US3868632A (en) * | 1972-11-15 | 1975-02-25 | Ibm | Plural channel error correcting apparatus and methods |
| US4058851A (en) * | 1976-10-18 | 1977-11-15 | Sperry Rand Corporation | Conditional bypass of error correction for dual memory access time selection |
| FR2528613B1 (fr) * | 1982-06-09 | 1991-09-20 | Hitachi Ltd | Memoire a semi-conducteurs |
| JPS6011953A (ja) * | 1983-07-01 | 1985-01-22 | Mitsubishi Electric Corp | メモリ装置 |
| JPS60133599A (ja) * | 1983-12-21 | 1985-07-16 | Nec Corp | 半導体メモリ装置 |
| JPS61145799A (ja) * | 1984-12-20 | 1986-07-03 | Fujitsu Ltd | メモリを内蔵した半導体集積回路 |
| US4744062A (en) * | 1985-04-23 | 1988-05-10 | Hitachi, Ltd. | Semiconductor integrated circuit with nonvolatile memory |
| JPS6246357A (ja) * | 1985-08-23 | 1987-02-28 | Hitachi Vlsi Eng Corp | 半導体記憶装置 |
-
1988
- 1988-12-27 JP JP63328075A patent/JPH02166700A/ja active Pending
- 1988-12-30 US US07/292,104 patent/US5142541A/en not_active Expired - Lifetime
-
1989
- 1989-03-01 DE DE3906494A patent/DE3906494A1/de active Granted
- 1989-04-17 FR FR8905039A patent/FR2641641B1/fr not_active Expired - Lifetime
- 1989-11-02 GB GB8924723A patent/GB2226168B/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4561095A (en) * | 1982-07-19 | 1985-12-24 | Fairchild Camera & Instrument Corporation | High-speed error correcting random access memory system |
| EP0243332A1 (fr) * | 1986-04-18 | 1987-10-28 | Telefonaktiebolaget L M Ericsson | Procédé et dispositif de surveillance d'une mémoire d'ordinateur tolérante aux défauts |
| EP0268289A2 (fr) * | 1986-11-19 | 1988-05-25 | Nec Corporation | Dispositif de mémoire à semi-conducteur |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2877563A1 (fr) | 2004-11-08 | 2006-05-12 | Centre Nat Rech Scient | Prothese acetabulaire destinee a etre fixee sans ciment |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02166700A (ja) | 1990-06-27 |
| GB8924723D0 (en) | 1989-12-20 |
| DE3906494A1 (de) | 1990-06-21 |
| US5142541A (en) | 1992-08-25 |
| GB2226168B (en) | 1993-05-26 |
| GB2226168A (en) | 1990-06-20 |
| FR2641641B1 (fr) | 1994-09-23 |
| DE3906494C2 (fr) | 1990-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2641641A1 (fr) | Dispositif de memoire non volatile a semiconducteurs comportant un circuit de generation de bit errone | |
| EP0568439B1 (fr) | Procédé et circuit de détection de fuites de courant dans une ligne de bit | |
| JP3865828B2 (ja) | 半導体記憶装置 | |
| US7774667B2 (en) | Semiconductor device and data processing system | |
| EP0318363B1 (fr) | Procédé de test de cellules de mémoire électriquement programmable et circuit intégré correspondant | |
| US20040016976A1 (en) | Peripheral circuits of electrically programmable three-dimensional memory | |
| US20040155301A1 (en) | Three-dimensional-memory-based self-test integrated circuits and methods | |
| TW594722B (en) | Semiconductor storage device having redundancy circuit for replacement of defect cells under tests | |
| JP2001006394A (ja) | 半導体メモリチップおよびｄｒａｍメモリチップ | |
| FR2682521A1 (fr) | Dispositif integre a memoire a semiconducteurs. | |
| FR2716566A1 (fr) | Circuit de sélection d'éléments de mémoire redondants et mémoire "Flash Eeprom" comportant ledit circuit. | |
| EP0234907A2 (fr) | Dispositif de mémoire à semi-conducteur à cellule de mémoire redondante | |
| US20050166111A1 (en) | Memory built-in self test circuit with full error mapping capability | |
| JP2669303B2 (ja) | ビットエラー訂正機能付き半導体メモリ | |
| US8365044B2 (en) | Memory device with error correction based on automatic logic inversion | |
| EP0977120B1 (fr) | Mémoire rom à correction par redondance | |
| EP0676769B1 (fr) | Mémoire non volatile modifiable électriquement incorporant des fonctions de test | |
| US7062695B2 (en) | Memory implementation for handling integrated circuit fabrication faults | |
| WO1998014954A1 (fr) | Controleur de memoire | |
| JP2579792B2 (ja) | 冗長構成半導体メモリ | |
| EP0426531B1 (fr) | Système de test d'un microprocesseur | |
| FR2718274A1 (fr) | Dispositif matriciel de fusibles de redondance pour mémoire intégrée. | |
| FR2548382A1 (fr) | Dispositif de test de circuit numerique | |
| JPH10106297A (ja) | 半導体メモリ装置の並列ビットテスト回路 | |
| JP2587973B2 (ja) | 冗長構成半導体メモリ |