DE69221411T2 - Atm-zellenverteiler mit geringer verzögerung oder geringer verlustrate - Google Patents

Description

• Die Erfindung bezieht sich auf eine Telekommunikationsschaltvorrichtung zum Schalten digitaler Daten, die sich in Datenzellen befinden, die mit einem Zellenkopf versehen sind, von wenigstens einer Eingangsleitung der Schaltvorrichtung zu einer Ausgangsleitung der Schaltvorrichtung, wobei diese Schaltvorrichtung Speichermittel aufweist zum Speichern der durchzuschaltenden Zellen, Zuordnungsmit tel zum Zuordnen eintreffender Zellen mit einer niedrigen Verzögerungspriorität zu einem Bereich mit niedriger Verzögerung der Speichermittel und zum Zuordnen eintreffender Zellen mit einer niedrigen Verlustpriorität zu einem Gebiet mit niedrigem Verlust der Speichermittel in Abhängigkeit von einem Wert eines vorbestimmten Bits in dem Zellenkopf und Auslesemittel zum Auslesen von Zellen aus den Speichermitteln. Eine solche Vorrichtung ist für schnelle Paketschalttechniken verwendbar, die unter der Bezeichnung ATM (Asynchonous Transfer Mode = asynchones Übertragungserfahren) bekannt sind. Die Kraft von ATM ist die Möglichkeit, Bandbreite auf Anfrage zu liefern: verschiedene Quellen können verschiedene Bandbreitenanforderungen haben.
• Schnelle Paketschalttechniken bieten die Flexibilität für Integration gemischter Verkehrsströme, wie Sprache, Daten und Video. Durch die Auslegung für die stochastischen Bandbreitenanforderungen einiger Verkehrsquellen, ist es in erster Hinsicht nicht klar, ob ein angemessener Grad des Gebrauchs von Schalt- und Übertragungsbetriebsmitteln erreicht werden kann. Das bedeutet, der wichtigste Vorteil der schnellen Schaltung liegt in der Flexibilität, verschiedene Verkehrsströme zu bedienen.
• Quellen, die Verkehr erzeugen, dessen Zeitbeziehung nach Durchgang durch ein asynchrones Übertragungsnetzwerk wiederhergestellt werden muß, profitiert von einer niedrigen Verzögerungsvarianz. Dies ist so, da Verzögerungsentjitter zwischenspeicher in der Stationsausrustung kleiner gehalten werden können, wenn die Trans-Netzwerkverzögerungsvarianz klein ist. Verkehrsquellen, die Verkehr erzeugen, für den die Integrität von höchster Wichtigkeit ist, werden andererseits eine niedrige Wahrscheinlichkeit von Zellenverlust bevorzugen. Ein Beipsiel davon ist (maschinenorientierter) Datenverkehr, ein Beispiel der Integrität ist (menschorientierter) der audiovisuelle Verkehr.
• Eine Schaltvorrichtung der eingangs erwähnten Art ist aus dem Abschnitt 5.2.4 der Konferenzveröffentlichung "An ATM Switching System based on a ditributed Control Architecture" von Takeo Koinuma u.a.; "XIII International Switching Symposium", Stockholm 1990, Heft 5, Seiten 21-26, oder EP-A-0 407 161.
• In dieser veröffentlichung wird eine Schaltvorrichtung beschrieben mit einem Pufferspeicher, der aus einer Anzahl Zwischenspeicher für Zellen verschiedener Prioritätsklassen besteht. Es werden Klassen mit geringer Verlustrate und Klassen mit geringer Verzögerung beschrieben. Zum Messen von Belastungs- und Übertragungs qualität jeder Prioritätsklasse ist ein Verkehrsmonitor vorgesehen. Ein Zeitplan ordnet jedem Zwischenspeicher eine Zellenübertragungszeit zu, wobei die Ist-Belastung und die gewunschte Leistung berücksigtigt werden.
• Es ist nun u.a. eine Aufgabe der vorliegenden Erfindung, eine Schaltvorrichtung zu schaffen, welche die Kapazität effizienter benutzt als bekannte Vorrichtungen.
• Dazu weist eine Schaltvorrichtung nach der Erfindung das Kennzeichen auf, daß die Speichermittel durch einen gemeinsamen Puffer gebildet werden, der die Gebiete mit geringer Verzögerung sowie die Gebiete mit niedriger Verlustrate aufweist, und daß, wenn der gemeinsame Puffer voll ist, und eine eintreffende Zelle mit einer niedriger Verlustpriorität vorhanden ist, die Zuordnungsmittel eine Zelle von dem Gebiet mit geringer Verzögerung verwerfen, damit Raum geschaffen wird zum Speichern der eintreffenden Zelle in dem Gebiet mit geringem Verlust, und daß die Auslesemittel vorgesehen sind zum Auslesen von Zellen von dem Gebiet mit geringer Verzögerung, es sei denn, daß die Anzahl Zellen in dem Gebiet mit geringem Verlust einen vorbestimmten Schwellenwert überschreiten, wobei in diesem Fall die Auslesemittel vorgesehen sind zum Auslesen von Zellen von dem Gebiet mit geringem Verlust.
• Durch die Verwendung eines gemeinsamen Speichers und durch Ersatz der LD-Zelle, vorzugsweise die älteste, wird die mittlere Verzögerung für die anderen LD-Zellen verringert. LL-Zelen gehen nur durch Blockierung verloren, wenn der Zellenpuffer völlig gefüllt ist mit LL Zellen. Diese Maßnahmen ermöglichen ein System, bei dem die Speicherkapazität effektiver benutzt wird.
• Aus der "CCITT Draft Recommendation" 1.361 :"ATM layer specification for B-ISDN", Kanuar 1990, ist es bekannt, daß der ATM-Zellenkopf ein "Cell Loss Priority (CLP)-Bit haben sollte. Dieses CLP-Bit schafft die Möglichkeit, zwischen zwei Typen von Zellen zu unterscheiden.
• Mit der IC-Technologie kann man Puffer verwirklichen für viele Hunderte von ATM-Zellen auf einem einzigen Chip. Diese Puffer können zusammen mit der On-Chip-Steuerlogik zum Implementieren von LDOLL (Low Delay Or Low Loss) -Zwischenspeichern verwendet werden. Eine LDOLL-Zwischenspeicherpolitik unterstützt Zellen mit geringer Verzögerung in der Servicepriorität und Zellen mit geringem Verlust in der Speicherpriorität.
• Zum Beschreiben der Quellen verschiedener Verkehrsströme sollte man bedenken, daß eine Zellenübertragung einige Mikrosekunden nimmt, ein Burst von Zellen (Aktivitätsperiode der Quelle) dauert, sagen wir, einen Bruchteil einer Sekunde, und die Verbindung zwischen der Quelle und der Bestimmung kann einige Minuten dauern.
• Verbindungen brauchen nicht immer die volle Bandbreite für die ganze Dauer der Verbindung. Weiterhin ist die Bandbreitenanforderung für die Hinstrecke meistens anders als für die Rückstrecke einer Verbindung. Einige Verkehrsquellen, wie einige Videocoder haben eine variable Bitrate (VBR). Beispielsweise in dem Fall einer Dateitransfer wird ein Datenblock von Paketen übertragen. Beendigung der Dateitransfer braucht nicht unbedingt zu bedeuten eine unmittelbare Beendiging der Verbindung, weil mehr Daten nachher übertragen werden können. Im Falle eines VBR-Coders kann die Zellenrate (d.h. Bandbreite) alle 1/25 s (bzw. 1/30 s) sich ändern, einmal je Video- Bild. Mit der Zellenpufferanordnung kann der LDOLL-Zwischenspeicher kurze Perioden eine Überlastung gestatten. Dies könnte eine alternative Lösung für Datenblocksperrung sein.
• Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
• Fig. 1 eine Ausführungsform einer ATM-Schaltvorrichtung nach der Erfindung,
• Fig. 2 eine graphische Darstellung der Wahrscheinlichkeit des Verlustes von LD- und LL-Zellen des erfindungsgemäßen Schaltelementes, dies im Vergleich zu der FIFO-Politik,
• Fig. 3 eine graphische Darstellung der Verzögerung von LL-und LD- Zellen im vergleich zu Zellenverzögerung in einer FOFO-Auslesepolitik,
• Fig. 4 eine graphische Darstellung der Wahrscheinlichkeit von LL- und LD-Zellenverlust im Vergleich zu einer FIFO-Politik, abhängig von einem Schwellenwert,
• Fig. 5 eine graphische Darstellung der Zellenverzögerung von LL- und LD-Zellen im Vergleich zu einer FIFO-Politik, abhängig von einem Schwellenwert.
• Fig. 1 zeigt eine ATM-Schaltvorrichtung, die als den Ausgangsblock eines ATM-Netzwerkes betrachtet werden kann. Die Vorrichtung hat N ATM- Verbindungen 1-1 bis 1-N und eine ATM-Ausgangsverbindung 2. Es wird vorausgesetzt, daß alle Verbindungen der Schaltvorrichtung synchron arbeiten; das Intervall zwischen zwei aufeinanderfolgend eintreffenden Zellen wird als Zeitschlitz bezeichnet.
• Die Zellenempfänger 3-1 bis 3-N entgliedern eine eintreffende Zelle und speichern sie nach vollständigem Empfang im Eingangspuffer 4-1 bis 4-N. Entgliederung ermöglicht es, die Kopfinformation zu untersuchen und ATM-Zellen parallel zu verarbeiten. Dies macht es in der Praxis möglich, daß Schaltelemente hohe Schaltgeschwindigkeiten bestehen können (Millionen Zellen in der Sekunde). Das Zellenzwischenspeicherelement 5 erhält die ATM-Zelien von den Eingangspuffern. Dieses Zellenzwischenspeicherelement kann als bekannten elastischen Lese-Schreib-Puffer ausgebildet werden. Er befördert die nicht-leeren Zellen von den Eingangspuffern zu der Zellenpufferanordnung 9.
• Das Zellenzwischenspeicherelement 5 kann auch den Wert des CLP-Bits in dem Zellenkopf bewerten. Dieser Wert wird einem Schalterbetätiger 6 zugeführt, der das Öffhen und Schließen eines Schalterpaares 8 steuert. Die zu dem Zellenpuffer zu befördernde Zelle wird dabei in den Teil mit geringem Verlust (LL) des Zellenpuffers gegeben oder in den Teil mit geringer Verzögerung (LD), je nach dem Wert des CLP- Bits.
• Die Zellen werden von den Eingangspuffern mit Speicherpriorität für LL-Zellen zu der Zellenpufferanordnung 9 befördert. Das bedeutet, wenn die Zellenpufferanordnung voll ist, eine an einem Eingangspuffer vorhandene LL-Zelle (unter Ansteuerung des Schalterbetätigers 6) die älteste LD-Zelle in der Zellenpufferanordnung ersetzt. Durch Ersatz der ältesten LD-Zelle wird die mittlere Verzögerung für LD- Zellen minimiert. LL-Zellen gehen nur durch Blockierung verloren, wenn die Zellenpuferanordnung völlig gefüllt ist mit LL-Zellen. LD-Zellen gehen verloren durch Ersatz oder durch Blockierung, wenn die Zellenpufferanordnung voll ist.
• Die Zellen in der Zellenpufferanordnung werden in zwei gekoppelten Listen organisiert: eine Liste zum Enthalten aller Zellen mit geringer Verzögerung (LD) (das Gebiet mit geringer Verzögerung LD), die andere Liste für Zellen mit geringem Verlust (LL) (das Gebiet mit geringem Verlust LL). Für jeden Typ steht immer die äl teste Zelle oben in der Liste.
• Der Zellenserver 7 holt sich Zellen aus dem Zellenpuffer 9; der Typ der zu lesenden Zellen ist abhängig von der Anzahl LL-Zellen und LD-Zellen in dem Zellenpuffer. Bei dieser Bedienungspolitik wird eine Schwelle TH benutzt (die beispielsweise einen Wert 40 hat), was bedeutet, daß LD-Zellen als erste bedient werden, solange es weniger als 40 LL-Zellen in der Zellenpufferanordnung 9 gibt. Die Entscheidung, welcher Typ von Zellen ausgelesen werden soll, erfolt von einer Monitorschaltung 13, welche die Anzahl Zellen in dem Gebiet mit geringem Verlust des Zellenpuffers überwacht. Wenn die Anzahl Zellen in LL die (eingestellte) Schwelle TH überschreitet, wird ein Schalterpaar 1 2a, 1 2b aktiviert, wodurch das Auslesen von Zellen aus dem LD Gebiet beendet wird und das Auslesen von Zellen aus dem LL-Gebiet startet. Der Ausgangspuffer befbrdert Zellen zu dem Zellensender 11, der sie gliedert und sie in die Ausgangsverbindung 2 gibt. Jeden Zeitschlitz erfolgt Zellenbedienung vor der Zwischenspeicherung einer neuen Zelle in dem Zellenpuffer.
• Der Zellenserver könnte ggf. den Zellenzwischenspeicher und den Zellenpuffer umgehen. Diese Situation tritt beispielsweise dann auf, wenn der Zellenserver die Zellenanordnung 9 leer findet und die Eingangspuffer wenigstens eine Zelle enthält.
• Es sei bemerkt, daß sogar wenn Zellen unendlich schnell von dem Eingangspuffer zu dem Ausgangspuffer befördert werden, die (Ent)Gliederung der Zellen eine Verzögerung von nur einem Zeitschlitz verursachen, d.h. die Zeit notwendig zur Übertragung einer ganzen Zelle. Wenn aber vorausgesetzt wird, daß Zwischenspeicherung und nachfolgende Bedienung einen einzigen Zeitschlitz oder mehr nimmt, die durch die Schaltvorrichtung eingeführte minimale Verzögerung zwei Zeitschlitze ist.
• In den Fig. 2 bis 9 sind Ergebnisse von Berechnungen und Simulationen, die durchgeführt worden sind zum Herausfinden der Eigenschaften des Schaltelementes in Fig. 1. In dieser Simulation wurde Variationen in der Quellenaktivität Aufinekrsam keit gewidmet und besonders interessant ist der Fall, wo vorübergehend Überlastung auftritt. Ein Schaltelement mit zwei Eingängen wurde vorausgesetzt. Ebenfalls wurde vorausgesetzt, daß der LDOLL-Zwischenspeicher einen Übertragungsausgang mit einer Kapazität von 150 Mbit/s speist. Die Zellengröße wurde auf 53 Oktetts gesetzt, mit einer Nutzinformation von 44 Oktetts. In jedem Eingangskanal ist eine Anzahl Verbindungen multiplexiert. Ein Kanal trägt die kombinierten Ausgangsströme einer Anzahl VBR-Coder mit einer mittleren Bitrate von 3,9 Mbit/s. Der andere Kanal befördert Verkehr, erzeugt von einer Anzahl EIN/AUS-Quellen (beispielsweise Datenserver), mit einer Spitzenbandbreite von 3 Mbit/s und einer mittleren EIN-Zeit und AUS-Zeit von 0,1 5. Der VBR-Ausgangsstrom besteht aus 90% LD-Zellen und 10% LL-Zellen. Fur den eintreffenden und ausgehenden Verkehr wird das Umkehrverhältnis vorausgesetzt. Alle 1/30 Sekunde werden die Bits eines Rahmen in Zellen gepackt, die mit einer konstanten mittleren Rate übertragen werden.
• Die Simulierung des LDOLL-Zwischenspeichers erfolt mit einer Zellenpuffergröße von 50 Puffern und mit einem Schwellenwert TH von 40 und mit einer veriierenden Anzahl Verkehrsquellen. Die Anzahl EIN-AUS- und VBR-Quellen sind als gleich gewählt worden, so daß die LD-Belastung etwa 2/3 der Gesamtbelastung war. Durch Anderung der Anzahl der beiden Quellen von 19 auf 23 könnte die Gesamtbelastung des LDOLL-Zwischenspeichers variiert werden.
• Fig. 2 zeigt die Wahrscheinlichkeit des Verlustes von LD- (gestrichelte Linie) und LL-Zelien (Vollinie) des erfindungsgemäßen Schaltelementes im Vergleich zu einer FIFO-Art der Ausgabe von Zellen von dem Zellenpuffer (punktierte Linie). Die Wahrscheinlichkeit des Zellenverlustes ist in diser Figur als Funktion der Belastung dargestellt. Der Zellenverlust, der auftreten würde, wenn herkömmliche FIFO- Zwischenspeicherung angewandt wäre, findet meistens ausschließlich bei LD-Zellen statt; die mittlere Wahrscheinlichkeit des LL-Zellenverlustes wird weitgehend verringert. Dies gilt sogar wenn die Belastung nahezu eins wird. Dann wird die Wahrscheinlichkeit des LD-Zellenverlustes 1, da wegen der Speicherpriorität der Puffer, gesehen von LL-Zellen, virtuell leer ist. Fig. 2 zeigt, daß im Falle einer Pufferüberlastung die LD-Zellen, durch den Ersetzungsmechanismus, die ersten sind, die verworfen werden.
• In Fig. 3 wird die Verzögerung von LL-Zellen (gestrichelte Linie) und von LD-Zellen (Vollinle) mit Zellenverzögerung in einer FIFO-Auslesepolitik (punktierte Linie) verglichen. Die Zellenverzögerung ist in dieser Figur als Funktion der Belastung dargestellt. Diese Figur zeigt, daß im Vergleich zu einer FIFO-Politik die Verzögerung von LD-Zellen wesentlich verringert worden ist auf Kosten einer größeren Verzögerung von LL-Zellen.
• Fig. 4 zeigt die Wahrscheinlichkeit des LL- und LD-Zellenverlustes im vergleich zu einer FIFO-Politik, abhängig von dem Schwellenwert TH. Es stellt sich heraus, daß die Wahrscheinlichkeit des LD-Verlustes relativ unempfindlich ist für Änderungen in dem Wert TH.
• Fig. 5 zeigt die Zellenverzögerung von LL- und LD-Zellen im Vergleich zu einer FIFO-Politik, abhängig von dem Schwellenwert TH. Eine Zunahme von TH verringert die mittlere Verzögerung für LD-Zellen und steigert die mittlere LL- Zellenverzögerung, wobei gleichzeitig die Verlustrate von LL-Zellen zunimmt. Mit diesem Szenario gibt es keine TH, die eine LD-Zellenverzögewng größer als die für LL-Zellen ergibt.

Claims (1)

1. Telekommunikationsschaltvorrichtung zum Schalten digitaler Daten, die sich in Datenzellen befinden, die mit einem Zellenkopf versehen sind, von wenigstens einer Eingangsleitung (1-1; 1-N) der Schaltvorrichtung zu einer Ausgangsleitung (2) der Schaltvorrichtung, wobei diese Schaltvorrichtung Speichermittel (9) aufweist zum Speichern der durchzuschaltenden Zellen, Zuordnungsmittel (6, 8) zum Zuordnen eintreffender Zellen mit einer niedrigen Verzögerungspriorität zu einem Bereich mit geringer Verzögerung (LD) der Speichermittel (9) und zum Zuordnen eintreffender Zellen mit einer niedrigen Verlustpriorität zu einem Gebiet mit geringem Verlust (LL) der Speichermittel (9) in Abhängigkeit von einem Wert eines vorbestimmten Bits in dem Zellenkopf und Auslesemittel (7, 12a, 12b, 13) zum Auslesen von Zellen aus den Speichermitteln (9), wobei die genannten Speichermittel (9) durch einen gemeinsamen Puffer gebildet werden, der die Gebiete mit geringer Verzögerung (LD) sowie die Gebiete mit niedriger Verlustrate (LL) aufweist, und dadurch gekennzeichnet, daß, wenn der gemeinsame Puffer voll ist, und eine eintreffende Zelle mit einer niedriger Verlustpriorität vorhanden ist, die Zuordnungsmittel (6, 8) eine Zelle von dem Gebiet mit geringer Verzögerung (LD) verwerfen, damit Raum geschaffen wird zum Speichern der eintreffenden Zelle in dem Gebiet mit geringem Verlust, und daß die Auslesemittel (7) vorgesehen sind zum Auslesen von Zellen von dem Gebiet mit geringer Verzögerung (LD), es sei denn, daß die Anzahl Zellen in dem Gebiet mit geringem Verlust (LL) einen vorbestimmten Schwellenwert überschreiten, wobei in diesem Fall die Auslesemittel (7) vorgesehen sind zum Auslesen von Zellen aus dem Gebiet mit geringem Verlust (LL).