DE69621412T2

DE69621412T2 - Verfahren zur Herstellung einer Halbleitereinrichtung mit einem aus einer Grube herausragenden Isolationsoxid

Info

Publication number: DE69621412T2
Application number: DE69621412T
Authority: DE
Inventors: Hitoshi Abiko
Original assignee: NEC Corp
Current assignee: NEC Electronics Corp
Priority date: 1995-12-25
Filing date: 1996-12-23
Publication date: 2003-02-13
Anticipated expiration: 2016-12-24
Also published as: EP0782185B1; JPH09181158A; US5677233A; DE69621412D1; EP0782185A3; JP2762976B2; KR100237275B1; EP0782185A2

Description

GEBIET DER ERFINDUNG

Diese Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Halbleiterbauelements und insbesondere auf ein Verfahren zur Herstellung eines Halbleiterbauelements mit einem isolierenden Oxid, das aus einer Rille aufsteigt.

BESCHREIBUNG DES STANDES DER TECHNIK

Auf einem Halbleitersubstrat sind verschiedene Schaltungskomponenten integriert, wobei sie durch leitende Verdrahtungen, die Signalwege zwischen ihnen schaffen, eine integrierte Schaltung bilden. Um eine Störung der integrierten Schaltung zu verhindern, ist eine geeignete elektrische Isolation zwischen den Schaltungskomponenten erforderlich. Eine der elektrisch isolierenden Strukturen ist ein isolierendes Oxid, das aus einer Rille anschwillt, die in einem Halbleitersubstrat geformt ist.
In den Fig. 1A bis 1H der Zeichnung ist ein typisches Beispiel des Verfahrens zur Herstellung eines Halbleiterbauelements, das mit dem isolierenden Oxid isoliert ist, gezeigt. Das Verfahren des Standes der Technik beginnt mit der Vorbereitung eines Siliciumsubstrats 1. Auf der Hauptoberfläche des Siliciumsubstrats 1 wird ein Aufwachsen von Siliciumoxid bewirkt und dementsprechend wird die Hauptoberfläche des Siliciumsubstrats 1 mit einer Siliciumoxidschicht 2a beschichtet. Anschließend wird über der gesamten Oberfläche der Siliciumoxidschicht 2a Siliciumnitrid abgeschieden, das auf der Siliciumoxidschicht 2a eine Siliciumnitridschicht 2b bildet. Somit sind die Siliciumoxidschicht 2a und die Siliciumnitridschicht 2b auf der Hauptoberfläche des Siliciumsubstrats 1 geschichtet, wobei das Siliciumsubstrat 1, die Siliciumoxidschicht 2a und die Siliciumnitridschicht 2b als Ganzes eine Mehrschichtstruktur 4 bilden.
Anschließend wird auf die Siliciumnitridschicht 2b eine Photoresistlösung geschleudert, die getrocknet wird, so daß sie auf der Siliciumnitridschicht 2b eine Photoresistschicht bildet. Auf die Photoresistschicht wird ein Musterbild für ein Isolationsoxid optisch übertragen und in der Photoresistschicht ein latentes Bild gebildet. Das latente Bild wird in Entwicklungslösung entwickelt und die Photoresistschicht zu einer Photoresistmaske 3 gemustert.
Die Siliciumnitridschicht 2b, die Siliciumoxidschicht 2a und das Siliciumsubstrat 1 werden unter Verwendung der Photoresistmaske 3 aufeinanderfolgend weggeätzt, wobei wie in Fig. 1A gezeigt in der Mehrschichtstruktur 4 eine Ritte 4a geformt wird.
Die Photoresistmaske 3 wird abgestreift und über der gesamten Oberfläche der Mehrschichtstruktur 4 unter Verwendung einer Niederdruck-Gasphasenabscheidung nach chemischem Verfahren Siliciumoxid abgeschieden. Das Siliciumoxid füllt die Rille 4a, wobei die gesamte Oberfläche der Mehrschichtstruktur 4 wie in Fig. 1B gezeigt topographisch mit einer Siliciumoxidschicht 5 beschichtet wird. Nachfolgend wird die Siliciumoxidschicht 5 poliert, bis die Siliciumnitridschicht 2b freiliegt, wobei eine Siliciumoxidschicht 5a in der Rille 4a verbleibt. Daraufhin ist die Oberseite des Siliciumnitrids 2b koplanar mit der Oberseite der Siliciumoxidschicht 5a, wobei über der Siliciumnitridschicht 2b und der Siliciumoxidschicht 5a wie in Fig. 1C gezeigt eine flache Oberfläche erzeugt wird.
Unter Verwendung der Siliciumnitridschicht 2b als Ätzmaske ätzt Fluorwasserstoff die Siliciumoxidschicht 5a teilweise, bis die gesamte Oberfläche der Siliciumoxidschicht 5a wie in Fig. 1 D gezeigt mit der Oberseite der Siliciumoxidschicht 2a koplanar wird. Obgleich es schwierig ist, die Oberseite der Siliciumoxidschicht 5a mit der Oberseite der Siliciumoxidschicht 2a genau koplanar zu machen, wird die Siliciumoxidschicht 5a durch das Ätzen mit der Siliciumoxidschicht 2a annähernd koplanar.
Nachfolgend wird die Siliciumnitridschicht 2b unter Verwendung heißer Phosphorsäure mit 150 Grad Celsius weggeätzt. Die Siliciumoxidschicht 5a definiert an ihren beiden Seiten aktive Flächen 1a und 1b, wobei angenommen wird, daß die aktiven Flächen 1a und 1b jeweils Feldeffekttransistoren zugeordnet werden. Auf die Siliciumoxidschichten 2a und 5a wird Photoresistlösung geschleudert, die getrocknet wird, so daß sie eine Photoresistschicht bildet. Auf die Photoresistschicht wird optisch ein Musterbild für Kanalgebiete übertragen und in der Photoresistschicht ein latentes Bild gebildet. Das latente Bild wird entwickelt und auf den Siliciumoxidschichten 2a und 5a eine Photoresistmaske 6 geformt.
Unter Verwendung der Photoresistmaske 6 wird eine Ionenimplantation für eine Kanaldotierung ausgeführt. Die Photoresistmaske 6 legt die Kanalgebiete frei, um wie in Fig. 1E gezeigt die Störstellendotierung auszuführen, wobei in den Kanalgebieten ein vorgegebenes Störstellenprofil geschaffen wird.
Die Photoresistmaske 6 wird abgestreift und das Lithographieverfahren für eine in Fig. 1F gezeigte Photoresistmaske 7 wiederholt. Die Photoresistmaske 7 legt die Siliciumoxidschicht 2a gegenüber dem Fluorwasserstoff frei, bis das Siliciumoxid 1 erscheint. Die Siliciumoxidschicht 2a wird wie in Fig. 1G gezeigt weggeätzt, wobei die aktiven Flächen 1a und 1b erneut freigelegt werden. Die Menge des zu ätzenden Siliciumoxids hängt von der Zeit ab, die es dem Ätzmittel ausgesetzt ist, wobei die Zeit aus der Dicke der Siliciumoxidschicht 2a, der Schwankung der Abscheiderate des Siliciumoxids, der Ätzrate und einer Schwankung der Ätzrate bestimmt wird. Nach dem Ätzen wird die Photoresistmaske 7 abgestreift, wobei die Siliciumoxidschicht 5a in dem Siliciumsubstrat 1 verbleibt. Die Siliciumoxidschicht 5a dient als isolierendes Oxid.
Die freiliegenden Oberflächenteile der aktiven Flächen 1a/1b werden thermisch oxidiert, wobei auf den aktiven Flächen 1a und 1b ein Aufwachsen dünner Gate- Oxidschichten 8a/8b bewirkt wird. Über der gesamten Oberfläche der sich ergebenden Struktur wird Polysilicium abgeschieden und auf der Polysiliciumschicht durch das Lithographieverfahren eine (nicht gezeigte) Photoresistmaske vorgesehen. Die Polysiliciumschicht wird zu einer gemeinsamen Gate-Elektrode 8c gemustert, die wie in Fig. 1H gezeigt über die Kanalgebiete und das isolierende Oxid 5a verläuft. Schließlich werden in die aktiven Flächen 1a und 1b auf selbstjustierende Weise mit der gemeinsamen Gate-Elektrode 8c Dotierungsstörstellen ionenimplantiert. Die ionenimplantierten Dotierungsstörstellen bilden Source- und Drain-Gebiete, wobei die Feldeffekttransistoren fertiggestellt sind. Das isolierende Oxid 5a isoliert die Feldeffekttransistoren elektrisch gegeneinander und verhindert eine Störung der Feldeffekttransistoren.
Allerdings stößt das Verfahren des Standes der Technik auf ein Problem dahingehend, daß über die Kanalgebiete ein großer Betrag eines Leckstroms fließt. Ein Verfahren zum Formen einer isolierenden Rille ist auch in US-A-5521422, veröffentlicht am 28. Mai 1996, offenbart.

ZUSAMMENFASSUNG DER ERFINDUNG

Eine wichtige Aufgabe der vorliegenden Erfindung besteht somit in der Schaffung eines Verfahrens zur Herstellung eines Halbleiterbauelements, das den Leckstrom eines Transistors verringert.
Der vorliegende Erfinder hat das Problem betrachtet und festgestellt, daß während der Ätzphase der Siliciumoxidschicht 2a die Neigung bestand, daß ein Überätzen stattfand. Dies lag an der Tatsache, daß die Ätzzeit wegen der Schwankung der Ätzrate verlängert war. Das Ätzmittel dringt in die äußere Peripherie der Siliciumoxidschicht 5a ein und bildet wie in Fig. 2 eingekreist zwischen dem Siliciumsubstrat 1 und der Siliciumoxidschicht 5a an den Grenzen die Stufen 9a/9b.
Die Stufen 9a/9b wurden mit den Gate-Oxidschichten 8a/8b beschichtet, wobei über den Stufen 9a/9b wie in Fig. 3 gezeigt topographisch die gemeinsame Gate- Elektrode 8c verlief. Die gemeinsame Gate-Elektrode 8c schaffte an den Stufen 9a/9b nicht nur ein vertikales elektrisches Feld 10a, sondern auch ein horizontales elektrisches Feld 10b, und verringerte den Schwellenwert des Feldeffekttransistors. Der Feldeffekttransistor war gleichwertig der Kombination eines durch die Kurven PL1 dargestellten Standard-Feldeffekttransistors und eines durch die Kurven PL2 dargestellten Feldeffekttransistors mit niedrigem Schwellenwert (siehe Fig. 4), wobei der Drain-Strom X1 bei dem Gate-Potential null als Leckstrom beobachtet wurde.
Der Erfinder kam zu der Schlußfolgerung, daß der Leckstrom begrenzt wird, wenn die Stufen 9a/9b an der Peripherie der Oxidschicht 5a nicht geformt werden. Zur Lösung der Aufgabe schlägt die vorliegende Erfindung vor, zu veranlassen, daß vor dem Formen einer Gate-Isolierschicht eine Siliciumoxidschicht aus einer Rille anschwillt.
In Übereinstimmung mit der vorliegenden Erfindung wird ein wie in Anspruch 1 definiertes Verfahren zur Herstellung eines Halbleiterbauelements geschaffen.

KURZBESCHREIBUNG DER ZEICHNUNG

Die Merkmale und Vorteile des Verfahrens gemäß der vorliegenden Erfindung werden deutlicher verständlich aus der folgenden Beschreibung in Verbindung mit der beigefügten Zeichnung, in der:
Fig. 1A bis 1H Querschnittsansichten sind, die das Verfahren des Standes der Technik zur Herstellung eines Halbleiterbauelements zeigen;
Fig. 2 eine Querschnittsansicht ist, die die Struktur einer Zwischenstruktur nach der Ätzphase für die Siliciumoxidschicht zeigt;
Fig. 3 eine Querschnittsansicht ist, die die Grenze zwischen dem isolierendem Oxid und dem Siliciumsubstrat zeigt;
Fig. 4 ein Graph ist, der die Gate-Potential/Drain-Strom-Kennlinien des mittels des Verfahrens des Standes der Technik hergestellten Feldeffekttransistors zeigt;
Fig. 5A bis 5L Querschnittsansichten sind, die eine Verfahrensfolge zur Herstellung eines Halbleiterbauelements gemäß der vorliegenden Erfindung zeigen;
Fig. 6 ein Graph ist, der die Gate-PotentiaIIDrain-Strom-Kennlinien eines in dem Halbleiterbauelement enthaltenen Feldeffekttransistors zeigt; und
Fig. 7A und 7B Querschnittsansichten wesentlicher Phasen einer weiteren Verfahrensfolge gemäß der vorliegenden Erfindung zeigen.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN

Erste Ausführungsform

Die Fig. 5A bis 5L zeigen ein Verfahren zur Herstellung eines Halbleiterbauelements, das die vorliegende Erfindung verkörpert. Das Verfahren beginnt mit der Vorbereitung eines Einkristall-Siliciumsubstrats 11. Das Siliciumoxid wird bis zu 10 Nanometer dick auf der Hauptoberfläche des Einkristall-Siliciumsubstrats 11 abgeschieden und bildet auf der Hauptoberfläche eine Siliciumoxidschicht 12a. Anschließend wird über der Siliciumoxidschicht 12a bis zu 100 Nanometer dick Siliciumnitrid abgeschieden und auf der Siliciumoxidschicht 12a eine Siliciumnitridschicht 12b geschichtet.
Auf die gesamte Oberfläche der Siliciumnitridschicht 12b wird eine Photoresistlösung geschleudert, die getrocknet wird, so daß sie auf der Siliciumnitridschicht 12b eine Photoresistschicht bildet. Auf die Photoresistschicht wird optisch ein Musterbild für ein Fenster übertragen und in der Photoresistschicht ein latentes Bild gebildet. Das latente Bild wird entwickelt, so daß auf der Siliciumnitridschicht 12b eine Photoresist-Ätzmaske 13a bereitgestellt wird. Die Siliciumnitridschicht 12b wird unter Verwendung der Photoresist-Ätzmaske 13a anisotrop weggeätzt, wobei in der Siliciumnitridschicht 12b wie in Fig. 5A gezeigt ein Fenster 12c geformt wird. Ein Teil der Siliciumoxidschicht 12a wird gegenüber dem Fenster 12c freigelegt. Die Siliciumoxidschicht 12a kann während des anisotropen Ätzens teilweise weggeätzt werden. Allerdings ist die Hauptoberfläche des Einkristall- Siliciumsubstrats 11 weiter mit der Siliciumoxidschicht 12a beschichtet, wobei die verbleibende Siliciumoxidschicht 12a verhindert, daß das Einkristall-Siliciumsubstrat 11 durch das anisotrope Ätzen beschädigt wird.
Die Photoresist-Ätzmaske 13a wird abgestreift und über der gesamten Oberfläche der sich ergebenden Struktur unter Verwendung einer Niederdruck-Gasphasenabscheidung nach chemischem Verfahren Siliciumoxid abgeschieden. Durch die Niederdruck-Gasphasenabscheidung nach chemischem Verfahren wird eine gute Stufenbeschichtung erreicht. Im Ergebnis verläuft eine Siliciumoxidschicht 14 wie in Fig. 5B gezeigt topographisch über die freiliegenden Oberflächen der Siliciumoxidschicht 12a und der Siliciumnitridschicht 12b. Die Siliciumoxidschicht 14 besitzt die gleiche Dicke wie oder eine größer Dicke als die Siliciumoxidschicht 12a und ist in diesem Fal(15 Nanometer dick.
Die Siliciumoxidschicht 14 wird ohne Ätzmaske anisotrop geätzt und auf der Innenseite der Siliciumnitridschicht 12b wie in Fig. 5C gezeigt eine Seitenwand 14b geformt. Die Breite der Seitenwand 14b ist genauso groß wie oder größer als die Dicke der Siliciumoxidschicht 12a und beträgt in diesem Fall 15 Nanometer.
Die Siliciumoxidschicht 12a und das Einkristall-Siliciumsubstrat 11 werden unter Verwendung der Siliciumnitridschicht 12b und der Seitenwand 14a als Ätzmaske anisotrop weggeätzt, wobei in dem Einkristall-Siliciumsubstrat 11 wie in Fig. 5D gezeigt eine Rille 11a geformt wird. In diesem Fall ist die Rille 11a in bezug auf die Hauptoberfläche des Einkristall-Siliciumsubstrats 11 20 Nanometer tief.
Nachfolgend wird die Seitenwand 14a wie in Fig. 5E gezeigt unter Verwendung von Fluorwasserstoff weggeätzt. Obgleich die Seitenwand 14a geätzt wird, greift der Fluorwasserstoff die Siliciumoxidschicht 12a an und ätzt gleichzeitig einen Oberflächenteil der Siliciumoxidschicht 12a weg. Allerdings ist das Ätzen an der Siliciumoxidschicht 12a insofern, als die Siliciumnitridschicht 12b nicht abblättert, kein ernstes Problem. Die Entfernung der Seitenwand 14a kann in einer späteren Phase ausgeführt werden.
Über der gesamten Oberfläche der in Fig. 5E gezeigten sich ergebenden Struktur wird unter Verwendung der Niederdruck-Gasphasenabscheidung nach chemischem Verfahren Siliciumoxid bis 120 Nanometer dick abgeschieden und auf der sich ergebenden Struktur wie in Fig. 5F gezeigt topographisch eine Siliciumoxidschicht 15 geformt. Es ist erforderlich, daß die Siliciumoxidschicht 15, eine größere Dicke als die Tiefe der Rille, gemessen von der Oberseite der Siliciumoxidschicht 12a, hat. Die Siliciumoxidschicht 15 füllt die Rille, wobei die unterste Oberseite 15a der Siliciumoxidschicht 15 zwischen der Oberseite der Siliciumoxidschicht 12a und der Oberseite der Siliciumnitridschicht 12b liegt.
Die Siliciumoxidschicht 15 und die Siliciumnitridschicht 12b werden poliert, bis über der Siliciumnitridschicht 12b und über der Siliciumoxidschicht 15 wie in Fig. 5G gezeigt eine flache Oberfläche 16 geschaffen ist. In diesem Fall ist die flache Oberseite 16 von der Unterseite der Rille 11a 110 Nanometer hoch. Nachfolgend ätzt Fluorwasserstoff unter Verwendung des Siliciumnitrids 12b als Ätzmaske selektiv die Siliciumoxidschicht 15, wobei das Ätzen die Siliciumoxidschicht 15 wie in Fig. 5H gezeigt in die Rille 11a senkt. Die Siliciumoxidschicht 15 definiert an ihren beiden Seiten die aktiven Flächen 11b und 11c.
Die Oberseite 15b der Siliciumoxidschicht 15 befindet sich zwischen der Oberseite der Siliciumoxidschicht 12a und der Oberseite der Siliciumnitridschicht 12b. Obgleich erforderlich ist, daß die Siliciumoxidschicht 15 eine höhere Oberseite 15b als die Oberseite der Siliciumoxidschicht 12a hat, ist es angesichts der elektrischen Eigenschaften des Halbleiters erwünscht, daß die Oberseite 15b so nah wie möglich an der Oberseite der Siliciumoxidschicht 12a liegt. In diesem Fall besitzt die Oberseite 15b von der Oberseite des Siliciumsubstrats 11 eine Höhe von 30 Nanometern. Wenn die Siliciumnitridschicht 12b und die Siliciumoxidschicht 15 aber bereits poliert worden sind, so daß die Oberseite 15b 30 Nanometer höher als die Hauptoberfläche des Siliciumsubstrats 11 ist, kann die selektive Ätzphase an der Siliciumoxidschicht 15 aus dem Verfahren gemäß der vorliegenden Erfindung weggelassen werden.
Nachfolgend wird die Siliciumnitridschicht 12b unter Verwendung heißer Phosphorsäure weggeätzt. In diesem Fall wird die Phosphorsäure auf etwa 150 Grad Celsius erhitzt. Im Ergebnis erscheint die Siliciumoxidschicht 12a, wobei die Oberseite 15b der Siliciumoxidschicht 15 wie in Fig. 51 gezeigt um 20 Nanometer höher als die Oberseite 12d der Siliciumoxidschicht 12a ist.
Auf der Siliciumoxidschicht 15 wird durch das Lithographieverfahren eine Photoresistmaske 17 bereitgestellt, wobei die Kanalgebiete gegenüber den in der Photoresistmaske 17 geformten Fenstern 17a und 17b freigelegt werden. Durch die Fenster 17a/17b werden wie in Fig. 5 J gezeigt Dotierungsstörstellen in die Kanalgebiete der aktiven Flächen 11b/11c ionenimplantiert, wobei sie in den Kanalgebieten ein geeignetes Störstellenprofil bilden. In diesem Fall wird zunächst mit einer Dosis von 4 · 10² cm&supmin;² bei der Beschleunigungsenergie von 100 keV Bor ionenimplantiert, während das Bor anschließend mit einer Dosis von 6 · 10¹² cm&supmin;² bei der Beschleunigungsenergie von 40 keV ionenimplantiert wird. Das Störstellenprofil in den Kanalgebieten hängt von den zu erwartenden Transistorkennlinien ab.
Die Photoresistmaske 17 wird abgestreift und durch das Photolithographieverfahren eine weitere Photoresistmaske 18 bereitgestellt. Die Photoresistmaske 17 legt die Siliciumoxidschicht 12a gegenüber dem Fluorwasserstoff frei, wobei die Siliciumoxidschicht 12a weggeätzt wird. Die Zeitdauer für das Ätzen wird auf die Weise eingestellt, daß der Fluorwasserstoff die Siliciumoxidschicht 11, da die Siliciumoxidschicht 12a dicker als die Entwurfsdicke von 10 Nanometern sein kann, um 11 Nanometer dick ätzt. Aus diesem Grund schreitet das Ätzen in Querrichtung fort, wobei die Siliciumoxidschicht 15b um 11 Nanometer zurückgezogen wird. Allerdings liegt der Rand 15d der äußeren Peripherie der Siliciumoxidschicht 15c wie in Fig. 5K gezeigt weiter auf der Hauptoberfläche des Siliciumsubstrats 11. In diesem Fall beträgt der Abstand zwischen dem Rand 15d der äußeren Peripherie und der Rille 11a etwa 4 Nanometer. Die Siliciumoxidschicht 15c dient als isolierendes Oxid, wobei das isolierende Oxid in der folgenden Beschreibung mit dem gleichen Bezugszeichen wie die Siliciumoxidschicht 15c bezeichnet ist.
Der Randabschnitt der äußeren Peripherie auf der Hauptoberfläche verhindert wirksam unerwünschte Stufen der Siliciumoxidschicht 15b. Der Abstand zwischen dem Rand 15d der äußeren Peripherie bis zur Rille 11a ist durch die Differenz zwischen der Dicke der Siliciumoxidschicht 12a und der Breite der Seitenwand 14a bestimmt, wobei die Breite der Seitenwand 14a von der Dicke der Siliciumoxidschicht 14 abhängt. Aus diesem Grund muß die Siliciumoxidschicht 14 die gleiche Dicke wie oder eine größere Dicke als die Siliciumoxidschicht 12a haben.
Die Photoresistmaske 18 wird abgestreift, wobei die aktiven Flächen 11b und 11c erneut freigelegt werden. Die aktiven Flächen 11b und 11c werden thermisch oxidiert, so daß sie die Gate-Isolierschichten 19a und 19b bilden. Über der gesamten Oberfläche der sich ergebenden Struktur wird Polysilicium abgeschie-·den und durch das Photolithographieverfahren eine (nicht gezeigte) geeignete Photoresistmaske bereitgestellt. Die Photoresistmaske liegt über den Gate- Oxidschichten 19a/19b über den Kanalgebieten, wobei die Polysiliciumschicht wie in Fig. 5L gezeigt zu einer gemeinsamen Gate-Elektrode 19c gemustert wird. In die aktiven Flächen werden auf selbstjustierende Weise mit der gemeinsamen Gate-Elektrode 19c Dotierungsstörstellen ionenimplantiert, die in den aktiven Flächen beiderseits der Kanalgebiete die Source- und Drain-Gebiete bilden. Die Kanalgebiete, die Source- und Drain-Gebiete, die Gate-Isolierschicht 19a/19b und die gemeinsame Gate-Elektrode 19c bilden zusammen einen Feldeffekttransistor 19, wobei beiderseits des isolierenden Oxids 15c zwei Feldeffekttransistoren hergestellt werden.
Der Rand 15d der äußeren Peripherie des isolierende Oxids 15c liegt weiter auf die Hauptoberfläche des Siliciumsubstrats 11 und ist nie in die Rille 11a gesenkt. Die gemeinsame Gate-Elektrode 19c erzeugt elektrische Felder in vertikaler Richtung zur Hauptoberfläche des Siliciumsubstrats 11, wobei kein unerwünschter parasitärer Feldeffekttransistor aufgebaut wird.
Der vorliegende Erfinder hat die Feldeffekttransistoren 19 bewertet. Der vorliegende Erfinder hat den Potentialpegel an der gemeinsamen Gate-Elektrode 19c geändert und den Drain-Strom gemessen. Die Gate-Potential/Drain-Strom- Kennlinien wurden in Fig. 6 gezeichnet und sind durch die Kurven PL3 dargestellt. Der Drain-Strom bei dem Gate-Potential null war der Leckstrom, der um zwei Größenordnungen verringert war.
Aus der vorstehenden Beschreibung ist klar, daß das isolierende Oxid 15c aus der Rille 11a anschwillt, wobei der Randabschnitt der äußeren Peripherie auf der Hauptoberfläche gegen die unerwünschten Stufen wirksam ist. Das isolierende Oxid 15c ohne eine Stufe an der Peripherie der Rille verringert sicher den Leckstrom.
In der ersten Ausführungsform bewirkt die Seitenwand 14a, daß die Siliciumoxidschicht 15 den Randabschnitt der äußeren Peripherie besitzt, wobei die Siliciumnitridschicht 12b und die Seitenwand 14a als erste Maske bzw. als zweite Maske dienen.

Zweite Ausführungsform

Die Fig. 7A und 7B zeigen wesentliche Schritte einer weiteren Prozeßfolge, die die vorliegende Erfindung verkörpert. Nach Formen des Fensters 12c in der Siliciumoxidschicht 12a und in der Siliciumnitridschicht 12b (siehe Fig. 5A) wird durch Entfernen eines inneren Endteils der Siliciumnitridschicht 12b beispielsweise ein inneres Endteil der Siliciumoxidschicht 12a freigelegt, wobei unter den Bedingungen, daß ein kohlenstoffhaltiger Film im wesentlichen am Innenrand der Siliciumoxidschicht 12a liegt, ein anisotropes Ätzen ausgeführt wird. Daraufhin wird an den Innenrandabschnitten der Siliciumoxidschicht 12a wie in Fig. 7A gezeigt ein abgeschrägter Abschnitt 12e geformt.
Das Siliciumsubstrat 11 wird unter Verwendung der Siliciumnitridschicht 12b und des abgeschrägten Abschnitts 12e als Ätzmaske teilweise entfernt, um wie in Fig. 7B gezeigt die Rille 11a zu formen. Der abgeschrägte Abschnitt 12e erzeugt einen Abstand der Rille 11a vom Innenrand 12f der Siliciumnitridschicht 12b. Die Prozeßfolge fährt bis zu dem in Fig. 5F gezeigten Schritt fort und folgt der in den Fig. 5F bis 5L gezeigten Folge. Nach Bilden der in Fig. 7B gezeigten Struktur ist das Verfahren zur Realisierung der zweiten Ausführungsform ähnlich dem der ersten Ausführungsform, wobei im folgenden keine weitere Beschreibung aufgenommen wird, um eine Wiederholung zu vermeiden.
Die Siliciumnitridschicht 12b kann durch ein geeignetes Material ersetzt werden, das in der Ätzphase selektiv gegenüber dem Siliciumoxid ist und das Polieren aushält, wobei ein solches alternatives Material beispielsweise ein dünner Diamantfilm ist. Die Siliciumoxidschicht 15 kann außerdem durch ein geeignetes Material ersetzt werden, das in der Ätzphase selektiv gegenüber dem Siliciumnitrid ist, wobei Polysilicium ein Beispiel für das Material ist.
Die aktiven Flächen 11a und 11b können einem Bipolartransistor oder anderen Schaltungskomponenten wie etwa einem Kondensator zugeordnet werden.

Claims

1. Verfahren zur Herstellung eines Halbleiterbauelements, umfassend:

a) Vorbereitung eines Substrats (11) aus Halbleitermaterial mit einer Hauptoberfläche und das mit einer ersten Isolierschicht (12a) aus einem isolierenden Material beschichtet ist;

b) Bereitstellen einer ersten Maske (12b) aus einem ersten Material, das auf der ersten Isolierschicht (12a) geformt wird und ein erstes Fenster (12c) über einer ersten Fläche der Hauptoberfläche definiert;

c) Bereistellen einer zweiten Maske (14a) aus einem zweiten Material, die über einer zweiten Fläche der Hauptoberfläche, die in der ersten Fläche enthalten ist, geformt wird und ein zweites Fenster über einer dritten Fläche der Hauptoberfläche definiert, die in der zweiten Fläche enthalten ist;

d) Formen einer Rille (11a) in dem Substrat (11) durch das Verwenden der ersten und zweiten Maske (12b/14a);

e) Ätzen der zweiten Maske (14a) und des Teils der ersten Isolierschicht (12a), die unter der zweiten Maske liegt, indem ein erstes Ätzmittel verwendet wird, das eine Selektivität zwischen dem ersten Material und dem zweiten Material besitzt, so dass eine vierte Fläche der Hauptoberfläche zwischen einer äußeren Peripherie der ersten Fläche und der Rille (11a) freigelegt wird;

f) Ablagern einer zweiten Isolierschicht des isolierenden Materials, das für die erste Isolierschicht (12a) verwendet wird, über die sich ergebende Struktur des Schrittes e), so dass das isolierende Material die Rille füllt und die erste Maske (12b) und die vierte Fläche bedeckt;

g) Polieren der zweiten Isolierschicht (15) und der ersten Maske (12b) zum Schaffen einer flachen Oberfläche (16), die sich über die zweite Isolierschicht (15) und die erste Maske (12b) erstreckt;

h) Ätzen eines verbleibenden Teils der ersten Maske (12b) durch das Verwenden eines zweiten Ätzmittels, das eine Selektivität zwischen dem ersten Material und dem isolierenden Material besitzt; und

i) Ätzen der ersten Isolierschicht (12a), so dass die zweite Isolierschicht (15) einen äußeren Kantenabschnitt auf der Hauptoberfläche aufweist.

2. Verfahren gemäß Anspruch 1, in dem Schritt c) folgende Unterschritte beinhaltet:

c-1) Ablagern des zweiten Materials über die gesamte Oberfläche der sich ergebenden Struktur von Schritt b) zum Beschichten der ersten Maske (12b) und der Oberflächen, die das erste Fenster (12c) mit einer Schicht (14) des zweiten Materials definieren, und

c-2) anisotropes Ätzen der Schicht (14) des zweiten Materials durch das Verwenden eines dritten Ätzmittels, das eine Selektivität zwischen dem ersten Material und dem zweiten Material besitzt, bis die erste Maske (12b) erscheint, wobei eine Seitenwand (14a) gebildet wird, die als zweite Maske dient.

3. Verfahren gemäß Anspruch 2, in dem das erste Material, das isolierende Material und das zweite Material Siliziumnitrid, Siliziumoxid beziehungsweise Siliziumoxid sind.

4. Verfahren gemäß Anspruch 1, in dem Schritt c) folgende Unterschritte beinhaltet:

c-1) Entfernen eines inneren Endteils der ersten Maske (12b) zum Freilegen eines inneren Endteils der ersten Isolierschicht (12a); und

c-2) Formen eines inneren Endteils der ersten Isolierschicht (12a) in einen abgeschrägten Abschnitt (12e).

5. Verfahren gemäß Anspruch 4, in dem das erste Material, das isolierende Material und das zweite Material Siliziumnitrid, Siliziumoxid beziehungsweise Siliziumoxid sind.

6. Verfahren nach Anspruch 1, weiter aufweisend Schritt des Ätzens der zweiten Isolierschicht zum Schaffen einer Oberseite (15b) von dieser zwischen der Oberseite der ersten isolierenden Materialschicht (12a) und der Oberseite der ersten Maske (12b) zwischen Schritt g) und Schritt h).

7. Verfahren gemäß Anspruch 6, weiter aufweisend den Schritt des Einbringens einer Dotierung durch die zweite Isolierschicht (12a) in eine fünfte Fläche der Hauptoberfläche zwischen Schritt h) und Schritt i).

8. Verfahren gemäß Anspruch 7, weiter aufweisend Schritt j) zum Formen einer Gate-Isolierschicht (19a/19b) auf der fünften Fläche der Hauptoberfläche nach Schritt i).

9. Verfahren gemäß Anspruch 8, weiter aufweisend Schritt k) zum Formen einer Gate-Elektrode (19c) auf der Gate-Isolierschicht.