DE69533380T2

DE69533380T2 - Aufzeichnungsmedium, Signalaufzeichnungsgerät dazu, und Signalwiedergabegerät dazu

Info

Publication number: DE69533380T2
Application number: DE69533380T
Authority: DE
Inventors: Daiki Minato-ku Nabeshima; Naoki Minato-ku Ozaki
Original assignee: Toshiba Corp; Toshiba AVE Co Ltd
Current assignee: Toshiba Corp; Toshiba AVE Co Ltd
Priority date: 1994-03-16
Filing date: 1995-01-23
Publication date: 2005-08-11
Anticipated expiration: 2015-01-24
Also published as: EP0673028A2; JPH07254231A; EP0673028B1; KR100191944B1; JP2786810B2; EP0673028A3; DE69533380D1; US5881046A; US5587991A; KR950027787A

Description

Die Erfindung bezieht sich auf ein Aufzeichnungsmedium, wie beispielsweise eine optische Platte, deren Signalaufzeichnungsvorrichtung und deren Signalwiedergabevorrichtung.
Wenn digitale Daten hochdicht auf einem Aufzeichnungsmedium, wie beispielsweise einer optischen Platte, aufgezeichnet werden, sollten die digitalen Daten mit einem großen Wert der minimalen Codeinversionslänge Tmin moduliert werden, um so viele Daten wie möglich in einer begrenzten Bitlänge aufzuzeichnen.
Um dies zu tun, wurde in den letzten Jahren als ein Modulationssystem mit einem großen Wert der minimalen Codeinversionslänge Tmin das 4–9-Modulationssystem vorgeschlagen. Das 4–9-Modulationssystem wird beispielsweise in der japanischen Patentanmeldung Nr. 5-76692 beschrieben. Das 4–9-Modulationssystem wandelt 4-Bit-Daten in 9-Bit-Daten um. Bei einem 4–9-Modulationssystem ist die minimale Codeinversionslänge Tmin gleich 4 T (wobei T eine Bitlänge ist) und die maximale Codeinversionslänge Tmax gleich 18 T.
9 ist ein schematisches Diagramm, das den Aufbau einer Codeumwandlungstabelle für das 4–9-Modulationssystem zeigt. In 9 ist D_n ein Wert, mit dem eine eingegebene Binärdatensequenz alle vier Bits geteilt und in hexadezimaler Schreibweise (HEX) dargestellt wird. T_n ist ein binäres Bitmuster, bei dem der eingegebene D_n in 9 Bits umgewandelt wird und mindestens drei "Nullen" zwischen zwei Bit "Einsen" vorhanden sind. Aufgrund der Beziehung zwischen D_n und D_n+1 werden zwei oder drei T_n-Muster bereitgestellt. Abhängig von dem Wert von D_n+1 wird das Muster von T_n bestimmt. Wenn D_n = 5 ist, ist T_n entweder = "000000100" oder "000010001". Wenn D_n+1 gleich 6, 7, 8, D oder F ist, ist T_n gleich "000010001". Ansonsten ist T_n gleich "000000100". Wenn T_n gleich "000000100" ist, entspricht D_n+2 abhängig von D_n+1 der Tabelle von Fall (1). Als ein praktisches Beispiel kann, wenn D gleich 5, 6 oder 7 ist, "000010001", "000000000" bzw. "100001000" erhalten werden.
Wenn Daten auf dem Aufzeichnungsmedium aufgezeichnet werden, wird der resultierende 4–9-Modulationscode entsprechend der NRZI-Technik ("Non-Return to Zero Inverted" Technik) moduliert.
Wenn andererseits Daten von dem Aufzeichnungsmedium wiedergegeben werden, sollte ein synchroner Code regelmäßig auf dem Aufzeichnungsmedium aufgezeichnet werden, um Daten byteweise zu lesen. Der synchrone Code wird hier nachstehend als SYNC bezeichnet. Der SYNC ist ein vorbestimmtes Muster, das nicht im Datenabschnitt vorhanden ist.
Bei dem 4–9-Modulationssystem oder dergleichen enthält das Signal, das entsprechend der NRZI-Technik moduliert wurde, eine DC-Komponente. Um die DC-Komponente zu unterdrücken, wird ein DC-Löschcode (DCC) zu den Datenabschnitt hinzugefügt.
10 zeigt den Aufbau eines Sektors einer herkömmlichen optischen Platte. 11 zeigt den Aufbau eines Datenabschnitts von 10. Wie in diesen Zeichnungen gezeigt ist, ist jeder Sektor aus einem Adressenabschnitt 1 und einem DATA/ECC-Abschnitt 2 zusammengesetzt. Die SYNCs 3 und die DCCs 4 werden regelmäßig in mindestens den DATA/ECC-Abschnitt 2 platziert. Der DATA/ECC-Abschnitt 2 ist aus einer Mehrzahl von Blöcken zusammengesetzt, von denen jeder eine vorbestimmte Bitlänge aufweist.
12 zeigt die Beziehung von Positionen des SYNC 3 und des DCC 4 von 11. Wie in 12 gezeigt ist, werden Daten zwischen dem SYNC 3 und dem DCC 4 platziert. Die Signallänge des SYNC 3 beträgt 36 Bit. Die Signallänge des DCC 4 beträgt 9 Bit.
Obwohl der DCC 4 ein wesentlicher Code zum Unterdrücken der DC-Komponente des Signalverlaufs eines auf der Platte aufgezeichneten Signals ist, wird der Datenaufzeichnungsbereich des DATA/ECC-Abschnitts 2 entsprechend verringert, wodurch die hochdichte Aufzeichnung des Aufzeichnungsmediums verhindert wird.
Das vorbekannte Dokument "The Art of Digital Audio", J. Watkinson, Focal Press, revised reprint, 1989, S. 471–490, offenbart einen CD-Datenblock mit einem synchronen Muster und drei Packungsbits zum Unterdrücken einer DC-Komponente. Das synchrone Muster und die drei Packungsbits werden benachbart in dem DC-Datenblock aufgezeichnet. Das synchrone Muster des CD-Blocks weist eine Bitlänge von 22 T und die Packung eine Bitlänge von 3 T auf. Die Blocklänge eines Blocks der Datenblocks beträgt 17 T.
Das weitere vorbekannte Dokument Patent Abstracts of Japan, Band 12, Nr. 162 (E-609) & JP62272726 beschreibt eine Codierschaltung, die zwei Arten von synchronen Signalen im Voraus bereitstellt und eine der beiden Arten von synchronen Signalen für jede Leitung auswählt, um eine DC-Komponente zu verringern. Die beiden synchronen Signale von 6 dieses Dokuments unterscheiden sich nur in ihrem zweiten Bit, wie es ebenfalls der Fall in 5 der vorliegenden Anmeldung ist.
Die Erfindung stellt ein Aufzeichnungsmedium, ein Signalaufzeichnungsverfahren, ein Signalwiedergabeverfahren und eine Signalwiedergabevorrichtung gemäß Ansprüchen 1 bis 4 bereit.
1 ist ein schematisches Diagramm, das den Aufbau eines DATA/ECC-Abschnitts in einem Sektorformat einer optischen Platte gemäß einer Ausführungsform der Erfindung zeigt;
2 ist ein schematisches Diagramm, das die Beziehung der Positionen eines SYNC und eines DCC in dem DATA/ECC-Abschnitt von 1 zeigt;
3 ist ein schematisches Diagramm, das die Muster des SYNC und des DCC zeigt;
4 ist ein Blockdiagramm, das den Aufbau einer erfindungsgemäßen Signalaufzeichnungsvorrichtung zeigt;
5 ist ein schematisches Diagramm zum Erläutern eines DSV-Berechnungsverfahrens und eines DCC-Bestimmungsverfahrens für zwei Arten von DCC-Werten (a und b);
6 ist ein Blockdiagramm, das den Aufbau einer erfindungsgemäßen Signalwiedergabevorrichtung zeigt;
7 ist ein Blockdiagramm, das den Aufbau einer SYNC-Erfassungsschaltung zeigt;
8 ist ein Blockdiagramm, das den Aufbau eines synchronen Mustererfassungsabschnitts gemäß einer weiteren Ausführungsform der Erfindung zeigt;
9 ist ein schematisches Diagramm, das den Aufbau einer Codeumwandlungstabelle für das 4–9-Modulationssystem zeigt;
10 ist ein schematisches Diagramm, das den Aufbau eines Sektors einer herkömmlichen optischen Platte zeigt;
11 ist ein schematisches Diagramm, das den Aufbau eines Datenabschnitts von 10 zeigt; und
12 ist ein schematisches Diagramm, das die Beziehung der Positionen eines SYNC und eines DCC von 11 und deren Signallängen zeigt.
Als nächstes werden mit Bezug auf die begleitenden Zeichnungen Ausführungsformen der Erfindung beschrieben.
1 ist ein schematisches Diagramm, das den Aufbau eines DATA/ECC-Abschnitts in einem Sektorformat einer optischen Platte gemäß einer Ausführungsform der Erfindung zeigt. 2 ist ein schematisches Diagramm, das die Beziehung der Positionen eines SYNC (Synchroncodes) und eines DCC (DC-Löschcodes) in dem DATA/ECC-Abschnitt von 1 und deren Signallängen zeigt.
Wie in 1 und 2 gezeigt ist, sind an dem Anfang jedes Frames des DATA/ECC-Abschnitts der SYNC 13 und der DCC 14 benachbart angeordnet. Mit anderen Worten ist an dem Anfang des Frames der DCC 14 angeordnet. Der DCC 14 wird von dem SYNC 13 gefolgt. Die Signallänge des SYNC 13 beträgt 27 Bit. Die Signallänge des DCC 14 beträgt 9 Bit. Somit beträgt die Gesamtsignallänge des SYNC 13 und des DCC 14 zusammen 36 Bit.
3 ist ein schematisches Diagramm, das das Muster des SYNC 13 und des DCC 14 zeigt. Mit Bezug auf 3 ist in dem Abschnitt "*" der Wert "0" oder "1" platziert. Der SYNC 13 und der DCC 14 werden mit vorbestimmten Mustern, die in dem Datenabschnitt vorhanden sind, nämlich dem 4–9-Modulationscode dargestellt. Somit kann ein kontinuierliches Muster, das aus dem SYNC 13 und dem DCC 14 zusammengesetzt ist, als ein einziges SYNC-Muster behandelt werden. Bei diesem Beispiel wird als ein Muster, das nicht im Datenabschnitt vorhanden ist, ein Muster mit den Codeinversionslängen für 17 T, 4 T, 4 T und 6 T verwendet.
Somit kann bei der optischen Platte gemäß dieser Ausführungsform, da das aus (SYNC 13 + DCC 14) zusammengesetzte kontinuierliche Muster als ein einziges SYNC-Muster behandelt werden kann, die Signallänge des SYNC 13 für die Signallänge des DCC 14 verringert werden, wodurch die Aufzeichnungsdichte ohne Verschlechtern der Funktion der DCC 14 verbessert wird.
Als nächstes wird eine Signalaufzeichnungsvorrichtung, die das aus dem SYNC 13 und dem DCC 14 zusammengesetzte kontinuierliche Muster aufzeichnet, beschrieben.
4 ist ein Blockdiagramm, das den Aufbau einer erfindungsgemäßen Signalaufzeichnungsvorrichtung zeigt. Mit Bezug auf 4 umfasst die Signalaufzeichnungsvorrichtung einen Datenmodulationsabschnitt 41, einen DSV-Berechnungsabschnitt 42, einen DCC-Bestimmungsabschnitt 43, einen Sektorzusammensetzungsabschnitt 44, einen NRZI-Modulationsabschnitt 45 und einen Signalaufzeichnungsabschnitt 46.
Der Datenmodulationsabschnitt 41 führt die 4–9-Modulation für eingegebene Daten durch und liefert ein 4–9-Modulationssignal an den DSV-Berechnungsabschnitt 42 und den Sektorzusammensetzungsabschnitt 44. Der DSV-Berechnungsabschnitt 42 berechnet einen DSV (Digital Sum Value) entsprechend dem eingegebenen 4–9-Modulationssignal und liefert den DSV an den DCC-Bestimmungsabschnitt 43. Der DSV wird blockweise erhalten (beispielsweise als Blöcke von D1 bis D10, D11 bis D20 und D21 bis D30 von 1). Wann immer der DSV erhalten wird, wird der DCC bestimmt. Beispielsweise sei nun angenommen, wie in 5 gezeigt, dass zwei DCC-Werte ("010001000" und "000001000") verwendet werden, um DSVs für diese Werte zu berechnen. Danach werden die absoluten Werte der DSVs verglichen, und der DCC mit dem kleineren absoluten Wert wird als der aufzuzeichnende DCC 14 bestimmt. Der Sektorzusammensetzungsabschnitt 44 fügt den bestimmten DCC 14 zu den Aufzeichnungsdaten zusammen mit dem SYNC 13 hinzu. Dadurch wird das in 1 gezeigte Sektorformat zusammengesetzt. Danach führt der NRZI-Modulationsabschnitt 45 die NRZI-Modulation für das aus dem DCC 14, dem SYNC 13 und den Aufzeichnungsdaten zusammengesetzte 4–9-Modulationssignal durch. Der Signalaufzeichnungsabschnitt 46 zeichnet das 4–9-Modulationssignal auf einem Aufzeichnungsmedium (optische Platte) D auf.
Als nächstes wird eine Signalwiedergabevorrichtung, die ein Signal von dem Aufzeichnungsmedium wiedergibt, beschrieben.
6 ist ein Blockdiagramm, das den Aufbau der Signalwiedergabevorrichtung zeigt. Mit Bezug auf 6 umfasst die Signalwiedergabevorrichtung einen Signalleseabschnitt 61, einen NRZI-Demodulationsabschnitt 62, einen Sektorzersetzungsabschnitt 63, einen Extrahierungsabschnitt für einen synchronen Code 64, einen Datensynchronisationsabschnitt 64 und einen Datendemodulationsabschnitt 66. Der Signalleseabschnitt 61 liest ein Signal, das auf einem Aufzeichnungsmedium D aufgezeichnet wurde, und liefert das Signal an den NRZI-Demodulationsabschnitt 62. Der NRZI-Demodulationsabschnitt 62 führt die NRZI-Demodulation für das Lesesignal durch und liefert das Demodulationssignal, das ein 4–9-Modulationssignal ist, an den Sektorzerlegungsabschnitt 63. Der Sektorzerlegungsabschnitt 63 extrahiert einen Datenabschnitt aus dem 4–9-Modulationssignal, der das Sektorformat zusammensetzt, und liefert den Datenabschnitt an den Datendemodulationsabschnitt 66. Der Extrahierungsabschnitt für einen synchronen Code 64 extrahiert DCC 14 + SYNC 13 aus dem 4–9-Modulationssignal und liefert sie an den Datensynchronisationsabschnitt 65. Der Datensynchronisationsabschnitt 65 umfasst eine SYNC- Erfassungsschaltung. Die SYNC-Erfassungsschaltung erfasst ein relevantes SYNC-Muster, das zum Synchronisieren mit Daten von dem DCC 14 + SYNC 13 notwendig ist. Die SYNC-Erfassungsschaltung wird später ausführlicher beschrieben. Der Datensynchronisationsabschnitt 65 erzeugt ein Datenextrahierungs-Timing für den Datendemodulationsabschnitt 66, das dem erfassten Ergebnis des SYNC-Musters entspricht, so dass der Datendemodulationsabschnitt 66 die 4–9-Demodulation für die Daten byteweise durchführt. Somit werden reproduzierte Daten ausgegeben.
7 ist ein schematisches Diagramm, das einen Aufbau der SYNC-Erfassungsschaltung zeigt. Die SYNC-Erfassungsschaltung umfasst ein Schieberegister und einige Logikgatter. Mit anderen Worten gibt die SYNC-Erfassungsschaltung serielle Daten ein, die NRZI-demoduliert wurden, wann immer ein Bit-Takt stattfindet. Wenn das eingegebene Muster mit dem oben beschriebenen SYNC-Muster übereinstimmt, gibt die SYNC-Erfassungsschaltung ein SYNC-Erfassungssignal aus.
Tabellen 1 und 2 zeigen Paare (a) bis (j') des relevanten SYNC-Musters und der erfassten Bit-Sequenzen. Die obere Reihe jedes Paars stellt das relevante SYNC-Muster dar, das aus 36 Bits von DCC + SYNC zusammengesetzt ist. Die untere Reihe jedes Paars stellt einen Teil des relevanten SYNC-Musters dar. Beispielsweise stellt die untere Reihe des Paars (a) dar, dass 26 Bits verschieden von den höherwertigen 5 Bits und die niederwertigen 5 Bits des relevanten SYNC-Musters, das aus 36 Bits von DCC + SYNC zusammengesetzt ist, erfasste Bits des relevanten SYNC-Musters sind. Das 26-Bit-Muster ist die minimale erforderliche Anzahl von Bits für einen Mustervergleich, da das erste Bit ein Inversionspunkt des Werts des DCC und das letzte Bit das Start-Bit einer Sequenz von 6 T des Musters von Sequenzen von 17 T, 4 T, 4 T und 6 T ist (die nicht in dem Datenabschnitt vorhanden sind). Die untere Reihe des Paars (j') stellt dar, dass alle Bits von DCC + SYNC erfasste Bits des relevanten SYNC-Musters sind. Mit anderen Worten kann eine Bit-Sequenz als das relevante SYNC-Muster aus der minimalen Bit-Zahl der unteren Reihe des Paars (8) in Tabelle 1 zu allen Bits von DCC + SYNC der unteren Reihe des Paars (j') von Tabelle 2 ausgewählt werden. Bei dieser Ausführungsform ist der DCC 14 an dem ersten Block von Frames angeordnet, die den SYNC 13 enthalten. Außerdem ist der DCC 14 an dem Anfang jedes Blocks angeordnet. Herkömmlicherweise wird der DCC hinzugefügt, um die DC-Komponente zu unterdrücken, wenn ein Signal aufgezeichnet wird. Somit ist, wenn Daten reproduziert werden, der DCC nicht notwendig. Erfindungsgemäß kann, da der DCC an dem Anfang jedes Blocks zusammen mit dem ersten Block angeordnet ist, der DCC 14 als eine Hilfsinformation verwendet werden, die ermöglicht, dass Daten zwischen jedem SYNC 13 synchronisiert werden.
Somit kann, sogar wenn der SYNC 13 aufgrund eines Burst-Fehlers nicht erfasst werden kann und dadurch Daten nicht synchronisiert werden können, mit dem DCC 14 jedes Blocks die Daten synchronisiert werden. Folglich kann die Synchronismus-Wiederherstellungszeit kürzer gemacht werden als in dem Fall, wenn Daten nur mit dem SYNC-Muster synchronisiert werden. Wenn die Synchronismus-Wiederherstellungszeit kürzer gemacht wird, kann die Datenlänge, die verarbeitet wird, erhöht und die Zuverlässigkeit der Daten verbessert werden.
Wenn nur das SYNC-Muster verwendet wird, kann ein nicht korrigierbarer Fehler auftreten. Wenn Daten jedoch mit dem DCC 14 jedes Blocks synchronisiert werden, wird die Wahrscheinlichkeit, mit der der Fehler korrigiert wird, erhöht. Die Situation, dass der Fehler nicht korrigiert werden kann, wird beachtlich verringert, wodurch die an die Fehlerkorrekturseite angelegte Last verringert wird.
Bei der Ausführungsform wird ein relevantes SYNC-Muster erfasst, das in dem kontinuierlichen Muster von SYNC 13 + DCC 14 enthalten ist, um mit den Daten synchronisiert zu werden. Wie in 8 gezeigt, kann jedoch nicht nur das SYNC-Muster sondern auch ein Muster des DCC 14 erfasst werden, um mit den Daten synchronisiert zu werden. In 8 ist die Bezugsziffer 81 ein SYNC-Mustererfassungsabschnitt. Wie bei der oben beschriebenen SYNC-Erfassungsschaltung erfasst der SYNC-Mustererfassungsabschnitt ein relevantes SYNC-Muster, das in dem kontinuierlichen Muster von SYNC 13 + DCC 14 enthalten ist, und liefert das erfasste Signal an ein UND-Gatter 82. Die Bezugsziffer 83 ist ein DCC-Mustererfassungsabschnitt, der nur ein Muster der DCC 14 erfasst und das erfasste Signal an das UND-Gatter 82 ausgibt. Somit wird bei diesem Aufbau nur wenn beide Muster des SYNC 13 und des DCC 14 erfasst werden, der SYNC erfasst. Folglich wird die Genauigkeit des Erfassens des SYNC erhöht, und dadurch kann die Zuverlässigkeit der Synchronisation von Daten verbessert werden.
Bei der ersten Ausführungsform enthält das SYNC-Muster eine Sequenz einer Code-Inversionslänge für 17 T. Das SYNC-Muster kann jedoch eine Sequenz einer Code-Inversionslänge für 18 T enthalten.
Bei der ersten Ausführungsform wird das 4–9-Modulationssystem verwendet. So lange wie das Sektorformat jedoch den SYNC 13 und den DCC 14 enthält, kann eine Vielfalt von Modulationssystemen, wie beispielsweise ein anderes RLL-Modulationssystem ("Run Length Limited" Modulationssystem) auf die Erfindung angewendet werden.
Bei der ersten Ausführungsform ist der DCC 14 an dem Anfang jedes Rahmens angeordnet und wird von dem SYNC 13 gefolgt. Der SYNC 13 kann jedoch an dem Anfang jedes Frames angeordnet sein und von dem DCC 14 gefolgt werden.
TABELLE 1
TABELLE 2

Claims

Aufzeichnungsmedium, das in eine Mehrzahl von Frames unterteilt ist, wobei jeder Frame eine Mehrzahl von Reihen enthält, mit: einer Codesequenz, die einen ersten Code und einen zweiten Code aufweist, wobei der erste Code zum Unterdrücken einer Gleichstromkomponente eines Signalverlaufs angepasst ist, der auf dem Aufzeichnungsmedium aufgezeichnet ist, wobei der zweite Code zum Synchronisieren von Daten angepasst ist, wobei der erste Code und der zweite Code benachbart an dem Anfang einer ersten Reihe jedes Frames aufgezeichnet sind, dadurch gekennzeichnet, dass: der erste Code am Anfang jeder weiteren Reihe des Frames ohne den zweiten Code aufgezeichnet ist.
Signalaufzeichnungsverfahren für das Aufzeichnungsmedium gemäß Anspruch 1 zum Aufzeichnen einer Codesequenz, die einen ersten Code und einen zweiten Code aufweist, wobei der erste Code zum Unterdrücken einer Gleichstromkomponente eines Signalverlaufs angepasst ist, der auf dem Aufzeichnungsmedium aufgezeichnet ist, wobei der zweite Code zum Synchronisieren von Daten angepasst ist, wobei der erste Code und der zweite Code benachbart an dem Anfang einer ersten Reihe jedes Frames aufgezeichnet sind, dadurch gekennzeichnet, dass: der erste Code am Anfang jeder weiteren Reihe des Frames ohne den zweiten Code aufgezeichnet ist.
Signalwiedergabeverfahren zum Wiedergeben von Daten von dem Aufzeichnungsmedium gemäß Anspruch 1, wobei das Aufzeichnungsmedium eine Codesequenz umfasst, die einen ersten Code und einen zweiten Code aufweist, wobei der erste Code zum Unterdrücken einer Gleichstromkomponente eines auf diesem Aufzeichnungsmedium aufgezeichneten Signalverlauf angepasst ist, wobei der zweite Code zum Synchronisieren von Daten angepasst ist, wobei der erste Code und der zweite Code benachbart am Anfang einer ersten Reihe jedes Frames aufgezeichnet sind, dadurch gekennzeichnet, dass: der erste Code am Anfang jeder weiteren Reihe des Frames ohne den zweiten Code aufgezeichnet ist.
Signalwiedergabevorrichtung zum Wiedergeben von Daten von dem Aufzeichnungsmedium gemäß Anspruch 1, wobei das Aufzeichnungsmedium eine Codesequenz umfasst, die einen ersten Code und einen zweiten Code aufweist, wobei der erste Code zum Unterdrücken einer Gleichstromkomponente eines auf diesem Aufzeichnungsmedium aufgezeichneten Signalverlaufs angepasst ist, wobei der zweite Code zum Synchronisieren von Daten angepasst ist, wobei der erste Code und der zweite Code benachbart an dem Anfang einer ersten Reihe jedes Frames aufgezeichnet sind, dadurch gekennzeichnet, dass: der erste Code am Anfang jeder weiteren Reihe des Frames ohne den zweiten Code aufgezeichnet ist.