[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE69529942T2 - Verfahren zur Herstellung eines Halbleiterbauelements mit einem kapazitiven Element - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements mit einem kapazitiven Element

Info

Publication number
DE69529942T2
DE69529942T2 DE69529942T DE69529942T DE69529942T2 DE 69529942 T2 DE69529942 T2 DE 69529942T2 DE 69529942 T DE69529942 T DE 69529942T DE 69529942 T DE69529942 T DE 69529942T DE 69529942 T2 DE69529942 T2 DE 69529942T2
Authority
DE
Germany
Prior art keywords
forming
gas
semiconductor device
capacitive element
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69529942T
Other languages
English (en)
Other versions
DE69529942D1 (de
Inventor
Koji Arita
Eiji Fujii
Atsuo Inoue
Akihiro Matsuda
Toru Nasu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of DE69529942D1 publication Critical patent/DE69529942D1/de
Application granted granted Critical
Publication of DE69529942T2 publication Critical patent/DE69529942T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

    Hintergrund der Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiteranordnung mit einem kapazitiven Element, das eine dielektrische Schicht mit einer hohen Dielektrizitätskonstante hat.
  • Der Fortschritt auf dem Gebiet der Datenübertragung verlangt die Verarbeitung großer Mengen von Daten mit hoher Geschwindigkeit. Um diese Anforderung zu erfüllen, werden integrierte Halbleiterschaltungen, beispielsweise Halbleiterspeicher, jetzt dichter integriert. Außerdem wird eine Verringerung des Platzbedarfs der Chips und der Anzahl der Teile durch eine dichtere Integration angestrebt.
  • Vor diesem Hintergrund sind in den letzten Jahren Verfahren zur Ausbildung von kapazitiven Elementen, die dielektrische Metalloxid-Materialien mit einer hohen Dielektrizitätskonstante verwenden, mit positivem Ergebnis untersucht worden. Zu den dielektrischen Metalloxid-Materialien mit einer hohen Dielektrizitätskonstante gehören Bariumtitanat(BTO)-, Strontiumtitanat(STO)- und Bleititanatzirconat(PZT)-Oxid. Diese dielektrischen Materialien haben Dielektrizitätskonstanten, die einige Dutzend bis mehrere Hundert Mal so hoch wie die der herkömmlichen dielektrischen Materialien Siliciumoxid und Siliciumnitrid für kapazitive Elemente sind, die in integrierten Schaltungen verwendet werden.
  • Durch Ausbilden eines kapazitiven Elements, das ein dielektrisches Material mit einer hohe Dielektrizitätskonstante verwendet, kann die Fläche, die das kapazitive Element in der integrierten Schaltung einnimmt, im Vergleich zu dem kapazitiven Element, das herkömmliche Materialien verwendet, erheblich verringert werden. Dadurch wird eine dichtere Integration erreicht.
  • Durch Verwendung eines kapazitiven Elements, das eine ferroelektrische Schicht, beispielsweise PZT, verwendet, kann ein permanenter Speicher entworfen werden, da dieses kapazitive Element eine spontane Polarisation hat. Die spontane Polarisation bleibt auch dann bestehen, wenn das vorhandene elektrische Feld entfernt wird, und somit geht ein gespeicherter Inhalt beim Ausschalten nicht verloren.
  • Eine Halbleiteranordnung mit einem kapazitiven Element, das eine ferroelektrische Schicht verwendet, wie etwa eine Halbleiterspeicheranordnung, wird im Allgemeinen wie folgt hergestellt.
  • Erstens wird eine Oxid-Isolierschicht auf einem Siliciumsubstrat ausgebildet, und dann wird ein MOS-Transistor mit einer Diffusionsschicht, einer Gate-Isolierschicht und einer Gate-Elektrode ausgebildet. Anschließend wird eine den MOS-Transistor und die Oxid- Isolierschicht bedeckende Isolier-Zwischenschicht ausgebildet und dann wird auf der Isolier- Zwischenschicht ein kapazitives Element ausgebildet. Das kapazitive Element weist drei nacheinander hergestellte Schichten auf, und zwar eine untere Elektrode, eine ferroelektrische Schicht und eine obere Elektrode. Nach Ausbildung des ferroelektrischen Elements erfolgt eine Wärmebehandlung in einer Sauerstoff-Atmosphäre, bei der die Temperatur 600 bis 900ºC beträgt, um bei Bedarf durch Beschleunigen der Sinterung der ferroelektrischen Schicht die Kristallinität zu verbessern.
  • Zweitens wird die Isolier-Zwischenschicht, die das kapazitive Element aufweist, mit einer Passivierungsschicht bedeckt, und dann werden erste und zweite Kontaktlöcher ausgebildet. Die ersten Kontaktlöcher führen zur Diffusionsschicht und gehen durch die Isolier-Zwischenschicht und die Passivierungsschicht. Die zweiten Kontaktlöcher führen zur unteren bzw. oberen Elektrode des kapazitiven Elements und - gehen durch die Passivierungsschicht.
  • Drittens werden Schaltverbindungen ausgebildet, von denen einige durch die ersten Kontaktlöcher die Diffusionsschicht berühren und die anderen durch die zweiten Kontaktlöcher die untere und obere Elektrode berühren.
  • Da bei der Hochtemperatur-Wärmebehandlung Sauerstoff an den MOS-Transistor gelangt und die Oberflächenzustandsdichte an der Silicium-Grenzfläche zunimmt, verschlechtern sich die Eigenschaften des Halbleiters in der so hergestellten Halbleiteranordnung mit dem kapazitiven Element, das ein dielelktrisches Metalloxid-Material verwendet.
  • Die Lebensdauer der solche dielektrischen Materialien verwendenden Halbleiteranordnungen ist nicht immer lang genug. Das ist darauf zurückzuführen, dass die dielektrische Schicht Wasserstoff absorbiert. Wenn auf einen Kondensator, der aus einem dielektrischen Metalloxid-Material besteht, das Wasserstoffgas enthält, ein elektrisches Feld angewendet wird, bewegt sich der Wasserstoff in der Regel so, dass Raumladungen entstehen. Wenn das elektrische Feld wiederholt angewendet wird, verschlechtern sich die dielektrischen Eigenschaften, was die Lebensdauer des Kondensators verkürzt. Als Gegenmaßnahme gegen diese Verschlechterung der dielektrischen Eigenschaften wird vorgeschlagen, durch Tempern des dielektrischen Materials in Inertgas oder Vakuum bei mindestens 500ºC Wasserstoff aus dem dielektrischen Material zu entfernen.
  • Beim Tempern der vorstehenden Halbleiterspeicheranordnung hat das kapazitive Element jedoch einen hohen Leckstrom, und die Lebensdauer wird nicht immer verbessert.
  • Alternative Herstellungsverfahren sind beispielsweise in EP-A-0.557.937 und EP-A- 0.513.894 beschrieben, aber die so hergestellten Halbleiterspeicheranordnungen haben die gleichen Nachteile wie vorstehend dargelegt.
    • Kurze Darstellung der Erfindung
  • Eine Halbleiteranordnung, die nach dem Verfahren der vorliegenden Erfindung hergestellt wird, weist
  • (1) ein Halbleitersubstrat, auf dessen Oberfläche eine integrierte Schaltung ausgebildet ist,
  • (2) eine auf dem Halbleitersubstrat ausgebildete erste Isolierschicht,
  • (3) ein auf der ersten Isolierschicht ausgebildetes kapazitives Element und
  • (4) eine auf der ersten Isolierschicht ausgebildete zweite Isolierschicht zum Bedecken des kapazitiven Elements
  • auf.
  • Das vorgenannte kapazitive Element weist eine auf der ersten Isolierschicht ausgebildete untere Elektrode, eine auf der unteren Elektrode ausgebildete dielektrische Schicht mit einer hohen Dielektrizitätskonstante und eine auf der dielektrischen Schicht ausgebildete obere Elektrode auf. Die dielektrische Schicht hat eine Wasserstoffdichte je Flächeneinheit von mehr als Null und nicht mehr als 10¹¹ Atomen/cm², die durch Dehydrieren erreicht wird. Die erste Isolierschicht hat erste Kontaktlöcher, die zu der integrierten Schaltung führen, und die zweite Isolierschicht hat zweite Kontaktlöcher, die zur oberen bzw. unteren Elektrode führen. Die Schaltverbindungen sind mit der integrierten Schaltung bzw. dem kapazitiven Element verbunden, wobei sie durch die ersten und zweiten Kontaktlöcher gehen.
  • Das Herstellungsverfahren für die Halbleiteranordnung gemäß der vorliegenden Erfindung ist in Anspruch 1 definiert.
  • Die dielektrische Schicht mit einer hohen Dielektrizitätskonstante ist hier eine Schicht, die aus einem dielektrischen Material besteht, dessen relative Dielektrizitätskonstante mindestens 100 ist. Dieses Material weist nicht nur ein Dielektrikum mit einer hohen Dielektrizitätskonstante, wie etwa STO, sondern auch ein Ferroelektrikum wie PZT auf.
  • Ein wichtiges Merkmal der vorliegenden Erfindung besteht darin, dass eine Wasserstoffdichte je Flächeneinheit in der dielektrischen Schicht des kapazitiven Elements von maximal 10¹¹ Atomen/cm² aufrechterhalten wird. Die Erfinder untersuchten den Zusammenhang zwischen der Wasserstoffdichte und dem Leckstrom der dielektrischen Schicht und den Zusammenhang zwischen der Wasserstoffdichte und der Durchbruchzeit der dielektrischen Schicht. Die Ergebnisse sind in Fig. 1 dargestellt, in der die linke vertikale Achse den Leckstrom in dem kapazitiven Element und die rechte vertikale Achse die Durchbruchzeit der dielektrischen Schicht bei Anwendung eines elektrischen Felds von 1 MV/cm angibt. Für die dielektrische Schicht wurde ein Strontiumtitanatsystem verwendet, und für die untere und obere Elektrode wurde Platin verwendet.
  • Wie in Fig. 1 gezeigt, nimmt der Leckstrom mit abnehmender Wasserstoffdichte ab. Wenn die Wasserstoffdichte auf 10¹¹ Atome/cm² oder weniger sinkt, sinkt der Leckstrom auf ein Minimum. Im Gegensatz dazu wird die Durchbruchzeit mit sinkender Wasserstoffdichte länger. Wenn die Wasserstoffdichte auf 10¹¹ Atome/cm² oder weniger sinkt, verlängert sich die Durchbruchzeit auf das Maximum. Diese Erscheinungen lassen sich mit den nachstehenden Tatsachen erklären:
  • (a) Mit abnehmender Wasserstoffdichte steigt die Höhe der Schottky-Barriere der Grenzfläche zwischen der oberen und unteren Elektrode und der dielektrischen Schicht.
  • (b) Mit abnehmender Wasserstoffdichte steigt die potentielle Korngrenzenhöhe.
  • Wenn eine dielektrische Schicht, deren Wasserstoffdichte 10¹¹ Atome/cm² oder weniger beträgt, in einer Halbleiteranordnung verwendet wird, wird also der Leckstrom sehr klein und die Lebensdauer des kapazitiven Elements verlängert sich erheblich. Die Lebensdauer einer Halbleiteranordnung kann beispielsweise mit mindestens 10 Jahren angesetzt werden, wenn der Halbleiter bei 125ºC gehalten wird und 5,5 V angelegt werden.
    • Kurze Beschreibung der Zeichnungen
  • Fig. 1 zeigt den Zusammenhang zwischen der Wasserstoffdichte und dem Leckstrom eines kapazitiven Elements und den Zusammenhang zwischen der Wasserstoffdichte und der Durchbruchzeit einer dielektrischen Schicht in einer Halbleiteranordnung mit einem kapazitiven Element.
  • Fig. 2 ist eine schematische Schnittansicht einer nach dem erfindungsgemäßen Verfahren hergestellten Halbleiteranordnung.
  • Fig. 3 ist ein Ablaufdiagramm des Herstellungsverfahrens für eine Halbleiteranordnung gemäß einer ersten exemplarischen Ausführungsform.
  • Fig. 4 ist ein Ablaufdiagramm des Herstellungsverfahrens für eine Halbleiteranordnung gemäß einer zweiten exemplarischen Ausführungsform.
  • Fig. 5 ist ein Ablaufdiagramm des Herstellungsverfahrens für eine Halbleiteranordnung gemäß einer dritten exemplarischen Ausführungsform.
    • Beschreibung der bevorzugten Ausführungsformen
  • Eine erste exemplarische Ausführungsform der vorliegenden Erfindung wird nachstehend unter Bezugnahme auf die Fig. 1 und 2 erläutert.
  • Erstens werden auf einem p-Siliciumsubstrat 1 ein n-Wannenbereich 2, ein n+- Bereich 3 zum Trennen von Elementen, ein p+-Bereich 4 zum Trennen von Elementen und eine dicke Oxidschicht 5 zum Trennen von Elementen ausgebildet. Dann wird eine integrierte Schaltung, die durch einen Transistor mit einer Gate-Elektrode 6a und einem Diffusionsbereich 6b verkörpert wird, nach einem üblichen Verfahren zur Herstellung von Transistoren ausgebildet. Dann werden eine Isolier-Zwischenschicht 7 (erste Isolierschicht) zum Bedecken der Fläche der integrierten Schaltung und eine Oxidschicht 5 durch chemisches Aufdampfen ausgebildet.
  • Zweitens wird in einem bestimmten Bereich der Isolier-Zwischenschicht 7 mit einem Zerstäubungsverfahren ein kapazitives Dünnschicht-Element 16 dadurch ausgebildet, dass nacheinander eine aus Platin bestehende untere Elektrode 8, eine aus STO bestehende dielektrische Schicht 9 mit einer hohen Dielektrizitätskonstante und eine aus Platin bestehende obere Elektrode 10 aufeinandergeschichtet werden.
  • Drittens wird eine Passivierungsschicht 11 (zweite Isolierschicht), die mindestens das kapazitive Element 16 zum Schutz bedeckt, durch chemisches Aufdampfen ausgebildet. Dann werden in der Passivierungsschicht 11 durch Ätzen zweite Öffnungen 15 ausgebildet, um die untere Elektrode 8 und die obere Elektrode 10 mit einer Schaltverbindung 13 zu verbinden.
  • Viertens wird eine 1-stündige Wärmebehandlung bei 600ºC vorzugsweise in Stickstoffgas durchgeführt. Das Hauptziel dieser Wärmebehandlung besteht darin, den Schaden zu beheben, den die dielektrische Schicht 9 durch das Ätzen und Zerstäuben genommen hat. Die Wärmebehandlung sollte in einer nichtreduzierenden Gas-Atmosphäre erfolgen. Das nichtreduzierende Gas ist ein Inertgas wie Stickstoff-, Argon-, Helium- oder Sauerstoffgas oder ein Gasgemisch aus Sauerstoffgas und Inertgas. Die Wärmebehandlung in dem nichtreduzierenden Gas sollte bei einer Temperatur von 300 bis 800ºC über einen angemessenen Zeitraum, vorzugsweise mehrere Minuten bis mehrere Stunden, erfolgen.
  • Fünftens werden in der Isolier-Zwischenschicht 7 und der Passivierungsschicht 11 durch Ätzen erste Öffnungen 14 zum Verbinden der Schaltverbindung 13 mit der Gate- Elektrode 6a und dem Diffusionsbereich 6b ausgebildet.
  • Sechstens wird eine Temperbehandlung in einer reduzierenden Atmosphäre, die vorzugsweise Wasserstoff und Stickstoff aufweist, vorzugsweise bei 400ºC durchgeführt. Diese Temperbehandlung kann die Oberflächenzustandsdichte der Gate-Isolierschicht unter der Gate-Elektrode 6a senken und so die Transistor-Kennlinie wiederherstellen. Bei dieser Temperbehandlung ist das reduzierende Gas Wasserstoffgas oder ein Gasgemisch aus Wasserstoffgas und Inertgas. Die Temperatur der Temperbehandlung beträgt 350 bis 500ºC. In diesem Temperaturbereich werden folgende Vorteile erzielt: (1) Wasserstoff beeinträchtigt die dielektrische Schicht 9 nur relativ gering, (2) die Oberflächenzustandsdichte kann verringert werden.
  • Siebentens wird eine Dehydrierungsbehandlung in einer inerten Atmosphäre, vorzugsweise Stickstoffgas, bei vorzugsweise 350ºC durchgeführt, um den Wasserstoff aus der dielektrischen Schicht 9 zu entfernen. Durch diese Dehydrierungsbehandlung wird die Wasserstoffdichte auf 10¹¹ Atome/cm² oder weniger gesenkt. Inertgas wie Argon- oder Heliumgas, wird ebenfalls bevorzugt. Außer dem Inertgas kann auch Sauerstoffgas oder ein Gasgemisch aus Sauerstoff- und Inertgas verwendet werden. Die Temperbehandlung wird bei einer Temperatur von 300 bis 450ºC über einen angemessenen Zeitraum, vorzugsweise mehrere Minuten bis mehrere Stunden, durchgeführt. Wenn die Behandlungstemperatur über 450ºC steigt, nimmt die Oberflächenzustandsdichte wieder zu. Wenn jedoch die Behandlungstemperatur unter 300ºC liegt, kann der Wasserstoff nicht vollständig aus der dielektrischen Schicht 9 entfernt werden.
  • Achtens wird vorzugsweise eine aus einer Titan-Wolfram-Legierung bestehende Diffusionssperrschicht 12 an den ersten Kontaktlöchern 14, den Innenwänden und den Unterseiten der zweiten Kontaktlöcher 15 ausgebildet, und dann wird eine aus Aluminium bestehende Schaltverbindung 13 ausgebildet.
  • Bei diesem Herstellungsverfahren für eine Halbleiteranordnung wird eine Wärmebehandlung in einem nichtreduzierenden Gas vor der Ausbildung der ersten Kontaktlöcher 14 durchgeführt. Dabei nimmt die Oberflächenzustandsdichte nicht so stark zu, da die integrierte Schaltung immer noch von der Isolier-Zwischenschicht 7 und der Passivierungsschicht 11 bedeckt ist. Daher lässt sich die Oberflächenzustandsdichte ohne weiteres durch die Temperbehandlung in einer reduzierenden Atmosphäre verringern. Zwar absorbiert die dielektrische Schicht 9 während der Temperbehandlung in einer reduzierenden Atmosphäre Wasserstoff, aber dieser Wasserstoff wird durch die Dehydrierungsbehandlung im Anschluss an die Temperbehandlung wieder entfernt. Da die Dehydrierungsbehandlung bei einer niedrigen Temperatur von 300 bis 450ºC durchgeführt wird, kann die Wasserstoffdichte der dielektrischen Schicht 9 auf 10¹¹ Atome/cm² oder weniger gesenkt werden, indem die Oberflächenzustandsdichte der integrierten Schaltung auf einem niedrigen Niveau gehalten wird.
  • Eine zweite exemplarische Ausführungsform wird nachstehend unter Bezugnahme auf Fig. 4 erläutert. Die Prozess-Reihenfolge der zweiten exemplarischen Ausführungsform zwischen der Ausbildung der Passivierungsschicht und der Dehydrierungsbehandlung weicht von der der ersten exemplarischen Ausführungsform, die in Fig. 3 gezeigt ist, ab. Die zweite Ausführungsform verwendet jedoch die gleichen Herstellungsbedingungen in den einzelnen Prozessen wie die erste Ausführungsform.
  • Erstens werden von der Ausbildung einer Halbleiteranordnung bis zur Ausbildung der Passivierungsschicht 11 die gleichen Prozesse wie bei der ersten Ausführungsform durchgeführt.
  • Zweitens wird nach der Ausbildung der Passivierungsschicht 11 die Wärmebehandlung der dielektrischen Schicht 9 in Inertgas, Sauerstoff oder einem Gemisch aus diesen Gasen durchgeführt, und dann werden die ersten Kontaktlöcher ausgebildet, bevor die Temperbehandlung in reduzierender Atmosphäre durchgeführt wird. Dann werden die zweiten Kontaktlöcher 15 ausgebildet, und daran schließt sich die Dehydrierungsbehandlung an. Dann wird vorzugsweise die Diffusionssperrschicht 12 ausgebildet, und anschließend wird die Schaltverbindung 13 ausgebildet.
  • Die Temperbehandlung in reduzierender Atmosphäre gemäß der zweiten Ausführungsform wird durchgeführt, wenn das kapazitive Element 16 immer noch mit der Passivierungsschicht 11 bedeckt ist, das heißt, vor der Ausbildung der zweiten Kontaktlöcher 15. Dadurch wird Wasserstoff nur schwer absorbiert und er kann mühelos aus der dielektrischen Schicht 9 entfernt werden, sodass ohne weiteres eine Wasserstoffdichte von 10¹¹ Atomen/cm² oder weniger erzielt wird.
  • Eine dritte exemplarische Ausführungsform wird nachstehend unter Bezugnahme auf Fig. 5 erläutert. Die Prozess-Reihenfolge der dritten exemplarischen Ausführungsform zwischen der Ausbildung der Passivierungsschicht und der Dehydrierungsbehandlung weicht von der der ersten exemplarischen Ausführungsform, die in Fig. 3 gezeigt ist, und der der in Fig. 4 gezeigten zweiten exemplarischen Ausführungsform ab. Die dritte Ausführungsform verwendet jedoch die gleichen Herstellungsbedingungen in den einzelnen Prozessen wie die erste Ausführungsform.
  • Erstens werden von der Ausbildung einer Halbleiteranordnung bis zur Ausbildung der Passivierungsschicht 11 die gleichen Prozesse wie bei der ersten Ausführungsform durchgeführt. Nach der Ausbildung der Passivierungsschicht 11 werden die ersten und zweiten Kontaktlöcher 14, 15 ausgebildet, dann wird die Wärmebehandlung der dielektrischen Schicht 9 in einer inerten und/oder Sauerstoff-Atmosphäre durchgeführt, und daran schließen sich die Temperbehandlung in reduzierender Atmosphäre und die Dehydrierungsbehandlung an.
  • Zweitens wird vorzugsweise die Diffusionssperrschicht 12 ausgebildet, und anschließend wird die Schaltverbindung 13 ausgebildet.
  • Da sich auch bei dieser dritten Ausführungsform die Dehydrierungsbehandlung an die Temperbehandlung in reduzierender Atmosphäre anschließt, nimmt die Oberflächenzustandsdichte in der integrierten Schaltung ab und die dielektrische Schicht 9 hat eine Wasserstoffdichte von 10¹¹ Atomen/cm² oder weniger. Die ersten und zweiten Kontaktlöcher 14, 15 können gleichzeitig ausgebildet werden, obwohl die dritte Ausführungsform zeigt, dass die zweiten Kontaktlöcher 15 nach den ersten Kontaktlöchern 14 ausgebildet werden. Da die Wärmebehandlung in einer inerten und/oder Sauerstoff- Atmosphäre, die Temperbehandlung in reduzierender Atmosphäre und die Dehydrierungsbehandlung nacheinander durchgeführt werden, erreicht dieses Herstellungsverfahren eine hohe Produktivität.
  • Bei einer vierten exemplarischen Ausführungsform wird nach der Ausbildung der Schaltverbindung der in Fig. 3 gezeigten ersten exemplarischen Ausführungsform eine zweite Temperbehandlung in reduzierender Atmosphäre durchgeführt. Dann wird auch eine zweite Dehydrierungsbehandlung durchgeführt. Die Behandlungsbedingungen der einzelnen zweiten Behandlungen sind jeweils die Gleichen wie bei der jeweiligen ersten Behandlung. Durch die zweite Temperbehandlung in reduzierender Atmosphäre kann die Oberflächenzustandsdichte gesenkt werden, die zum größten Teil dann in der integrierten Schaltung entsteht, wenn die Schaltverbindung ausgebildet wird. Durch die zweite Dehydrierungsbehandlung kann der Wasserstoff, der bei der zweiten Temperbehandlung in reduzierender Atmosphäre in die dielektrische Schicht 9 gelangt, entfernt werden.
  • Durch diese zweiten Behandlungen kann eine Halbleiteranordnung mit einer besseren Transistor-Kennlinie und einer niedrigeren Wasserstoffdichte als bei der ersten Ausführungsform hergestellt werden. Wenn bei der zweiten und dritten exemplarischen Ausführungsform die zweiten Behandlungen nach der Ausbildung der Schaltverbindung durchgeführt werden, können die gleichen Wirkungen wie bei der vierten Ausführungsform erzielt werden.
  • Bei einer fünften exemplarischen Ausführungsform kommt eine weitere Temperbehandlung vorzugsweise bei 400ºC in Stickstoffgas nach der Ausbildung der Schaltverbindung bei der in Fig. 3 gezeigten ersten Ausführungsform hinzu. Diese Temperbehandlung soll den Kontaktwiderstand zwischen der Diffusionssperrschicht 12 und der integrierten Schaltung verringern. Diese Temperbehandlung wird bei einer Temperatur im Bereich von 300 bis 500ºC in einem Inertgas wie Stickstoff-, Argon- oder Heliumgas durchgeführt, um die Oxidation der Schaltverbindung 13 und die erneute Zunahme der Oberflächenzustandsdichte zu vermeiden. Wenn bei der zweiten und dritten exemplarischen Ausführungsform diese Temperbehandlung im Inertgas zum Verringern des Kontaktwiderstands nach der Ausbildung der Schaltverbindung durchgeführt wird, können die gleichen Wirkungen wie bei der vierten Ausführungsform erzielt werden. Die Wasserstoffdichte der dielektrischen Schicht 9 wird auf 10¹¹ Atomen/cm² oder weniger gehalten und wird durch diese Temperbehandlung im Inertgas nicht erhöht.
  • Die bei den vorgenannten exemplarischen Ausführungsformen erläuterten Fälle gelten für Halbleiter mit kapazitiven Elementen, die auf einem Halbleitersubstrat ausgebildet sind, auf dem eine integrierte Schaltung ausgebildet ist. Das Verfahren, die Wasserstoffdichte auf 10¹¹ Atomen/cm² oder weniger zu halten, kann für eine elektronische Schaltungsanordnung mit einem auf einem Isoliersubstrat ausgebildeten kapazitiven Element, beispielsweise ein Filter, verwendet werden. Nachstehend wird eine exemplarische Ausführungsform eines Verfahren zur Ausbildung einer elektronischen Schaltungsanordnung beschrieben.
  • Erstens wird auf einem Aluminiumoxid-Substrat eine aus Platin bestehende untere Elektrode ausgebildet, und auf der unteren Elektrode wird eine aus STO bestehende dielektrische Schicht ausgebildet. Dann wird auf dieser dielektrischen Schicht eine aus Platin bestehende obere Elektrode ausgebildet. Die untere Elektrode, die dielektrische Schicht und die obere Elektrode werden mit dem üblichen Zerstäubungsverfahren hergestellt. Dann wird durch chemisches Aufdampfen das so ausgebildete kapazitive Element mit einer aus Siliciumnitrid bestehenden Passivierungsschicht bedeckt.
  • Zweitens wird eine Dehydrierungsbehandlung in einer inerten Atmosphäre aus Stickstoffgas bei 380ºC durchgeführt. Die Wasserstoffdichte der dielektrischen Schicht sinkt durch diese Dehydrierung auf 10¹¹ Atome/cm² oder weniger. Außer Stickstoffgas können auch andere Inertgase, wie etwa Argon- oder Heliumgas, bei der Dehydrierungsbehandlung verwendet werden. Anstelle der vorgenannten Gase können oxidierende Gase wie Sauerstoffgas oder ein Gasgemisch aus Sauerstoffgas und Inertgas verwendet werden. Wenn die Temperatur niedriger als 300ºC ist, wird Wasserstoff nicht genügend entfernt, und wenn die Temperatur höher als 450ºC ist, werden auf dem Isoliersubstrat verlegte Kupferdrähte stärker beschädigt. Daher wird die Behandlung mehrere Minuten bis mehrere Stunden bei einer Temperatur von 300 bis 450ºC durchgeführt.
  • Die vorliegende Erfindung ist nicht auf die vorstehenden exemplarischen Ausführungsformen beschränkt, und es sind verschiedene Modifikationen möglich. So können beispielsweise dielektrische Perovskit-Metalloxid-Materialien, wie etwa BTO und PZT, als Materialien der dielektrischen Schicht mit einem kapazitiven Element mit einer hohen Dielektrizitätskonstante verwendet werden. Neben Titan-Wolfram-Legierungen können Titannitrid und Titan-Wolframnitrid als Materialien für die Diffusionssperrschicht verwendet werden. Neben Aluminium kann als Schaltverbindungsmaterial eine Legierung, deren Hauptbestandteil Aluminium ist, verwendet werden.
  • Verschiedene weitere Modifikationen können innerhalb des in den beigefügten Ansprüchen definierten Schutzumfangs vorgenommen werden.
    • Figuren Fig. 1
  • Leckstrom (A/cm²)
  • Durchbruchzeit (s)
  • Wasserstoffdichte (Atome/cm²)
    • Fig. 3
  • Ausbilden einer integrierten Schaltung
  • Ausbilden einer Isolier-Zwischenschicht
  • Ausbilden eines kapazitiven Elements
  • Ausbilden einer Passivierungsschicht
  • Ausbilden von zweiten Kontaktlöchern
  • Wärmebehandlung in einer inerten Atmosphäre
  • Ausbilden von ersten Kontaktlöchern
  • Tempern in einer reduzierenden Atmosphäre
  • Dehydrierungsbehandlung
  • Ausbilden einer Diffusionssperrschicht
  • Ausbilden von Schaftverbindungen
    • Fig. 4
  • Ausbilden einer integrierten Schaltung
  • Ausbilden einer Isolier-Zwischenschicht
  • Ausbilden eines kapazitiven Elements
  • Ausbilden einer Passivierungsschicht
  • Wärmebehandlung in einer inerten Atmosphäre
  • Ausbilden von ersten Kontaktlöchern
  • Tempern in einer reduzierenden Atmosphäre
  • Ausbilden von zweiten Kontaktlöchern
  • Dehydrierungsbehandlung
  • Ausbilden einer Diffusionssperrschicht
  • Ausbilden von Schaltverbindungen
    • Fig. 5
  • Ausbilden einer integrierten Schaltung
  • Ausbilden einer Isolier-Zwischenschicht
  • Ausbilden eines kapazitiven Elements
  • Ausbilden einer Passivierungsschicht
  • Ausbilden von ersten Kontaktlöchern
  • Ausbilden von zweiten Kontaktlöchern
  • Wärmebehandlung in einer inerten Atmosphäre
  • Tempern in einer reduzierenden Atmosphäre
  • Dehydrierungsbehandlung
  • Ausbilden einer Diffusionssperrschicht
  • Ausbilden von Schaltverbindungen

Claims (7)

1. Verfahren zur Herstellung einer Halbleiteranordnung mit den aufeinanderfolgenden Schritten
(a) Ausbilden einer ersten Isolierschicht (7) auf einem Halbleitersubstrat (1), auf dessen Oberseite eine integrierte Schaltung ausgebildet ist,
(b) Ausbilden eines kapazitiven Elements (16) durch Ausbilden einer unteren Elektrode (8) auf der ersten Isolierschicht (7), anschließendes Ausbilden einer dielektrischen Schicht (9) mit einer hohen Dielektrizitätskonstante auf der unteren Elektrode (8) und anschließendes Ausbilden einer oberen Elektrode (10) auf der dielektrischen Schicht (9) und
(c) Ausbilden einer zweiten Isolierschicht (11) auf der ersten Isolierschicht (7) zum Bedecken des kapazitiven Elements (16) und nach den Schritten (a) bis (c) des Weiteren mit den Schritten
(d) Wärmebehandlung bei einer Temperatur von 300 bis 800ºC in einem Inertgas, Sauerstoffgas oder einem Gasgemisch aus Inertgas und Sauerstoffgas,
(e) Ausbilden von zu der integrierten Schaltung führenden ersten Kontaktlöchern (14) in der ersten Isolierschicht (7) und der zweiten Isolierschicht (11),
(f) Ausbilden von zu der oberen Elektrode (10) und der unteren Elektrode (8) führenden zweiten Kontaktlöchern (15) in der zweiten Isolierschicht (11),
(g) Tempern in einer reduzierenden Atmosphäre aus Wasserstoffgas oder einem Gasgemisch aus Wasserstoff und Inertgas bei einer Temperatur von 350 bis 500ºC,
(h) Durchführen einer Dehydrierungsbehandlung in Sauerstoffgas, Inertgas oder einem Gasgemisch aus Sauerstoffgas und Inertgas nach dem Tempern (g), bei der Wärme mit einer Temperatur von 300 bis 450ºC angewendet wird, sodass die dielektrische Schicht (9) eine Wasserstoffdichte von nicht mehr als 10¹¹ Atomen/cm² hat, und
(i) Ausbilden von mit der integrierten Schaltung und dem kapazitiven Element (16) verbundenen Schaltverbindungen (13), die durch die ersten Kontaktlöcher (14) und die zweiten Kontaktlöcher (15) gehen.
2. Verfahren zur Herstellung einer Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Schritte (d), (e), (f), (g) und (h) in der Reihenfolge (f), (d), (e), (g), (h) durchgeführt werden.
3. Verfahren zur Herstellung einer Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Schritte (d), (e), (f), (g) und (h) in der Reihenfolge (d), (e), (g), (f), (h) durchgeführt werden.
4. Verfahren zur Herstellung einer Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Schritte (d), (e), (f), (g) und (h) in der Reihenfolge (e), (f), (d), (g), (h) durchgeführt werden.
5. Verfahren zur Herstellung einer Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass der Schritt (g) des Temperns und der Schritt (h) der Dehydrierungsbehandlung vor dem Schritt (i) des Ausbildens der Schaltverbindungen durchgeführt werden, und das außerdem die Schritte
zusätzliches Tempern bei einer Temperatur von 350 bis 500ºC in einer reduzierenden Atmosphäre mit Wasserstoffgas oder einem Gasgemisch aus Wasserstoffgas und Inertgas nach dem Schritt des Ausbildens der Schaltverbindungen und
eine zusätzliche Dehydrierungsbehandlung bei einer Temperatur von 300 bis 450ºC in Sauerstoffgas, Inertgas oder einem Gasgemisch aus Sauerstoffgas und Inertgas nach dem zweiten zusätzlichen Tempern umfasst.
6. Verfahren zur Herstellung einer Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass ein weiteres Tempern bei einer Temperatur von 300 bis 500ºC in einer inerten Atmosphäre zum Verringern des Kontaktwiderstands nach dem Schritt (i) des Ausbildens der Schaltverbindungen durchgeführt wird.
7. Verfahren zur Herstellung einer Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass vor dem Schritt (i) des Ausbildens der Schaltverbindungen (13) ein Schritt des Ausbildens einer Diffusionssperrschicht (12) durchgeführt wird.
DE69529942T 1994-06-21 1995-06-14 Verfahren zur Herstellung eines Halbleiterbauelements mit einem kapazitiven Element Expired - Fee Related DE69529942T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06138689A JP3119997B2 (ja) 1994-06-21 1994-06-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE69529942D1 DE69529942D1 (de) 2003-04-24
DE69529942T2 true DE69529942T2 (de) 2003-11-06

Family

ID=15227817

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69529942T Expired - Fee Related DE69529942T2 (de) 1994-06-21 1995-06-14 Verfahren zur Herstellung eines Halbleiterbauelements mit einem kapazitiven Element

Country Status (6)

Country Link
US (2) US5644158A (de)
EP (1) EP0689236B1 (de)
JP (1) JP3119997B2 (de)
KR (1) KR100236691B1 (de)
CN (1) CN1079585C (de)
DE (1) DE69529942T2 (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801076A (en) * 1995-02-21 1998-09-01 Advanced Micro Devices, Inc. Method of making non-volatile memory device having a floating gate with enhanced charge retention
US6040616A (en) * 1995-06-06 2000-03-21 Lucent Technologies Inc. Device and method of forming a metal to metal capacitor within an integrated circuit
DE19640241C1 (de) * 1996-09-30 1998-04-16 Siemens Ag Herstellverfahren für eine hoch-epsilon-dielektrische oder ferroelektrische Schicht und Verwendung des Verfahrens
US6045588A (en) 1997-04-29 2000-04-04 Whirlpool Corporation Non-aqueous washing apparatus and method
US6115281A (en) * 1997-06-09 2000-09-05 Telcordia Technologies, Inc. Methods and structures to cure the effects of hydrogen annealing on ferroelectric capacitors
JPH1154721A (ja) * 1997-07-29 1999-02-26 Nec Corp 半導体装置の製造方法および製造装置
KR100539425B1 (ko) * 1998-01-15 2006-03-14 주식회사 휴비스 항균방취성이 우수한 섬유용 폴리에테르에스테르계 탄성사의제조방법
US6232153B1 (en) * 1998-06-04 2001-05-15 Ramtron International Corporation Plastic package assembly method for a ferroelectric-based integrated circuit
JP2000003991A (ja) * 1998-06-15 2000-01-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6201276B1 (en) * 1998-07-14 2001-03-13 Micron Technology, Inc. Method of fabricating semiconductor devices utilizing in situ passivation of dielectric thin films
US6322849B2 (en) * 1998-11-13 2001-11-27 Symetrix Corporation Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas
TW434877B (en) 1998-12-03 2001-05-16 Matsushita Electronics Corp Semiconductor memory device and method for manufacturing the same
US6204158B1 (en) * 1998-12-18 2001-03-20 Advanced Technology Materials, Inc. Reduced diffusion of a mobile specie from a metal oxide ceramic into the substrate
KR100308131B1 (ko) * 1999-10-01 2001-11-02 김영환 반도체 소자의 커패시터 제조 방법
KR100471163B1 (ko) * 2002-03-14 2005-03-09 삼성전자주식회사 커패시터들을 갖는 반도체소자의 제조방법
KR100476893B1 (ko) 2002-05-10 2005-03-17 삼성전자주식회사 상변환 기억 셀들 및 그 제조방법들
CN1316573C (zh) * 2002-12-25 2007-05-16 富士通株式会社 半导体装置的制造方法
US20040266211A1 (en) * 2003-02-28 2004-12-30 Board Of Regents, The University Of Texas System Semiconductor interfaces
US6784114B1 (en) * 2003-02-28 2004-08-31 Board Of Regents The University Of Texas System Monatomic layer passivation of semiconductor surfaces
US7504155B2 (en) * 2003-02-28 2009-03-17 Board Of Regents, The University Of Texas System Suppression of chemical reactivity on semiconductor surfaces
US7303996B2 (en) * 2003-10-01 2007-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. High-K gate dielectric stack plasma treatment to adjust threshold voltage characteristics
US7739891B2 (en) 2003-10-31 2010-06-22 Whirlpool Corporation Fabric laundering apparatus adapted for using a select rinse fluid
US7695524B2 (en) 2003-10-31 2010-04-13 Whirlpool Corporation Non-aqueous washing machine and methods
US7837741B2 (en) 2004-04-29 2010-11-23 Whirlpool Corporation Dry cleaning method
US7966684B2 (en) 2005-05-23 2011-06-28 Whirlpool Corporation Methods and apparatus to accelerate the drying of aqueous working fluids
US20110053336A1 (en) * 2009-09-03 2011-03-03 Raytheon Company Method for selective deposition of dielectric layers on semiconductor structures
US8883592B2 (en) * 2011-08-05 2014-11-11 Silicon Storage Technology, Inc. Non-volatile memory cell having a high K dielectric and metal gate

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9000602A (nl) * 1990-03-16 1991-10-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum.
KR100266045B1 (ko) * 1990-08-07 2000-09-15 야스카와 히데아키 반도체장치
JP3131982B2 (ja) * 1990-08-21 2001-02-05 セイコーエプソン株式会社 半導体装置、半導体メモリ及び半導体装置の製造方法
EP0513894B1 (de) * 1991-05-08 1996-08-28 Koninklijke Philips Electronics N.V. Verfahren zur Herstellung einer Halbleiteranordnung mit einem Kondensator mit einem ferroelektrischen Dieletrikum und Halbleiteranordnung mit einem derartigen Kondensator
JPH05110024A (ja) * 1991-10-18 1993-04-30 Sharp Corp 半導体装置及びその製造方法
EP0557937A1 (de) * 1992-02-25 1993-09-01 Ramtron International Corporation Ozongasverarbeitung für ferroelektrischen Speicherschaltungen
JP3254734B2 (ja) * 1992-06-16 2002-02-12 セイコーエプソン株式会社 強誘電体素子の製造方法

Also Published As

Publication number Publication date
JPH088404A (ja) 1996-01-12
US5943568A (en) 1999-08-24
KR100236691B1 (ko) 2000-01-15
EP0689236A1 (de) 1995-12-27
CN1079585C (zh) 2002-02-20
EP0689236B1 (de) 2003-03-19
KR960002883A (ko) 1996-01-26
CN1115119A (zh) 1996-01-17
DE69529942D1 (de) 2003-04-24
JP3119997B2 (ja) 2000-12-25
US5644158A (en) 1997-07-01

Similar Documents

Publication Publication Date Title
DE69529942T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem kapazitiven Element
DE3916228C2 (de) Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung
DE69736895T2 (de) Verfahren zur herstellung eines halbleiterspeichers
DE69124994T2 (de) HALBLEITERSPEICHER MIT EINEM FERROELEKTRISCHEN KONDENSATOR UND EINER SCHUTZSCHICHT AUS TiON
DE69426208T2 (de) Halbleiterbauelement mit Kondensator und dessen Herstellungsverfahren
DE69213094T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Kondensator mit einem ferroelektrischen Dieletrikum und Halbleiteranordnung mit einem derartigen Kondensator
DE69527160T2 (de) Herstellungsverfahren eines Kondensators für integrierte Schaltkreise
DE69132627T2 (de) Halbleiter-bauteil
DE69324880T2 (de) Vertikal-MOSFET mit einem Graben, der mit Mehrschichten-Gatefilm bedeckt ist
EP0931355B1 (de) Halbleiteranordnung mit geschützter barriere für eine stapelzelle
DE19926711B4 (de) Verfahren zur Herstellung eines ferroelektrischen Speicherbauelements
EP1113493A1 (de) Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers
DE10131716B4 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiterspeichervorrichtung durch eine zweistufige Thermalbehandlung
DE19928280A1 (de) Ferroelektrischer Kondensator und Verfahren zur Herstellung desselben
DE19543539C1 (de) Verfahren zur Herstellung einer Speicherzellenanordnung
DE10146013A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE69609224T2 (de) Kondensator für eine integrierte Schaltung mit leitendem Graben
DE10228528B4 (de) Diffusionssperrfilm und dessen Herstellungsverfahren, Halbleiterspeicher und dessen Herstellungsverfahren
DE69022621T2 (de) Integrierter ferro-elektrischer Kondensator.
DE19633689B4 (de) Verfahren zum Herstellen von Kondensatoren für Halbleitervorrichtungen
DE19963500C2 (de) Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht, insbesondere einer ferroelektrischen oder paraelektrischen Schicht
EP0867926A1 (de) Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
EP1364408B1 (de) Verfahrenher zur herstellung einer elektrodenanordnung zur ladungsspeicherung
DE19640215C1 (de) Integrierte Halbleiterspeicheranordnung mit "Buried-Plate-Elektrode"
EP1202332B1 (de) Kontaktierungsstruktur für einen ferroelektrischen Speicherkondensator und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee