DE69515312T2

DE69515312T2 - Direktmischempfänger

Info

Publication number: DE69515312T2
Application number: DE69515312T
Authority: DE
Inventors: Nigel Smith
Original assignee: Roke Manor Research Ltd
Current assignee: Gigaset Communications GmbH
Priority date: 1995-05-10
Filing date: 1995-05-10
Publication date: 2000-06-21
Anticipated expiration: 2015-05-11
Also published as: GB2286950B; AU711257B2; DE69515312D1; DK0772905T3; CA2194695C; EP0772905A1; JPH10504952A; EP0772905B1; AU2414795A; WO1996036104A1; GB9403318D0; GB2286950A; TW269079B; FI970028A0; NO970095D0; FI970028A; CA2194695A1; NO970095L; US5943370A

Description

Die vorliegende Erfindung bezieht sich auf einen Direktumsetzungsempfänger zur Verwendung in Funksystemen.
Es ist bekannt, daß die Direktumsetzung in Funkempfängern verwendet wird, die die Verwendung von großen und teuren Bandpaß- ZF-Filtern vermeiden. Die Verwendung von HF-Filtern wird außerdem beträchtlich vereinfacht, wobei ein vollständiger Empfänger auf einem einzigen Chip integriert werden kann.
Besonders in der digitalen Kommunikationsumgebung ist in der Praxis eines der Haupthindernisse für die erfolgreiche Implementierung der Direktumsetzung eine Anforderung an die automatische Verstärkungsregelung (AGC). In einem Direktumsetzungsempfänger muß die AGC aus dem Basisband abgeleitet werden, was ihn oft für die Verwendung mit den gebündelten Signalen, die in modernen digitalen Systemen gewöhnlich verwendet werden, zu langsam macht.
Von den Fig. 1 und 2 zeigt Fig. 1 eine Anordnung, die in Funkrufempfängern mit niedriger Übertragungsgeschwindigkeit oft verwendet wird, wobei sie eine Antenne 2 enthält, die an einen Eingang eines Sperrfilters 4 angeschlossen ist, dessen Ausgang an einen Eingang eines Verstärkers 6 angeschlossen ist. Das Ausgangssignal des Verstärkers wird in einen Eingang eines Mischers 8 bzw. 10 eingegeben, der an seinem zweiten Eingang ein Ausgangssignal von einem Oszillator 12 empfängt. Der Mischer 8 empfängt von dem Oszillator 12 ein Signal mit einer Phasenlage von 0º, während der Mischer 10 von dem Oszillator 12 ein Signal mit einer Phasenlage von 90º empfängt. Die Ausgangssignale der Mischer 8 und 10 werden jeweils in einen Eingang eines Tiefpaßfilters 14, 16 eingegeben, dessen Ausgangssignal in die Begrenzer 18 bzw. 20 eingegeben wird. Das Ausgangssignal von dem Begrenzer 18 ist ein phasengleiches Signal I, während das Ausgangssignal von dem Begrenzer 20 ein um 90º phasenverschobenes Signal ist. Die auf diese Wiese beschriebene Schaltung erfordert keine AGC.
Falls das Eingangssignal des Empfängers ein Signal mit Frequenzumtastung (FSK-Signal) ist, kann es vektoriell dargestellt werden, wie in Fig. 2 gezeigt ist. Das linke Diagramm nach Fig. 2 zeigt, daß das Eingangssignal irgendeinen Phasenwinkel besitzen kann, wohingegen das Ausgangssignal nach der harten Begrenzung, die I- und Q-Signale in irgendwelche vier mögliche Phasenzustände quantisiert sind, wie in dem rechten Diagramm nach Fig. 2 gezeigt ist.
Um die FSK-Modulation zu demodulieren ist es notwendig, die Richtung der Drehung des Vektors festzustellen. In Funkrufsystemen, wo der Modulationsindex hoch ist, erfolgt das unkompliziert, weil sich der Vektor für jedes Datenbit um mehrere Zyklen dreht. Die begrenzten I- und Q-Ausgangssignale werden dann zu einem Bündel aus Rechteckwellen, die, abhängig von der Richtung der Drehung, entweder voreilend oder nacheilend bei 90º zueinander liegen. Durch Vergleichen der begrenzten I- und Q-Signale in einem phasenempfindlichen Detektor (z. B. in einem D-Flipflop) kann die Polarität der Phasendifferenz und folglich die Modulation wiederhergestellt werden.
In spektral leistungsfähigeren Systemen mit niedrigem Modulationsindex wie z. B. der Gaußschen Frequenzumtastung (GFSK) kann sich der Vektor jedoch lediglich um 50º pro Datenbit drehen. Das bedeutet, daß der Vektor völlig innerhalb eines Quadranten bleiben kann, so daß es auf diese Weise keine Änderung in den Ausgangssignalen des Begrenzers gibt. In diesem Fall sind die Daten nicht wiederherstellbar.
Ein Ziel der vorliegenden Erfindung ist es, einen Direktumsetzungsempfänger zur Verwendung mit Phasenmodulationssignalen, der keine AGC erfordert, zu schaffen.
EP-A-0 270 160 offenbart einen Prozeß zur Erfassung der Trägersynchronisation in kohärenten Demodulatoren, in denen eine zusätzliche Frequenzkennlinie zu dem Phasenregelkreis des Demodulators hinzugefügt ist. Die um 90º phasenverschobenen Signale werden addiert und subtrahiert, um vier Signale zu bilden, die dann an Verarbeitungsmittel weitergeleitet werden, wo die phasengleichen und die um 90º phasenverschobenen Signale bei einer Frequenz fc abgetastet werden, während die anderen zwei Signale beim zweifachen dieser Frequenz, bei 2fc, abgetastet werden.
Gemäß der vorliegenden Erfindung wird ein Direktumsetzungsempfänger zum Umsetzen eines Eingangs-HF-Signals geschaffen, wobei der Empfänger enthält: -Antennenmittel zum Empfangen eines über ein Funkmedium gesendeten Eingangssignals; erste Schaltungsmittel zum Erzeugen eines phasengleichen und eines um 90º phasenverschobenen Phasensignals aus dem empfangenen Eingangssignal; zweite Schaltungsmittel zum Empfangen der phasengleichen und um 90º phasenverschobenen Phasensignale und zum Erzeugen mehrerer zusätzlicher Phasensignale, deren Phasenzustände zwischen den Phasenzuständen der phasengleichen und der um 90º phasenverschobenen Phasensignale liegen; Erzeugungsmittel zum Erzeugen von phasengleichen, um 90º phasenverschobenen und zusätzlichen Phasensignalen in Form eines Bündels hart begrenzter Signale; und Decodierungsmittel zum Empfangen der Bündel hart begrenzter Signale und zum Erzeugen von Datensignalen, die dem empfangenen Eingangssignal entsprechen; dadurch gekennzeichnet, daß die Decodierungsmittel Logikschaltungsmittel, die ein Ausgangssignal erzeugen, das einen von wenigstens acht möglichen momentanen Phasenzuständen des empfangenen Eingangssignals repräsentiert, wenn wenigstens zwei zusätzliche Phasenzustände verwendet werden, sowie Mittel enthalten, die einen vorhergehenden Phasenzustand vom momentanen Phasenzustand des empfangenen Eingangssignals subtrahieren, um eine Reihe von vom Vorzeichen der Phasenverschiebung abhängenden Impulsen zu erzeugen.
In einer Ausführung der vorliegenden Erfindung kann das zweite Schaltungsmittel erste und zweite Summiererschaltungen enthalten, wobei die erste von ihnen so beschaffen ist, um die phasengleichen und die um 90º phasenverschobenen Phasensignale zu summieren, während die zweite von ihnen so beschaffen ist, um die phasengleichen und die um 90º phasenverschobenen Phasensignale zu subtrahieren, wodurch Phasensignale erzeugt werden, deren Phasen zwischen denen der phasengleichen und denen der um 90º phasenverschobenen Phasensignale liegen.
In einer weiteren Ausführung können die zweiten Schaltungsmittel einen Verhältnismessungskombinierer enthalten, der so beschaffen ist, um sechs zusätzliche Phasensignale zu erzeugen, deren Phasen zwischen denen der phasengleichen und denen der um 90º phasenverschobenen Phasensignale liegen.
Es werden nun verschiedene Ausführungen der vorliegenden Erfindung mit Bezugnahme auf die beigefügte Zeichnung beschrieben werden, worin
Fig. 1 einen Direktumsetzungsempfänger zeigt,
Fig. 2 den Phasenwinkel eines ankommenden Signals und von vier möglichen Phasenzuständen zeigt,
Fig. 3 einen Direktumsetzungsempfänger, der vier Begrenzer verwendet, zeigt,
Fig. 4 die Vektorsignaldarstellung in einem Vierphasenempfänger zeigt,
Fig. 5 einen Blockschaltplan eines FSK-Decodierers zeigt,
Fig. 6 einen Blockschaltplan eines Direktumsetzungsempfängers, der 'n' Begrenzer verwendet, zeigt, und
Fig. 7 einen Blockschaltplan eines Π/4-DQPSK-Decodierers (ei nes Decodierers mit Π/4-Differenz-90º-Phasenumtastung) zeigt.
In Fig. 3 ist ein Blockschaltplan eines Direktumsetzungsempfängers, der vier Begrenzer verwendet, gezeigt. Der gezeigte Empfänger überwindet den mit Bezug auf den Stand der Technik erwähnten Nachteil, indem er effektiv zusätzliche Phasensignale einführt, die zwischen der Phase des phasengleichen I- und des um 90º phasenverschobenen Q-Phasensignals liegen. Die einfachste Realisierung hiervon besteht darin, zwei zusätzliche Phasensignale bei 45º und 135º hinzuzufügen, indem die Summe und die Differenz des phasengleichen I- und des um 90º phasenverschobenen Q-Phasensignals genommen wird, wobei die zwei neuen Signale, die als A und B bezeichnet werden, wie in der Zeichnung gezeigt ist, hart begrenzt werden. Der Empfänger enthält eine Antenne 2, die an ein Sperrfilter 4 angeschlossen ist, dessen Ausgangssignal in einen Verstärker 6 eingegeben wird. Das Ausgangssignal des Verstärkers 6 wird in einen ersten Eingang einer Mischerschaltung 8 bzw. 10 eingegeben. Die Mischerschaltung 8 empfängt ein phasengleiches Signal I von einem Oszillator 12, während die Mischerschaltung 10 ein um 90º phasenverschobenes Signal Q von einem Oszillator 12 empfängt. Ein Ausgangssignal von jeder Mischerschaltung 8, 10 wird in einen Eingang eines Tiefpaßfilters 14 bzw. 16 eingegeben. Das Ausgangssignal des Filters 14 stellt das phasengleiche Signal I dar, wobei es in einen Eingang eines Begrenzers 18, in einen Eingang einer Summiererschaltung 38 und in einen Eingang einer Summiererschaltung 40 eingegeben wird. Ähnlich wird das Ausgangssignal des Filters 16, das das um 90º phasenverschobene Q-Signal darstellt, in einen Eingang eines Begrenzers 20, in einen weiteren Eingang des Summierers 40 und in einen weiteren Eingang des Summierers 38 eingegeben. Der Summierer 38 erzeugt ein Ausgangssignal A, das die Summe der zwei Eingangssignale ist, während der Summierer 40 ein Ausgangssignal B erzeugt, das die Differenz der zwei Eingangssignale ist. Das Ausgangssignal des Summierers 38 wird in einen Begrenzer 44 eingegeben, während das Ausgangssignal des Summierers 40 in einen Eingang eines Begrenzers 46 eingegeben wird.
Jeder der Begrenzer 18, 20, 44, 46 erzeugt ein Ausgangssignal, das in einen Decodierer 50 eingegeben wird, von dem ein Ausgangsdatensignal auf einer Ausgangsleitung 52 erzeugt wird.
Das Vektordiagramm in bezug auf Fig. 3 ist in Fig. 4 gezeigt. Mit vier Phasensignalen gibt es nun acht Sektoren, wobei die hart begrenzten Signale effektiv die Signale repräsentieren, die in acht mögliche, durch 45º getrennte Phasenzustände quantisiert sind. Wenn das Eingangssignal ein GFSK-moduliertes Signal ist, wird der Vektor nun immer wenigstens eine Achse schneiden, wobei auf diese Weise die Richtung der Drehung festgestellt werden kann und die Daten wiederhergestellt werden können.
In Fig. 4 zeigt das linke Diagramm, daß das Eingangssignal irgendeinen Phasenwinkel besitzen kann, während das rechte Diagramm zeigt, daß das Ausgangssignal, nachdem es hart begrenzt wurde, in acht mögliche Phasenzustände quantisiert ist.
Das Decodieren der Daten kann aus den Binärsignalen an den Ausgängen der Begrenzer 18, 20, 44, 46 in Fig. 3 digital ausgeführt werden, wobei das Decodieren mit Bezug auf Fig. 5 gezeigt ist. Fig. 5 zeigt einen FSK-Decodierer, der eine Kombinationslogikschaltung 54 enthält, die die I-, A-, B- und Q- Eingänge von den Begrenzern 18, 20, 44, 46 in Fig. 3 empfängt. Der Ausgang der Kombinationslogikschaltung 54 ist an einen Eingang einer Verzögerungsschaltung 56 und an den Eingang einer Summiererschaltung 58 angeschlossen. Der Ausgang der Verzögerungsschaltung 56 ist an einen weiteren Eingang der Summiererschaltung 58 angeschlossen. Der Ausgang der Summiererschaltung 58 ist an einen Eingang einer Mittelungsschaltung 60 angeschlossen, deren Ausgangssignal in einen Hartbegrenzer 62 eingegeben wird, von dem die Daten auf einer Ausgangsleitung 52 ausgegeben werden.
Die einfache Kombinationslogik kann verwendet werden, um ein binäres Sektorausgangssignal von 0 bis 7 anzugeben, das den Phasensektor repräsentiert, in dem sich das Signal momentan aufhält. Durch Subtrahieren des vorhergehenden Sektorwertes von dem momentanen Sektorwert (Modulo-8-Arithmetik) wird eine Reihe von Impulsen erhalten, die, abhängig von der Richtung der Drehung, entweder positiv oder negativ sind. Effektiv wird ein Entscheider für die abgetastete Frequenz gebildet. Um Verfälschung zu vermeiden, sollte das Verzögerungselement kleiner als eine halbe Bitperiode sein. Der Impulszug wird dann in der Schaltung 60 gemittelt und durch die Schaltung 62 begrenzt, um die Daten zu extrahieren.
In den Modulationschemata, in denen der Phasenhub pro Bit noch kleiner ist (z. B. bei π/4-DQPSK oder GFSK mit einem sehr kleinen BT-Faktor, wobei B die Bandbreite des Modulationsfilters und T die Bitperiode ist), kann das Verfahren durch Einführung noch weiterer zusätzlicher Phasensignale erweitert werden, wobei deshalb die Phasenauflösung verbessert wird. Dieses Konzept ist in Fig. 6 gezeigt.
In Fig. 6 wird nun eine weitere Ausführung der vorliegenden Erfindung beschrieben, wobei sie einen Direktumsetzungsempfänger zeigt, der 'n' Begrenzer verwendet.
Der Empfänger enthält die Antenne 2, die ein HF-Filter 4 speist, dessen Ausgang an einen Eingang eines Verstärkers 6 angeschlossen ist. Das Ausgangssignal des Verstärkers 6 wird in den Eingang einer Mischerschaltung 8 und in einen Eingang einer Mischerschaltung 10 eingegeben. Die zweiten Eingänge der Mischerschaltungen 8, 10 empfangen ein Ausgangssignal von einem Oszillator 12 in Form eines phasengleichen Signals, das in die Mischerschaltung 8 eingegeben wird, und eines um 90º phasenverschobenen Signals, das in die Mischerschaltung 10 eingegeben wird. Ein Ausgangssignal der Mischerschaltung 8 wird in ein Tiefpaßfilter 14 eingegeben, wobei das Ausgangssignal der Mischerschaltung 10 ähnlich in ein Tiefpaßfilter 16 eingegeben wird. Die Ausgangssignale der Filter 14, 16 werden jedes jeweils in den Verhältnismessungskombinierer 82 und in einen Eingang eines Begrenzers 18 bzw. eines Begrenzers 20 eingegeben. Der Verhältnismessungskombinierer 82 erzeugt eine Anzahl an Ausgangssignalen, von denen jedes jeweils in einen Eingang eines Begrenzers 86-90 eingegeben wird. Ein Ausgangssignal von jedem Begrenzer wird in eine Decodiererschaltung 94 eingegeben, die so beschaffen ist, daß sie ein Ausgangssignal auf einer Ausgangsleitung 96 erzeugt.
In der π/4-DQPSK-Modulation beträgt der Phasenhub pro Symbol abhängig von der Bitpaarkombination (00, 01, 10 oder 11) ±45º oder ±135º. In der Empfängeranordnung, die in Fig. 6 gezeigt ist, würde deshalb ein Minimum von acht Phasensignalen (und acht Begrenzern) erforderlich sein, die sechzehn Sektoren und eine Phasenauflösung von 22,5º ergeben. Die Decodierung würde außerdem ein wenig von der FSK-Version abweichen, weil drei Entscheidungsschwellen notwendig wären, um sowohl die Größe als auch die Polarität der Phasenverschiebung zu erfassen. Die Decodiererschaltung 94 ist in Fig. 7 gezeigt.
In Fig. 7 enthält eine Decodiererschaltung eine Logikschaltung 98, die die Eingangssignale von den Begrenzerschaltungen 18, 20, 86, 88, 90 (Fig. 6) empfängt. Ein Ausgangssignal von der Logikschaltung 98 wird in den Eingang einer Summiererschaltung 58 und in den Eingang einer Verzögerungsschaltung 56 eingegeben. Ein Ausgang von der Verzögerungsschaltung 56 ist an einen weiteren Eingang der Summiererschaltung 58 angeschlossen. Ein Ausgang von der Summiererschaltung 58 ist an einen Eingang einer Mittelungsschaltung 60 angeschlossen, deren Ausgangssignal in drei Schwellwertvorrichtungen 106, 108, 110 eingegeben wird, die so beschaffen sind, daß sie das Ausgangssignal der Mittelungsschaltung 60 mit einem Schwellwertsignal vergleichen, das in deren zweiten Eingang eingegeben wird. Das Ausgangssignal jeder Schwellwertschaltung 106-110 wird jeweils in einen Eingang einer Logikschaltung 112 eingegeben, die so beschaffen ist, daß sie ein Ausgangsdatenbit auf einer Ausgangsleitung 114 und auf einer Ausgangsleitung 116 erzeugt.
Für den Fachmann auf dem Gebiet ist klar, daß Variationen und Modifikationen innerhalb des Geltungsbereichs der folgenden Ansprüche möglich sind. Der Empfänger ist hauptsächlich auf die Phase der Frequenzmodulationsschemata gerichtet. Es ist jedoch klar, daß in Systemen, in denen (z. B. für die Entzerrung) die Variation der Einhüllenden erhalten werden muß, die Einhüllende des Signals aus den Begrenzer-Empfangssignal-Stärkeanzeiger-Ausgangssignalen (Begrenzer-RSSI-Ausgangssignalen) erhalten werden könnte. Da dies die logarithmisch komprimierte Einhüllende sein würde, wäre zum Wiederherstellen der linearen Amplitudenvariation eine Antilogarithmusfunktion erforderlich.

Claims

1. Direktumsetzungsempfänger zum Umsetzen eines Eingangs- HF-Signals, wobei der Empfänger enthält:

Antennenmittel (2) zum Empfangen eines über ein Funkmedium gesendeten Eingangssignals;

erste Schaltungsmittel (4, 6, 8, 10, 12, 14, 16) zum Erzeugen eines phasengleichen (I) und eines um 90º phasenverschobenen (Q) Phasensignals aus dem empfangenen Eingangssignal;

zweite Schaltungsmittel (38, 40; 82) zum Empfangen der phasengleichen (I) und um 90º phasenverschobenen (Q) Phasensignale und zum Erzeugen mehrerer zusätzlicher Phasensignale (A, B), deren Phasenzustände zwischen den Phasenzuständen der phasengleichen (I) und der um 90º phasenverschobenen (Q) Phasensignale liegen;

Erzeugungsmittel (18, 44, 46, 20; 86, 88, 90) zum Erzeugen von phasengleichen, um 90º phasenverschobenen und zusätzlichen Phasensignalen (I, Q, A, B) in Form eines Bündels hart begrenzter Signale; und

Decodierungsmittel (50, 54, 56, 58, 60, 62; 94, 98, 106, 108, 110, 112) zum Empfangen der Bündel hart begrenzter Signale und zum Erzeugen von Datensignalen, die dem empfangenen Eingangssignal entsprechen;

dadurch gekennzeichnet, daß die Decodierungsmittel (50, 54, 56, 58, 60, 62; 94, 98, 106, 108, 110, 112) Logikschaltungsmittel (54, 98), die ein Ausgangssignal (52; 96, 114, 116) erzeugen, das einen von wenigstens acht möglichen momentanen Phasenzuständen des empfangenen Eingangssignals repräsentiert, wenn wenigstens zwei zusätzliche Phasensignale verwendet werden, sowie Mittel (56, 58) enthalten, die einen vorhergehenden Phasenzustand vom momentanen Phasenzustand des empfangenen Eingangssignals subtrahieren, um eine Reihe von vom Vorzeichen der Phasenverschiebung abhängenden Impulsen zu erzeugen.

2. Direktumsetzungsempfänger nach Anspruch 1, wobei die Reihe von Impulsen in eine Mittelungsschaltung (60) eingegeben wird, wobei das Ausgangssignal von der Mittelungsschaltung (60) in eine Begrenzungsschaltung (62) eingegeben wird, die so beschaffen ist, daß sie hieraus Daten extrahiert.

3. Direktumsetzungsempfänger nach Anspruch 2, wobei die zweiten Schaltungsmittel (38, 40) erste und zweite Summiererschaltungen enthalten, die so beschaffen sind, daß sie in irgendeinem Verhältnis die phasengleichen (I) und die um 90º phasenverschobenen (Q) Phasensignale summieren bzw. in irgendeinem Verhältnis die phasengleichen (I) und um 90º phasenverschobenen (Q) Phasensignale subtrahieren, um zwei zusätzliche Phasensignale (A, B) zu erzeugen.

4. Direktumsetzungsempfänger nach irgendeinem der Ansprüche 1 bis 3, wobei die Decodierungsmittel (50) einen Decodierer mit Frequenzumtastung (FSK-Decodierer) enthalten.

5. Direktumsetzungsempfänger nach Anspruch 1, wobei die Reihe von Impulsen in eine Mittelungsschaltung (60) eingegeben werden, wobei das Ausgangssignal von der Mittelungsschaltung (60) in jede von drei Entscheidungsschaltungen (106, 108, 110) eingegeben wird, die so beschaffen sind, daß sie die Größe und die Polarität der Phasenverschiebung des empfangenen Eingangssignals erfassen, wobei das Ausgangssignal von jeder Entscheidungsschaltung (106, 108, 110) Eingangssignale in eine Ausgangslogikschaltung (112) die Datenausgangssignale (114, 116) erzeugt, bildet.

6. Direktumsetzungsempfänger nach Anspruch 5, wobei die zweiten Schaltungsmittel (82) einen Verhältnismessungskombinierer enthalten, der so beschaffen ist, daß er mehrere Phasensignale erzeugt, deren Phasenzustände zwischen den Phasenzuständen der phasengleichen (I) und der um 90º phasenverscho benen (Q) Phasensignale liegen.

7. Direktumsetzungsempfänger nach Anspruch 6, wobei die Decodierungsmittel (94) so beschaffen sind, daß sie ein Ausgangssignal erzeugen, das einen von sechzehn möglichen momentanen Phasenzuständen des empfangenen Signals repräsentiert, wenn sechs zusätzliche Phasensignale verwendet werden.

8. Direktumsetzungsempfänger nach irgendeinem der Ansprüche 5 bis 7, wobei die Decodierungsmittel (94) einen Decodierer mit π/4-Differenz-Quadratur-Phasenumtastung (DQPSK-Decodierer) enthalten.