[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE69418698T2 - Verfahren zur Herstellung von Leiterplatten - Google Patents

Verfahren zur Herstellung von Leiterplatten

Info

Publication number
DE69418698T2
DE69418698T2 DE69418698T DE69418698T DE69418698T2 DE 69418698 T2 DE69418698 T2 DE 69418698T2 DE 69418698 T DE69418698 T DE 69418698T DE 69418698 T DE69418698 T DE 69418698T DE 69418698 T2 DE69418698 T2 DE 69418698T2
Authority
DE
Germany
Prior art keywords
substrate
holes
laser
conductor structures
foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69418698T
Other languages
English (en)
Other versions
DE69418698D1 (de
Inventor
Siegfried Dippon
Si-Ty Lam
Walter Olbrich
Wilhelm Tamm
Michael Weitmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard GmbH Germany
Original Assignee
Hewlett Packard GmbH Germany
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard GmbH Germany filed Critical Hewlett Packard GmbH Germany
Publication of DE69418698D1 publication Critical patent/DE69418698D1/de
Application granted granted Critical
Publication of DE69418698T2 publication Critical patent/DE69418698T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/067Dividing the beam into multiple beams, e.g. multifocusing
    • B23K26/0673Dividing the beam into multiple beams, e.g. multifocusing into independently operating sub-beams, e.g. beam multiplexing to provide laser beams for several stations
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/04Automatically aligning, aiming or focusing the laser beam, e.g. using the back-scattered light
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/067Dividing the beam into multiple beams, e.g. multifocusing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036Multilayers with layers of different types
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0329Intrinsically conductive polymer [ICP]; Semiconductive polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0376Flush conductors, i.e. flush with the surface of the printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025Abrading, e.g. grinding or sand blasting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/105Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by conversion of non-conductive material on or in the support into conductive material, e.g. by using an energy beam
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49131Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Laser Beam Processing (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung von Leiterplatten, worin metallische Leiterstrukturen gemäß einem gewünschten Muster und Löcher in einem Substrat aus isolierendem Material erzeugt werden. Insbesondere bezieht sich die Erfindung auf ein solches Verfahren unter Verwendung von Laserablation.
  • HINTERGRUND DER ERFINDUNG
  • Bekannte Verfahren zur Herstellung von Leiterplatten verwenden fotolithografische Techniken, um das gewünschte Leiterstrukturmuster auf einer isolierenden Trägerplatte zu erzeugen. In solchen fotolithografischen Prozessen wird lichtempfindliches Material (Fotolack) verwendet, welches gemäß dem gewünschten Leiterstrukturmuster belichtet und anschließend entwickelt wird, so daß die darunterliegenden Metallschichten nur in bestimmten Bereichen zugänglich sind. Weitere Schritte umfassen das Ätzen der darunterliegenden Schichten, das Entfernen des verbleibenden Fotolacks und gegebenenfalls das Aufbringen zusätzlicher Metallschichten durch entweder Galvanisieren oder nichtelektrische (chemische) Metallablagerung. Außerdem können Reinigungs- und Aktivierungsschritte miteingeschlossen sein. Solche bekannten Verfahren werden weithin in additive und subtraktive Verfahren unterteilt. Um durchgehende Löcher und Grundlöcher zu erzeugen, wird mechanisches Bohren mit anschließender Kupferablagerung verwendet.
  • Aus dem Dokument US-A-4651417 ist ein Verfahren zur Herstellung von Leiterplatten bekannt, worin ein vertieftes Muster in ein Substrat eingepreßt, eine leitfähige Beschichtung aufgebracht und die Beschichtung außerhalb der Vertiefungen entfernt wird.
  • In letzter Zeit wurden auch Laser zur Herstellung von Leiterplatten verwendet. Aus z. B. EP-A-O 164 564 ist bekannt, wie mit einem Excimerlaser Grundlöcher in einem Substrat erzeugt werden. Der Prozeß der Materialentfernung von einem Substrat ist als Laserablation bekannt. In EP-A-0 287 843 wird das Entfernen von Kernbildung auf einer Platte, z. B. einer Palladiumverbindung, mittels eines UV- Lasers offengelegt. Das Entfernen einer Ätzschutzlackschicht durch einen Nd- YAG-Laser wird in EP-O 469 635 offengelegt. Aus Research Disclosure RD 32646, veröffentlicht im Juni 1991, ist ein Prozeß zur Herstellung von Leiterplatten bekannt, der mit einem Laminat beginnt, das aus einer Zentralschicht mit Katalysatorpartikeln, die einen nicht-elektrischen Galvanisierungsprozeß aktivieren können, und aus einer zweiten Schicht ohne Katalysatorpartikel besteht. Die zweite Schicht wird in bestimmten Bereichen entfernt, Löcher werden durch Laserablation erzeugt und schließlich werden das Muster und die Wände der Löcher durch nicht-elektrisches Galvanisieren metallisiert.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • In Hinblick auf den Stand der Technik ist es ein Ziel der Erfindung, ein Verfahren zur Herstellung von Leiterplatten; welches keine fotolithografischen Schritte und keine Katalysatorteilchen im isolierenden Trägermaterial benötigt, vorzusehen.
  • Es ist ein weiteres Ziel der Erfindung, ein Verfahren vorzusehen, mit dem Platten auf einem Trägersubstrat mit einer sehr hohen Dichte der Leiterstrukturen erzeugt werden können, was zu Leiterstrukturen in der Größenordnung von einem oder unter einem Mikrometer führt.
  • Es ist ein zusätzliches Ziel der Erfindung, ein Verfahren zur Herstellung von Leiterplatten vorzusehen, mit dem die Leiterstrukturen in einem einzigen flexiblen Trägersubstrat erzeugt werden können, ohne eine Vielzahl von laminierten Substratschichten zu erfordern.
  • Gemäß der vorliegenden Erfindung werden diese Ziele durch einen Prozeß, der die Schritte der Ansprüche 1 oder 12 umfaßt, erreicht.
  • Im Vergleich mit bekannten Herstellungsprozessen erfordert die Erfindung nur eine geringe Anzahl an Prozeßschritten. Folglich ist das übliche Problem der Positionierung der Leiterstrukturen, welches besonders ausgeprägt ist, wenn eine Vielzahl von Prozeßschritten durchgeführt werden müssen (z. B. vielfältige Belichtungs- und Bohrzyklen), nicht mehr vorhanden. Außerdem ist der Herstellungsprozeß der Erfindung schnell, kostensparend und stellt eine hohe Reproduzierbarkeit und Qualität sicher. Ein weiterer Vorteil besteht darin, daß der Prozeß auf einfachem und kostengünstigem Grundmaterial aufbaut, wie z. B. eine dielektrische Folie, wohingegen Prozesse gemäß dem Stand der Technik laminierte Vielschichtmaterialien erfordern, die teuer und oft nicht in gleichbleibender Qualität verfügbar sind. Gemäß eines weiteren Vorteils ist die fertige Oberfläche der Leiterplatte im wesentlichen eben, weshalb diese mit anderen Leiterplatten laminiert und zu Vielschichtleiterplatten weiterverarbeitet werden kann. Das Verfahren der Erfindung ist umweltverträglich, weil es nicht unbedingt Naßchemie, wie Lösungsmittel und Ätzmittel, gebraucht; da es sich um einen additiven Prozeß handelt, gibt es keine Abfallprodukte. Das Verfahren der Erfindung erlaubt die Produktion kleiner Leiterstrukturen und eine hohe Integrationsdichte.
  • In einer Ausführung der Erfindung besteht der erste Schritt in dem Erzeugen von Vertiefungen in einer dielektrischen Folie gemäß einem gewünschten Leiterstrukturmuster unter Verwendung einer Maske durch Laserablation. In einem zweiten Schritt werden die gewünschten Löcher auch unter Verwendung einer Maske durch Laserablation erzeugt. Diese Löcher können später für Durchgangskontakte oder für funktionelle Öffnungen verwendet werden. Alternativ ist es auch möglich, diese beiden Schritte in einem zusammenzufassen, falls eine Phasenmaske verwendet wird. Die verarbeitete Folie wird durch einen Plasmaprozeß oder im Ultraschallbad gereinigt. Anschließend wird die gesamte Oberfläche der Folie metallisiert, z. B. durch das PVD-Verfahren (PVD: physical vapor deposition). Die PVD-Schicht wird durch elektrochemische Metallablagerung oder durch Galvanisieren erhöht, bis die gewünschte Dicke der Leiterstrukturen erreicht ist. Alternativ dazu könnte die gesamte Dicke der Leiterstrukturen nur durch PVD oder einen ähnlichen Metallisierungsprozeß erzeugt werden. Die Folie wird dann in einem Schleifschritt weiterverarbeitet, um überflüssiges Metall zu entfernen, so daß nur die metallisierten Bereiche in den Vertiefungen und den Löchern, die dem gewünschten Muster entsprechen, übrigbleiben. Jetzt können zusätzliche Schichten von dielektrischem Material mit Leiterstrukturen, die in der beschriebenen Weise erzeugt wurden, auf die verarbeitete Folie laminiert werden, um Vielschichtleiterplatten zu erzeugen.
  • Gemäß einer alternativen Ausführung des Laserablationprozesses der Erfindung umfaßt das Trägersubstrat (z. B. eine dielektrische Folie) ein Material, welches bei Belichtung leitfähig wird. So ist es möglich, leitendes Material nur in den Vertiefungen und Löchern abzulagern, die zuvor durch Laserablation erzeugt wurden. Somit ist der Schritt des Entfernens überschüssigen Materials außerhalb der Bereiche der gewünschten Leiterstrukturen nicht nötig. Ein weiterer Vorteil besteht darin, daß es keine Abfallprodukte gibt.
  • Anstelle der erwähnten optischen Maske für die Durchführung der Laserablation kann ein adaptives optisches System, das eine Vielzahl an einstellbaren Spiegel aufweist, welche die einzelnen Strahlen des Laserstrahls zur dielektrischen Folie leiten, verwendet werden. Ein solches adaptives optisches System hat den Vorteil, daß es sehr flexibel ist, denn das Muster an Leiterstrukturen und Löchern kann schnell verändert werden, indem einfach nur die Steuerung der einstellbaren Spiegel neu programmiert wird. Außerdem stellt ein adaptives optisches System sicher, daß die von dem Laser zur Verfügung gestellte Energie effizienter genutzt und somit ein erhöhter Durchsatz im Herstellungsprozeß möglich wird.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Anschließend werden Ausführungen der Erfindung mit Bezug auf die Zeichnungen im Detail erklärt.
  • Abb. 1a-1g zeigen Herstellungsschritte einer ersten Ausführung des Verfahrens der Erfindung.
  • Abb. 2a-2f zeigen Herstellungsschritte einer zweiten Ausführung der Erfindung.
  • Abb. 3a-3d zeigen Herstellungsschritte einer dritten Ausführung der Erfindung.
  • Abb. 4 zeigt schematisch ein optisches System, das in einer Ausführung der Erfindung verwendet wird.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Abb. 1a-1g illustrieren eine erste Ausführung des Verfahrens der Erfindung.
  • Gemäß Abb. 1a ist das Ausgangsmaterial eine Folie 1, die aus einem dielektrischen Material, z. B. Polyimid, hergestellt ist. Die Dicke der Folie 1 liegt typischerweise im Bereich von ungefähr 10 bis ungefähr 80 Mikrometer. In einem ersten Herstellungsschritt, dargestellt in Abb. 1b, werden die Vertiefungen 2, 3, 4, 5 in der Folie 1 durch Laserablation unter Verwendung eines Excimerlasers erzeugt, der durch eine entsprechende Maske geschickt wird. Die Vertiefungen 3, 4, 5 korrespondieren mit den gewünschten Leiterstrukturen der Leiterplatte; die Vertiefung 2 wird an einer Position erzeugt, an der ein durchgehendes Loch in dem folgenden Schritt (Abb. 1c) erzeugt werden wird.
  • Die Tiefe der Vertiefungen wird durch die Gesamtmenge an auf die Folie 1 einfallender Laserenergie kontrolliert. Diese Energie kann angepaßt werden, z. B. durch entsprechende Steuerung der Anzahl an Laserimpulsen, die auf der Folie auftreffen, oder durch Steuerung der Gesamtzeit, während der die Folie mit Laserlicht bestrahlt wird. Die Vertiefungen 2, 3, 4, 5 haben typischerweise eine Tiefe von ungefähr 1 bis 20 Mikrometer. Um sicherzustellen, daß das Laserlicht auf der Folie 1 nur an den Positionen auftrifft, an denen Leiterstrukturen und Löcher erzeugt werden sollen, wird eine dem gewünschten Muster an Leiterstrukturen und Löchern entsprechende Maske verwendet. Somit wird in der Folie 1 ein Muster an Linien geschaffen, das mit dem gewünschten Leiterstrukturmuster korrespondiert.
  • Im nächsten Schritt, dargestellt in Abb. 1c, werden die gewünschten durchgehenden Löcher 2a in der Folie 1 durch Laserablation erzeugt. Zu diesem Zweck wird die Folie wiederum mit dem Excimerlaser an den Stellen durch eine entsprechende Maske, die nur für Laserlicht an den Positionen der Löcher durchgängig ist, an denen Löcher erzeugt werden sollen, bestrahlt. Typische Durchmesser der durchgehenden Löcher 2a liegen in der Größenordnung von ungefähr 20 bis ungefähr 50 Mikrometer.
  • Anschließend wird ein Reinigungsschritt durchgeführt, um jegliche Rückstände des Laserablationsprozesses zu entfernen, entweder indem ein Sauerstoffplasma oder ein wasserhaltiges Medium verwendet wird.
  • Im nächsten Schritt gemäß Abb. 1d wird die Folie 1 auf ihrer gesamten Oberfläche inklusive der Vertiefungen 3, 4, 5 und den Innenwänden der durchgehenden Löcher 2a metallisiert. Dieser Metallisierungsprozeß verwendet das PVD- Verfahren, wie das Zerstäuben oder die anodische oder kathodische Lichtbogenverdampfung. Als Ergebnis des PVD-Prozesses wird eine ungefähr 200 nm dicke Metallschicht 7 auf der Oberfläche der Folie 1 abgelagert.
  • Typischerweise umfaßt die Metallschicht 7 Kupfer; andere Metalle, wie z. B. Silber, könnten auch verwendet werden.
  • Danach wird eine zusätzliche Metallschicht 8 (vorzugsweise Kupfer) auf der PVD- Schicht 7 entweder durch chemische Metallablagerung oder durch einen galvanischen Prozeß (Elektroplattieren) abgelegt. Gemäß eines Beispiels aus der Praxis könnte die Dicke der resultierenden Schicht 8, die in Abb. 1e dargestellt wird, in der Größenordnung von ungefähr 10 bis 40 Mikrometer liegen.
  • Vorzugsweise entspricht die Dicke der Schicht 8 der Tiefe der Vertiefungen 2, 3, 4, 5. Um die Haftung der PVD-Schicht 7 zu verbessern, kann eine Haftschicht, wie z. B. Nickel, Chrom, Palladium oder Silber, auf dem dielektrischen Substrat 1 abgelagert oder im PVD-Prozeß vor der Ablagerung der PVD-Schicht aufgetragen werden. Alternativ dazu kann das dielektrische Substrat 1 vor der Metallablagerung in einem Plasma aktiviert werden.
  • Im nächsten Schritt wird das Metal (z. B. Kupfer) von den Bereichen der Folie 1, in denen auf der fertigen Leiterplatte keine Leiterstrukturen gewünscht werden, entfernt. Diese Entfernung des Metalls außerhalb der gewünschten Leiterstrukturen wird durch einen mechanischen Bearbeitungsschritt, wie z. B. Schleifen, Polieren, oder Fräsen, durchgeführt. Das Ergebnis wird in Abb. 1f dargestellt. Somit ist nur in den gewünschten Leiterstrukturen Metall übrig, z. B. 9, 10, 11, und in den durchgehenden Löchern 2a. Danach wird die Folie elektrochemisch poliert oder kurz chemisch geätzt. Dies erfolgt zur Kompensation von Unregelmäßigkeiten und zur Sicherstellung einer ausreichenden Sicherheit im Prozeß.
  • Anschließend werden die dielektrischen Folien 12 und 13 so laminiert, daß sie die Ober- und Unterseite der somit entstehenden Zweilagen-Leiterplatte bilden. Das Ergebnis wird in Abb. 1g dargestellt. An den Stellen der Platte, die elektrisch zugänglich sein müssen, z. B. zur Montage von Komponenten, werden Öffnungen in der dielektrischen Folie erzeugt. Um solche Öffnungen zu erzeugen, wird ein Laserablationsprozeß unter Verwendung einer geeigneten Maske durchgeführt, so daß der Laser nur an den Stellen der Folie auftrifft, an denen Öffnungen erstellt werden sollen.
  • Zur Herstellung von Vielschichtplatten werden dielektrische Folien nach dem Schritt des mechanischen Entfernens (Schleifen) von überschüssigem Metall (Abb. 1f) auf beide Seiten der Platte laminiert und der oben beschriebene Prozeß wiederholt. Es ist möglich, Grundlöcher, die Zugang zu darunterliegenden Schichten gewähren, wie auch durchgehende Löcher zu erzeugen.
  • In dem oben beschriebenen Prozeß wird die Erzeugung der durchgehenden Löcher 2a und der Vertiefungen 3, 4, 5 in zwei Schritten durchgeführt, wie in Abb. 1b und 1c dargestellt. Alternative dazu könnte man die Ablation in einem einzigen Schritt durchführen. Gemäß dieser Ausführung wird eine Wechselmaske verwendet und die Folie 1 durch Laserablation an den Positionen der Vertiefungen 3, 4, 5 und an den Positionen der Löcher 2a behandelt, bis die Vertiefungen die erforderliche Tiefe aufweisen. Dann wird die Maske gewechselt, und nur die Löcher 2a werden weiter abgetragen, bis der erforderliche Durchlaß durch die Folie 1 erzeugt ist.
  • Im folgenden wird eine zu der in Verbindung mit den Abb 1a-1g beschriebenen alternative Ausführung mit Bezugnahme auf die Abb. 2a-2f beschrieben. Der Prozeß beginnt mit einer dielektrischen Folie 20, auf die dielektrische Folien 21 und 22 aus einem anderen Material als das der Folie 20 auf beide Seiten laminiert wird. Im ersten Schritt, dargestellt in Abb. 2a, wird durch Laserablation das gewünschte Muster an Leiterstrukturen 24, 25, 26 wie auch die Vertiefungen 23 an den Positionen, an denen durchgehende Löcher gewünscht werden, in den Folien 21 und 22 erzeugt. Im nächsten Schritt, dargestellt in Abb. 2c, werden die durchgehenden Löcher 23a durch Laserablation erzeugt. Das Material der Folien 21 und 22 wird am besten so gewählt, daß es leichter abgetragen werden kann als das Material der Folie 20. So kann die Tiefe der Vertiefungen 24, 25, 26 genau gesteuert werden. Die Tiefe der Vertiefungen ist durch die Dicke der Folien 21 und 22 definiert. Anschließend wird die gesamte Oberfläche durch das PVD- Verfahren, wie in Abb. 2d dargestellt, metallisiert. Die resultierende Metallschicht hat die Bezugsnummer 27.
  • Danach wird eine weitere Metallschicht 28 auf die durch das PVD-Verfahren aufgetragene Schicht durch Galvanisieren abgelagert. Das Ergebnis ist in Abb. 2e dargestellt. Dann wird, gemäß Abb. 2f, die metallisierte Folie durch Schleifen, Polieren oder Fräsen mechanisch bearbeitet, so daß das Metall (Kupfer) nur in den gewünschten Strukturen 24, 25, 26 und in den Löchern 23a übrig bleibt. In der vorliegenden Ausführung wird die Laserablation mit der gleichen Ausstattung wie in der ersten Ausführung durchgeführt, d. h. es wird eine Maske mit einem entsprechenden Muster der gewünschten Leiterstrukturen und Löchern verwendet. Die vorliegende Ausführung der Erfindung hat den Vorteil, daß Laser für den Ablationsprozeß verwendet werden können, die nicht so genau wie ein Excimerlaser zur Herstellung der erforderlichen Tiefen im dielektrischen Material gesteuert werden können. Der Grund liegt darin, daß die Tiefe im wesentlichen durch die Dicke des Folienmaterials vorgegeben ist.
  • Eine dritte Ausführung des Verfahrens der Erfindung wird jetzt mit Bezug auf die Abb. 3a-3d beschrieben. Gemäß Abb. 3a beginnt der Prozeß mit einer dielektrischen Folie 30, auf die auf beide Seiten verschiedene dielektrische Folien 31 und 32 laminiert werden. Ein besonderes Merkmal dieser Ausführung besteht darin, daß die Folie 30 eine Substanz umfaßt, die, wenn sie mit Laserlicht bestrahlt wird, elektrisch leitfähig wird. Beispiele solcher Materialien, die eine Laserinduzierte elektrische Leitfähigkeit zeigen, sind organische Polymere von Poly(Bis-Ethylthio-Azetylen) und Poly(Bis-Alkylthio-Azetylen). Materialien der erwähnten Art sind in: R. Baumann et al.: 'Local Electrical Conductivity in Poly (Bis-Alkylthio-Acytelene) Layers After Laser IrradiationA, Synthetic Metals (1993), S. 3643-3648 beschrieben. Die dielektrischen Folien 31 und 32 weisen nicht die erwähnten Eigenschaften der Folie 30 auf.
  • In einem ersten Schritt, dargestellt in Abb. 3b, werden durch Laserablation sowohl das Muster an gewünschten Leiterstrukturen 34, 35, 36 wie auch die Vertiefungen 33 an den Positionen, an denen durchgehende Löcher gewünscht werden, in den laminierten Folien 31 und 32 erzeugt. Gleichzeitig wird das Material in Folie 30 durch die Laserstrahlung aktiviert, so daß es elektrisch leitfähig wird. Im nächsten Schritt, gemäß Abb. 3c, werden durchgehende Löcher 33a durch Laserablation erzeugt. Anschließend wird ein Schritt des nichtelektrischen Galvanisierens durchgeführt, um die Strukturen 34, 35, 36 mit Metall (z. B. Kupfer) zu füllen. Das Ergebnis ist in Abb. 3d dargestellt. Einer der Vorteile dieser Ausführung besteht darin, daß kein überschüssiges Material entfernt werden muß: das Metall wird nur an den Positionen 34, 35, 36, die durch den Laser bestrahlt wurden, angelagert. Außerdem werden keine Abfallprodukte erzeugt, was das Verfahren umweltverträglich macht. Als eine Alternative zum nicht-elektrischen Galvanisieren kann das Kupfer auch durch Galvanisieren aufgetragen werden, vorausgesetzt, daß alle Strukturen, wie z. B. Strukturen 34, 35, 36, mit einer Kontaktleitung zum Galvanisieren verbunden sind.
  • Es versteht sich, daß alle oben beschriebenen Prozesse allein durch Wiederholung der beschriebenen Verarbeitungsschritte auch zur Herstellung von Vielschichtleiterplatten verwendet werden können.
  • In einer Ausführung der Erfindung kann die Maske, die für die Laserablation der gewünschten Strukturen in der dielektrischen Folie verwendet wird, z. B. eine Phasenmaske sein. Eine solche Phasenmaske umfaßt ein Quarzsubstrat, auf das dielektrische Schichten aufgetragen werden. An den Stellen der Maske, die Löchern in der Platte entsprechen, werden die dielektrischen Schichten vollständig entfernt, und an den Stellen, die Vertiefungen in der Folie entsprechen, werden nur einige der dielektrischen Schichten entfernt. Eine solche Phasenmaske hat den Vorteil, daß das Erzeugen von Löchern und Vertiefungen für Leiterstrukturen in einem einzigen Verarbeitungsschritt erfolgen kann. Als Alternative dazu könnte die Laserablation auch ohne Maske durchgeführt werden, entweder durch direktes Schreiben A mit dem Laserstrahl auf die Folie oder durch die Verwendung eines adaptiven optischen Systems. Das direkte Schreiben auf die Folie wird entweder durch Ablenken des Laserstrahlenbündels erreicht, indem, z. B. ein System aus Spiegeln oder brechenden Elementen verwendet wird, oder durch das Bewegen der Folie relativ zum stationären Strahl.
  • Das erwähnte adaptive optische System wird nun mit Bezug auf Abb. 4 beschrieben. Das Substrat, z. B. die Folie, das durch Laserablation bearbeitet werden soll, ist mit Bezugsnummer 40 gekennzeichnet. Der Laserstrahl 42, der von einem Excimerlaser 42 emittiert wird, wird durch einen Homogenisator 43 zu einem breiten, räumlich homogenen Strahl 44 aufgeweitet. Der Strahl 44 trifft auf eine zweidimensionale Gruppe 45 von Mikrolinsen. Die Mikrolinsengruppe 45 ist aus einer einzigen Glasplatte hergestellt und umfaßt einige tausend individuelle Linsen (typischerweise zehntausend). Gemäß einem Beispiel aus der Praxis haben die Linsen einen äußeren Durchmesser von jeweils ungefähr 100 Mikrometer. Die Mikrolinsengruppe 45 erzeugt aus dem einfallenden Strahl 44 eine Vielzahl von individuellen Strahlen, wie z. B. Strahlen 46a, 46b, 46c. Jeder dieser individuellen Strahlen trifft auf ein jeweils dazugehöriges Spiegelelement 47a, 47b, 47c eines adaptiven Reflektors 47. Die Spiegelelemente des adaptiven Reflektors 47 können jeweils einzeln durch piezoelektrische Antriebe eingestellt werden. Durch entsprechende Steuerung der Spiegelelemente werden die Strahlen von der Mikrolinsengruppe auf die gewünschten Positionen auf dem Substrat 40 gelenkt. Somit wird das gewünschte Muster an Vertiefungen und Löchern in der Folie durch Laserablation erzeugt. Durch geeignete Steuerung der Energiedichte der Strahlung können gleichzeitig Löcher und Leiterstrukturen hergestellt werden. Die Spiegelelemente des adaptiven Reflektors 47 können durch ihre zugeordneten piezoelektrischen Antriebe während der Laserbestrahlung bewegt werden, um das gewünschte Muster an Leiterstrukturen zu erzeugen. Als eine Alternative zu dem erwähnten piezoelektrischen Antrieb der Spiegelelemente könnte auch ein Antrieb mittels Galvanometer verwendet werden.
  • Es versteht sich, daß das adaptive optische System, welches in Verbindung mit Abb. 4 erklärt wurde, als ein optisches System für Laserablation mit jeder der zuvor beschriebenen Ausführungen des Verfahrens der Erfindung verwendet werden kann.
  • Das Material des dielektrischen Substrats (z. B. Folie) ist beispielsweise Polyimid, aber es können auch andere Materialien verwendet werden, wie z. B. Epoxidharz, Cyanidester, Polyester, Polyphenylsulfid, Polytetrafluorethylen, und Bismaleimid- Triazin. Die Folie kann in Form einzelner Zuschnitte oder von einer Rolle, auf der das Plastikmaterial aufgewickelt ist, verarbeitet werden. Auch wenn das dielektrische Substrat in einer bevorzugten Ausführung der Erfindung eine dünne Folie ist, ist die Erfindung nicht darauf beschränkt, sondern es können auch andere Formen des dielektrischen Materials verwendet werden, z. B. eine dielektrische Trägerplatte.

Claims (12)

1. Verfahren zur Herstellung von Leiterplatten, welches folgende Schritte umfaßt:
a) Erzeugen von Vertiefungen und/oder Löchern in einem Trägersubstrat aus isolierendem Material, welches eine Dicke von weniger als etwa 80 Mikrometer aufweist, durch Laserablation, wobei die Vertiefungen einem gewünschten Muster an Leiterstrukturen und/oder Löchern entsprechen,
b) Ablagern von Metall durch das PVD-Verfahren auf im wesentlichen der ganzen Oberfläche des Substrats und
c) Entfernen von leitfähigem Material von dem Substrat außerhalb des gewünschten Musters an Leiterstrukturen und/oder Löchern.
2. Verfahren gemäß Anspruch 1, wobei die Laserablation (Schritt a) das Bestrahlen des Substrats durch einen Excimerlaser (41) für eine ausreichende Zeit umfaßt, um eine vorgegebene Tiefe der Vertiefungen (3, 4, 5) zu erzeugen.
3. Verfahren gemäß Anspruch 1 oder 2, worin das Ablagern des leitfähigen Materials auf dem Substrat (Schritt b) das PVD-Verfahren umfaßt.
4. Verfahren gemäß einem der Ansprüche 1 bis 3, worin nach Schritt b) und vor Schritt c) der folgende Schritt b2) durchgeführt wird: b2) Ablagern von leitfähigem Material auf der durch Schritt b) erzeugten Metallschicht.
5. Verfahren gemäß Anspruch 4, worin der Schritt b2) einen Schritt des Galvanisierens umfaßt.
6. Verfahren gemäß einem der vorangehenden Ansprüche, worin der Schritt der Entfernung des leitfähigen Materials von dem Substrat (Schritt C) einen Schritt des Schleifens der Oberfläche des Substrats umfaßt.
7. Verfahren gemäß einem der vorangehenden Ansprüche, worin das Trägersubstrat eine dielektrische Folie ist.
8. Verfahren gemäß Anspruch 1, worin das Trägersubstrat mindestens zwei dielektrische Folien (20, 21) verschiedener Materialien umfaßt, die zusammenlaminiert sind, und worin die Vertiefungen im wesentlichen nur in einer der beiden Folien erzeugt werden.
9. Verfahren gemäß einem der vorangehenden Ansprüche, worin Schritt b) einen Schritt des Sprühens umfaßt.
10. Verfahren gemäß einem der vorangehenden Ansprüche, worin Schritt a) das Senden eines Lasterstrahls durch eine Maske, die dem gewünschten Muster an Leiterstrukturen und/oder Löchern entspricht, umfaßt.
11. Verfahren gemäß einem der vorangehenden Ansprüche 1 bis 10, worin Schritt a) das Senden eines Laserstrahls durch ein adaptives optisches System umfaßt, das eine Vielzahl an einstellbaren reflektierenden Elementen (47a, 47b, 47c) zum Leiten der einzelnen Strahlen des Laserstrahls zum Substrat (40) aufweist.
12. Verfahren zur Herstellung von Leiterplatten, welches folgende Schritte umfaßt:
a) Erzeugen von Vertiefungen und/oder Löchern in einem Trägersubstrat aus isolierendem Material, wobei die Vertiefungen einem gewünschten Muster an Leiterstrukturen und/oder Löchern entspricht, worin das Trägersubstrat ein Material, das unter Bestrahlung mit Licht leitend wird, umfaßt,
b) Ablagern von leitfähigem Material nur in den Vertiefungen und/oder Löchern, die in Schritt a) erzeugt wurden.
DE69418698T 1994-04-14 1994-04-14 Verfahren zur Herstellung von Leiterplatten Expired - Fee Related DE69418698T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP94105764A EP0677985B1 (de) 1994-04-14 1994-04-14 Verfahren zur Herstellung von Leiterplatten

Publications (2)

Publication Number Publication Date
DE69418698D1 DE69418698D1 (de) 1999-07-01
DE69418698T2 true DE69418698T2 (de) 1999-10-07

Family

ID=8215859

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69418698T Expired - Fee Related DE69418698T2 (de) 1994-04-14 1994-04-14 Verfahren zur Herstellung von Leiterplatten

Country Status (4)

Country Link
US (1) US5666722A (de)
EP (1) EP0677985B1 (de)
JP (1) JPH07283510A (de)
DE (1) DE69418698T2 (de)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
KR20040088592A (ko) * 1996-01-11 2004-10-16 이비덴 가부시키가이샤 프린트 배선판 및 그의 제조방법
DE19620095B4 (de) * 1996-05-18 2006-07-06 Tamm, Wilhelm, Dipl.-Ing. (FH) Verfahren zur Herstellung von Leiterplatten
US7062845B2 (en) 1996-06-05 2006-06-20 Laservia Corporation Conveyorized blind microvia laser drilling system
US6631558B2 (en) * 1996-06-05 2003-10-14 Laservia Corporation Blind via laser drilling system
US6245996B1 (en) 1996-09-27 2001-06-12 Compaq Computer Corporation Electrical interconnect structure having electromigration-inhibiting segments
US6904675B1 (en) 1996-09-27 2005-06-14 Hewlett-Packard Development, L.P. Method of forming electrical interconnects having electromigration-inhibiting plugs
DE19645854A1 (de) * 1996-11-07 1998-05-14 Hewlett Packard Co Verfahren zur Herstellung von Leiterplatten
US6820330B1 (en) * 1996-12-13 2004-11-23 Tessera, Inc. Method for forming a multi-layer circuit assembly
US6162365A (en) * 1998-03-04 2000-12-19 International Business Machines Corporation Pd etch mask for copper circuitization
US6177237B1 (en) * 1998-06-26 2001-01-23 General Electric Company High resolution anti-scatter x-ray grid and laser fabrication method
US6107119A (en) * 1998-07-06 2000-08-22 Micron Technology, Inc. Method for fabricating semiconductor components
US6009620A (en) * 1998-07-15 2000-01-04 International Business Machines Corporation Method of making a printed circuit board having filled holes
KR20020021100A (ko) * 1999-05-24 2002-03-18 야마사키 노리쓰카 배선판용 수지 필름의 레이저 가공방법 및 배선판의제조방법
TWI233763B (en) * 1999-12-17 2005-06-01 Matsushita Electric Ind Co Ltd Method of manufacturing a circuit board
US6509546B1 (en) 2000-03-15 2003-01-21 International Business Machines Corporation Laser excision of laminate chip carriers
JP4129971B2 (ja) * 2000-12-01 2008-08-06 新光電気工業株式会社 配線基板の製造方法
US6656314B2 (en) 2001-05-23 2003-12-02 Hewlett-Packard Development Company, L.P. Method of manufacturing multilayer substrates
US6484301B1 (en) 2001-05-25 2002-11-19 Hewlett-Packard Company System for and method of efficient contact pad identification
US6744072B2 (en) * 2001-10-02 2004-06-01 Xerox Corporation Substrates having increased thermal conductivity for semiconductor structures
US6822332B2 (en) * 2002-09-23 2004-11-23 International Business Machines Corporation Fine line circuitization
JP4401096B2 (ja) * 2003-03-26 2010-01-20 Dowaホールディングス株式会社 回路基板の製造方法
JP4133560B2 (ja) * 2003-05-07 2008-08-13 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント配線基板の製造方法およびプリント配線基板
US20040236228A1 (en) * 2003-05-20 2004-11-25 Richard Stoltz Camera containing tool
US7361171B2 (en) 2003-05-20 2008-04-22 Raydiance, Inc. Man-portable optical ablation system
US7014727B2 (en) * 2003-07-07 2006-03-21 Potomac Photonics, Inc. Method of forming high resolution electronic circuits on a substrate
JP3655915B2 (ja) * 2003-09-08 2005-06-02 Fcm株式会社 導電性シートおよびそれを含む製品
US9022037B2 (en) 2003-08-11 2015-05-05 Raydiance, Inc. Laser ablation method and apparatus having a feedback loop and control unit
US8173929B1 (en) 2003-08-11 2012-05-08 Raydiance, Inc. Methods and systems for trimming circuits
US8921733B2 (en) 2003-08-11 2014-12-30 Raydiance, Inc. Methods and systems for trimming circuits
JP2005181958A (ja) * 2003-12-22 2005-07-07 Rohm & Haas Electronic Materials Llc レーザーアブレーションを用いる電子部品および光学部品の形成方法
JP2005191408A (ja) * 2003-12-26 2005-07-14 Matsushita Electric Ind Co Ltd コイル導電体とその製造方法およびこれを用いた電子部品
DE102004005300A1 (de) 2004-01-29 2005-09-08 Atotech Deutschland Gmbh Verfahren zum Behandeln von Trägermaterial zur Herstellung von Schltungsträgern und Anwendung des Verfahrens
FR2882490B1 (fr) * 2005-02-23 2009-04-24 Eads Space Transp Sas Soc Par Procede pour la realisation de motifs electriquement conducteurs sur une surface non developpable d'un substrat isolant, et dispositif obtenu
US8135050B1 (en) 2005-07-19 2012-03-13 Raydiance, Inc. Automated polarization correction
JP2007054992A (ja) * 2005-08-23 2007-03-08 Sii Printek Inc インクジェットヘッド用ノズルプレートの製造方法、インクジェットヘッド用ノズルプレートの製造装置、インクジェットヘッド用ノズルプレート、インクジェットヘッド、およびインクジェット記録装置
US8232687B2 (en) 2006-04-26 2012-07-31 Raydiance, Inc. Intelligent laser interlock system
US8189971B1 (en) 2006-01-23 2012-05-29 Raydiance, Inc. Dispersion compensation in a chirped pulse amplification system
US7444049B1 (en) 2006-01-23 2008-10-28 Raydiance, Inc. Pulse stretcher and compressor including a multi-pass Bragg grating
US7822347B1 (en) 2006-03-28 2010-10-26 Raydiance, Inc. Active tuning of temporal dispersion in an ultrashort pulse laser system
US20080299328A1 (en) * 2007-05-31 2008-12-04 Po-Wen Hsu Liquid crystal display fabrication and device
US8390308B2 (en) 2008-02-29 2013-03-05 Research In Motion Limited Testbed for testing electronic circuits and components
EP2096449B1 (de) * 2008-02-29 2013-02-27 Research In Motion Limited Testbett zum Testen elektronischer Schaltungen und Baugruppen
US8240036B2 (en) 2008-04-30 2012-08-14 Panasonic Corporation Method of producing a circuit board
EP2255601B1 (de) * 2008-04-30 2012-05-16 Panasonic Corporation Verfahren zur herstellung einer leiterplatte mittels additivverfahren
US8125704B2 (en) 2008-08-18 2012-02-28 Raydiance, Inc. Systems and methods for controlling a pulsed laser by combining laser signals
US8431831B2 (en) * 2008-10-08 2013-04-30 Oracle America, Inc. Bond strength and interconnection in a via
US9082438B2 (en) 2008-12-02 2015-07-14 Panasonic Corporation Three-dimensional structure for wiring formation
JP2010153571A (ja) * 2008-12-25 2010-07-08 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
EP2240005A1 (de) 2009-04-09 2010-10-13 ATOTECH Deutschland GmbH Verfahren zur Herstellung einer Schaltungsträgerschicht und Anwendung dieses Verfahrens zur Herstellung eines Schaltungsträgers
EP2422300A4 (de) * 2009-04-20 2013-09-04 Flextronics Ap Llc Miniatur-rfid-etikett
TWI392405B (zh) 2009-10-26 2013-04-01 Unimicron Technology Corp 線路結構
US20110094778A1 (en) * 2009-10-27 2011-04-28 Cheng-Po Yu Circuit board and fabrication method thereof
TWI392419B (zh) * 2009-10-29 2013-04-01 Unimicron Technology Corp 線路結構的製作方法
WO2012021748A1 (en) 2010-08-12 2012-02-16 Raydiance, Inc. Polymer tubing laser micromachining
KR20140018183A (ko) 2010-09-16 2014-02-12 레이디안스, 아이엔씨. 적층 재료의 레이저 기반 처리
JP5884614B2 (ja) * 2012-04-11 2016-03-15 セイコーエプソン株式会社 セラミックス加工方法
US10149390B2 (en) 2012-08-27 2018-12-04 Mycronic AB Maskless writing of a workpiece using a plurality of exposures having different focal planes using multiple DMDs
CN104302092B (zh) * 2013-07-16 2017-06-16 先丰通讯股份有限公司 电路板结构及其制造方法
US10537027B2 (en) 2013-08-02 2020-01-14 Orbotech Ltd. Method producing a conductive path on a substrate
US9271387B2 (en) * 2013-08-22 2016-02-23 Boardtek Electronics Corporation Circuit board structure manufacturing method
US9437516B2 (en) * 2014-01-07 2016-09-06 Infineon Technologies Austria Ag Chip-embedded packages with backside die connection
DE102014017886A1 (de) * 2014-12-04 2016-06-09 Auto-Kabel Management Gmbh Verfahren zum Herstellen eines elektrischen Anschlussteils
EP3912440A1 (de) * 2019-03-25 2021-11-24 Granat Research Ltd. Verfahren zum überführen eines materials
US10917968B1 (en) 2019-12-18 2021-02-09 Google Llc Package to printed circuit board transition

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2394228A1 (fr) * 1977-06-06 1979-01-05 Saule Ste Civile Immobil Petit Procede de fabrication des cartes de circuits imprimes pour l'electronique
SU1066052A1 (ru) * 1982-05-06 1984-01-07 Предприятие П/Я А-1001 Устройство дл пробивки базовых отверстий
EP0164564A1 (de) * 1984-05-18 1985-12-18 Siemens Aktiengesellschaft Anordnung zur Sacklocherzeugung in einem laminierten Aufbau
US4651417A (en) * 1984-10-23 1987-03-24 New West Technology Corporation Method for forming printed circuit board
EP0287843B1 (de) * 1987-04-24 1990-08-29 Siemens Aktiengesellschaft Verfahren zur Herstellung von Leiterplatten
US4943346A (en) * 1988-09-29 1990-07-24 Siemens Aktiengesellschaft Method for manufacturing printed circuit boards
JP2753746B2 (ja) * 1989-11-06 1998-05-20 日本メクトロン株式会社 Ic搭載用可撓性回路基板及びその製造法
US5245751A (en) * 1990-04-27 1993-09-21 Circuit Components, Incorporated Array connector

Also Published As

Publication number Publication date
DE69418698D1 (de) 1999-07-01
US5666722A (en) 1997-09-16
JPH07283510A (ja) 1995-10-27
EP0677985A1 (de) 1995-10-18
EP0677985B1 (de) 1999-05-26

Similar Documents

Publication Publication Date Title
DE69418698T2 (de) Verfahren zur Herstellung von Leiterplatten
EP0679052B1 (de) Verfahren zur strukturierten Metallisierung der Oberfläche von Substraten
DE4447897B4 (de) Verfahren zur Herstellung von Leiterplatten
DE19620095B4 (de) Verfahren zur Herstellung von Leiterplatten
DE69835962T2 (de) Verfahren zur herstellung einer mehrschichtigen gedruckten leiterplatte
DE69125579T2 (de) Verfahren zur Katalyse von stromloser Metallplattierung auf Kunststoffmaterial
DE68910864T2 (de) Selektive Plattierung durch Abtragen mittels eines Lasers.
EP0018499B1 (de) Verfahren zum selektiven Plattieren der Oberfläche eines Werkstücks
DE60038400T2 (de) Laserverfahren zur Bearbeitung von Löchern nur in einer keramischen Grünfolie mit einem Trägerfilm
DE69533653T2 (de) Pastendruckverfahren
DE60000315T2 (de) Verfahren zur herstellung einer mehrschichtigen gedruckten leiterplatte und verbundfolie zur verwendung darin
EP0727925A1 (de) Verfahren zur strukturierten Metallisierung der Oberfläche von Substraten
EP0466202A1 (de) Verfahren zur Herstellung von Leiterplatten
EP0287843A1 (de) Verfahren zur Herstellung von Leiterplatten
DE2128729A1 (de) Verfahren zur Herstellung von Schablonen zum Aufdrucken von elektrischen Schaltkreisen
DE69318401T2 (de) Verfahren zum herstellen von perforierten folien
DE69601784T2 (de) Verfahren zur selektiven entfernung einer metallischen schicht von einem nichtmetallischen substrat
DE69416284T2 (de) Ablative Blitzlampeaufzeichnung
EP1169893B1 (de) Verfahren zum einbringen von durchkontaktierungslöchern in ein beidseitig mit metallschichten versehenes, elektrisch isolierendes basismaterial
DE3505318A1 (de) Elektrolysegeraet
EP0483782A2 (de) Verfahren zur Herstellung metallischer Schichten auf Substraten
DE4103834A1 (de) Verfahren zur herstellung von leiterplatten
DE69309990T2 (de) Beschichtungverfahren und damit hergestellte zylindrische Spule
DE19929179A1 (de) Flexible Leiterplatte mit beidseitigem Zugriff
DE19951721A1 (de) Verfahren zur strukturierten Metallisierung der Oberfläche von Substraten

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee