DE68925845T2

DE68925845T2 - Kodierungs/Dekodierungssystem für optische Aufzeichnung/Wiedergabe

Info

Publication number: DE68925845T2
Application number: DE68925845T
Authority: DE
Inventors: Hiromichi Ishibashi; Shinichi Tanaka
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1988-07-22
Filing date: 1989-07-20
Publication date: 1996-09-19
Anticipated expiration: 2009-07-21
Also published as: KR910003595A; DE68925845D1; JPH0233221A; US5008669A; KR930003259B1; EP0355999A3; EP0355999B1; EP0355999A2

Description

Diese Erfindung betrifft eine Vorrichtung, die einen Binärcode in einen Kanalcode, der eine feste Anzahl von "Einsen" und "Nullen" enthält, zur optischen Aufzeichnung codiert, sowie eine Vorrichtung, die einen wiedergegebenen Kanalcode in einen ursprünglichen Binärcode decodiert.
Die Technik der optischen Aufzeichnung/Wiedergabe ist lange durchforscht worden. In letzter Zeit wird oft von heftigen Diskussionen über Codierungs/Decodierungs- (ENCDEC) Verfahren berichtet, die für optische Aufzeichnungsträger besonders geeignet sind. "Codieren" bezieht sich auf einen Vorgang, um einen Binärcode (der im allgemeinen aus acht Bits von Daten besteht) in einen Kanalcode umzuwandeln, der auf einem Aufzeichnungsträger aufgezeichnet wird. "Decodieren" bezieht sich auf den entgegengesetzten Vorgang, der den Kanalcode in den ursprünglichen Binärcode umwandelt. Die ENCDEC-Technologie hat sich in mehr als zwanzig Jahren auf dem Gebiet der magnetischen Aufnahme/Wiedergabetechnik entwickelt. Das (2,7)-ENCDEC-Schema ist am allermeisten bekannt, um einen hervorragenden Aufnahmewirkungsgrad - hohe Dichte und niedrige Fehlerhäufigkeit - zur Verfügung zu stellen. Im frühen Stadium der Entwicklung der optischen Aufzeichnung/Wiedergabe wurde das (2,7)-ENCDEC-Schema für das am besten geeignete Schema gehalten.
Eine neue Studie zeigt aber, daß andere ENCDEC-Schemas existieren, die eine größere Aufzeichnungsdichte und eine geringere Fehlerhaufigkeit als das (2,7)-Schema besonders für die optische Aufzeichnung/Wiedergabe unter verrauschten Bedingungen zur Verfügung stellen werden. Eines von ihnen ist als ein iln (1 aus N) ENCDEC-Schema bekannt. "N" stellt die Wortlänge eines Kanalcodes dar, und i ist die Anzahl von "Einsen" in dem Kanalcode. Jeder durch dieseB Schema erzeugte N-Bit Code besitzt die genaue Anzahl i von "Einsen" und N-i von "Nullen". Die durch dieses Schema erzeugten i/N-Codes sind zur optischen Aufzeichnung/Wiedergabe, besonders unter verrauschten Bedindungen, geeignet, da Bitfehler sehr leicht erkannt werden können. Wenn ein von einem optischen Aufzeichnungsträger gelesener N-Bit-Kanalcode nicht genau i "Einsen" aufweist, wird der Kanalcode als Bitfehler enthaltend angesehen.
Ein typisches Codierungs/Decodierungs-System für das i/N-ENCDEC-Schema wird im U.S. Patent Nr. 4,646,281, erteilt am 24. Feb. 1981, offenbart. Dieses Patent zielt auf die Codierung eines 8-Bit Binärcodes in einen 14-Bit Kanalcode mit genau vier "Einsen" darin und die Decodierung des 14-Bit Kanalcodes in den ursprünglichen 8-Bit Binärcode. Das Codierungssystem umfaßt einen ersten Tabellencodierer, der die oberen 4 Bits des 8-Bit Binärcodes in 7 Bits des 14-Bit Kanalcodes umwandelt, und einen zweiten Tabellencodierer, der die unteren 4 Bits des 8-Bit Binärcodes in die anderen 7 Bits des 14-Bit Kanalcodes umwandelt. Die ersteren 7 Bits bilden die geraden Bits und die letzteren 7 Bits die ungeraden Bits des 14-Bit Kanalcodes. Jeder der zwei Tabellencodierer ist bestimmt, 16 Muster von 7-Bit Codes mit genau zwei "Einsen" nach Maßgabe der 4-Bit Codes, die von 0000 bis 1111 (von bis 15 in Dezimal) variieren, zu erzeugen. Daher werden 256 (= 16x16) Muster der 14-Bit Kanalcodes, die vier "Einsen" enthalten, erlangt.
Ähnlich umfaßt das Decodierungssystem einen ersten Tabellendecodierer, der die geradzahligen 7 Bits des 14-Bit Kanalcodes in die oberen 4 Bits des 8-Bit Binärcodes umwandelt, und einen zweiten Tabellendecodierer, der die ungeradzahligen 7 Bits des 14-Bit Kanalcodes in die unteren 4 Bits des 8-Bit Binärcodes umwandelt.
Das U.S. Patent 4,646,281 offenbart ein Verfahren, um die 4/14-Codes effizient, d.h., mit einer kleinen elektrischen Schaltung, zu erzeugen. Wie gekannt ist, gibt es 256 Muster in dem Satz der 8-Bit Codes (von 00000000 bis 11111111). Deshalb sind 256 unabhängige Kanalcodes für alle 8-Bit Binärcodes erforderlich. Wenn die Umwandlung von 8-Bit Codes in 4/14-Codes durch eine einfache logische Gleichung ausgedrückt würde, könnte die ENCDEC-Schaltung klein sein. Aber es sind keine passenden logischen Gleichungen gefunden worden, die alle 8-Bit Codes in praktische i/N-Codes umwandeln können (wenn N groß genug ist, kann es möglich sein). Deshalb sind 256 Codierungsschaltungen zwingend, um 256 8-Bit Codes in geeignete 256 4/14-Codes umzuwandeln. Ein Satz dieser Schaltungen ist als ein "Tabellencodierer" bekannt. In der Annahme, daß eine Schaltung zum Umwandeln eines 8-Bit Binärcodes in einen entsprechenden 4/14-Kanalcodes im Mittel zehn logische Gatter, z.B. NAND- oder UND-gatter, benötigt, beläuft sich die Anzahl der logischen Gatter für den Tabellencodierer in Emangelung der in dem U.S. Patent 4,646,281 offenbarten Technik insgesamt auf etwa zweitausendfünfhundert. Gemäß dem U.S. Patent 4,646,281 wandeln aber nicht mehr als 32 Codiererschaltungen die ganzen 8-Bit Codes in die entsprechenden 4/14-Codes um. Wie oben beschrieben, wird jeder 8-Bit Binärcode in den oberen und unteren 4-Bit Code zerteilt. Dann werden diese 4-Bit Codes in 2/7- (2 aus 7) Codes codiert, die sich an geraden und ungeraden Bltpositionen des 4/14-Kanalcodes befinden. Darin können 16 Umwandlungsschaltungen den Tabellencodierer für jeweils die oberen und die unteren 4 Bits des 8-Bit Binärcodes bilden. Insgesamt können 32 Umwandlungsschaltungen 4/14-Codes von 8-Bit Binärcodes erzeugen.
Der 4/14-Kanalcode kann in der gleichen Weise wie oben beschrieben in den ursprunglichen 8-Bit Binärcode decodiert werden. Auch in diesem Fall decodiert der Tabellendecodierer, der 32 Decoderschaltungen umfaßt, alle 4/14-Kanalcodes.
Für eine praktischere Anwendung zeigt das U.S. Patent 4,646,281 einen 4/15 Codesatz als eine Ausführung. 14 von 15 Bits werden von Doppeltabellen-Codierern, wie zuvor erklärt, erzeugt. Danach wird den 4/14- Codes "0" als das 15. Bit hinzugefügt, um einen momentanen Kanalcode von angrenzenden Kanalcodes, die vor oder hinter dem momentanen Kanalcode aufgezeichnet werden, zu trennen.
Bei dem oben beschriebenen System sollte jedoch die Wortlänge N 14 oder mehr betragen. Wie zuvor beschrieben, benötigen die gegen Rauschen standhaften i/N-Codes eine Extrawortlänge von N-8 (N > 8) verglichen mit dem ursprünglichen 8-Bit Binärcode infolge der Redundanz der i/N-Codes. Das heißt, im dem Fall von 4/14-Codes sind 14 Bits erforderlich, um 8-Bit Information darzustellen. Je kleiner die Wortlänge N ist, umso mehr Aufzeichnungsdichte wird im allgemeinen erreicht. Die Gesamtzahl von Elementen, die durch 4/14-Codes ausgedrückt wird, wird bei N = 10, 11, 12, 13 und 14 wie folgt berechnet:
N=10 &sub4;C&sub1;&sub0; = 210
N=11 &sub4;C&sub1;&sub1; = 330
N=12 &sub4;C&sub1;&sub2; = 495
N=13 &sub4;C&sub1;&sub3; = 715
N=14 &sub4;C&sub1;&sub4; = 1001
Diese Ergebnisse zeigen, daß nur 4/N:N≥11 Codes als die Kanalcodes zum Darstellen von 256 8-Bit Kanalcodes verwendet werden können. Wenn anstelle der 4/14-Codes 4/11-Codes benutzt werden, wird die Aufzeichnungsdichte um 27% zunehmen.
Hochdichte i/N-Codes wie 4/11-Codes ktnnen aber mit der in dem U.S. Patent 4,646,281 offenbarten Technik nicht erzeugt werden. Bei dieser Technik sollte nicht nur die Gesamtzahl der i/N-Codes (ICN) 256 oder mehr sein, sondern auch die Gesamtzahl von "Halb"-Kanalcodes (i/2CN/2) sollte 16 oder mehr sein (16: Gesamtzahl von 4-Bit Codes). Als Beispiele in dem Fall von 4/12- und 4/14-Codes:
N=12 &sub2;C&sub6; = 15 (die Zahl der 2/6-Codes)
N=14 &sub2;C&sub7; = 21 (die Zahl der 2/7-Codes)
Das ENCDEC-System in dem U.S. Patent 4,846,281 kann eindeutig nicht für die i/N-Codes, deren Wortlänge N kleiner als 14 ist, angewandt werden.
Folglich ist es eine Aufgabe dieser Erfindung, ein Codierer/Decodierersystem für 4/11-Codes zur Verfügung zu stellen, das eine kleine Schaltung verwendet.
Um die obige Aufgabe zu erfüllen, wird erfindungsgemaß ein Teil von 8-Bit Binärcodes mittels eines Tabellen-Codierers/Decodierers codiert/decodiert, und der andere Teil der 8-Bit Binärcodes wird codiert/decodiert, indem 3-Bit Erweiterungscodes, die als Paritätscodes zum Einstellen der Zahl von "Einsen" in dem Kanalcode auf 4 arbeiten, hinzugefügt/entfernt werden.
Bei einem Aspekt der vorliegenden Erfindung werden 8-Bit Binärcodes mit 2, 3 oder 4 "Einsen" in jedem durch Hinzufügen eines Erweiterungscodes "110", "100" oder "000", (mit 2, 1 oder 0 "Einsen") in 4/11-Kanaldaten codiert, 8-Bit Binärcodes mit 5 oder 6 "Einsen" werden codiert, indem die Logik invertiert und dann ein Erweiterungscode "001" oder "101" (mit 1 oder 2 "Einsen") hinzugefügt wird, und die anderen 8-Bit Binärcodes werden mittels eines Tabellencodierers in 4/11-Codes mit "010" an den Stellen des Erweiterungscodes codiert.
Bei einem anderen Aspekt der vorliegenden Erfindung werden 8-Bit Binärcodes mit vier aufeinanderfolgenden "Einsen" durch einen Tabellencodierer in 4/11-Kanalcodes codiert, wobei in keinem von ihnen vier "Einsen" in Folge angeordnet werden, um die Lauflänge kürzer zu machen.
Bei noch einem anderen Aspekt der vorliegenden Erfindung werden 4/11- Kanalcodes mit dem Erweiterungscode "110", "100" oder "000". In 8-Bit Binärdaten decodiert, indem einfach die oberen 8 Bits von dem 11-Bit Kanalcode ergriffen werden, 4/1 1-Kanalcodes mit dem Erweiterungscode "001" oder "101" werden in die 8-Bit Binärdaten decodiert, indem die oberen 8 Bits von dem 11-Bit Kanalcode ergriffen werden und die Logik invertiert wird, und die 4/11-Kanalcodes mit dem Erweiterungscode "010" werden durch einen Tabellencodierer decodiert.
Bei noch einem weiteren Aspekt der vorliegenden Erfindung wird der Tabellencodierer durch eine Codierung sschaltung ersetzt, die durch ein verdrahtetes ODER-Gatter und weitere logische Schaltkrelse implementiert wird.
Diese und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung in Verbindung mit den begleitenden Zeichnungen ersichtlich sein.
Inhalt der Zeichnungen:
Fig. 1 ist ein Schaltbild, das eine erste Ausführung der Erfindung zeigt.
Fig. 2 ist ein Schaltbild, das einen Teil eines in der ersten Ausführung erklärten Tabellencodierers zeigt.
Fig. 3 ist ein Schaltbild, das einen in der ersten Ausführung erklärten Parallelzähler zeigt.
Fig. 4 ist ein Schaltbild, das eine dritte Ausführung der Erfindung zeigt.
Fig. 5 ist ein Schaltbild, das einen Teil eines in der dritten Ausführung erklärten Tabellencodierers zeigt.
Fig. 6 ist ein Schaltbild, das eine vierte Ausführung der Erfindung zeigt.
Fig. 7 ist ein Schaltbild, das eine in der vierten Ausführung erklärte Codierungsschaltung zeigt.
Fig. 1 veranschaulicht ein Codierungssystem als eine Ausführung der vorliegenden Erfindung. Ein in ein Eingangsregister 1 geladener 8-Bit Binärcode (a7a6a5a4a3a2a1a0) wird in die Exklusiv-ODER- (EXOR) Gatter 2a-2h, einen Tabellencodierer 3 und einen Parallelzähler 4 geführt. Der Parallelzähler 4 zählt "Einsen" in dem 8-Bit Binärcode und gibt den Summenwert als einen 3-Bit Code k2k1k0 aus. Ein Erweiterungscodeerzeuger 7 erzeugt die unteren 3 Bits (c2c1c0) des 11-Bit Kanalcodes aus dem 3-Bit Code k2k1k0 und ein (später erklärtes) Flag "Z". Der Erweiterungscodeerzeuger 7 gibt außerdem ein Flag "R" aus, das "1" wird, wenn der Ausgang des Parallelzählers 4 vier überschreitet; k2k1k0 > 100 in Binär. Der Tabellencodierer 3 gibt einen 8-Bit Zwischencode (t7t6t5t4t3t2t1t0) aus, wenn der geladene 8-Bit Code (a7a6 a5a4a3a2a1a0) mit einem der Codes, der in einer darin befindlichen Codierungstabelle aufgeführt ist, übereinstimmt. Andernfalls gibt der Tabellencodierer 3 "11111111" aus. Ein NAND-Gatter 5 gibt "0" als das Flag "Z" aus, wenn es von dem Tabellencodierer "11111111" empfängt. Die EXOR-Gatter 2a-2h invertieren die Logik des 8-Bit Codes, um
zu erhalten, wenn das Flag "R" "1" ist, und ihre Ausgänge werden einem Datenselektor 6 als ein weiterer 8-Bit Zwischencode (s7s6s5s4s3s2sa1s0) zugeführt. Der Datenselektor 6 gibt den 8-Bit Zwischencode t7-t0 oder den 8-Bit Zwischencode s7-s0 als obere 8 Bits (c10c9c8c7c6c5c4c3) des 11-Bit Kanalcodes nach Maßgabe des Flags "Z" aus. Ein Ausgangsregister 8 speichert den ganzen 11-Bit Kanalcode c10c9c8c7c6c5c4c3c2c1c0 zum Ausgeben an eine unbekannte Aufzeichnungsschaltung (bei dieser Ausführung nicht gezeigt).
Um die Erfindung besser zu verstehen, wird ein Prinzip der Erfindung erläutert. Die unteren 3 Bits arbeiten bei den meisten Kanalcodes als Paritätscodes, um die Zahl der "Einsen" auf 4 einzustellen. Zum Beispiel bilden der 8-Bit Binärcode "00011000" und der 3-Bit Paritätscode "110" einen 4/11-Code "00011000110". Die 8-Bit Binärcodes mit 2, 3 oder 4 "Einsen" können auf diese Weise durch Hinzufügen der gezeigten 3-Bit Erweiterungscodes wie folgt codiert werden:
Wo "K" eine Anzahl von "Einsen" in dem momentanen 8-Bit Binärcode A ist. Daher können bis zu 154 (= &sub2;C&sub8; + &sub3;C&sub8; + &sub4;C&sub8;) 8-Bit Binärcodes in entsprechende 4/11-Codes codiert werden.
In dem Fall, daß mehr als vier "Einsen" in dem 8-Bit Binärcode vorhanden sind (k2k1k0k > 100:Binär), werden alle Bits des 8-Bit Binärcodes a7a6a5a4a3a2a1a0 logisch in
invertiert, und dann wird ein weiterer 3-Bit Erweiterungscode hinzugefügt. Zum Beispiel wird der 8-Bit Binärcode "01110111" mit seche "einsen" in "10001000". invertiert, und dann wird durch Hinzufügen des Erweiterungscodes "101" der 4/11-Kanalcode "10001000101" erhalten. Von jetzt an werden die 8-Bit Binärcodes mit fünf oder sechs "Einsen" "Negativcodes" genannt, weil sie invertiert werden müssen. Die 8-Bit Binärcodes mit zwei, drei oder vier "Einsen" werden also "Positivcodes" genannt werden. Die Codierungsregel für die Negativcodes ist wie folgt:
Die Ziffern in Klammern zeigen die Anzahl von "Einsen" in den invertierten 8-Bit Binärcodes
Bei dieser Regel werden bis zu 84 (= &sub5;C&sub8; + &sub6;C&sub8;) der negativen 8-Bit Binärcodes in 4/11-Codes codiert. Faßt man die positiven und negativen Codes zusammen, dann werdeb 238 von 256 8-Bit Binärcodes durch Hinzufügen geeigneter 3-Bit Erweiterungscodes in unabhängige 4/11-Codes codiert.
Der Rest der 8-Bit Binärcodes (es sind noch 18 Codes übrig) werden durch den Tabellencodierer codiert. Tabelle 1 zeigt Beispiele von tabellencodierten Codes. Die oberen 8 Bits der 4/11-Kanalcodes in der Tabelle können frei bestimmt werden. Die unteren 3 Bits sind als "010" definiert, um die tabellencodierten Kanalcodes von den positiven und negativen Codes in den vorherigen Beispielen zu unterscheiden. Tabelle 1
Die in Fig. 1 gezeigten Schaltungen codieren 8-Bit Binärdaten in 4/11- Kanaldaten entsprechend den oben beschriebenen Regeln. Um den Codierungsvorgang schnell zu vollenden, arbeiten beide Schaltungen für die Positiv/Negativ-Codes und die tabellencodierten Codes parallel. Bei dieser Ausführung wird ein 8-Bit Binärcode, sobald er in das Eingangsregister 1 geladen ist, sowohl dem Tabellencodierer 3 als auch dem Parallelzähler 4 zugeführt.
Der Tabellencodierer 3 umfaßt 18 Codierungselemente, die mit einer verdrahteten ODER-Matrix kombiniert sind. Fig. 3 zeigt einen Teil des Tabellencodierers 3. Drei von 18 Codierungselementen 31, 32, 33 und eine verdrahtete ODER-Matrix 34 sind in Fig. 2 dargestellt. Jedes der Codierungselemente 31, 32, 33 wird im Grunde durch ein 8-Bit NAND- Gatter mit einem positiven und einem negativen (nichtinvertierend und invertierend) Eingang und einem offenen Kollektorausgang gebildet. Die verdrahtete ODER-Matrix 34 umfaßt acht Leitungen ensprechend dem temporären 8-Bit Code t7t6t5t4t3t2t1t0, die unabhängig durch Widerstände abgeschlossen sind. Das Godierungselement 31 ist bestimt, "0" auszugeben, wenn es den 8-Bit Kanalcode "11011111" empfängt. Eine Ausgangsleitung (horizontal) des Codierungselements 31 ist mit fünf der acht (vertikalen) Leitungen, die t7, t6, t4, t1 und t0 als punktierte Linien in Fig. 2 entsprechen, verbunden. Wenn die horizontale Leitung "0". wird, erscheint der Ausgang "00101100" auf den acht vertikalen Leitungen. Andererseits, wenn sich der 8-Bit Binärcode a7a6a5a4a3a2a1a0 von "11011111" unterscheidet, gibt das Codierungselemet 31 "1" aus (offen). In diesem Fall ist der Zwischencode t7t6t5t4t3t2t1t0 "11111111".
Das Codierungselement 32 gibt "01011000" als den Zwischencode t7t6t5tt4t3t2t1to aus, wenn der 8-Bit Binärcode "10111111" ist, und das Codierungselement 33 gibt "10110000" aus, wenn der 8-Bit Binärcode "01111111" ist. In der gleichen Weise wird jeder in der Tabelle 1 aufgeführte 8-Bit Binärcode in den entsprechenden Zwischencode codiert.
Das 8-Bit NAND-Gatter 5 gibt "0" aus, wenn der Ausgang t7t6t5t4t3t2tt1t0 des Tabellencodierers 3 "11111111" ist, was bedeutet, daß der in das Eingangsregister 1 geladene momentane 8-Bit Binärcode nicht mit einem der durch den Tabellencodierer codierbaren Binärcodes übereinstimmt. Der Ausgang des 8-Bit NAND-Gatters, "Z", ist daher ein Flag, das anzeigt, ob der momentane 8-Bit Binärcode ein Element der 18 Codes in der Tabelle ist oder nicht. Wenn das Flag "Z" "1" ist, gibt die Codierungstabelle 3 die korrekten 8-Bit Zwischencodes aus, die dem 8-Bit Binärcode entsprechen.
Der Parallelzähler 4 zählt "Einsen" in dem 8-Bit Binärcode, und gibt einen 3-Bit Binärcode " K (=k2k1k0)" aus, der die Anzahl von "Einsen" in dem 8-Bit Binärcode dastellt. Fig. 3 zeigt ein Beispiel des Parallelzählers 4. Der Parallelzähler umfaßt im Grunde die Addierer 41- 47. Die Addierer 41, 42, 43 und 44 sind Halbaddierer, die a1+a6, a5+a4, a3+a2 bzw. a1+a0 arbeiten. Die Addierer 45 und 46 arbeiten danach a7+a6+a5+a4 bzw. a3+a2+a1+a0. Ein Addierer 47 schließlich arbeitet a7+a6+a5+a4+a3+a2+a1+a0. Wenn z.b. a7a5a4a3a2a1a0 01000110, dann ist k2k1k0k = 0+1+0+0+0+1+1+0 = 011 (3 in Dezimal).
Der Erweiterungscodeerzeuger 7, der wie in Fig. 1 gezeigt Logikgatter umfaßt, ist bestimmt, um den Erweiterungscode "c2c1c0" und das Flag "R" als eine Funktion des 3-Bit Codes "k2k1k0" und des Flags "Z" zu erzeugen. Die Tabelle 2 ist eine Wahrheitstabelle für den Erweiterungscodeerzeuger 7. Tabelle 2
Die Tabelle 2 ist gemäß der oben erklärten Codierungsregel aufgebaut. Das Symbol "*" in der Tabelle 2 bedeutet "gleichgültig" d.h., sowohl "1" als auch "0" werden arbeiten. Das Flag "R" gibt die Polarität (positiv oder negativ) der 8-Bitt Binärcodes an. Wie oben beschrieben, wird in dem Fall eines positiven Codes, d.h., K(=k2k1k0) ist 2, 3 oder 4, ein passender Erweiterungscode mit 4-K "Einsen"dem 8-Bit Binärcode als die unteren 3 Bits eines gewünschten 4/11-Codes hinzugefügt, und in dem Fall eines negativen Codes, d.h., K ist 5 oder 6, wird dem invertierten 8-Bit Binärcode ein Erweiterungscode mit 4-(8-K) "Einsen" hinzugefügt. Das Flag "R" wird "0", wenn der 8-Bit Binärcode positiv ist und "1", wenn er negativ ist.
Die EXOR-Gatter 2a-2h halten oder invertieren die Logik aller Bits des 8-Bit Binärcodes a7a5a4a3a2a1a0 gemäß dem Flag "R" und geben dann den Zwischencode s7s6s5s4s3s2s1s0 aus. Das heißt:
wenn R=1, dann s7s6s5s4s3s2sa1s0 = a7a6a5a4a3a2a1a0, und
wenn R=0, dann s7s6s5s4s3s2sa1s0 =
Der Datenseleketor 6 wählt den Zwischencode s7s6s5s4s3s2s1s0 - die Ausgänge der EXOR-Gatter 2a-2h - oder den Zwischencode t7t6t5t4t3t2t1t0 - die Ausgänge des Tabellencodierers 3 in bezug auf das Flag "Z" aus, das, wie vorher erwähnt, "0" wird, wenn der momentane 8-Bit Code nicht in den in dem Tabellencodierer 3 aufgeführten Elementen enthalten ist, d.h., wenn der momentane 8-Bit Binärwert durch die Bithinzufügungsoperation zu codieren ist. In diesem Fall sendet der Datenselektor 6 die Ausgänge der EXOR-Gatter 2a-2h als die höheren 8 Bits des 4/11-Kanalcodes an das Ausgangsregister. Das heißt:
wenn Z=0, dann c10c9c8c7c6c5c4c3 s7s6s5s4s3s2s1s0.
In dem anderen Fall, d.h., wenn der momentane 8-Bit Binärcode mit einem der Elemente in dem Tabellencodierer 3 übereinstimmt, sendet der Datenselektor 6 die Ausgänge des Tabellencodierers 3 als die höheren 8 Bits des 4/11-Kanalcodes. Das heißt:
wenn Z=1, dann c10c9c8c7c6c5c4c3 t7t6t5t4t3t2t1t0. Der obere Kanalcode c10c9c8c7c6c5c4c3 und der untere Kanalcode c2c1c0 werden in das Ausgangsregister 8 geladen. Danach wird der ganze Kanalcode auf einem optischen Aufzeichnungsträger aufgezeichnet. Folglich können, wie oben beschrieben, die 4/11-Kanalcodes entweder von den 8-Bit Binärcodes mittels des Tabellencodierers mit 18 Elementen oder mittels der Logikschaltungen, die den 3-Bit Erweiterungscode erzeugen, codiert werden. Verglichen mit dem 4/11-Codierungssystem in der Annahme, daß es mit 256 Codierungselementen implementiert wird, wird die Gesamtmenge der Schaltungen drastisch vermindert. Übrigens hat es keine genaue Erklärung der 3-Bit Erweiterungscodes gegeben. Sie können unter der Bedingung frei definiert werden, daß sie als Paritätscodes arbeiten, um die Zahl der "Einsen" in einem Kanalcode auf vier einzustellen. Bei dieser Ausführung sind die Erweiterungscodes jedoch so ausgelegt, daß die Lauflänge von "Einsen" kleiner gemacht wird.
Bei der optischen Aufzeichnung/Wiedergabe ist es unerwünscht, daß "Einsen" in einer langen Folge erscheinen. Wie bekannt ist, werden Daten, die aus Einsen" und "Nullen" bestehen, durch Erhitzen eines optischen Aufzeichnungsträgers mit Hilfe eines Laserstrahls aufgezeichnet. In der Regel wird während der "Eins"-Perioden ein starker Laserstrahl auf den optischen Aufzeichnungsträger fokussiert, um den Reflexionsindex des Aufzeichnungsträgers zu verändern, und während der "Null"-Perioden wird ein Laserstrahl, der so schwach ist, daß er den Reflexionsindex nicht verändert, abgestrahlt. Bereiche mit aufgezeichneten "Einsen" heben sich daher von anderen mit "Nullen" oder nichts beschriebenen Bereichen im Reflexionsindex ab. In dem Fall der einmal beschreibbaren optischen Aufzeichnungsträger werden z.B. die Bereiche, die "Einsen" entsprechen, durch den Laserstrahl ausgebrannt.
Es ist erwünscht, daß jeder Bereich, der "1" entspricht, in der gleichen Größe gebildet wird, aber diese Bereiche, die durch Wärme gebildet werden, neigen dazu, unregelmäßig gebildet zu werden. Je län ger die aufeinanderfolgenden "Einsen" in einer spurtangentialen Richtung aufgezeichnet werden, umso breiter wird, wie man weiß, die aufgezeichnete Marke in einer spurradialen (vertikalen) Richtung infolge der Wärmeverbreitung. Die erweiterten Marken sprechen danach auf angrenzende Spuren über.
Es ist daher vorzuziehen, daß die Lauflänge von "Einsen", d.h., die tangentiale Länge eines unabhängigen wärmeaufgezeichneten Bereichs, klein ist. Die Lauflänge von 4/11-Codes beträgt höchstens "4" in jedem Kanalcode, z.B. "00111100000". Da sie aber nacheinander aufgezeichnet werden, gibt es Fälle, wo die Lauflänge vier übersteigt. Wenn z.B. ein Kanalcode "11110000000" direkt nach einem Kanalcode "00101010001" aufgezeichnet wird - beide sind Positivcodes - werden die nacheinander auf dem Aufzeichnungsträger aufgezeichneten Codes
0010101000111110000000
sein. Offensichtlich werden 5 "Einsen", die sich über die zwei Kanalcodes erstrecken, aufgezeichnet.
"111" und "011" sind in dem Satz von Erweiterungscodes nicht enthalten, weil sie die Lauflänge erhöhen. Wenn "111" als der Erweiterungscode für acht 8-Bit Binärcodes mit einer "1", die in dem Tabellencodierer 3 in der ersten Ausführung aufgeführt sind (5. Tabelle 1), benutzt würde, w"rde die Zahl der Tabellencodierungselemente auf "zehn" verringert werden. Andererseits würde aber die maximale Lauflänge auf sieben ansteigen. Ähnlich würde der Erweiterungscode "011" die maximale Lauflänge auf sechs erhöhen.
Die gewählten Erweiterungscodes "110", "100", "000", "001" und "101" besitzen höchstens eine "1" an den Positionen der gerlngstwertlgen zwei Bits. Die maximale Lauflänge ist deshalb fünf, was sich in dem Fall ergibt, wenn der momentane Kanalcode "********101" oder "**** ****001" ist und der nächste Kanalcode "11110000000" ist.
Eine zweite Ausführung der vorliegenden Erfindung wird nun beschrieben. Bei dieser Ausführung wird die maximale Lauflänge der "Einsen" auf drei begrenzt. Für den Zweck wird der Tabellencodierer 3 wie unten beschrieben etwas erweitert, währen alle anderen Elemente die gleichen wie in der ersten Ausführung sind. Die Tabelle 3 stellt die Wahrheitstabelle des Tabellencodierers 3 der zweiten Auführung dar. Tabelle 3 andere
Bei dieser Ausführung werden die 8-Bit Binärcodes mit vier aufeinanderfolgenden "Einsen" oder drei aufeinanderfolgenden "Einsen" an den Positionen der höchstwertlgen drei Bits in dem Tabellencodierer 3 zusätzlich zu den in Tabelle 1 gezeigten 18 8-Bit Binärcodes aufgeführt.
In der Tabelle 3 wird der untere 3-Bit Code c2c1c0, der 010 ist, nicht beschrieben. Die Codenummern #1 - #31 werden zur besseren Erklärung benutzt. Die Kanalcodes, die den 8-Bit Binärcodes #1 - #18 entsprechen, sind die gleichen wie die in Tabelle 1 beschriebenen. Die Codes 19 - 31, die Gegenstand der Bithinzufügungscodierung in der ersten Ausführung sind, sind in dem Tabellencodierer 3 aufgeführt, um die Lauflänge der "Einsen" auf drei zu begrenzen.
Die 8-Bit Binärcodes #19 - #23 mit vier aufeinanderfolgenden "Elnsen" werden, obwohl sie durch den Bithinzufügungscodierer in 4/11-Kanalcodes codiert werden könnten, durch den Tabellencodierer 3 in 4/11- Kanalcodes codiert, wobei in jedem von Ihnen die Lauflänge der "Einsen zwei oder kleiner ist.
Die 8-Bit Binärcodes #24 - #28 mit drei aufeinanderfolgenden "Einsen" an den höchstwertigen Bitpositionen, werden ebenfalls durch den Tabellencodierer 3 codiert, weil vier aufeinanderfolgende "Einsen" erscheinen werden, wenn das geringstwertige Bit des führenden Kanalcodes, d.h., des vor dem momentanen Kanalcode aufgezeichneten Kanalcodes, "1" ist.
Die 8-Bit Binärcodes #29 - #30 besitzen vier aufeinanderfolgende "Einsen", wenn gemäß der in der ersten Ausführung gezeigten Codierungsregel Erweiterungscodes hinzugefügt würden. Ein Erweiterungscode c2c1c0 für den Kanalcode #29 (0000111) mit drei "Einsen" ist gemäß der Tabelle 2 "100". Daraufhin würde der Kanalcode "0000111100" mit vier aufeinanderfolgenden "Einsen" erzeugt werden. Ähnlich würden der 8-Bit Binärcode #30 ("00000011") und der Erweiterungscode "110" gemäß der in der ersten Ausführung erwähnten Regel den Kanalcode "00000011110" mit vier aufeinanderfolgenden "Einsen" bilden. Bei dieser Ausführung werden daher diese zwei 8-Bit Binärcodes ebenfalls durch den Tabellencodierer 3 codiert.
Der 8-Bit Binärcode #31 (=00011111) mit fünf "Einsen" wird invertiert (in "11100000") und dann nach Maßgabe der in der ersten Ausführung gezeigten Regel in den Kanalcode "11100000001" mit drei "Einsen" an den Positionen der drei höchstwertigen Bits codiert. Der Code #31 sollte aus dem gleichen Grund wie die Codes #24 - #28 ebenfalls in dem Tabellencodierer 3 aufgeführt werden.
Wie in der ersten Ausführung erklärt, wird jedoch jeder der 8-Bit Binärcodes #19 - #31 auch durch den Parallelzähler 4 und den Erweiterungscodeerzeuger 7 (beide in Fig. 1 gezeigt) codiert. Es scheint verwirrend zu sein, daß zwei Kanalcodes für einen 8-Bit Binärcode existieren. Da das gleiche Schaltungssystem wie in der ersten Ausführung gezeigt verwendet wird, erzeugen in der Tat sowohl der Tabellencodierer 3 als auch der aus dem Parallelzähler 4 und dem Erweiterungscodeerzeuger 7 bestehende Bithinzufügungscodierer jeweilige 4/11-Codes, die sich voneinander unterscheiden. Wenn der 8-Bit Binärcode "01111000" ist, sind der erstere 4/11-Kanalcode "10011000010" und der letztere "01111000000". Aber wie in der ersten Ausführung erklärt, wählt der Datenselektor 6 einen der zwei gemäß dem Flag "Z" aus, das "1" wird, wenn der geladene 8-Bit Binärcode mit einem der Elemente in dem Tabellencodierer 3 übereinstimmt. Auch wenn beide Codierer - der Tabellencodierer und der Bithinzufügungscodierer - 4/11-Kanalcodes ausgeben, wird daher der Ausgang des Bithinzufügungscodierers ignoriert, wenn der Tabellencodierer 3 den geladenen 8-Bit Binärcode codieren kann (d.h., wenn der Tabellencodierer 3 nicht "11111111" ausgibt) oder das Flag "Z" "1" wird. In diesem Fall gibt der Erweiterungscodeerzeuger "010" gemgß dem auf "1" gesetzten Flag "Z" aus. Die Lauflänge der "Einsen" kann folglich auf drei begrenzt werden, obgleich die Zahl der Codierungselemente auf 31 ansteigt.
Eine dritte Ausführung dieser Erfindung wird nun beschrieben. Fig. 4 zeigt ein Schaltbild der dritten Ausführung. Die Ausführung zeigt ein Verfahren zum Decodieren des 4/11-Kanalcodes in den 8-Bit Binärcode. In Fig. 4 wird der 4/11-Kanalcode in ein Eingangsregister 11 geladen. Die oberen 8 Bits des Kanalcodes c10c9c8c7c6c5c4 und c3 werden den Eingängen der EXOR-Gatter 12a-12h zugeführt, die die Logik der oberen 8 Bits gemäß dem geringstwertigen Bit c0 des geladenen 4/11-Kanalcodes invertieren. Die in den unteren 3 Bits enthaltenen Bits c2 und c1 werden einem Decoder 14 zugeführt, der "1" als das Flag "D" ausgibt, wenn der Erweiterungscode "010" ermittelt wird. Die oberen 8 Bits des 4/11-Kanalcodes werden auch einem Tabellendecodierer 13 zugeführt und dann decodiert. Ein Datenselektor 15 sendet nach Maßgabe des Flags "D" entweder die Ausgänge der EXOR-Gatter 12a-12h oder die Ausgänge des Tabellendecodierers 13 an ein Ausgangsregister 16.
Die unteren 3 Bits c2c1c0 in dem empfangenen 4/11-Kanalcode sind durch das in der ersten und zweiten Ausführung erklärte Codierungssystem hinzugefügt worden. Es ist erläutert worden, daß die 4/11-Kanalcodes In drei Gruppen eingeteilt werden können: (1) solche, die aus 8-Bit Binärcodes (Positivcodes) und 3-Bit Erweiterungscodes bestehen; (2) solche, die aus invertierten 8-Bit Binärcodes (Negativcodes) und 3-Bit Erweiterungscodes bestehen, und (3) solche, die aus tabellencodierten 8-Bit Binärcodes und 3-Bit Erweiterungscodes bestehen. Ferner wurde erläutert, daß diese Gruppen durch die 3-Bit Erweiterungscodes unterschieden werden. Tabelle 4 zeigt eine übersicht dieser Erweiterungscodes. Tabelle 4 Gruppe Binär + Erweiterung invertiertes Binär + Erweiterung tabellencodiertes Binär + Erweiterung
Ein 4/11-Kanalcode, der zu der Gruppe (1) gehört, wird decodiert, indem einfach die unteren 3 Bits entfernt werden, weil ein aus den oberen 8 Bits bestehender Code der ursprüngliche 8-Bit Binärcode selbst ist. Ein 4/11-Kanalcode, der zu der Gruppe (2) gehört, wird decodiert, indem die unteren 3 Bit entfernt werden und die Logik der oberen 8 Bits invertiert wird. Ein 4/11-Kanalcode, der zu der Gruppe (3) gehört, wird durch einen Tabellendecodierer 13 decodiert. Der Decodierer 14 gibt "1" als das Flag "D" aus, wenn er "01*" erfaßt, wo "*" eine Ohne-Bedeutung-Marke ist. Betrachtet man Tabelle 4, setzen nur die Kanalcodes mit 3-Bit Erweiterungscodes "010", die tabellencodierte Codes darstellen, das Flag "0" auf "1". Daher zeigt das Flag "D" an, ob ein momentaner Code ein tabellencodierter ist oder nicht.
Der Tabellendecodierer 13 umfaßt Decodierungselemente und eine verdrahtete ODER-Matrix. Die Anzahl der Elemente sollte die gleiche wie die Zahl der Codiererelemente sein. In dem Fall der ersten Ausführung ist die Zahl der Elemente 18, und im Fall der zweiten Ausführung ist sie 31. Fig. 5 zeigt einen Teil des Schaltbildes des Tabellendecodierers 13. Die Decodiererelemente 131, 132 und 133 und eine verdrahtete ODER-Matrix 134 werden dargestellt. Die Decodiererelemente 131, 132 und 133 entsprechen jeweils den Codiererelementen 31, 32 und 33 in Fig. 2.
Die EXOR-Gatter 12a-12h invertieren nach Maßgabe des geringstwertigen Bits c0 des empfangenen Kanalcodes die Logik der oberen 8 Bits c10, c9, c8, c7, c6, c5, c4 und c3 der 4/11-Kanalcodes. Betrachtet man Tabelle 4, dann stellt das geringstwertige Bit c0 ein Flag dar, das positiv oder negativ des Kanalcodes anzeigt. In dem Fall von c0 = 1 invertieren die EXOR-Gatter die Logik der oberen 8 Bits des Kanalcodes, um den ursprünglichen 8-Bit Binärcode zu gewinnen.
Der Datenselektor 15 sendet entweder die Ausgänge des Tabellendecodierers 13 oder der EXOR-Gatter 12a-12h nach Maßgabe des Flags "D", das tabellencodierte Kanalcodes von anderen unterscheidet. In dem Fall von D = 0 sendet der Datenselektor 15 die Ausgänge der EXOR-Gatter 12a-12h, und in dem Fall von D = 1 sendet er die Ausgänge des Tabellendecodierers 13.
Die durch das in der ersten und zweiten Ausführung gezeigte System codierten 4/11-Kanaldaten können folglich mit Hilfe einer kleinen Schaltung in die ursprünglichen 8-Bit Binärcodes decodiert werden.
Eine vierte Ausführung der vorliegenden Erfindung wird nun beschrieben. Fig. 6 ist ein Schaltbild der vierten Ausführung. In Fig. 6 wird eine Codierungsschaltung 23, die mit dem 8-Bit Binärcode a7a6a5a4a3a3a2a1a0 und dem 3-Bit Code k2k1k0, der die Anzahl von "Einsen" in dem 8-Bit Binärcode darstellt, gespeist wird, anstelle des Tabellencodierers 3 in Fig. 1 verwendet. Fig. 7 ist ein Schaltbild der Codierungsschaltung 23. Die Codierungsschaltung 23 umfaßt die Codiererelemente 231 und 232, die 3-Bit Decodierer 233 und 234, die NAND-Gatter 235a-235h, die ODER-Gatter 236a-236h und eine verdrahtete ODER-Matrix 237. Jedes der NAND-Gatter 235a-235h, die ODER-Gatter 236a-236h sowie die Codiererelemente 231 und 232 besitzen Ausgänge mit offenen Kollektoren.
Die vierte Ausführung zielt auf die Bereitstellung der in der ersten Ausführung offenbarten 4/11-Codierung mit einer Schaltung kleinerer Größe. Bei der ersten Ausführung sind 18 Codiererelemente für die 18 8-Bit Binärcodes erforderlich, die weder positive noch negative Codes sind. Nimmt man aber zur Kenntnis, daß die in Tabelle 1 aufgeführten Codes 0, 1, 7 oder 8 "Einsen" aufweisen, kann die Schaltung für die Tabellencodierung verkleinert werden.
Die Codiererelemente 231 und 232 sind für die Umwandlung der 8-Bit Binärcodes "00000000" und "11111111" in die in Tabelle 1 gezeigten entsprechenden 4/11-Codes verantwortlich, Der 3-Bit Decodierer 233 und die NAND-Gatter 235a-235h sind für die Umwandlung der 8-Bit Binärcodes mit einer "1" in entsprechende 4/11-Kanalcodes zuständig. Der 3-Bit Decodierer 233 gibt "1" aus, wenn er "001" (Dezimal eins) von dem Parallelzähler 4 empfängt. In anderen Fällen gibt der 3-Bit Decodierer 233 "0" aus. Alle NAND-Gatter 235a-235h geben "Einsen" (offen) aus, wenn sie von dem 3-Bit Decodierer 233 "0" empfangen, und geben, wenn sie "1" empfangen, das invertierte Muster des 8-Bit Binärcodes
aus. Das heißt, die NAND-Gatter 235a-235h geben "11111111" oder einen 8-Bit Binärcode mit sieben "Einsen" aus. Wenn z.B. der 8-Bit Binärcode "00100000" ist, geben die NAND-Gatter 235a-235h "11011111" aus, und wenn der 8-Bit Binärcode "100101101" ist, geben sie "11111111" aus. Betrachtet man Tabelle 1, gibt es acht 8-Bit Binärcodes mit einer "1", von denen jeder durch die Position des "1"-Bits gekennzeichnet ist. Daher gibt eines der NAND-Gatter 235a- 235h als Reaktion auf den entsprechenden der 8-Bit Binärcodes "0" aus. Jeder der Ausgänge der NAND-Gatter wird der verdrahteten ODER-Matrix 237 zugeführt, um die oberen 8 Bits des in Tabelle 1 gezeigten entsprechenden 4/11-Kanalcodes zu erzeugen. Wenn zeb. der momentane 8-Bit Binärcode "00100000" ist, gibt das NAND-Gatter 235c "0" aus, während die anderen NAND-Gatter "Einsen" ausgeben (oder im offenen Zustand sind). Der Ausgang zieht dann die senkrechten Leitungen der verdrahteten ODER-Matrix 237, die t7, t6, t3, t1 und t0 entsprechen (in Fig. 7 punktiert), herunter, um "00110100" auszugeben.
In der gleichen Weise arbeiten der 3-Bit Decodierer 234 und die ODER- Gatter 236a-236h, um die 8-Bit Binärcodes mit sieben "Einsen" umzuwandeln. Der 3-Bit Decodierer 234 gibt "0" aus, wenn er "111" (sieben in Dezimal) von dem Parallelzähler 4 empfängt. Ansonsten gibt er "1" aus. Deshalb gibt eines der ODER-Gatter, das dem Bit der (einmaligen) "0" in dem 8-Bit Binärcode entspricht, "0" aus. Der Ausgang jedes ODER-Gatters ist mit der verdrahteten ODER-Matrix 231 verbunden, die den Zwischencode oder die oberen 8 Bits des entsprechenden 4/11-Kanalcodes in Tabelle 1 ausgibt.
Nutz man die Merkmale der in Tabelle 1 aufgeführten tabellencodierten Codes, die aus sieben "1" und einer "0" oder einer "1" und sieben "0" bestehen, aus, kann folglich die Schaltung zur Tabellencodierung drastisch verkleinert werden.

Claims

1. Codierungssystem, das einen M-Bit Binärcode, der aus M Bits besteht, wobei jedes "1" oder "0" ist, in einen N-Bit Kanalcode umwandelt, der aus N Bits besteht, wobei jedes "1" oder "0" ist, wo N > M und die Anzahl von "Einsen" in dem N-Bit Kanalcode eine feste Zahl, 1, ist,

dadurch gekennzeichnet, daß das System umfaßt:

eine Zähleinrichtung (4), die die Anzahl der "Einsen", k, in einem eingegebenen M-Bit Binärcode zählt;

eine Logikgattereinrichtung (2), die auf einen Zählwert, k, von der Zähleinrichtung anspricht und den eingegebenen M-Bit Binärcode unverändert durchläßt, wenn k gleich oder kleiner als i ist, und einen logischen Zustand des eingegebenen M-BIT Binärcodes invertiert, wenn k größer als (M-i) ist, wobei der unverändert durchgelassene M-Bit Binärcode oder der logisch invertierte M-Bit Binärcode als ein erster M-Bit Zwischencode von der Logikgattereinrichtung ausgegeben wird;

eine Codierungseinrichtung (3), die den eingegebenen M-Bit Binärcode in einen spezifischen M-Bit Binärcode codiert, wenn der eingegebene M-Bit Binärcode einer von einer Mehrzahl vorbestimmter Codes ist, wobei der spezifische M-Bit Binärcode als ein zweiter M-Bit Zwischencode von der Codierungseinrichtung ausgegeben wird;

eine Auswahleinrichtung (6), die den zweiten M-Bit Zwischencode, wenn der eingegebene M-Bit Binärcode einer von der Mehrzahl vorbestimmter Codes ist, und ansonsten den ersten M-Bit Zwischencode selektiv ausgibt, um einen ausgewählten M-Bit Zwischencode zu erlangen;

eine Erweiterungscode-Erzeugungseinrichtung (1), die einen (N-M)-Bit Erweiterungscode nach Maßgabe des eingegebenen M-Bit Binärcodes so erzeugt, daß die Gesamtzahl der "Einsen" in dem ausgewählten M-Bit Zwischencode und dem (N-M)-Bit Erweiterungscode i wird, und eine Einrichtung (8), die den ausgewählten M-Bit Zwischencode und den (N-M)-Bit Erweiterungscode kombiniert, um den N-Bit Kanalcode zu erhalten.

2. System nach Anspruch 1, bei dem die Codierungseinrichtung (3) ein Auswahlssignal erzeugt, wenn der eingegebene M-Bit Binärcode einer von der Mehrzahl vorbestimmter Codes ist, und die Auswahleinrichtung (6) auf das Auswahlsignal anspricht, um den zweiten M-Bit Zwischencode auszugeben.

3. Decodierungssystem, das einen M-Bit Binärcode von einem N-Bit Kanalcode reproduziert, der durch ein Codierungssystem nach Anspruch 1 erzeugt worden ist,

dadurch gekennzeichnet, daß das Decodierungssystem umfaßt:

eine Klassifizierungseinrichtung, die den (N-M)-Bit Erweiterungscode in einem eingegebenen N-Bit Kanalcode decodiert, um den eingegebenen N-Bit Kanalcode in eine erste Art, bei der der ausgewählte M-Bit Zwischencode in dem eingegebenen N-Bit Kanalcode der M-Bit Binärcode ist, der das Codierungssystem unverändert durchlaufen hat, eine zweite Art, bei der der ausgewählte M-Bit Zwischencode in dem eingegebenen N-Bit Kanalcode der logisch invertierte M-Bit Binärcode ist, und eine dritte Art einzuteilen, bei der der ausgewählte M-Bit Zwischencode in dem eingegebenen N-Bit Kanalcode der zweite M-Bit Zwischencode ist; eine Logikgattereinrichtung (12), die auf einen Ausgang der Klassifizierungseinrichtung anspricht und den ausgewählten M-Bit Zwischencode in dem eingegebenen N-Bit Kanalcode durchläßt, wenn der eingegebene N-Bit Kanalcode die zweite Art ist, und einen logischen Zustand des ausgewählten M-Bit Zwischencodes in dem eingegebenen N-Bit Kanalcode invertiert, wenn der eingegebene N-Bit Kanalcode die zweite Art ist, um einen ersten reproduzierten M-Bit Binärcode zu erlangen;

eine Decodierungseinrlchtung (13), die den ausgewahlten M-Bit Zwischencode in dem eingegebenen N-Bit Kanalcode in einen entsprechenden der Mehrzahl von vorbestimmten Codes decodiert, wenn der eingegebene N-Bit Kanalcode die dritte Art ist, um einen ersten reproduzierten M-Bit Binärcode zu erlangen;

eine Decodierungseinrichtung (13), die den ausgewählten M-Bit Zwischencode in dem eingegebenen N-Bit Kanalcode in einen entsprechenden der Mehrzahl von vorbestimmten Codes decodiert, wenn der eingegebene N-Bit Kanalcode die dritte Art ist, um einen zweiten reproduzierten M-Bit Binärcode zu erlangen, und

eine Auswahleinrichtung (13), die auf den Ausgang der Klassifizierungseinrichtung anspricht und den zweiten reproduzierten M-Bit Binärcode, wenn der eingegebene N-Bit Kanalcode die dritte Art ist, und ansonsten den ersten reproduzierten M-Bit Binärcode selektiv ausgibt, um dadurch einen reproduzierten M-Bit Binärcode zu erlangen.

4. Codierungssystem nach Anspruch 1, bei dem M=8 und N=11.

5. System nach Anspruch 4, bei dem die Mehrzahl von vorbestimmten Codes 8-Bit Binärcodes umfaßt, wobei in jedem davon k gleich 0 oder 1 oder 7 oder 8 ist.

6. System nach Anspruch 5, bei dem die Mehrzahl von vorbestimmten Codes 8-Bit weiter Binärcodes umfaßt, die je 3 oder 4 aufeinanderfolgende "Einsen" darin enthalten.

7. System nach Anspruch 4, bei dem die Codierungseinrichtung (3) ein Auswahlsignal erzeugt, wenn der eingegebene 8-Bit Binärcode einer der Mehrzahl von vorbestimmten Codes ist, und die Auswahleinrichtung (6) auf das Auswahlsignal anspricht, um den zweiten 8-Bit Zwischencode auszugeben.

8. Decodierungssystem nach Anspruch 3, bei dem M=8 und N=11.