[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE68923305T2 - Elektrische Leitungen für elektronische Bauelemente. - Google Patents

Elektrische Leitungen für elektronische Bauelemente.

Info

Publication number
DE68923305T2
DE68923305T2 DE68923305T DE68923305T DE68923305T2 DE 68923305 T2 DE68923305 T2 DE 68923305T2 DE 68923305 T DE68923305 T DE 68923305T DE 68923305 T DE68923305 T DE 68923305T DE 68923305 T2 DE68923305 T2 DE 68923305T2
Authority
DE
Germany
Prior art keywords
insulating material
electrically conductive
layer
planarizing agent
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE68923305T
Other languages
English (en)
Other versions
DE68923305D1 (de
Inventor
Laarhoven Josephus Martinu Van
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Application granted granted Critical
Publication of DE68923305D1 publication Critical patent/DE68923305D1/de
Publication of DE68923305T2 publication Critical patent/DE68923305T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

  • Diese Erfindung bezieht sich auf ein Verfahren zur Herstellung einer elektronischen Anordnung, welche auf einer Oberfläche einer, einen Teil der elektronischen Anordnung darstellenden Basis einen elektrisch leitenden Pegel dergestalt vorsieht, daß dieser mindestens zwei beabstandete, elektrisch leitende, aus der Oberfläche der Basis herausragende Zonen aufweist.
  • US-A-4634496 beschreibt ein solches Verfahren, nach welchem über dem elektrisch leitenden Pegel Isoliermaterial in einer Stärke vorgesehen ist, die nicht ausreichend ist, um das Isoliermaterial der angrenzenden leitenden Zonen zu kontaktieren, wodurch sich in dem, zwischen den beiden Zonen liegenden Isoliermaterial eine Aussparung ergibt. Es wird sodann ein Planarisier-Mittel auf das Isoliermaterial aufgebracht, geätzt und die Oberseite des Isoliermaterials belichtet, wobei in der Aussparung Planarisier-Mittel verbleibt. Das Isoliermaterial wird anschließend, unter Verwendung des restlichen Planarisier-Mittels als Maske, anisotrop geätzt, damit die Oberfläche des elektrisch leitenden Pegels einer Belichtung unterzogen werden kann.
  • Wie in der US-A-4634496 beschrieben, ist das Isoliermaterial über dem elektrisch leitenden Pegel als eine Schicht eines ersten Isoliermaterials und eine Schicht eines zweiten Isoliermaterials vorgesehen. Die zweite Isoliermaterialschicht wird dann anisotrop geätzt, wobei das verbleibende Planarisier-Mittel als Maske und die erste isolierschicht als Ätzstop verwendet werden, so daß mit Ätzung der zweiten Isoliermaterialschicht zur Belichtung der Oberseite des elektrisch leitenden Pegels die gesamte zweite Isoliermaterialschicht, mit Ausnahme des mit der Maske abgedeckten Bereiches, entfernt wird. Die durch die verbleibenden Bereiche der zweiten Isoliermaterialschicht nicht mit Maske versehenen Bereiche der ersten Isoliermaterialschicht werden sodann entfernt, um die Oberseite der darunterliegenden Basis zu belichten; die verbleibenden Teile des Planarisier-Mittels werden anschließend in ähnlicher Weise entfernt. Somit entsteht ein Aufbau, welcher zwischen zwei nebeneinanderliegenden, elektrisch leitenden Zonen, jedoch von diesen beabstandet, eine Isoliermaterial-Stütze bzw. einen Stöpsel vorsieht. Sodann wird eine weitere Isoliermaterialschicht aufgebracht, um den elektrisch leitenden Pegel abzudecken und die Lücken zwischen den elektrisch leitenden Zonen und den Isoliermaterial-Stöpseln zu füllen. Obgleich das in der US-A-4634496 beschriebene Verfahren die in der US-Patentschrift bestätigten Probleme, nämlich das Problem des bevorzugten Ätzens der an das Isoliermaterial grenzenden Ecken und Kanten des sich darunter befindlichen elektrisch leitenden Pegels, eliminieren kann, ist der eingeschlagene Lösungsweg besonders komplex; darüberhinaus ist die Anordnung der sich zwischen den angrenzenden elektrisch leitenden Zonen befindlichen und von diesen beabstandeten Isolierstöpseln und -stützen so zu interpretieren, daß das Verhältnis Länge: Breite (d.h. zwischen Länge und Breite) der durch das weitere Isoliermaterial zu füllenden Öffnungen und Aussparungen verschlechtert wird, da die Tiefe der zu füllenden Öffnungen und Aussparungen im Verhältnis zu ihrer Breite erhöht wird, was in ungünstigen Auswirkungen auf die Abdeckung des weiteren Isoliermaterials resultieren kann.
  • Gemäß der vorliegenden Erfindung wird ein Verfahren zu Herstellung einer elektronischen Anordnung vorgesehen, welches einen elektrisch leitenden Pegel auf einer Oberfläche einer, einen Teil der elektronischen Anordnung darstellenden Basis dergestalt aufweist, daß der elektrisch leitende Pegel mindestens zwei beabstandete, elektrisch leitende Zonen vorsieht, die aus der Oberfläche der Basis herausragen, wobei über dem elektrisch leitenden Pegel Isoliermaterial in einer Stärke vorgesehen ist, welche geringer als die Stärke der elektrisch leitenden Zonen und nicht ausreichend ist, das die benachbarten leitenden Zonen abdeckende Isoliermaterial zu kontaktieren, wodurch sich in dem Isoliermaterial zwischen den leitenden Zonen eine Aussparung ergibt, welches ferner die Anwendung eines Planarisier-Mittels auf dem Isoliermaterial, das Ätzen des Planarisier-Mittels zur Belichtung einer Oberseite des Isoliermaterials, wobei Planarisier-Mittel in der Aussparung verbleibt, das anisotrope Ätzen des Isoliermaterials unter Verwendung des restlichen Planarisier-Mittels als Maske, um die Oberfläche des elektrisch leitenden Pegels zu belichten, vorsieht, dadurch gekennzeichnet, daß die Ätzung des Isoliermaterials so durchgeführt wird, daß das Isoliermaterial bis zum Grund des Planarisier-Mittels in der Aussparung weggeätzt und anschließend das restliche Planarisier-Mittel entfernt wird, wodurch die Oberfläche der Basis zwischen den elektrisch leitenden Zonen durch eine relativ flache Isoliermaterialschicht abgedeckt und eine weitere Schicht auf der verbliebenen flachen Schicht des Isoliermaterials aufgebracht wird.
  • Somit kann bei Anwendung des die Erfindung verkörpernden Verfahrens eine gute Abdeckung durch die weitere Schicht, zum Beispiel eine weitere Isolierschicht, auf relativ einfache Weise ermöglicht werden. Ferner resultiert die Steuerung der Ätzung des Isoliermaterials, die so vorzunehmen ist, daß das Isoliermaterial bis zum Grund des Planarisier-Mittels in der zu verbleibenden Aussparung weggeätzt, das verbleibende Planarisier-Mittel sodann entfernt und dadurch die Oberfläche der Basis zwischen den elektrisch leitenden Zonen durch eine relativ flache Isoliermaterialschicht abgedeckt wird, in der Ausbildung einer Aussparung bzw. Stufe in der Oberfläche mit einem besseren Verhältnis Länge:Breite, das heißt, die Tiefe der Aussparung wurde im Verhältnis zu ihrer Breite verringert, wodurch die Abdeckung durch die weitere Schicht verbessert werden soll.
  • Bei einer bevorzugten Ausführungsform sieht das erfindungsgemäße Verfahren vor, das Isoliermaterial auf dem elektrisch leitenden Pegel als eine Schicht eines ersten Isoliermaterials und sodann als eine Schicht eines zweiten Isoliermaterials aufzubringen, die zweite Isoliermaterialschicht unter Verwendung des restlichen Planarisier-Mittels als Maske und der ersten isoliermaterialschicht als Ätzstop zu ätzen, um die Oberfläche des elektrisch leitenden Pegels zu belichten, die Ätzung der zweiten Isoliermaterialschicht so zu steuern, daß die zweite Isoliermaterialschicht bis zum Grund des Planarisier-Mittels in der Aussparung weggeätzt und die Oberfläche der Basis zwischen den elektrisch leitenden Zonen durch die erste Isoliermaterialschicht und eine relativ flache Schicht des zweiten Isoliermaterials nach Entfernen des restlichen Planarisier-Mittels bedeckt bleibt. Bei einer solchen Anordnung kann die Ätzung der zweiten Isoliermaterialschicht durch vorherige Festlegung der relativen Stärke der ersten und zweiten Isoliermaterialschicht und Einstellung des anisotropen Ätzvorganges dahingehend, daß die Ätzung der zuvor festgelegten Dicke der ersten Isoliermaterialschicht in der gleichen Zeit erfolgt wie die Ätzung der Dicke der zweiten Isoliermaterialschicht, die mit der Stärke des elektrisch leitenden Pegels minus der Stärke der zweiten Isoliermaterialschicht identisch ist oder möglicherweise diese geringfügig unterschreitet, gesteuert werden, wodurch das zwischen den elektrisch leitenden Zonen verbleibende zweite Isoliermaterial nach Entfernen das verbleibenden Fotoresists eine relativ flache Oberfläche vorsieht.
  • Es kann ein Plasma-Ätzverfahren zur Ätzung des Planarisier-Mittels angewandt werden, um die Oberseite der zweiten Isoliermaterialschicht und sodann die veränderten Komponenten des Plasmas zu belichten, um dann die zweite Isoliermaterialschicht unter Verwendung der verbleibenden Teile des Planarisier-Mittels als Maske zu ätzen. Somit können die beiden selektiven Ätzmaßnahmen als Teil eines kontinuierlichen Ätzvorganges lediglich durch Veränderung der Plasma-Komponenten zur weiteren Vereinfachung des Verfahrens durchgeführt werden. Ein Fotoresist kann als Planarisier- Mittel verwendet werden. Unter solchen Umständen kann das zur Ätzung des Planarisier-Mittels verwendete Plasma ein fluorhaltiges Plasma sein, dem anfänglich Sauerstoff zugegeben wird. Wird ein solches Plasma verwendet, wenn die Oberseite der zweiten Isoliermaterialschicht einmal belichtet worden ist, wird die Sauerstoffzufuhr unterbrochen, um die zweite Isoliermaterialschicht vor dem Fotoresist zu ätzen, wobei der verbleibende Teil des Fotoresists als Maske dient. Ein solches Verfahren ist besonders einfach durchzuführen und hat den Vorteil, daß die Feststellung des Ätzendpunktes des Fotoresists nicht dermaßen kritisch ist, sondern es lediglich notwendig ist sicherzustellen, daß ausreichend Fotoresist in der Aussparung verbleibt, um den darunterliegenden Teil der zweiten Isoliermaterialschicht mit einer Maske zu versehen.
  • Die weitere Schicht kann eine Isoliermaterial-Endschicht der elektronischen Anordnung aufweisen oder kann eine Isolierschicht zur Trennung zwischen dem elektrisch leitenden Pegel und nachfolgenden elektrisch leitenden Pegeln darstellen. Im letzteren Fall kann die weitere Isoliermaterialschicht später geätzt werden, um die Oberfläche des selektiv leitenden Pegels und aufgebrachten leitenden Materials zu belichten und so einen weiteren, elektrisch leitenden, mit dem elektrisch leitenden Pegel erbundenen Pegel vorzusehen. Alternativ kann unter Anwendung konventioneller fotolithografischer und Ätz-Techniken eine Durchgangsverbindung durch die weitere Isoliermaterialschicht ausgebildet werden, um eine Oberfläche mindestens einer der elektrisch leitenden Zonen zu belichten und leitendes Material aufzubringen, um so einen weiteren elektrisch leitenden, mit mindestens einer elektrisch leitenden Zone verbundenen Pegel vorzusehen.
  • Der bzw. ein elektrisch leitender Pegel kann ein aluminiumhaltiger, elektrisch leitender Pegel sein. Alternativ kann der elektrisch leitende Pegel ein dotierter, polykristalliner Silizium-Pegel, zum Beispiel der elektrisch leitende Pegel eines Aufbaus mit isoliertem Gate sein.
  • Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
  • Fig. 1 bis 6 Querschnittsansichten eines Teiles einer, einen Teil einer elektronischen Anordnung darstellenden Basis und erläutern sequentiell verschiedene Phasen in einem die Erfindung verkörpernden Verfahren;
  • Fig. 7 eine Querschnittsansicht ähnlich den Fig. 1 bis 6, welche eine weitere Phase eines die Erfindung verkörpernden Verfahrens darstellt;
  • Fig. 8 eine Querschnittsansicht ähnlich den Fig. 1 bis 6, welche eine weitere alternative Phase eines die Erfindung verköpernden Verfahrens darstellt; und
  • Fig. 9 eine Querschnittsansicht eines Teiles einer, nach dem die Erfindung verkörpernden Verfahren hergestellten elektronischen Anordnung.
  • Es ist zu erwähnen, daß es sich hier um schematische, jedoch keine maßstäblichen Figuren handelt. Die relativen Abmessungen und Ausmaße der Figurenteile (besonders im Hinblick auf die Stärke) wurden übertrieben oder vermindert im Interesse der Klarheit und Zweckdienlichkeit dargestellt. Die in einem Ausführungsbeispiel erwähnten Bezugsziffern werden im allgemeinen auch in anderen Ausführungsbeispielen für entsprechende oder ähnliche Teile angeführt.
  • Die Figuren 1 bis 9 beschreiben die die Erfindung zur Herstellung einer elektronischen Anordnung verkörpernden Verfahren, welche einen elektrisch leitenden Pegel 1 auf auf einer Oberfläche 10a einer, einen Teil der elektronischen Anordnung darstellenden Basis 10 dergestalt aufweist, daß der elektrisch leitende Pegel 1 mindestens zwei beabstandete, elektrisch leitende Zonen 1a, 1b vorsieht, die aus der Oberfläche 10a der Basis 10 herausragen, wobei über dem elektrisch leitenden Pegel 1 Isoliermaterial 2, 3 in einer Stärke vorgesehen ist, welche geringer als die Stärke der elektrisch leitenden Zonen 1a, 1b und nicht ausreichend ist, das die benachbarten leitenden Zonen 1a, 1b abdeckende Isoliermaterial zu kontaktieien, wodurch sich in dem Isoliermaterial zwischen den leitenden Zonen 1a, 1b eine Aussparung 4 ergibt, welche ferner die Anwendung eines Planarisier-Mittels 5 auf dem Isoliermaterial 2, 3, das Ätzen des Planarisier-Mittels 5 zur Belichtung einer Oberseite 3a des Isoliermaterials 3, wobei Planarisier-Mittel 5a, 5b in der Aussparung 4 verbleibt, das anisotrope Ätzen des Isoliermaterials 2, 3 unter Verwendung des verbleibenden Planarisier-Mittels 5a, 5b als Maske, um die Oberfläche 11 des elektrisch leitenden Pegels zu belichten, vorsieht. Erfindungsgemäß wird der Ätzvorgang des Isoliermaterials 2, 3 so gesteuert, daß das Isoliermaterial bis zum Grund 50a des Planarisier-Mittels 5a, 5b in der Aussparung 4 weggeatzt und sodann das verbleibende Planarisier Mittel 5a, 5b entfernt wird, wodurch die Oberfläche der Basis zwischen den elektrisch leitenden Zonen durch eine relativ flache Isoliermaterialschicht 30 bedeckt bleibt. Es wird dann eine weitere Schicht 6, zum Beispiel aus Isoliermaterial, auf die verbliebene, relativ flache Isoliermaterialschicht 30 aufgebracht.
  • Es wird nun nachfolgend ein die Erfindung verkörperndes Verfahren im einzelnen unter Bezugnahme auf die Figuren 1 bis 6 der Zeichnungen beschrieben.
  • Betreffend Figur 1, wird der elektrisch leitende Pegel 1 auf die Basis 10 unter Anwendung konventioneller Techniken aufgebracht und so mit einem Muster versehen, daß elektrisch leitende Zonen, von denen zwei, 1a, 1b, dargestellt sind, ausgebildet werden. Der elektrisch leitende Pegel 1 kann aus einem alumimumhaltigen, elektrisch leitenden Material gebildet, unter Anwendung konventioneller Techniken, wie zum Beispiel Zerstäubungs-Deposition oder Gasphasenabscheidung nach chemischem Verfahren, abgeschieden und auf der Basis 10 aufgebracht werden, um es mit einem sich unter der Basis 10 befindlichen Teil, welches zum Beispiel ein Metallisierungspegel sein kann, elektrisch zu verbinden (obgleich in den Fig. 1 bis 6 nicht dargestellt). Als eventuelle Alternative kann der elektrisch leitende Pegel 1 die elektrisch leitende Schicht eines isolierten Gate-Aufbaus aufweisen und zum Beispiel aus dotiertem, polykristallinem Silizium bestehen. In solch einem Fall wird, obwohl in den Figuren 1 bis 6 nicht dargestellt, die Basis 10 selbstverständlich eine, an die Oberfläche 10a der Basis 10 angrenzende Gate-Oxid-Isolierschicht aufweisen. Das polykristalline Silizium kann abgeschieden, dotiert und unter Anwendung konventioneller Techniken ausgebildet werden.
  • Die Dimensionen des elektrisch leitenden Pegels 1 hängen selbstverständlich von der jeweiligen elektronischen Anordnung und der Funktion des elektrisch leitenden Pegels 1 ab. Jedoch kann es sich bei den elektrisch leitenden Zonen 1a, 1b des elektrisch leitenden Pegels 1 um, einen einheitlichen Querschnitt aufweisende Streifen handeln mit einer, ihrer Breite gleichkommenden Stärke und in einem, ihrer Breite entsprechenden Abstand voneinander getrennt; so kann zum Beispiel der elektrisch leitende Pegel 1 eine Stärke von 1 Mikrometer aufweisen und kann aus elektrisch leitenden Zonen in Form von Streifen mit einer Breite von 1 Mikrometer und einem Abstand von 1 Mikrometer bestehen.
  • Sobald der elektrisch leitende Pegel 1 mit Muster versehen und ausgebildet ist, wird die erste Isoliermaterialschicht aufgebracht. In diesem Beispiel besteht die erste Isoliermaterialschicht aus einer Siliziumnitrid-Schicht, weiche unter Anwendung eines konventionellen, mit Plasma angereicherten Chemical-Vapour- Deposition-Verfahrens aufgebracht wird. Bei einem elektrisch leitenden Pegel 1 mit den obigen Dimensionen kann die Siliziumnitrid-Schicht 2 eine Stärke von etwa 0. 1 bis 0.2 Mikrometer aufweisen.
  • Nach Aufbringen der Plasma-Siliziumnitrid-Schicht 2 wird die zweite Isoliermatertalschicht 3, in diesem Beispiel eine Schicht aus Plasma-Siliziumdioxid, in einer Stärke aufgebracht, welche nicht ausreicht, damit das auf den Seitenwänden 11a, 11b vorgesehene Isoliermaterial der elektrisch leitenden Zonen 1a und 1b zusammentrifft, wodurch sich in der zweiten Isoliermaterialschicht zwischen den zwei beabstandeten, elektrisch leitenden Zonen 1a, 1b die Aussparung 4 ergibt. Bei den obengenannten Dimensionen kann die zweite Isoliermaterialschicht eine Dicke aufweisen, die ausreicht, um eine Gesamtisolierschicht in einer Stärke vorzusehen, die der der ersten und zweiten Isoliermaterialschicht 2 und 3 zusammen entspricht und etwa 0,4 Mikrometer beträgt, so daß die Aussparung 4 eine Breite von etwa 0,2 Mikrometern und eine Tiefe von etwa 1 Mikrometer aufweist. Selbstverständlich können die elektrisch leitenden Zonen 1a, 1b mit einem Zwischenraum von mehr als 1 Mikrometer angeordnet sein und dabei auch eine dickere Isolierschicht 3 aufweisen, wobei die genauen Dimensionen der ersten und zweiten Isoliermaterialschicht 2 und 3 so gewahlt werden, daß die Aussparung 4 eine Breite von mindestens etwa 0,2 Mikrometern aufweist.
  • Danach wird, wie in Fig. 2 dargestellt, das Planarisier-Mittel 5 auf der zweiten Isoliermaterialschicht 3 aufgebracht. Gemäß vorliegendem Beispiel weist das Planarisier-Mittel einen konventionellen Fotoresist auf, zum Beispiel fotoempfindlichen Positivlack, wie z.B. HPR204 der Hunt Company, obgleich jeder andere geeignete Fotoresist verwendet werden kann. Als Alternative zur Verwendung eines Fotoresists können andere Planarisier-Mittel verwendet werden, das heißt andere Materialien, die bei Anwendung, normalerweise durch Aufschleudern auf eine Oberfläche, relativ fließfähig sind, wodurch sie Spalten und Risse füllen und eine relativ planare Oberfläche und, falls erforderlich, dann nach Erstarren eine relativ flache Oberfläche vorsehen. Somit können zum Beispiel Materialien wie Polyimid oder aufgeschleudertes Glas verwendet werden. Wo jedoch, wie aus dem folgenden zu erkennen ist, das Planarisier-Mittel als katodische Planarisierschicht verwendet wird, wird die Benutzung eines Fotoresists aus Gründen der Wirtschaftlichkeit und Verfügbarkeit und aufgrund der Tatsache, daß Fotoresist bei Bedarf relativ einfach zu entfernen ist, vorgezogen.
  • Nach Aufschleudern des Fotoresist-Planarisiermittels auf die Oberfläche der zweiten Isoliermaterialschicht 3 wird der Resist einer, auf diesem Gebiet üblichen gleichmäßigen oder ultravioletten Flut-Belichtung unterworfen und danach bei 200 Grad Celsius getrocknet, um das Planarisier-Mittel 5 mit einer relativen flachen Oberfläche 5' zu versehen.
  • Anschließend wird das Planarisier-Mittel 5 geätzt, um die Oberseite 3a der zweiten Isoliermaterialschicht 3 zu belichten, wobei, wie in Fig. 3 dargestellt, Teile des Planarisier-Mittels auf den Unterflächen der zweiten Isoliermaterialschicht 3 verbleiben, und zwar in den Aussparungen und Rissen der zweiten Isoliermaterialschicht 3 sowie auf den Oberflächen 3b der zweiten Isoliermaterialschicht, welche sich über der Oberfläche 10 der Basis 10 und nicht über den elektrisch leitenden Zonen 1a, 1b erstrecken. Somit verbleibt, wie in Fig. 3 dargestellt ein Teil 5a des Planarisier-Mittels zum Auffüllen der in der zweiten Isoliermaterialschicht 3 zwischen den elektrisch leitenden Zonen 1a, 1b ausgebildeten Aussparung 4, während die Teile 5b des Planarisier-Mittels über den unteren Bereichen 3b der zweiten Isoliermaterialschicht 3, welche nicht über elektrisch leitenden Zonen des elektrisch leitenden Pegels 1 liegen, verbleiben.
  • In diesem Beispiel wird das Fotoresist-Planarisiermittel unter Anwendung einer Plasma-Ätztechnik anisotrop geätzt, obwohl andere anisotrope Ätztechniken angewandt werden können, wie zum Beispiel eine reaktive Ionen- oder Magnetron- Ätztechnik. Somit wird das Fotoresist-Planarisiermittel 6 in einem fluorhaltigen Plasma mit Argon als Trägergas, welchem Sauerstoff zugegeben wurde, geätzt. Das fluorhaltige Plasma kann zum Beispiel CF4 oder CHF3 sein, obwohl das verwendete Plasma ein geeigneter Fluorkohlenstoff oder zum Beispiel ein anderes fluorhaltiges Plasma, wie zum Beispiel ein SxFy (z.B. SF6) oder ein NF3 Plasma sein kann. Die Menge des dem Plasma zugegebenen Sauerstoffes wird die relativen Ätzgeschwindigkeiten für den Fotoresist und das Siliziumdioxid bestimmen und wird vorzugsweise so gewählt, daß der Fotoresist schneller als das Siliziumdioxid geätzt wird, obgleich die Menge des zugefügten Sauerstoffes so gewählt werden könnte, daß der Fotoresist und das Siliziumdioxid mit der gleichen bzw. annähernd gleichen Geschwindigkeit geätzt werden. Das Plasma-Ätzverfahren wird fortgesetzt,bis die Oberseite 3a der zweiten Isoliermaterialschicht 3 belichtet wird, wobei dieser Endpunkt durch Überprüfung des Spektrums der Plasma-Bestandteile ermittelt wird, zum Beispiel, wie dieses üblich ist, durch Überwachung der Kohlenmonoxid-Emissionslinie (483nm) des Spektrums.
  • Anschließend wird die zweite Isoliermaterialschicht 3, in diesem Beispiel die Plasma-Siliziumdioxidschicht, unter Verwendung der verbliebenen Teile 5a, 5b des Fotoresist-Planarisiermittels 5 als Maske und unter Verwendung der Plasma-Siliziumnitridschicht 2 als Ätz-Sperrschicht selektiv und anisotrop geätzt, um die Oberseite 1 des elektrisch leitenden Pegels 1 zu belichten. Im vorliegenden Beispiel wird die selektive Ätzung der zweiten Isoliermaterialschicht 3 durch ein Plasmaätzverfahren, zum Beispiel unter Verwendung von Tetrafluorid-Kohlenstoff oder CHF3 mit Argon als Trägergas. Somit kann das gleiche fluorhaltige Plasma zur Ätzung des Fotoresist-Planarisier-Mittels 5 und der Plasma-Siliziumdioxidschicht 3 verwendet werden, wobei der Unterschied darin besteht, daß den Komponenten des Plasmas Sauerstoff beigefügt wird, um eine selektive Ätzung des Fotoresist-Planarisier-Mittels 5 zu ermöglichen und entfernt wird, um eine selektive Ätzung der Plasma-Siliziumdioxidschicht 3 zu ermöglichen. Somit kann die selektive Ätzung des Fotoresist-Planarisiermittels und die nachfolgende Ätzung der Plasma-Siliziumdioxidschicht in einem fortlaulenden Ätzvorgang durchgeführt werden, wobei die an die Plasmaätzkammer erfolgte Sauerstoffzufuhr mit der Belichtung der Oberseite 3a der zweiten Isoliermaterialschicht 3 beendet wird (wie durch die Kohlenmonoxid-Emissionslinie des Plasmaspektrums ermittelt), um die selektive Ätzung der Plasma-Siliziumdioxidschicht zu beginnen. Da die genaue Ermittlung des Endpunktes der selektiven Ätzung des Planarisier-Mittels nicht dermaßen kritisch ist, wobei es lediglich erforderlich ist sicherzustellen, daß Teil 5a des Planarisier-Mittels verbleibt, um den darunterliegenden Teil der zweiten Isoliermaterialschicht 3 mit einer Maske zu versehen, kann ein leichtes Überätzen des Planarisier-Mittels 5 toleriert werden, obgleich darauf geachtet werden sollte, daß der Fotoresist 5b nicht entfernt wird.
  • Die anisotrope Ätzung der zweiten Isoliermaterialschicht 3, im vorliegenden Beispiel die Siliziumdioxidschicht, wird fortgesetzt, bis die Oberseite des elektrisch leitenden Pegels 1 belichtet wird. Die Eigenschaften und Starke der ersten und zweiten Materialschichten 2 und 3 und das angewandte Atzverfahren zur Atzung des Isoliermatenals werden so ausgewahlt, daß die Atzung des Isoliermatenals gerade den Grund 50a, 50b der restlichen Teile des Planarisier Mittels 5 erreicht hat, wenn die Oberflache 11 des elektnsch leitenden Pegels 1 belichtet wird. Somit wird das erste Isoliermatenal, im vorliegenden Beispiel Siliziumnitrid, von der Oberseite 11 das elektrisch leitenden Pegels 1 entfernt, und Seitenwände 2a der ersten Isoliermaterialschicht 2 werden belichtet. Jedoch verbleibt eine Schicht 30 der zweiten Isoliermaterialschicht 3, welche sowohl in dem Zwischenraum zwischen den angrenzenden, elektrisch leitenden Zonen 1a, 1b als auch an den Kanten des elektrisch leitenden Pegels 1, wo das Isoliermaterial direkt über der Basis 10 liegt, eine relativ flache Oberfläche 30a aufweist. Es ist nicht erforderlich, die anisotrope Ätzung dahingehend zu überwachen, daß diese exakt in Höhe des Grundes 50a, 50b der restlichen Teile des Planarisier-Mittels unterbrochen wird, sondern sie kann auch geringfügig oberhalb bzw. geringfügig unterhalb des Grundes 50a, 50b zum Stillstand kommen, wobei unterhalb des restlichen Planarisier- Mittels in der relativ flachen Oberfläche 30a eine kleine Stufe verbleibt.
  • Die restlichen Teile 5a, 5b des Planarisier-Mittels, im vorliegenden Beispiel der Fotoresist, werden sodann unter Anwendung einer geeigneten konventionellen Technik entfernt. Somit kann, wenn es sich zum Beispiel um einen Fotoresist handelt, eine Naß-Ätzung, zum Beispiel unter Verwendung von Azeton oder rauchendem HNO3 oder eine geeignete Trockenätzung vorgenommen werden.
  • Fig. 5 stellt den Aufbau nach Entfernung der restlichen Teile 5a, 5a des Planarisier-Mittels dar. Wie aus Fig. 5 hervorgeht, ist aus der Tatsache, daß die selektive Ätzung der zweiten Isoliermaterialschicht 3 eine restliche Schicht 30 des zweiten Isoliermaterials mit einer relativ flachen Oberfläche 30 hinterläßt, zu schließen, daß Stufen und Aussparungen in der freien Fläche des Aufbaus erheblich reduziert werden. Somit dient zum Beispiel die restliche Schicht 30 der zweiten Isoliermaterialschicht nach Entfernen der restlichen Teile 5a, 5b des Planarisier-Mittels dazu, den Zwischenraum zwischen den angrenzenden elektrisch leitenden Zonen 1a, 1b teilweise aufzufüllen, so daß, obgleich sich in der Fläche zwischen den angrenzenden elektrisch leitenden Zonen 1a, 1b eine Aussparung 60 befindet, das Verhältnis Länge: Breite der Aussparung 60 im Vergleich zu dem der Aussparung 4 erheblich reduziert ist das heißt, die Tiefe der Aussparung 60 ist geringer als die Tiefe der ursprünglichen Aussparung 4, während die Breite der Aussparung 60 geringfügig größer als die der ursprünglichen Aussparung 4 ist. Darüberhinaus hinterläßt die selektive Ätzung der zweiten Isoliermaterialschicht 3 auf der restlichen Schicht 30 des zweiten Isoliermaterials eine relativ flache Oberfläche 30a. Außerdem dient die leichte Ätzung der Seitenwand-Abschnitte 2a der ersten Isoliermaterialschicht dazu, der Oberfläche an den Ecken der elektrisch leitenden Zonen 1a, 1b eine glattere Kontur zu verleihen, welche eine Abdeckung durch nachfolgendes Material erleichtert.
  • In dem oben beschriebenen Beispiel ward die erste und zweite Isoliermaterialschicht 2 und 3 aus Siliziumnitrid bzw. Siliziumdioxid gebildet. Es können jedoch auch zwei geeignete, unterschiedliche Isoliermaterialien zur Ausbildung der ersten und zweiten Schicht 2 und 3 verwendet werden unter der Voraussetzung, daß eine Ätztechnik zur Verfügung steht, welche die Möglichkeit bietet, den Ätzvorgang der zweiten Isoliermaterialschicht 3 wie oben beschrieben zu steuern, so daß die zweite Isoliermaterialschicht bei Belichtung der leitenden Oberfläche 11 bis zum Grund 50a, 50b der restlichen Teile 5a, 5b des Planarisier-Mittels geätzt wird. Somit kann zum Beispiel eine der ersten und zweiten Schichten eine Polyimid- oder Siliziumoxynitrid-Schicht aufweisen, während es sich bei der anderen um eine Siliziumnitrid- oder Siliziumdioxid- Schicht handeln kann. Die erste Schicht 2 könnte ebenfalls eine Siliziumdioxid-Schicht und die zweite Schicht 3 eine Siliziumnitrid-Schicht bin. Obwohl in der oben beschriebenen Anordnung unterschiedliche erste und zweite Isoliermaterialschichten vorgesehen sind und die erste Isoliermaterialschicht 2 als Ätzstop dient, die Belichtung der elektrisch leitenden Oberfläche 11 auf das Plasma kein Problem darstellt, zum Beispiel dort, wo es sich bei der elektrisch leitenden Oberfläche 11 nicht um eine aluminiumhaltige Oberfläche 11 handelt, welche eine unerwünschte Polymerbildung während des Ätzvorganges erhöhen kann, kann die erste Isoliermaterialschicht 2 wegfallen, und die Belichtung der elektrisch leitenden Oberfläche 11 könnte dazu verwendet werden, den gewünschten Endteil der Ätzung des Isoliermaterials zu ermitteln.
  • Die Anwendung eines die Erfindung verkörpernden Verfahren sieht eine relative flachere Oberfläche vor, auf welche eine weitere Schicht, im vorliegenden Beispiel eine weitere Schicht 6 aus Siliziumdioxid unter Anwendung einer, mit Plasmaangereicherten Chemical-Vapour-Deposition-Technik, aufgebracht werden kann, welche im wesentlichen frei von Hohlräumen ist und darüberhinaus eine relativ planare oder flachere Oberfläche 6a vorsieht. Bei dieser weiteren Schicht muß es sich nicht unbedingt um eine Isolierschicht handeln, da zum Beispiel als weitere Schicht ein Metallbelag aufgebracht werden könnte, um die elektrisch leitenden Zonen 1a und 1b elektrisch zu verbinden.
  • Dort wo der elektrisch leitende Pegel 1 den elektrisch leitenden Endpegel der elektronischen Anordnung darstellt, kann die weitere Isolierschicht 6 durch eine passivierende Endschicht vorgesehen werden, welche durch Anwendung eines erfindungsgemäßen Verfahrens flacher ausgebildet worden ist, um auf diese Weise eine Reduzierung der bei einer Einkapselung möglicherweise auftretenden und zu charakteristischen Stufen in der Endfläche der elektronischen Anordnung führenden Beanspruchungen und Spannungen zu ermöglichen.
  • Der elektrisch leitende Pegel 1 muß nicht unbedingt den endgültigen Metallisierungspegel der elektronischen Anordnung darstellen; wie in den Fig. 7 und 8 dargestellt, kann ein weiterer Metallbelag aufgebracht und mit dem ersten Metallisierungspegel verbunden werden.
  • Fig. 7 zeigt schematisch einen Weg auf, wie ein weiterer Metallisierungspegel 7 vorgesehen werden kann. Wie in Fig. 7 dargestellt, erfolgt eine gleichmäßige Rückätzung der weiteren Isoliermaterialschicht 6, um die Oberfläche 11 des elektrisch leitenden Pegels 1 zu belichten, woraufhin ein weiterer Metallbelag, zum Beispiel Aluminium, unter Anwendung konventioneller Aufbringungs- und fotolithografischer Techniken als ein weiterer Metallisierungspegel 7 aufgebracht und ausgebildet und mit den elektrisch leitenden Zonen 1a, 1b des elektrisch leitenden Pegels 1 verbunden wird. Um eine noch flachere oder planare Oberfläche sicherstellen zu können, kann ein katodisches Planarisier-Mittel, zum Beispiel ein Fotoresist,vor Rückätzung der weiteren Isoliermaterialschicht auf die weitere Isoliermaterialschicht 6 aufgeschleudert und sowohl das Planarisier-Mittels als auch die weitere Isoliermaterialschicht 6 sodann unter Anwendung einer geeigneten Plasma-Ätztechnik gleichmäßig geätzt werden.
  • Wie in Fig. 8 aufgezeigt, kann, soferr dieses gewünscht wird, um zum Beispiel lediglich eine der elektrisch leitenden Zonen 1a, 1b zu kontaktieren, eine Durchgangsverbindung 8 durch die weitere Isoliermaterialschicht 6 unter Anwendung konventioneller fotolithografischer und Ätz-Techniken hergestellt und sodann ein weiterer Metallbelag 9, zum Beispiel Aluminium, anfgebracht und ausgebildet werden, um eine Verbindung der elektrisch leitenden Zone 1b mit dem weiteren Metallisierungspegel 9 zu ermöglichen.
  • Fig. 9 zeigt eine schematische Querschnittsansicht, welche einen Teil eines einkristallinen Halbleiterkörpers 100 einer elektronischen Anordnung darstellt, zum Beispiel einer integrierten Schaltung, wie zum Beispiel eine integrierte CMOS- Schaltung, bei welcher ein die Erfindung verkörperndes Verfahren zur Anwendung kommt.
  • Wie in Fig. 9 aufgezeigt, weist der Halbleiterkörper 100 zwei dotierte Zonen 101 und 102 neben einer Fläche 100a des Körpers 100 auf. Der Halbleiterkörper 100 enthält selbstverständlich viele solcher dotierten Zonen. Die in Fig. 9 gezeigten, speziellen Zonen 101 und 102 stellen entweder Source- oder Drain-Zonen der angrenzenden Isolierschicht-Feldeffekttransistoren (MOST) dar, welche sich kanalartig ausgebildet gegenüberliegen können. Für jeden MOST ist eine jeweilige Isolierschicht 103 und 104 durch ein leitfähiges, dotiertes, polykristallines Silizium-Gate 105 und 106 vorgesehen, welches auf einer dünnen Siliziumdioxid-Schicht 107 aufgebracht ist. Feldoxid 109 (teilweise durch gestrichelte Linie in Fig. 9 gekennzeichnet), durch Punktoxidation von Silizium (LOCOS) in bekannter Weise ausgebildet, trennt die Isolierschicht-Feldeffekttransistoren.
  • Um den anschließenden Metallauftrag mit Kontaktwiderständen zu versehen, wird Titan durch Aufstäuben auf die Oberfläche 100a und den Körper 100 aufgebracht und sodann zur Ausbildung einer Titan-Silicid-Kontaktschicht 110 auf den belichteten Siliziumflächen, das heißt auf den dotierten Zonen 101 und 102 und auf den polykristallinen Silizium-Gates 105,106, schnell gehärtet. Das auf dem Isoliermaterial verbliebene Titan kann durch Ätzung in einer Lösung, zum Beispiel Wasserstoffperoxid und Salmiakgeist in Wasser, entfernt werden.
  • Eine Isolierschicht 111 wird sodann durch chemische Dampfabscheidung und unter Anwendung konventioneller fotolithografischer und Ätz-Techniken aufgebracht, und Durchgangsverbindungen 112 werden durch die Isolierschicht 111 ermöglicht. Es kann dann in jeder Durchgangsverbindung ein leitfähiger Stöpsel 113 ausgebildet werden, indem zuerst eine Adhäsionsschicht, zum Beispiel aus Titan oder Titan-Wolfram, und sodann, nach Rückätzung des aufgebrachten Materials, Wolfram, z.B. durch chemische Dampfabscheidung, zur Ausbildung des leitfähigen Stöpsels 113 in den Durchgangsverbindungen 112 aufgebracht wird. Danach kann der Metallisierungspegel 1 aufgebracht und so ausgebildet werden, daß die elektrisch leitenden Zonen 1a und 1b mit den jeweiligen, leitfähigen Stopseln 113a und 113b elektrisch verbunden werden. Alternativ konnen die Wolfram Stopsel überall dort wegfallen, wo ein Metallniederschlag in den Durchgangsverbindungen kein Problem darstellt, und die weitere Metallisierung, in der Regel Aluminium, kann direkt aufgebracht werden, um die Durchgangsverbindungen zu fullen und ebenfalls den Metallisierungspegel 1 herzustellen. Somit bildet die Basis bis zur Oberseite der Isolerschicht die Basis 10 der in den Fig. 1 bis 6 dargestellten Anordnung, und das in den Fig. 1 bis 6 aufgezeigte Verfahren kann sodann, wie in Fig. 9 dargestellt, durchgeführt werden, um auf dem elektrisch leitenden Pegel 1 Isoliermaterial sowie eine weitere Metallisierung 7, wie oben unter Bezugnahme auf Fig. 7 beschrieben, vorzusehen und so einen Kontakt mit dem Metallisierungspegel 1 zu ermöglichen.
  • Ist die Basis 10 mit einer Anordnung oder Matrix aus Halbleiter-Elementen, wie zum Beispiel MOS-Transistoren, versehen, kann (obgleich nicht dargestellt) der elektrisch leitende Pegel 7 so ausgebildet werden, daß er elektrisch leitende Streifen vorsieht, welche so angeordnet sind, daß sie parallel zueinander verlaufen und voneinander in einer Richtung beabstandet sind, die sich senkrecht zu der Richtung erstreckt, in welcher der Querschnitt der Fig. 9 vorgenommen wurde (das heißt senkrecht zur Papierebene), um die gewünschten Halbleiter-Elemente zusammenzuschalten. In solch einem Fall kann der in Fig.9 dargestellte Aufbau bis zur Oberseite der elektrisch leitenden Zonen 1a und 1b die Basis 10a bilden, und es kann sodann das oben unter Bezugnahme der Fig. 1 bis 6 beschriebene Verfahren zur Herstellung einer Isolier- Endschicht für die Halbleiteranordnung angewandt werden. Ein die Erfindung verkörperndes Verfahren kann zur Herstellung einer elektrischen Verbindung mit der, einen Teil einer Halbleiteranordnung - bei der es sich, wie oben. beschrieben, um eine integrierte Halbleiter-Schaltung oder eine diskrete Halbleiteranordnung, selbst um eine Leistungshalbleiteranordnung handeln kann - darstellenden Basis angewandt werden. Ein die Erfindung verkörperndes Verfahren kann ebenfalls in Bezug auf andere Bereiche elektronischer Anordnungen, z.B. bei Flüssigkristall-Anzeigen und Magnetblasenspeichern, Anwendung finden.
  • Es wurde oben ausgeführt, daß die Zeichnung Ausführungsbeispiele der Erfindung darstellt; um Mißverständnisse zu vermeiden, wird hiermit ferner erklärt, daß die in den nachfolgenden Patentansprüchen beschriebenen technischen Merkmale jeweils mit einer, sich in Konformität mit der Zeichnung befindenden und zwischen Klammern gesetzten Bezugsziffer versehen sind, welcbe Regel 29(7) EPÜ entsprechen und dazu dienen sollen, die Patentansprüche unter Bezugnahme auf ein Beispiel besser verstehen zu können.

Claims (10)

1. Verfahren zur Herstellung einer elektronischen Anordnung, welches einen elektrisch leitenden Pegel (1) auf einer Oberfläche (10a) einer, einen Teil der elektronischen Anordnung darstellenden Basis (10) dergestalt aufweist, daß der elektrisch leitende Pegel (1) mindestens zwei beabstandete, elektrisch leitende Zonen (1a, 1b) vorsieht, die aus der Oberfläche (10a) der Basis (10) herausragen, wobei über dem elektrisch leitenden Pegel (1) Isoliermaterial (2,3) in einer Stärke vorgesehen ist, welche geringer als die Stärke der elektrisch leitenden Zonen und nicht ausreichend ist, das die benachbarten leitenden Zonen (1a, 1b) abdeckende Isoliermaterial zu kontaktieren, wodurch sich in dem Isoliermaterial zwischen den leitenden Zonen (1a,1b) eine Aussparung (4) ergibt, welches ferner die Anwendung eines Planarisier-Mittels (5) auf dem Isoliermaterial (2,3), das Ätzen des Planarisier-Mittels (5) zur Belichtung einer Oberseite (3a) des Isoliermaterials (2,3), wobei Planarisier-Mittel (5a) in der Aussparung (4) verbleibt, das anisotrope Ätzen des Isoliermaterials (2,3) unter Verwendung des restlichen Planarisier-Mittels (5a,5b) als Maske, um die Oberfläche (11) des elektrisch leitenden Pegels (1) zu belichten, vorsieht, dadurch gekennzeichnet daß die Ätzung des Isoliermaterials (2,3) so durchgeführt wird, daß das Isoliermaterial bis zum Grund (50a) des Planarisier-Mittels (5a) in der Aussparung (4) weggeätzt und anschließend das restliche Planarisier-Mittel (5a,5b) entfernt wird, wodurch die Oberfläche (10a) der Basis (10) zwischen den elektrisch leitenden Zonen (1a,1b) durch eine relativ flache Isoliermaterialschicht (30) abgedeckt und eine weitere Schicht (6) auf der verbliebenen flachen Schicht (30) des Isoliermaterials aufgebracht wird.
2. Verfahren nach Anspruch 1, bei welchem das Isoliermaterial (2,3) auf dem elektrisch leitenden Pegel (1) als eine Schicht (2) eines ersten Isoliermaterials und sodann als eine Schicht (3) eines zweiten Isoliermaterials aufgebracht wird, die zweite Isoliermaterialschicht (3) unter Verwendung des restlichen Planarisier-Mittels (5a,5b) als Maske und der ersten Isoliermaterialschicht (2) als Ätzstop geätzt wird, um die Oberfläche (11) der elektrisch leitenden Zonen (1a, 1b) zu belichten und die Ätzung des zweiten Isoliermaterials (3) so fortgesetzt wird, daß das zweite Isoliermaterial (3) bis zum Grund (50a) des Planarisier-Mittels (5a) in der Aussparung weggeätzt wird und die Oberfläche (10a) der Basis (10) zwischen den elektrisch leitenden Zonen (1a,1b) durch die erste Isoliermaterialschicht (2) und eine relativ flache Schicht (30) des zweiten Isoliermaterials nach Entfernen des restlichen Planarisier-Mittels (5a,5b) bedeckt bleibt.
3. Verfahren nach Anspruch 2, bei welchem Siliziumnitrid als erstes Isoliermaterial (2) und Siliziumdioxid als zweites Isoliermaterial (3) verwendet wird.
4. Verfahren nach Anspruch 1, 2 oder 3, bei welchem als Planarisier-Mittel (5) ein Fotoresist verwendet wird.
5. Verfahren nach Anspruch 1, 2, 3 oder 4, bei welchem ein Plasma- Ätzverfahren zur Ätzung des Planarisier-Mittels (5) angewandt wird, um die Oberseite (3a) der zweiten Isoliermaterialschicht (2,3) zu belichten und die Komponenten des Plasmas verändert werden, um das Isoliermaterial unter Verwendung der restlichen Teile (5a,5b) des Planarisier-Mittels als Maske zu ätzen.
6. Verfahren nach einem der vorhergehenden Ansprüche, bei welchem die weitere Schicht (6) als Isoliermaterialschicht auf die verbliebene, relativ flache Schicht (30) der Isolierschicht aufgebracht wird.
7. Verfahren nach Anspruch 6, welches ferner die Ätzung der weiteren Isoliermaterialschicht (6) vorsieht, um die Oberfläche (11) der elektrisch leitenden Zonen (1a,1b) zu belichten, und bei welchem leitendes Material aufgebracht wird, um einen weiteren elektrisch leitenden, mit dem elektrisch leitenden Pegel 1 zusammengeschalteten Pegel (7) zu bilden.
8. Verfahren nach Anspruch 6, welches weiterhin vorsieht, eine Durchgangsverbindung (8) durch die weitere Isoliermaterialschicht (6) auszubilden, um eine Oberfläche (11) mindestens einer der elektrisch leitenden Zonen (1a,1b) zu belichten und leitendes Material aufzubringen, um einen weiteren, mit mindestens einer elektrisch leitenden Zone des elektrisch leitenden Pegels (1) verbundenen elektrisch leitenden Pegel (9) zu bilden.
9. Verfahren nach einem der vorhergehenden Anspruche, bei welchem für den weiteren elektrisch leitenden Pegel (1,7,9) ein aluminiumhaltiger, elektrisch leitender Pegel verwendet wird.
10. Verfahren nach einem der Ansprüche 1 bis 8, bei welchem dotiertes polykristallines Silizium für den elektrisch leitenden Pegel (1) verwendet wird.
DE68923305T 1988-03-30 1989-03-24 Elektrische Leitungen für elektronische Bauelemente. Expired - Fee Related DE68923305T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB8807579A GB2216336A (en) 1988-03-30 1988-03-30 Forming insulating layers on substrates

Publications (2)

Publication Number Publication Date
DE68923305D1 DE68923305D1 (de) 1995-08-10
DE68923305T2 true DE68923305T2 (de) 1996-03-07

Family

ID=10634361

Family Applications (1)

Application Number Title Priority Date Filing Date
DE68923305T Expired - Fee Related DE68923305T2 (de) 1988-03-30 1989-03-24 Elektrische Leitungen für elektronische Bauelemente.

Country Status (6)

Country Link
US (1) US4946550A (de)
EP (1) EP0335459B1 (de)
JP (1) JPH0210838A (de)
KR (1) KR890015376A (de)
DE (1) DE68923305T2 (de)
GB (1) GB2216336A (de)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2650472A1 (fr) * 1989-07-27 1991-02-01 Bull Sa Procede de depot d'une couche isolante sur une couche conductrice du reseau multicouche d'une carte de connexion de circuit integre de haute densite, et carte en resultant
US5166771A (en) * 1990-01-12 1992-11-24 Paradigm Technology, Inc. Self-aligning contact and interconnect structure
US5483104A (en) * 1990-01-12 1996-01-09 Paradigm Technology, Inc. Self-aligning contact and interconnect structure
US5290396A (en) * 1991-06-06 1994-03-01 Lsi Logic Corporation Trench planarization techniques
US5413966A (en) * 1990-12-20 1995-05-09 Lsi Logic Corporation Shallow trench etch
JPH0645327A (ja) * 1991-01-09 1994-02-18 Nec Corp 半導体装置の製造方法
US5248625A (en) * 1991-06-06 1993-09-28 Lsi Logic Corporation Techniques for forming isolation structures
US5225358A (en) * 1991-06-06 1993-07-06 Lsi Logic Corporation Method of forming late isolation with polishing
US5217926A (en) * 1992-01-23 1993-06-08 Micron Technology, Inc. Method of passivating a semiconductor wafer
US5384483A (en) * 1992-02-28 1995-01-24 Sgs-Thomson Microelectronics, Inc. Planarizing glass layer spaced from via holes
JP3060714B2 (ja) * 1992-04-15 2000-07-10 日本電気株式会社 半導体集積回路の製造方法
US6258497B1 (en) 1992-07-29 2001-07-10 International Business Machines Corporation Precise endpoint detection for etching processes
US5639688A (en) * 1993-05-21 1997-06-17 Harris Corporation Method of making integrated circuit structure with narrow line widths
US5846880A (en) * 1995-04-28 1998-12-08 Vanguard International Semiconductor Corporation Process for removing titanium nitride layer in an integrated circuit
WO1996038859A1 (en) * 1995-06-02 1996-12-05 Advanced Micro Devices, Inc. Surface conditioning insulating layer for fine line conductive pattern
US6004875A (en) 1995-11-15 1999-12-21 Micron Technology, Inc. Etch stop for use in etching of silicon oxide
US6127262A (en) * 1996-06-28 2000-10-03 Applied Materials, Inc. Method and apparatus for depositing an etch stop layer
US5792705A (en) * 1996-06-28 1998-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Optimized planarization process for SOG filled vias
US6083852A (en) 1997-05-07 2000-07-04 Applied Materials, Inc. Method for applying films using reduced deposition rates
US5882535A (en) * 1997-02-04 1999-03-16 Micron Technology, Inc. Method for forming a hole in a semiconductor device
US5985768A (en) * 1997-04-30 1999-11-16 International Business Machines Corporation Method of forming a semiconductor
KR100240879B1 (ko) * 1997-05-17 2000-01-15 윤종용 반도체 장치의 평탄화 방법
US6048803A (en) * 1997-08-19 2000-04-11 Advanced Microdevices, Inc. Method of fabricating a semiconductor device having fluorine bearing oxide between conductive lines
US6265315B1 (en) * 1998-06-24 2001-07-24 Taiwan Semiconductor Manufacturing Company Method for improving chemical/mechanical polish uniformity over rough topography for semiconductor integrated circuits
US6566757B1 (en) * 1998-11-30 2003-05-20 Intel Corporation Stabilization of low dielectric constant film with in situ capping layer
KR100352909B1 (ko) * 2000-03-17 2002-09-16 삼성전자 주식회사 반도체소자의 자기정렬 콘택 구조체 형성방법 및 그에의해 형성된 자기정렬 콘택 구조체
US6612901B1 (en) 2000-06-07 2003-09-02 Micron Technology, Inc. Apparatus for in-situ optical endpointing of web-format planarizing machines in mechanical or chemical-mechanical planarization of microelectronic-device substrate assemblies
US6609947B1 (en) * 2000-08-30 2003-08-26 Micron Technology, Inc. Planarizing machines and control systems for mechanical and/or chemical-mechanical planarization of micro electronic substrates
US6908807B2 (en) * 2002-03-26 2005-06-21 Micron Technology, Inc. Methods of forming semiconductor constructions
US7341502B2 (en) 2002-07-18 2008-03-11 Micron Technology, Inc. Methods and systems for planarizing workpieces, e.g., microelectronic workpieces
JP2004006958A (ja) * 2003-07-17 2004-01-08 Sharp Corp Mimキャパシタ及び高周波集積回路
US11621164B2 (en) * 2020-09-08 2023-04-04 Tokyo Electron Limited Method for critical dimension (CD) trim of an organic pattern used for multi-patterning purposes

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4299862A (en) * 1979-11-28 1981-11-10 General Motors Corporation Etching windows in thick dielectric coatings overlying semiconductor device surfaces
US4654113A (en) * 1984-02-10 1987-03-31 Fujitsu Limited Process for fabricating a semiconductor device
US4545852A (en) * 1984-06-20 1985-10-08 Hewlett-Packard Company Planarization of dielectric films on integrated circuits
JPH0642482B2 (ja) * 1984-11-15 1994-06-01 株式会社東芝 半導体装置の製造方法
US4605470A (en) * 1985-06-10 1986-08-12 Advanced Micro Devices, Inc. Method for interconnecting conducting layers of an integrated circuit device
JPS62200746A (ja) * 1986-02-28 1987-09-04 Nec Corp 半導体装置
JPS62247549A (ja) * 1986-04-18 1987-10-28 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0828357B2 (ja) * 1986-04-28 1996-03-21 キヤノン株式会社 多層構造の形成方法

Also Published As

Publication number Publication date
JPH0210838A (ja) 1990-01-16
EP0335459A2 (de) 1989-10-04
EP0335459A3 (de) 1991-02-06
GB2216336A (en) 1989-10-04
EP0335459B1 (de) 1995-07-05
GB8807579D0 (en) 1988-05-05
KR890015376A (ko) 1989-10-30
DE68923305D1 (de) 1995-08-10
US4946550A (en) 1990-08-07

Similar Documents

Publication Publication Date Title
DE68923305T2 (de) Elektrische Leitungen für elektronische Bauelemente.
DE68918773T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit mindestens einer kleine Kontaktlöcher enthaltenden Leiterbahn.
DE69025300T2 (de) Integrierte Schaltung mit einer planarisierten dielektrischen Schicht
EP0001100B1 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE68917995T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE3834241C2 (de) Halbleitereinrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung
DE69222586T2 (de) Mehrlagige Verbindungsstruktur für eine Halbleiter- vorrichtung und Verfahren zu ihrer Herstellung
DE3339957C2 (de)
DE69025886T2 (de) Verfahren zum teilweisen Anfüllen von Kontakten oder Durchführungen verschiedener Tiefe
DE68919549T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung.
DE2430692C2 (de) Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten
DE69031543T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE69031575T2 (de) Halbleiteranordnung mit einer trichterförmigen Verbindung zwischen Leiter-Ebenen und Verfahren zu ihrer Herstellung
DE102010064289B4 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE3886882T2 (de) Methode zur Ausbildung von Verbindungen zwischen leitenden Ebenen.
DE69226328T2 (de) Selbstjustierende Kontaktstützer für Halbleitervorrichtungen
DE69429978T2 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit Isolationszonen
DE68917614T2 (de) Verfahren zum Ausrichten und zur Herstellung eines Verbindungszapfens.
DE102008059650A1 (de) Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE69228099T2 (de) Verfahren zur Herstellung von Sacklöchern und hergestellte Struktur
DE4125221A1 (de) Verfahren zur bildung einer mehrstufenverbindung in einer halbleitereinrichtung
DE10030308A1 (de) Verfahren zur Herstellung eines Kontaktstifts und eines Halbleiterbauelementes
DE69623598T2 (de) Halbleiterverfahren zur herstellung eines elektrisch leitenden kontaktanschlusses
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee