DE60009043T2

DE60009043T2 - Umwandler mit resonanten schaltungselementen

Info

Publication number: DE60009043T2
Application number: DE60009043T
Authority: DE
Inventors: Georg Sauerlaender; Thomas Duerbaum; Hubert Raets
Original assignee: Philips Intellectual Property and Standards GmbH; Koninklijke Philips Electronics NV
Current assignee: Philips Intellectual Property and Standards GmbH; Koninklijke Philips NV
Priority date: 1999-12-18
Filing date: 2000-12-18
Publication date: 2004-09-30
Anticipated expiration: 2020-12-19
Also published as: TW554645B; EP1155492A1; US20020126510A1; WO2001045241A1; EP1155492B1; DE60009043D1; US6466456B2; KR20010108239A; KR100747424B1; JP2003517257A

Description

Die vorliegende Erfindung bezieht sich auf einen Umwandler mit Schaltungselementen zum Zerhacken einer DC-Spannung, wobei Einschaltphasen der Schaltungselemente sich abwechseln, und mit einem Schaltungsgebilde mit resonanten Schaltungselementen, das zum Verarbeiten der zerhackten DC-Spannung benutzt wird und zum Erzeugen einer Ausgangsspannung.
Derartige resonanten Umwandler stellen vorzugsweise schaltende Speiseschaltungen dar, die zum Liefern von DC-Spannung zu einer Last verwendet werden, die mit einem Ausgang der schaltenden Speiseschaltung verbunden ist. Bei derartigen schaltenden Speiseschaltungen wird zunächst eine an dem Eingang vorhandene AC-Spannung gleichgerichtet, und zwar zum Erhalten einer Umwandler-DC-Spannung. Die vorliegende Erfindung bezieht sich aber auch auf Wandler, deren Eingängen eine DC-Spannung unmittelbar von einer DC-Spannungsquelle aus zugeführt wird. Ein derartiger Wandler kann auch zum Betreiben von Gasentladungslampen benutzt werden. Die DC-Spannung am Wandlereingang wird mit Hilfe einer Brückenschaltung mit Schaltungselementen zerhackt. Die zerhackte DC-Spannung wird einem Schaltungsgebilde mit resonanten Schaltungselementen, d. h. mit induktiven und kapazitiven Reaktanzelementen, zugeführt so dass in dem Schaltungsgebilde ein im Wesentlichen sinusförmiger AC-Strom fließt. Es soll wenigstens ein induktives und wenigstens ein kapazitives resonantes Schaltungselement verfügbar sein, Mit dem Ausgang des Schaltungsgebildes und folglich mit dem Ausgang des Wandlers kann eine Last verbunden sein. Durch Anpassung der Schaltfrequenz werden Laständerungen und Schwankungen der Eingangsspannung ebenfalls angepasst. Wandler mit resonanten Schaltungselementen, d. h. resonante Wandler, ermöglichen es, dass die Schaltungselemente mit hohen Schaltfrequenzen arbeiten und folglich im Vergleich zu der möglichen Ausgangsleistung relativ klein bemessene und leichte Anordnungen verwirklicht werden können. Wenn resonante Wandler verwendet werden, wird auch eine sog. Null-Spannung-Schaltbetrieb (ZVS = zero-voltage switching) mit geringem Schaltungsaufwand ermöglicht. Unter ZVS-Betrieb wird in diesem Zusammenhang verstanden, dass Schaltungselemente mit Hilfe einer möglichst niedrigen Spannung des Schaltungselementes, vorzugsweise nahe bei Null Volt, eingeschaltet werden (in den leitenden Zustand gebracht werden). In der ZVS-Mode hat das Schaltungsgebilde mit den resonanten Schaltungselementen von der Seite der Schaltungselemente aus betrachtet eine induktive Eingangsimpedanz. Im Falle einer ZVS-Mode werden MOSFET-Transistoren üblicherweise als Schaltungselemente verwendet. Mit Wandlern, die auf diese An und Weise verwirklicht worden sind, soll der Betrieb mit einer kapazitiven Last vermieden werden. Eine derartige Wandlermode führt zu größeren Schaltverlusten und kann sogar verursachen, dass Schaltungselemente des Wandlers zerstört werden. Deswegen sind Mittel bekannt, die vorgesehen werden sollen um bei solchen resonanten Wandlern den Typ der Wandlerlast zu ermitteln (induktiv oder kapazitiv).
Aus EP 0 430 358 A1 ist eine Wandler-Schaltungsanordnung für Gasentladungslampen bekannt, wobei der Typ der Wandlerlast auf die oben beschriebene An und Weise ermittelt wird. Die Schaltungsanordnung umfasst eine halbe Brücke mit Schaltungselementen zum Zerhacken einer DC-Spannung. Auf der Ausgangsseite der halben Brücke ist ein Schaltungsgebilde mit resonanten Schaltungselementen vorgesehen, wobei dieses Gebilde zum Liefern einer Spannung zu einer Entladungslampe verwendet wird. Auch in diesem Fall soll Betrieb mit einer kapazitiven Wandlerlast vermieden werden. Aus diesem Grund wird die Phasendifferenz zwischen der dem Schaltungsgebilde zugeführten Spannung und dem in das Schaltungsgebilde fließenden Strom indirekt überwacht, und zwar durch Überwachung des in das Schaltungsgebilde fließenden Stromes.
Es ist nun u. a. eine Aufgabe der vorliegenden Erfindung für den eingangs definierten Wandler einen weiteren Typ einer Wandlerlastüberwachung zu schaffen, wobei dieser Typ mit dem möglichst geringen Schaltungsaufwand und mit möglichst geringen Messverlusten geändert werden kann.
Diese Aufgabe wird dadurch erfüllt, dass in einer Totzeitphase bevor ein Schaltungselement eingeschaltet wird, die an dem Schaltungselement vorhandene Spannung mit einer Schwelle verglichen wird und dass aus dem Vergleichsergebnis bestätigt wird, ob es eine induktive oder eine kapazitive Wandlerlast gibt.
Teure Messungen der Phasendifferenzen werden auf diese An und Weise vermieden. Weiterhin sind nur Spannungsmessungen erforderlich und keine Strommessungen, die mit Verlusten einhergehen. Nötigenfalls kann im Falle eines unerwünschten Typs der Wandlerlast der normale Wandlerbetrieb beispielsweise abgebrochen werden und es kann eine neue Startsequenz durchgeführt werden. Das Ermitteln des Typs der Wandlerlast kann auf diese Art und Weise sehr schnell erfolgen, so dass unerwünschten Wandlerbetriebsmoden mit Gegenmaßnahmen sehr schnell begegnet werden können. Das Ermitteln des Typs der Wandlerlast nach der vorliegenden Erfindung ist auch für hohe Schaltfrequenzen geeignet.
Bei einer Ausführungsform der vorliegenden Erfindung findet der Vergleich mit der Schwelle in jeder Totzeitphase bevor irgendein Schaltungselement eingeschaltet wird, statt. Der Zeitraum bis an die Detektion einer unerwünschten Wandlerbetriebsart wird auf diese Art und Weise möglichst kurz gehalten.
Die Aufgabe wird dadurch erfüllt, dass während einer Totzeitphase der hergeleitete Wert der an dem Schaltungselement vorhandenen Spannung ermittelt wird und dass mit Hilfe des ermittelten, hergeleiteten Wertes bestätigt wird, ob eine induktive oder eine kapazitive Wandlerlast vorhanden ist.
Auf alternative Weise ist es möglich, einen Zeitmittelwert für den hergeleiteten Wert der an dem Schaltungselement vorhandenen Spannung einzuschließen und diesen Zeitmittelwert für den Vergleich zu benutzen. Teure Messungen der Phasendifferenzen werden auf diese Art und Weise vermieden. Weiterhin sind nur Spannungsmessungen erforderlich und keine mit Verlusten einhergehende Strommessungen. Nötigenfalls kann im Falle eines unerwünschten Typs einer Wandlerlast der normale Wandlerbetrieb beispielsweise abgebrochen und eine neue Startsequenz durchgeführt werden. Das Ermitteln des Typs der Wandlerlast kann auf diese Art und Weise schnell durchgeführt werden, so dass unerwünschten Wandlerbetriebsmoden sehr schnell mit Gegenmaßnahmen begegnet werden können. Das Ermitteln des Typs der Wandlerlast nach der vorliegenden Erfindung ist auch für hohe Schaltfrequenzen möglich.
Bei einer Ausführungsform nach der vorliegenden Erfindung erfolgt die Bewertung des hergeleiteten Wertes der an einem Schaltungselement vorhandenen Spannung für jede Totzeitphase gemacht und der Vergleich mit der Schwelle erfolgt bevor die Schaltungselemente eingeschaltet werden, d. h. der Typ der Wandlerlast wird zyklusweise überwacht. Der Zeitraum bis an die Detektion einer unerwünschten Wandlerbetriebsart wird auf diese Art und Weise möglichst kurz gehalten.
Die vorliegende Erfindung bezieht sich ebenfalls auf eine auf entsprechende Art und Weise vorgesehene Steuereinheit, insbesondere auf eine integrierte Schaltung zur Steuerung wenigstens eines der Wandler-Schaltungselemente.
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im vorliegenden Fall näher beschrieben. Es zeigen:
1 ein Blockschaltbild für eine Schaltungsanordnung mit einem resonanten Wandler,
2 die Schaltungsstruktur eines resonanten Wandlers nach der vorliegenden Erfindung,
3 Zeitdiagramme für eine induktive Last,
4 Zeitdiagramme für eine kapazitive Last,
5 ein Blockschaltbild einer Steuerschaltungsanordnung zur Steuerung von Schaltungselementen,
6 eine Übertragungsfunktion gegenüber der Lastseite des resonanten Wandlers,
7 ein Flussdiagramm zur Erläuterung des Wandlerbetriebs nach der vorliegenden Erfindung,
8 ein Blockschaltbild einer zweiten Ausführungsform einer Steuerschaltungsanordnung zur Steuerung von Schaltungselementen,
9 eine Übertragungsfunktion aufgetragen gegenüber der Frequenz für einen konstanten Lastwiderstand für die zweite Ausführungsform, und
10 ein Flussdiagramm zur Erläuterung eines Wandlerbetriebs nach der zweiten Ausführungsform der vorliegenden Erfindung.
Das in 1 dargestellte Blockschaltbild zeigt einen lastresonanten Wandler – hier eine schaltende Speiseschaltung – mit einem Schaltungsblock 1 zum Umwandeln einer Eingangs-DC-Spannung U1 in eine Ausgangsspannung U2 – hier eine DC-Spannung – wobei diese Ausgangsspannung U2 zum Speisen einer durch einen Block 3 dargestellten Last benutzt wird. Die Eingangsspannung U1 wird hier durch Gleichrichtung einer AC-Spannung eines AC-Spannungsnetzwerkes erzeugt, was die normale Betriebsart für schaltende Speiseschaltungen ist.
2 zeigt auf eine detaillierte Art und Weise die wesentlichen Elemente des in 1 dargestellten Wandlers. Die Eingangs-DC-Spannung U1 wird hier einer halben Brücke in Reihe geschalteter Schaltungselemente S1 und S2 zugeführt, welche die DC-Spannung U1 zerhacken. Die Brückenelemente S1 und S2 sind in dem vorliegenden Fall MOSFET-Transistoren, die sog. Körperdioden D1 und D2 haben, die als eine betreffende Diode dargestellt sind, die mit den Schaltungselementen S1 und 2 in einer Anti-Parallelschaltung liegt. Die Schaltungselemente S1 und S2 werden von einer Steuereinheit 4 gesteuert, die zu diesem Zweck auch die Spannungen U_s1 und U_s2 an den Schaltungselementen S1 und S2 misst und bewertet. Die Steuereinheit 4 enthält für jedes Schaltungselement eine eigene Steuerschaltung, wobei eine erste Steuerschaltung 10 benutzt wird zur Steuerung des Schaltungselementes S1 und eine zweite Steuerschaltung 10' zur Steuerung des Schaltungselementes S2 benutzt wird. Die Steuereinheit 4 kann beispielsweise zusammen mit den Steuerschaltungen 10 und 10' in einer einzigen integrierten Schaltung (IC) verwirklicht werden. Die Steuerschaltungen 10 und 10' können aber auch mit Hilfe einzelner ICs verwirklicht werden. Mit Hilfe der Steuereinheit 4 oder der Steuerschaltungen 10 und 10' wird eine automatische Anpassung der Länge der Totzeitphasen gewährleistet, was nachstehend noch näher erläutert wird.
In Parallelschaltung verbunden mit dem Schaltungselement S2 ist ein Kondensator Cp dargestellt, an dem, wenn der Wandler 1 im betrieb ist, eine zerhackte DC-Spannung U3 vorhanden ist. Der Kondensator Cp kombiniert insbesondere die Streukapazitäten der Schaltungselemente S1 und S2, wenn sie als MOSFET-Transistoren verwirklicht werden – wie in dem obenstehenden Beispiel der Ausführungsform. Die Kapazität Cp kann aber auch weitere zusätzliche Kondensatoren enthalten. Die zerhackte DC-Spannung U3 wird einem Schaltungsgebilde 5 zugeführt, das resonante Schaltungselemente umfasst und eine Ausgangs-DC-Spannung U2 erzeugt. In dem vorliegenden Fall umfasst das Schaltungsgebilde 5 als resonante Schaltungselemente eine Kapazität Cr und eine Induktivität Lr, die in Reihe geschaltet sind. Zwischen der Reihenschaltung der Kapazität Cr und der Induktivität Lr und der Kapazität Cp, in der Richtung des Wandlerausgangs, gibt es eine Gleichrichteranordnung 6, die einen Strom I gleich richtet, der durch die resonanten Schaltungselemente Cr, Lr fließt und, wie üblich, diesen Strom einem bei dem Ausgang vorgesehenen Glättungskondensator C zuführt, dem die Ausgangs-DC-Spannung U2 entnommen werden kann. In 2 ist die Ausgangs-DC-Spannung U2 an einer Last R vorhanden, die in diesem Fall als Ohmscher Widerstand dargestellt ist. Im Grunde könnte aber der Wandler 1 auch zum Liefern einer AC-Spannung statt einer DC-Spannung benutzt werden. In einem derartigen Fall wäre eine Gleichrichtung durch eine Gleichrichteranordnung und einen Glättungskondensator nicht erforderlich und die Ausgangsspannung wäre gleich der AC-Spannung an der Gleichrichteranordnung 6 der in 2 dargestellten Ausführungsform.
Die Eingangs-DC-Spannung U1 wird in die zerhackte DC-Spannung U3 umgewandelt, und zwar durch abwechselndes Einschalten (in den leitenden Zustand Bringen) und Abschalten (in den nicht leitenden Zustand bringen) der Elemente S1 und S2. Wenn der Schalter S1 eingeschaltet ist, ist der Schalter S2 abgeschaltet. Wenn der Schalter S2 eingeschaltet ist, ist der Schalter S1 abgeschaltet. Zwischen dem Ende einer EIN-Phase des Schalters S1 und dem Anfang der EIN-Phase des Schalters S2 gibt es immer eine Totzeitphase, in der die zwei Schaltungselemente S1 und S2 abgeschaltet sind. Zwischen dem Ende einer EIN-Phase des Schaltungselementes S2 und dem Anfang der nächsten EIN-Phase des Schaltungselementes S1 gibt es immer eine derartige Totzeitphase. Das Schaffen derartiger Totzeitphasen ermöglicht den ZVS-Betrieb. Die Länge der EIN- und der AUS-Zeitphasen der Schaltungselemente S1 und S2 wird dann mit Hilfe der Steuereinheit 4 eingestellt, was nachstehend anhand der 5 und 8 näher erläutert wird. Durch Anpassung der Schaltfrequenz wird eine konstante Ausgangsspannung gewährleistet, sogar bei Lastschwankungen und Schwankungen der Eingangsspannung.
Das obere Diagramm der drei Diagramme aus 3 stellt die Differenz |U_G1|–|U_G2| des Wertes der Steuerspannung U_G1 an dem Schaltungselement S1 und des Wertes der Steuerspannung U_G2 an dem Schaltungselement S2 dar. Die als Steuersignale zur Steuerung der Schaltungselemente S1 und S2 verwendeten Steuerspannungen stellen betreffende Gate-Spannungen der MOSFET-Transistoren dar. Wenn die aufgetragene Differenz der Werte der Steuerspannungen dem Wert Null entspricht, gibt es eine Totzeitphase, die als T_tot bezeichnet wird. Wenn das Schaltungselement S1 in den EIN-Zustand gebracht wird, weil eine geeignete Steuerspannung U_G1 dem Steuereingang des Schaltungselementes S1 zugeführt wird, gibt es Zeiträume, die als T_ON(S1) bezeichnet werden. In diesen Zeiträumen ist die Steuerspannung U_G2 gleich Null und folglich wird das Schaltungselement S2 abgeschaltet. Die Zeiträume, in denen das Schaltungselement S2 EIN ist und das Schaltungselement S1 AUS ist, werden als T_ON(S2) bezeichnet. Während dieser Zeiträume wird dem Steuereingang des Schaltungselementes S2 eine Nicht-Null-Spannung U_G2 zugeführt, wodurch das Schaltungselement S2 eingeschaltet wird. In diesen Zeiträumen ist die Steuerspannung U_G1 gleich Null. Das mittlere Diagramm in 3 zeigt die Wellenform als eine Funktion der Zeit des durch die resonanten Schaltungselemente Cr und Lr fließen den Stromes. Zum Schluss zeigt das untere Diagramm in 3 die Wellenform als eine Funktion der Zeit der Spannung U3, die der Streukapazität Cp zugeführt wird. Die Zeitachsen der drei dargestellten Diagramme mit der Zeit t haben alle dasselbe Maßstab.
Nachstehend wird anhand eines Beispiels die Änderung zwischen dem Ein- und dem AUS-Zustand der Schaltungselemente S1 und S2 erläutert, und zwar in Bezug darauf, welche Zustände die Betriebe während einer Umschaltung zwischen den betreffenden Schaltzyklen erläutert werden. Zu dem Zeitpunkt t0 wird die Steuerspannung U_G2 auf Null gesetzt um dafür zu sorgen, dass das Schaltungselement S2 abgeschaltet wird. Dies führt zu einem Entladungsvorgang an der Gate-Elektrode des MOSFET-Transistors, der zur Verwirklichung des Schaltungselementes S1 verwendet wird. Bis dieser Entladungsvorgang geendet hat ist das Schaltungselement S2 aber noch immer leitend, so dass zu dem betreffenden Zeitpunkt der negative Strom nach wie vor durch das Schaltungselement S2 fließt. Von dem Zeitpunkt t1 an aufwärts wird das Schaltungselement S2 zum Schluss abgeschaltet, so dass nicht länger Strom hindurch fließen kann. Der Strom I fließt nach wie vor weil die in der Induktivität Lr gespeicherte Energie nun dafür sorgt, dass von dem Zeitpunkt t1 aufwärts die Kapazität Cp aufgeladen wird und folglich die Spannung U3 ansteigt. Zu dem Zeitpunkt t2 hat die Spannung U3 schließlich den Wert der Eingangs-DC-Spannung U1 erreicht, so dass die Diode D1 in den leitenden Zustand gelangt. Von diesem Zeitpunkt an aufwärts wird gewährleistet, dass das Schaltungselement S1 mit einer schaltenden Spannung U_S1 von etwa 0 Volt (ZVS mit der Dioden-Vorwärts-Spannung) geschaltet wird. Kurz nach dem Zeitpunkt t2 – zu dem Zeitpunkt t4 – wird das Schaltungselement S1 eingeschaltet, weil eine betreffende Steuerspannung U_G2 demselben zugeführt wird. Auf diese Weise fängt der Zeitraum T_ON(S1) an mit einem Schaltungselement S1, das eingeschaltet wird und einem Schaltungselement S2, das abgeschaltet wird.
Zu dem Zeitpunkt t5 wird dieser Zeitraum T_ON(S1) beendet, indem die Steuerspannung U_G1 auf Null gesetzt wird. Dies führt zu einem Entladungsvorgang an der Gate-Elektrode des MOSFET-Transistors, der zur Verwirklichung des Schaltungselementes S1 verwendet wird. Zu dem Zeitpunkt 16 ist dieser Entladungsvorgang soweit beendet, dass das Schaltungselement S1 zu sperren anfängt, d. h. in den AUS-Zustand gelangt, so dass der Strom I, der zu diesem Zeitpunkt positiv ist, zu Entladung der Kapazität Cp und folglich zu einer abfallenden Spannung U3 führt. Zu dem Zeitpunkt t7 hat die Spannung U3 den Null-Wert erreicht, so dass von diesem Zeitpunkt an aufwärts die Diode D2 leitend wird und das Schaltungselement S2 mit einer Schaltspannung U_S2 von etwa 0 Volt (mit der Dioden-Vorwärts-Spannung) eingeschaltet werden kann, die zu dem Zeitpunkt t9, kurz nachher, nachdem eine betreffende Steuerspannung U_G2 aufgetreten ist, wirklich auftritt. Von diesem Zeitpunkt an aufwärts beginnt ein Zeitraum T_ON(S2), in dem das Schaltungselement S2 eingeschaltet wird und das Schaltungselement S1 abgeschaltet wird.
Zwischen den Zeitpunkten t0 und t4 und zwischen den Zeitpunkten t5 und t9 gibt es eine sog. Totzeitphase, in der die Steuerspannung U_G1 und die Steuerspannung U_G2 gleich Null ist und folglich Steuerspannungen, die als Abschalt-Steuersignale vorhanden sind. Die Totzeitphasen T_tot werden derart eingestellt, dass ein ZVS-Betrieb möglich ist. In dem I(t) Diagramm stellen die schraffierten Gebiete ein Maß für die zum Laden/Entladen der Kapazität Cp verfügbare Energie dar. In dem in 3 dargestellten Fall reicht die verfügbare Energie.
Der durch Wellenformen in 3 dargestellten Betriebszustand stellt beispielsweise einen Fall einer induktiven Last dar, d. h. der Strom I eilt gegenüber der ersten Harmonischen der Spannung U3 nach. In einem derartigen Betriebszustand ist ein ZVS-Betrieb des Wandlers 1 möglich.
4 zeigt im Gegensatz dazu betreffende Wellenformen als Beispiel für den Fall einer kapazitiven Last. In einem derartigen Betriebszustand führt der Strom I gegenüber der ersten Harmonischen der Spannung U3. Im Fall einer kapazitiven Last ist ein ZVS-Betrieb des Wandlers 1 nicht länger möglich. Zu dem Zeitpunkt t0 in 4 wird das Schaltungselement S2 abgeschaltet. Der Strom I ist dann positiv, so dass eine allmähliche Ladung der Kapazität Cp bis zur Spannung U1 (wie dies in 3 zwischen den Zeitpunkten t1 und t2 der Fall ist) unmöglich ist, weil der Strom I von der in der Induktivität Lr gespeicherte Energie ständig übertragen wird. In dem Fall wird die Spannung U3 zu dem Zeitpunkt t4 abrupt von Null auf den Wert U1 gesteigert, wobei zu diesem Zeitpunkt das Schaltungselement S1 eingeschaltet wird, d. h. die volle Spannung U1 wird diesem Schaltungselement nach wie vor zugeführt, wenn S1 eingeschaltet wird. Auf entsprechende Art und Weise wird das Einschalten des Schaltungselementes S2 im Fall einer kapazitiven Last nicht ohne jegliche Spannung effektuiert, weil zu dem Zeitpunkt t9, wo das Schaltungselement S2 eingeschaltet wird, die Spannung dennoch den Wert U1 hat und abrupt auf den Null-Wert abfällt. Da in dem Fall der kapazitiven Last hohe Schaltverluste (entsprechend große Werte für das Produkt aus dem Strom I und den Schaltungselementspannungen U_S1 bzw. U_S2, zu den Zeitpunkten t4 und t9) in den Schaltungselementen S1 und S2 entstehen, wobei diese Verluste sogar dazu führen können, dass die Schaltungselemente zerstört werden, soll diese Betriebsart vermieden werden. Wie dies geschieht wird nachher anhand der 7 näher erläutert.
5 zeigt als Blockschaltbild die Basisstruktur der Steuerschaltung 10, die zur Steuerung des Schaltungselementes S1 verwendet wird. Ein Funktionsblock 11 kombiniert die Mess- und Bewertungseinheit, die, während der Totzeitphasen T_tot, die unmittelbar vor den Einschaltphasen T_ton(S1) des Schaltungselementes S1 liegen, die gemessene Spannung U_S1 oder ein Signal entsprechend dieser Spannung zu einer Vergleichsanordnung 12 überträgt, die dieses zugeführte Signal mit einer ersten Schwelle U_th1 vergleicht. Wenn die erste Schwelle erreicht ist, wird einem ODER-Gatter 13 ein einer logischen "Eins" entsprechendes Stellsignal zugeführt.
Die Steuerschaltung 10 umfasst weiterhin Schaltungselemente kombiniert durch einen Funktionsblock 14, wobei diese Schaltungselemente Differentialquotienten der Schaltungselementspannung U_S1 ermitteln, die während der Totzeitphasen T_tot unmittelbar vor den Einschaltphasen T_on(S1) vorhanden sind und führen diese Spannung einer zweiten Vergleichsanordnung 15 zu, welche die Differentialquotienten dU_S1/dt mit einer zweiten Schwelle U_th2 vergleicht. Wenn die zweite Schwelle U_th2 erreicht ist, wird einem ODER-Gatter 13 ein einer logischen "Eins" entsprechendes Setzsignal zugeführt.
Außerdem umfasst die Steuerschaltung 10 einen Timer 16, der am Anfang einer Totzeitphase T_tot startet, die einer Einschaltphase T_on(S1) unmittelbar vorhergeht, und führt ein entsprechendes Zeitsignal einer Vergleichsanordnung 17 zu, die dieses zugeführte Zeitsignal mit einer vorher definierbaren maximal erlaubten Totzeitphasenlänge T_tot.max vergleicht. Wenn die maximale Totzeitphasenlänge erreicht ist, führt die Vergleichsanordnung 17 einem ODER-Gatter 13 ein einer logischen "Eins" entsprechendes Setzsignal zu.
Wenn der Ausgang des ODER-Gatters 13 eine logische "Eins" erzeugt, effektuiert dies den Anfang einer Einschaltphase T_on(S1) oder das Ende der betreffenden vorhergehenden Totzeitphase T_tot. Wenn an dem Ausgang des ODER-Gatters 13 eine logische "Eins" vorhanden ist, wird der Timer 16 zurückgesetzt und Schaltungsmittel kombiniert durch einen Funktionsblock 18 schaffen eine vorher definierbare Einschaltphase T_on(S1), so dass das Steuersignal U_G1, das als Einschaltsignal wirksam ist, dem Steuereingang des Schaltungselementes S1 zugeführt wird. Weiterhin kombiniert der Funktionsblock 18 Schaltmittel, welche die Mess- und Bewertungsanordnungen in den Funktionsblöcken 11 und 14 und den Timer 16 aktivieren, nachdem eine Einschaltphase T_on(S2) beendet ist. Ein entsprechendes Aktivierungssignal, das als ein Freigabesignal für die Mess- und Bewertungsanordnungen der Funktionsblöcke 11 und 14 und als Triggersignal für den Timer verwendet wird, wird von dem Funktionsblock 18 den betreffenden Funktionsblöcken 11, 14 und 16 zu dem betreffenden Zeitpunkt zugeführt. Dies geschieht zu dem Zeitpunkt, wo ein Signal 19 dem Funktionsblock 18 am Ende einer Einschaltphase T_on(S2) zugeführt wird, wobei dieses Signal 19 von einer zweiten Steuerschaltung 10' erzeugt wird, die zur Steuerung des Schaltungselementes benutzt wird und auf gleiche Weise wie die Steuerschaltung 10 ausgebildet ist. Auf entsprechende Weise erzeugt am Ende einer Einschaltphase T_on(S1) auch der Funktionsblock 18 oder die Steuerschaltung 10 das Signal 20 für die entsprechende zweite Steuerschaltung 10'.
6 zeigt eine Übertragungsfunktion A(s), die das Muster des Quotienten U2/U3 als eine Funktion der Frequenz f ausdrückt. Bei der Resonanzfrequenz f_r des Wandlers 1, wobei diese Frequenz im Wesentlichen durch die Kapazität Cr und die Induktivität Lr bestimmt wird, hat die Übertragungsfunktion A(f) ihren maximalen Wert. Bei Frequenzen f niedriger als f_r (Gebiet I) gibt es eine kapazitive Last. Frequenzen höher als f_r (Gebiet II) entspricht andererseits Wandlerbetriebsarten mit einer induktiven Wandlerlast. Bei Frequenzen f über der Resonanzfrequenz f_r kann der Wandler auf entsprechende Art und Weise benutzt werden. Aus 6 ist ersichtlich, dass die kapazitive Betriebsart (Gebiet I) ebenfalls vermieden werden soll, weil die üblicherweise verwendeten Steuermechanismen nicht länger effektiv sind zur Steuerung der Wandlerausgangsspannung U2. Denn in dem Gebiet I, dies im Gegensatz zu dem Gebiet II, verringert der Wert von A(f) um eine Verringerungsfrequenz, so dass es statt einer negativen Rückkopplung wie in dem Gebiet I (ansteigender Wert von A(f) um eine abfallende Frequenz f) eine positive Rückkopplung gibt, was eine Steuerung der Ausgangsspannung U2 vermeidet.
Das in 7 dargestellte Flussdiagramm zeigt, wie die Steuereinheit 4 überwacht (mit Hilfe nicht weiter dargestellter Schaltungsanordnungen), ob eine induktive Last oder eine kapazitive Last auftritt, wenn der Wandler 1 verwendet wird. Das Überwachen wird vorzugsweise zyklisch durchgeführt um eine möglichst kontinuierliche Überwachung zu gewährleisten. Der Block 30 stellt eine der aufeinander folgenden Einschaltphasen (T_on(S1) oder T_on(S2)) der Schaltungselemente S1 und S2 dar. Am Ende jeder Tot zeitphase T_tot, dargestellt durch den Block 31 und folgend auf eine Einschaltphase wird ein Test durchgeführt, ob die Spannung an dem einen der zwei Schaltungselemente, das nachher eingeschaltet werden soll, kleiner ist als eine vorbestimmte Schwelle U_th. Mit dem Wandler 1 aus 2 werden die zwei Schaltspannungen U_S1 und U_S2 (= U3) gemessen. Die Schaltspannung U_S1 könnte aber auch indirekt von der Spannung U1 und von der Spannung U_S2 oder U3 als Differenz U1–U3 hergeleitet werden. Die Schwelle wird derart selektiert, dass diese zwischen der Vorwärtsspannung der Dioden D1 und D2 und dem Wert der Spannung U1 liegt, weil im Falle einer induktiven Last die Spannung an den Schaltungselementen S1 und S2, wenn die Schaltungselemente eingeschaltet sind, der Dioden-Vorwärtsspannung der betreffenden parallel geschalteten Diode entspricht (siehe 3) und im Falle einer kapazitiven Last, die betreffende Einschaltspannung des Schaltungselementes dem Wert der Spannung U1 entspricht. Wenn in dem durch den Block 32 dargestellten Schritt bestätigt wird, dass die betreffende Spannung des Schaltungselementes kleiner ist als die Schwelle U_th (Zweig Y), wird die Wandlermode mit der nächsten Einschaltphase T_on (Block 30) fortgesetzt. Wenn in diesem Schritt aber bestätigt wird, dass die Spannung des betreffenden Schaltungselementes eine Schwelle U_th (Zweig N übersteigt, was dem Fall einer kapazitiven Last entspricht, so wird der normale Betrieb des Wandlers abgebrochen und es wird eine neue Startsequenz des Wandlers auf normale Art und Weise (Block 33) durchgeführt.
8 zeigt als Blockschaltbild die Basisstruktur einer zweiten Ausführungsform der Steuereinheit 10, die zur Steuerung des Schaltungselementes S1 verwendet wird. Ein Funktionsblock 11 kombiniert die Mess- und Bewertungseinheit, die während der Totzeitphasen T_tot, die unmittelbar vor den Einschaltphasen T_ton(S1) des Schaltungselementes S1 liegen, die gemessene Spannung U_S1 oder ein dieser Spannung entsprechendes Signal zu einer Vergleichsanordnung 12 überträgt, die dieses zugeführte Signal mit einer ersten Schwelle U_th1 vergleicht. Wenn die erste Schwelle erreicht wird, wird einem ODER-Gatter 13 ein einer logischen "Eins" entsprechendes Setzsignal zugeführt.
Außerdem umfasst die Steuerschaltung 10 einen Timer 16, der am Anfang einer Totzeitphase T_tot startet, die unmittelbar vor einer Einschaltphase T_on(S1) liegt und führt einer Vergleichsanordnung 17 ein entsprechendes Zeitsignal zu, wobei diese Vergleichsanordnung dieses zugeführte Zeitsignal mit einer vorher definierbaren maximal erlaubten Totzeitphasenlänge T_tot.max vergleicht. Wenn diese maximale Totzeitphasenlänge erreicht wird, führt die Vergleichsanordnung 17 dem ODER-Gatter 13 ein einer logischen "Eins" entsprechendes Setzsignal zu.
Wenn der Ausgang des ODER-Gatters 13 eine logische "Eins" erzeugt, effektuiert dies den Anfang einer Einschaltphase T_on(S1) oder das Ende der betreffenden vorhergehenden Totzeitphase T_tot. Wenn es an dem Ausgang des ODER-Gatters 13 eine logische "Eins" gibt, wird der Timer 16 zurück gesetzt und die Schaltungsmittel, die durch einen Funktionsblock 18 kombiniert sind, schaffen eine vorher definierbare Einschaltphase T_on(S1), dass das Steuersignal U_G1, das als Einschaltsignal dem Steuereingang des Schaltungselementes S1 zugeführt wird. Weiterhin kombiniert der Funktionsblock 18 Schaltmittel, welche die Mess- und Bewertungsanordnungen in den Funktionsblöcken 11 und 14 und den Timer 16 aktivieren, nachdem eine Einschaltphase T_on(S2) beendet ist. Ein betreffendes Aktivierungssignal, das als Freigabesignal für die Mess- und Bewertungsanordnungen der Funktionsblöcke 11 und 14 und als Triggersignal für den Timer benutzt wird, wird von dem Funktionsblock 18 den betreffenden Funktionsblöcken 11, 14 und 16 zu dem betreffenden Zeitpunkt zugeführt. Dies geschieht zu dem Zeitpunkt, wo dem Funktionsblock 18 am Ende einer Einschaltphase T_on(S2) ein Signal 19 zugeführt wird, wobei dieses Signal 19 von einer zweiten Steuerschaltung 10' erzeugt wird, die zur Steuerung des Schaltungselementes benutzt wird und auf gleiche Weise wie die Steuerschaltung 10 ausgebildet ist. Auf entsprechende Weise erzeugt am Ende einer Einschaltphase T_on(S1) auch der Funktionsblock 18 oder die Steuerschaltung 10 das Signal 20 für die entsprechende zweite Steuerschaltung 10'.
9 zeigt eine Übertragungsfunktion A(s), die das Muster des Quotienten U2/U3 als eine Funktion der Frequenz f ausdrückt. Bei der Resonanzfrequenz f_r des Wandlers 1, wobei diese Frequenz im Wesentlichen durch die Kapazität Cr und die Induktivität Lr bestimmt wird, hat die Übertragungsfunktion A(f) ihren maximalen Wert. Bei Frequenzen f niedriger als f_r (Gebiet I) gibt es eine kapazitive Last. Frequenzen höher als f_r (Gebiet II) entsprechen andererseits Betriebsarten des Wandlers mit einer induktiven Wandlerlast. Bei Frequenzen f über der Resonanzfrequenz f_r kann der Wandler auf entsprechende Art und Weise benutzt werden. Aus 6 ist ersichtlich, dass die kapazitive Betriebsart (Gebiet I) ebenfalls vermieden werden soll, weil die üblicherweise verwendeten Steuermechanismen nicht länger effektiv sind zur Steuerung der Ausgangsspannung U2 des Wandlers. Für das Gebiet I verringert sich, dies im Gegensatz zu dem Gebiet II der Wert A(f) um eine Verringerungsfrequenz, so dass statt einer negativen Rückkopplung wie in dem Gebiet I (das Ansteigen des Wertes von A(f) um eine Abfallfrequenz f), gibt es eine positive Rückkopplung, die eine Steuerung der Ausgangsspannung U2 vermeidet.
Das in 10 dargestellte Flussdiagramm zeigt, wie die Steuereinheit 4 (mit Hilfe nicht weiter dargestellter Schaltungsanordnungen) überwacht, ob eine induktive Last oder eine kapazitive Last auftritt, wenn der Wandler 1 verwendet wird. Die Überwachung wird vorzugsweise zyklisch durchgeführt um eine möglichst kontinuierliche Überwachung zu gewährleisten. Der Block 30 stellt eine der aufeinander folgenden Einschaltphasen (T_on(S1) oder T_on(S2)) der Schaltungselemente S1 und S2 dar. Während einer Totzeitphase T_tot, dargestellt durch den Block 31 wird der hergeleitete Wert (Differentialquotient) der an einem Schaltungselement vorhandenen Spannung, insbesondere für jede Totzeitphase und auf entsprechende Art und Weise für jedes erneute Einschalten eines Schaltungselementes S1 oder S2. Aus den 3 und 4 dürfte es einleuchten, dass bei einer induktiven Last (3) das Muster dieses hergeleiteten Wertes von dem Muster mit einer kapazitiven Last (4) während der Zeiträume in den Totzeitphasen, in denen die beiden Schaltungselemente S1 und S2 nicht leitend sind (d. h. in diesem vorliegenden Fall in den Zeiträumen, beispielsweise von t0 bis t4 und von t5 bis t9) abweicht. Dies wird benutzt um zu detektieren, ob eine induktive oder eine kapazitive Last vorhanden ist. Die Schwelle U_th wird auf entsprechende An und Weise auf einen Wert aus dem Bereich zwischen den hergeleiteten von den Schaltungselementen während dieser Zeitphasen für eine induktive oder eine kapazitive Last zu erwartenden Spannungswerten gesetzt.
Insbesondere kann der charakteristische Abfall oder der Anstieg der Spannung U3 in den Zeiträumen zwischen t0 und t1 oder zwischen t5 und t6 (und den betreffenden vorhergehenden und nachfolgenden Zeiträumen) im Fall der kapazitiven Last (4) benutzt werden. Dies führt zu einer sehr schnellen Detektion des Lasttyps. Eine andere Möglichkeit besteht aus der Bewertung des charakteristischen Anstiegs oder Abfalls der Spannung U3 in den Zeiträumen zwischen t1 und t2 oder zwischen t6 und t7 (und den betreffenden vorhergehenden und nachfolgenden Zeiträumen) der bei einer induktiven Last (3) auftritt.
Zur Begegnung fehlerhafter Messergebnisse durch HF-Spannungselemente wird der gemessene hergeleitete Wert ebenfalls tiefpassgefiltert, während die Zeitkonstante des Filters im Vergleich zu der Länge der Totzeitphase niedrig sein soll.
Auf alternative Weise könnte statt des direkten Vergleichs des hergeleiteten Wertes der Spannung der Schaltungselemente mit einer Schwelle U_th auch ein Vergleich einer Schwelle U_th mit einem Zeitmittelwert der Spannung des betreffenden Schaltungselementes in Totzeitphasen gemacht werden. Die Bildung eines Mittelwertes ist mit einer Signalglättung gekoppelt. Insbesondere wird der Mittelwert für die Zeiträume zwischen t1 und t2 und zwischen t6 und t7 (und den betreffenden vorhergehenden und nachfolgenden Zeiträumen) bewertet. Der Mittelwert könnte aber auch für betreffende Segmente dieser Zeiträume gebildet werden.
Bei dem Wandler 1 aus 2 werden die zwei Schaltspannungen U_S1 und U_S2 (= U3) bewertet. Die Schaltspannung U_S1 könnte aber auch indirekt aus der Spannung U1 und der Spannung U_S2 = U3 als eine Differenz U1–U3 gebildet werden.
Wenn in dem in dem Block 32 dargestellten Schritt bestätigt wird, dass die Spannung des betreffenden Schaltungselementes kleiner ist als die Schwelle U_th (Zweig Y), wird die Wandlermode mit der nächsten Einschaltphase T_on (Block 30) fortgesetzt. Wenn aber in diesem Schritt bestätigt wird, dass die Spannung des betreffenden Schaltungselementes die Schwelle U_th (Zweig M) übersteigt, was dem Fall einer kapazitiven Last entspricht, wird das normale Funktionieren des Wandlers beendet und es wird eine neue Startsequenz des Wandlers in normaler Betriebsart (Block 33) durchgeführt.

Claims

Umwandler mit Schaltungselementen (S1, S2) zum Zerhacken einer DC-Spannung (U1), wobei Einschaltphasen der Schaltungselemente (S1, S2) sich abwechseln, und mit einem Schaltungsgebilde (5) mit resonanten Schaltungselementen (Cr, Lr), das zum Verarbeiten der zerhackten DC-Spannung benutzt wird und zum Erzeugen einer Ausgangsspannung (U2), dadurch gekennzeichnet, dass in einer Totzeitphase (T_tot) bevor ein Schaltungselement eingeschaltet wird, die Spannung (U_S1, U_S2) an dem Schaltungselement mit einem Schwellenwert (U_th) verglichen wird und dass aus dem Vergleichsergebnis ermittelt wird, ob es eine induktive oder eine kapazitive Wandlerlast gibt.
Umwandler nach Anspruch 1, dadurch gekennzeichnet, dass der Vergleich mit dem Schwellenwert in der Totzeitphase (T_tot) durchgeführt wird, und zwar bevor eines der beiden Schaltungselemente (S1 oder S2) eingeschaltet wird.
Steuereinheit (4), insbesondere eine integrierte Schaltung, zur Steuerung wenigstens eines der Schaltungselemente (S1, S2) eines Umwandlers (1), die zum Zerhacken einer Gleichspannung (U1) benutzt werden, wobei bei diesem Umwandler Einschaltphasen der Schaltungselemente (S1, S2) sich abwechseln und wobei dieser Umwandler ein Schaltungsgebilde (5) mit resonanten Schaltungselementen (Cr, Lr) aufweist, das benutzt wird zum verarbeiten der zerhackten Gleichspannung (U3) und zum Erzeugen einer Ausgangsspannung (U2), dadurch gekennzeichnet, dass die Steuereinheit (4) vorgesehen ist um in einer Totzeitphase (T_tot) bevor das Schaltungselement eingeschaltet wird die Spannung (U_s1 oder U_s2), die an dem Schaltungselement vorhanden ist, mit einem Schwellenwert (U_th) zu vergleichen und aus dem Vergleichsergebnis zu ermitteln, ob eine induktive oder eine kapazitive Wandlerlast auftritt.
Umwandler mit Schaltungselementen (S1, S2) zum Zerhacken einer DC-Spannung (U1), wobei Einschaltphasen der Schaltungselemente (S1, S2) sich abwechseln, und mit einem Schaltungsgebilde (5) mit resonanten Schaltungselementen (Cr, LLr), wobei dieses Gebilde benutzt wird zum Verarbeiten der zerhacken DC-Spannung (U3) und zum Verarbeiten einer Ausgangsspannung (U2), dadurch gekennzeichnet, dass während einer Totzeitphase (T_tot) der hergeleitete Wert (dU_s1/dt) der Spannung (U_S1) an einem Schaltungselement ermittelt wird und mit Hilfe des ermittelten, hergeleiteten Wertes (dU_S1/dt) festgestellt wird, ob es eine induktive oder eine kapazitive Wandlerlast gibt.
Umwandler nach Anspruch 4, dadurch gekennzeichnet, dass der bestimme, hergeleitete Wert (dU_S1/dt) mit Hilfe einer Vergleichsstufe (15) mit einem Schwellenwert (U_th) verglichen wird, und dass aus dem Vergleichsergebnis festgestellt wird, ob es eine induktive oder eine kapazitive Wandlerlast gibt.
Umwandler nach Anspruch 4, dadurch gekennzeichnet, dass während einer Totzeitphase (T_tot) für den hergeleiteten Wert (dU_S1/dt) der Spannung (U_S1) an einem Schaltungselement ein zeitgemittelter Wert bestimmt wird, und es wird ein Vergleich mit einem Schwellenwert (U_th) durchgeführt, und zwar mittels einer Vergleichsstufe (15) und aus dem Ergebnis wird festgestellt, ob es eine induktive oder eine kapazitive Wandlerlast gibt.
Umwandler nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass der Vergleich mit dem Schwellenwert (U_th) jeweils bevor eines der beiden Schaltungselemente (S1, S2) eingeschaltet wird.
Steuereinheit (4) insbesondere eine integrierte Schaltung, zur Steuerung wenigstens eines der Schaltungselemente (S1, S2) eines Wandlers (1), die benutzt werden zum Zerhacken einer DC-Spannung (U1), wobei in dem Wandler die Einschaltphasen der Schaltungselemente (S1, S2) sich abwechseln und wobei der genannte Wandler ein Schaltungsgebilde (5) mit resonanten Schaltungselementen (Cr, Lr) aufweist, wobei dieses Gebilde zum Verarbeiten der zerhackten DC-Spannung (U3) verwendet wird sowie zum Erzeugen einer Ausgangsspannung (U2), dadurch gekennzeichnet, dass die Steuereinheit (4) vorgesehen ist um während einer Totzeitphase (T_tot) den hergeleiteten Wert (dU_s1/dt) der Spannung (U_S1) an einem Schaltungselement festzustellen und mit Hilfe des festgestellten, hergeleiteten Wertes (dU_S1/dt) festzustellen, ob es eine induktive oder eine kapazitive Wandlerlast gibt.