[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE4318205C2 - Halbleitervorrichtungen - Google Patents

Halbleitervorrichtungen

Info

Publication number
DE4318205C2
DE4318205C2 DE4318205A DE4318205A DE4318205C2 DE 4318205 C2 DE4318205 C2 DE 4318205C2 DE 4318205 A DE4318205 A DE 4318205A DE 4318205 A DE4318205 A DE 4318205A DE 4318205 C2 DE4318205 C2 DE 4318205C2
Authority
DE
Germany
Prior art keywords
region
conductivity type
base
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4318205A
Other languages
English (en)
Other versions
DE4318205A1 (de
Inventor
Yasukazu Seki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP14036192A external-priority patent/JPH05335556A/ja
Priority claimed from JP14036092A external-priority patent/JPH05335555A/ja
Priority claimed from JP14035992A external-priority patent/JP3163746B2/ja
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE4318205A1 publication Critical patent/DE4318205A1/de
Application granted granted Critical
Publication of DE4318205C2 publication Critical patent/DE4318205C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Description

Die vorliegende Erfindung betrifft den Aufbau einer MOS- Halbleitervorrichtung, die als Leistungsvorrichtung und Ähn­ liches verwendet wird.
Im Gebiet der Halbleitervorrichtungen sind hohe Lei­ stung, hohe Durchbruchspannung und der Betrieb mit hohem Strom die Aufgaben. Die Leistungen wurden schnell verbessert. Bei den Leistungsvorrichtungen, durch die hohe Ströme bei hohen Durchbruchspannungen gesteuert werden können, wurden der IGBT (Insulated Gate Bipolar Transistor, Bipolartransi­ stor mit isoliertem Gate), und der MCT (MOS Gate Controlled Thyristor, Thyristor mit gesteuertem MOS-Gate), usw. ebenso wie der Leistungs-MOSFET als Transistoren des MOS-Gate-Typs vorgeschlagen, bei denen die Steuerung durch eine Spannung durchgeführt werden kann. Diese Vorrichtungen werden haupt­ sächlich als Leistungsvorrichtungen verwendet. Insbesondere bei dem IGBT wurde eine beachtliche technische Innovation, nämlich ein niedriger Erzeugungsverlust, also die Reduktion der AN-Spannung bei der Zufuhr eines hohen Stromes im lei­ tenden Zustand der Vorrichtung und die Verkürzung der Schaltzeit (ein sehr schneller Response) beim An- und Aus­ schalten des Stroms erreicht, so daß er in der Praxis ver­ wendet wird. Fig. 20 zeigt ein Beispiel eines IGBTs wie er beispielsweise aus IEEE Electron Device Letters, Vol. EDL-6 No. 8, August 1985, Seiten 419-421 bekannt ist.
Da der IGBT eine einem Leistungs-MOSFET ähnliche Struktur besitzt und er eine Halbleitervorrichtung ist, die die Leitfähig­ keitsmodulation verwendet, besitzt der IGBT das Merkmal ei­ nes Niederspannungszustandes. Die Arbeitsweise der Vorrich­ tung wird im folgenden diskutiert.
In Fig. 20 ist der IGBT 40a ein vertikaler IGHT, in dem eine n+-Pufferschicht 43 und eine n--Leitfähigkeitsmodulati­ onsschicht auf einem p+-Halbleitersubstrat 42 gestapelt sind, mit welchen eine Drainelektrode 51, die als Drain­ schicht verwendet wird, verbunden ist. Auf der Oberfläche der n--Modulationsschicht 44 ist eine p-Typ Basisschicht 47 durch Diffusion gebildet, wobei eine polykristalline Silizi­ umschicht (Gateelektrode) 52, die auf einem Siliziumoxydfilm (Gateoxydschicht) 45 geformt ist, als Maske verwendet wird. In der p-Typ Basisschicht 47 sind eine n+-Sourceschicht 48 und eine p+-Kontaktschicht 49 geformt, und eine Sourceelek­ trode 50 ist mit dieser n+-Sourceschicht 48 und der p+-Kon­ taktschicht 49 verbunden. Eine Gateelektrode 52 aus poly­ kristallinem Silizium ist über einem Siliziumoxydfilm 45 über dem Rand der Sourceschicht 48, der p-Typ Basisschicht 47 und der Oberfläche der n--Leitfähigkeitsmodulations­ schicht 44 angeordnet. Ein Sourceanschluß 60 ist mit der Sourceelektrode 50, ein Drainanschluß 61 ist mit der Drain­ elektrode 51 und ein Gateanschluß 62 ist mit der Gateelek­ trode 52 verbunden.
In dem IGBT mit dem obigen Aufbau wird, wenn ein positi­ ves elektrisches Drainpotential bezüglich dem elektrischen Sourcepotential, das an die Sourceelektrode 51 angelegt wird, an die Drainelektrode 51 angelegt wird und ein positi­ ves elektrisches Potential bezüglich des Sourceelektrodenpo­ tentials an die Gateelektrode 52 angelegt wird, die Polari­ tät der Oberfläche 53 der p-Typ Basisschicht 47, die sich gerade unter der Gateelektrode 52 unter dem Siliziumoxydfilm 45 befindet, in eine n-Typ Inversionsschicht geändert, die als Kanal dient. Also werden Elektronen, die Majoritätsla­ dungsträger sind, durch die Sourceelektrode 50, die n+-Sour­ ceschicht 48 und weiter durch die n-Typ Inversionsschicht, die in der Oberfläche 53 der p-Typ Hasisschicht 47 geformt ist, in die n--Leitfähigkeitsmodulationsschicht 44 inji­ ziert. Entsprechend dem Elektronenfluß werden Löcher, die die Minoritätsladungsträger sind, von dem p+-Halbleitersub­ strat 42, das eine Drainschicht ist, injiziert. Als Ergeb­ nis, kommt die n--Leitfähigkeitsmodulationsschicht in einen Leitfähigkeitsmodulationszustand, in dem Elektronen und Lö­ cher koexistieren. Folglich kann der IGBT 40a mit einer niedrigen AN-Zustandsspannung betrieben werden.
Also ist der IGBT eine Halbleitervorrichtung, in der Elektronen und Löcher gleichermaßen in der Leitfähigkeitsmo­ dulationsschicht koexistieren wie in dem Thyristor, und eine niedrige AN-Zustandsspannung kann erreicht werden. Der IGBT unterscheidet sich von einem Thyristor, bei dem die Steue­ rung durch den Strom erfolgt, und wenn der durchfließende Strom auf Null eingestellt wird, findet kein AUS-Betrieb statt. Da die Spannungssteuerung in einem IGBT durch ein Isoliergate durchgeführt werden kann, wird er als Schaltvor­ richtung bezeichnet, an das eine hohe Frequenz mit der nied­ rigen AN-Spannung angelegt werden kann. Da der IGBT eine bi­ polare Vorrichtung ist, in der Elektronen und Löcher koexi­ stieren, ist die Schaltzeit selbst langsam verglichen mit der Schaltzeit einer unipolaren Vorrichtung, die nur Elek­ tronen als Ladungsträger verwendet, wie etwa ein MOSFET. Je­ doch wurde die Ausschaltzeit verkürzt durch die Verwendung von Lebensdauerkillern und ähnlichem. Wie oben beschrieben ist der IGBT dem Thyristor überlegen, da der Erzeugungsver­ lust durch einen MOSFET gesteuert werden kann und da er eine hohe Geschwindigkeit besitzt. Also ist der IGBT eine Vor­ richtung, in der eine niedrige AN-Spannung wie in einem Thy­ ristor erreicht werden kann.
Eine der wichtigsten Schlüsseltechnologien bei Lösen solcher Probleme wie hoher Wirkungsgrad, Miniaturisierung, niedrige Kosten usw. in der Leistungselektronik ist die Ver­ ringerung der Verlustleistung der Leistungsvorrichtung. Also ist die Entwicklung einer Leistungsvorrichtung mit kurzer Ausschaltzeit und gleichzeitig niedriger AN-Spannung erfor­ derlich. Demzufolge ist eine weitere Verringerung der AN- Spannung in dem obigen IGBT 40a erforderlich. Jedoch ist der IGBT 40a eine Halbleitervorrichtung, in der der Basisstrom des pnp-Transistors, der aus dem eingebauten p+-Halbleiter­ substrat 42, das eine Drainschicht ist, der n--Leitfähig­ keitsmodulationsschicht 44 und der p-Typ Basisschicht 47 be­ steht, von einem MOSFET zur Verfügung gestellt wird, der von der Gateelektrode 52 gesteuert wird. Daher kann die AN-Span­ nung nicht unter den Wert der AN-Spannung des pnp-Transi­ stors verringert werden. Außerdem kann eine Erhöhung der AN- Spannung durch den JFET-Effekt beim Übergehen des MOSFET-Be­ reichs in dem IGBT 40a nicht außer Acht gelassen werden. Denn in dem IGBT 40a werden Elektronen von der n+-Source­ schicht 48 durch die n-Typ Inversionsschicht, die an der Oberfläche 53 der p-Typ Basisschicht 47 gebildet wird, und die n--Basisschicht 44, die sich im Zustand der Leitfähig­ keitsmodulation befindet und so den Widerstand erniedrigt, zugeführt. In dem IGBT 40a wird der pn-Übergang zwischen der n+-Sourceschicht 48 und der p-Typ Basisschicht 47 beibehal­ ten, was von dem Thyristor verschieden ist (in der Thyri­ storstruktur, wird der pn-Übergang unterbrochen). Folglich fließt der Elektronenstrom in der n-Typ Inversionsschicht der Oberfläche 53 und der Löcherstrom fließt durch den JFET- Effekt einseitig entlang der n-Typ Inversionsschicht. Daher besitzt der IGBT 40a Grenzen hinsichtlich der Verringerung des AN-Widerstands aufgrund des Kanalwiderstands und der Zu­ nahme des Widerstands durch den JFET-Effekt. Wie oben er­ klärt, ist der IGBT eine Halbleitervorrichtung mit großen Vorteilen, wie etwa daß das Ein- und Ausschalten durch Ver­ wendung eines MOSFETs durchgeführt werden kann. Dennoch ist der IGHT eine Vorrichtung mit den oben erwähnten, grundsätz­ lichen Problemen und besitzt Grenzen hinsichtlich der Ver­ ringerung der AN-Spannung.
Auf der anderen Seite kann, was die AN-Spannung angeht, diese durch Verwendung einer Halbleitervorrichtung mit einer Thyristorstruktur weiter verringert werden. Jedoch wird in einer Halbleitervorrichtung mit einer Thyristorstruktur die Steuerung durch den Strom durchgeführt, so daß das Ausschal­ ten nicht leicht durchgeführt werden kann und ein Verkürzen der Ausschaltzeit schwierig ist. Daher ist die Verwirkli­ chung einer Leistungsvorrichtung mit den erforderlichen Ei­ genschaften schwierig. Auch wenn ein Thyristor des MOS-Gate- Typs vorgeschlagen wurde, ist der Ausschaltvorgang langsam und die Verwirklichung des niedrigen AN-Widerstands in dem MOSFET ist notwendig. Das Lösen dieses Problems ist ebenso schwierig wie im Falle des IGBT.
Aus der DE 40 06 886 A1 ist eine Halbleitervorrichtung mit einem Feldeffekttransistor bekannt sowie Mittel zum Modulieren der Leitfähigkeit der Strombahn des Feldeffekttransistors. Bei dem Transistor sind alle drei Elektroden an der Hauptfläche vorgesehen. Die Vorrichtung ist so ausgebildet, daß ein schnel­ les An- und Abschalten möglich ist und gleichzeitig die er­ wünschte Stromkapazität der Vorrichtung beibehalten wird.
Aus der EP 0 247 660 A2 ist eine Halbleitervorrichtung mit einem bipolaren Transistor und zwei Feldeffekttransistoren mit isoliertem Gate bekannt. Der erste Feldeffekttransistor ist mit dem Emitterbereich des Bipolartransistors verbindbar, während der zweite Feldeffekttransistor einen Ladungsabführpfad aus dem Basisbereich bereitstellt, wenn der Bipolartransistor ausge­ schaltet wird.
Daher ist es im Hinblick auf die oben beschriebenen Pro­ bleme die Aufgabe der vorliegenden Erfindung, Halblei­ tervorrichtungen zur Verfügung zu stellen, in der die niedrige AN-Spannung der Thyristorstruktur erreicht werden kann, wäh­ rend sie durch Verwendung eines MOSFET gesteuert werden können.
Diese Aufgabe wird durch die in den bei­ gefügten Patentansprüchen definierten Vorrichtungen gelöst.
Entsprechend einem ersten Gesichtspunkt der vorliegenden Erfindung ist zum Ausführen einer Halbleitervorrichtung, die im Thyristorzustand während der AN-Zeit und in einem Transi­ stor-ähnlichen Zustand des IGBT während der AUS-Zeit be­ treibbar ist, die Halbleitervorrichtung versehen mit einer ersten Gateelektrode, die im Thyristorzustand angeschaltet ist, und mit einer zweiten Gateelektrode, die von dem Thyri­ storzustand zum Transistorzustand geändert wird. Denn in ei­ ner Halbleitervorrichtung, die in einer Oberfläche eines Ba­ sisbereichs eines zweiten Leitfähigkeitstyps einen mit einer Drainelektrode verbundenen Drainbereich eines ersten Leitfä­ higkeitstyps, einen ersten Basisbereich des ersten Leitfä­ higkeitstyps, der in einer Position getrennt von diesem Drainbereich geformt ist, einen zweiten Basisbereich des er­ sten Leitfähigkeitstyps, der getrennt von diesem Drainbe­ reich und dem ersten Basisbereich geformt ist, besitzt, ist ein erster MIS-Bereich, der in der Lage ist, einen in dem ersten Basisbereich geformten, ersten Sourcebereich des er­ sten Leitfähigkeitstyps mit dem Basisbereich des zweiten Leitfähigkeitstyps zu verbinden, geformt, und ist ein zwei­ ter MIS-Bereich einschließlich eines zweiten Sourcebereichs des zweiten Leitfähigkeitstyps in dem zweiten Basisbereich und eines Drainbereichs des zweiten Leitfähigkeitstyps ge­ formt. Außerdem sind der erste Sourcebereich und der zweite Sourcebereich elektrisch verbunden, und der erste Basisbe­ reich und der Drainbereich des zweiten Leitfähigkeitstyps sind elektrisch verbunden.
Die Halbleitervorrichtung nach dem ersten Gesichtspunkt der vorliegenden Erfindung ist durch ihren Aufbau wirkungs­ voll, in welchem die Drainelektrode elektrisch mit der Seite des Basisbereichs des zweiten Leitfähigkeitstyps und mit dem Drainbereich des ersten Leitfähigkeitstyps verbunden ist. Für die elektrische Verbindung ist es vorzuziehen, daß der Drainbereich des ersten Leitfähigkeitstyps in einem Puffer­ bereich des zweiten Leitfähigkeitstyps, der in der Oberflä­ chenseite des Basisbereichs des zweiten Leitfähigkeitstyps geformt ist, geformt ist. Die Drainelektrode ist dann elek­ trisch über diesen Pufferbereich mit dem Basisbereich des zweiten Leitfähigkeitstyps verbunden.
Eine Halbleitervorrichtung entsprechend dem zweiten Ge­ sichtspunkt der vorliegenden Erfindung besitzt an einer Po­ sition, die einem Drainbereich des ersten Leitfähigkeits­ typs, an den ein elektrisches Drainpotential in einem Basis­ bereich des zweiten Leitfähigkeitstyps angelegt wird, gegen­ überliegt, einen Thyristorbereich einschließlich eines Ba­ sisbereichs des ersten Leitfähigkeitstyps, eines in dem Ba­ sisbereich des ersten Leitfähigkeitstyps geformten Sourcebe­ reichs, an den ein elektrisches Sourcepotential angelegt wird, und einer ersten Gateelektrode, die über dem Sourcebe­ reich und dem Basisbereich des zweiten Leitfähigkeitstyps angeordnet ist; und ist dadurch gekennzeichnet, daß sie einen Steuerungs-MISFET mit einer zweiten Gateelektrode um­ faßt, durch den die Verbindung des Basisbereichs des ersten Leitfähigkeitstyps mit dem Sourcebereich gesteuert werden kann.
Als Steuerungs-MISFET wird vorzugsweise ein Steuerungs- MISFET-Bereich mit einer zweiten Gateelektrode, die in einem MIS-Basisbereich des ersten Leitfähigkeitstyps, der derart auf dem Basisbereich des zweiten Leitfähigkeitstyps angeord­ net ist, daß der Basisbereich von dem Basisbereich des er­ sten Leitfähigkeitstyps getrennt ist, angeordnet ist, ver­ wendet. Vorzugsweise wird das elektrische Sourcepotential an die den MISFET bildende Source und an den MIS-Basisbereich angelegt, und die MIS-Drainschicht ist mit dem Basisbereich des ersten Leitfähigkeitstyps verbunden.
Weiterhin ist es in der Halbleitervorrichtung mit diesen ersten und zweiten Elektroden vorzuziehen, daß sie einen elektrischen Stromdetektorbereich mit wenigstens einem Satz einer Detektions-Basisschicht des ersten Leitfähigkeitstyps in dem Basisbereich des zweiten Leitfähigkeitstyps, einer Detektions-Sourceschicht des zweiten Leitfähigkeitstyps in der Detektions-Basisschicht und einer Detektions-Gateelek­ trode besitzt, die über der Detektions-Sourceschicht und dem Basisbereich des zweiten Leitfähigkeitstyps angeordnet ist. Das elektrische Sourcepotential wird über eine Widerstands­ vorrichtung, die mit der Detektions-Sourceschicht in Reihe geschaltet ist, angelegt, und die Detektions-Sourceschicht ist mit der zweiten Gateelektrode verbunden. Um die Wider­ standsvorrichtung mit der Halbleitervorrichtung zu integrie­ ren, wird ein polykristalliner Siliziumwiderstand auf dem Basisbereich des zweiten Leitfähigkeitstyps gebildet und als bevorzugte Widerstandsvorrichtung verwendet.
Entsprechend einem dritten Gesichtspunkt der vorliegen­ den Erfindung umfaßt die Halbleitervorrichtung eine erste Gateelektrode, die in einen Thyristorzustand angeschaltet wird, einen ersten Steuerungsschaltbereich, der eine Ände­ rung des Thyristorzustands in einen Transistorzustand be­ wirkt, und einen zweiten Steuerungsschaltbereich, dessen Drainseite bei der Ausschaltzeit als kurze Drainstruktur ge­ formt ist. Die Halbleitervorrichtung ist an ihrer Oberflä­ chenseite versehen mit einem Basisbereich eines ersten Leit­ fähigkeitstyps, einem Thyristorbereich einschließlich eines Drainbereichs eines zweiten Leitfähigkeitstyps, an den über eine Drainelektrode ein elektrisches Drainpotential angelegt wird, einem Basisbereich des zweiten Leitfähigkeitstyps, der an einer von dem Drainbereich getrennten Position geformt ist, einem Sourcebereich, der in dem Basisbereich des zwei­ ten Leitfähigkeitstyps geformt ist und an den ein elektri­ sches Sourcepotential angelegt wird, und einer ersten Gate­ elektrode, die über dem Sourcebereich, dem Basisbereich des zweiten Leitfähigkeitstyps und dem Basisbereich des ersten Leitfähigkeitstyps angeordnet ist; sie ist weiterhin verse­ hen mit einem ersten Steuerungsschaltbereich, der in der Lage ist, die Verbindung zwischen der Sourcebereichsseite und dem Basisbereich des zweiten Leitfähigkeitstyps zu steu­ ern, und mit einem zweiten Steuerungsschaltbereich, der in der Lage ist, die Verbindung zwischen dem Basisseitenbereich des ersten Leitfähigkeitstyps und der Drainelektrodenseite zu steuern.
Der erste Steuerungsschaltbereich kann ein erster Steue­ rungs-MIS-Bereich sein, der auf einem MIS-Basisbereich des zweiten Leitfähigkeitstyps, der in dem Basisbereich des er­ sten Leitfähigkeitstyps derart geformt ist, daß er von dem Basisbereich des zweiten Leitfähigkeitstyps getrennt ist, geformt ist. In diesem Fall ist der Steuerungs-MIS-Bereich mit einem MIS-Sourcebereich des ersten Leitfähigkeitstyps, an den ebenso wie an den MIS-Basisbereich des zweiten Leit­ fähigkeitstyps das elektrische Sourcepotential angelegt wird, einem MIS-Drainbereich des ersten Leitfähigkeitstyps, der mit dem Basisbereich des zweiten Leitfähigkeitstyps ver­ bunden ist, und einer zweiten Gateelektrode versehen, die auf jenen Oberflächenseiten angeordnet ist und an die ein Steuerungssignal angelegt wird.
Der zweite Steuerungsschaltbereich kann ein zweiter Steuerungs-MIS-Bereich sein, der mit einem Drainbereich des ersten Leitfähigkeitstyps, der eine Source auf der Basis­ seite des ersten Leitfähigkeitstyps bildet und der in dem Drainbereich des zweiten gebildet ist und elektrisch mit der Drainelektrode verbunden ist, und einer dritten Elektrode verbunden ist, die auf der Oberflächenseite geformt ist und an die ein Steuerungssignal angelegt wird.
In der Halbleitervorrichtung nach dem ersten Gesichts­ punkt der vorliegenden Erfindung mit den oben erwähnten Merkmalen werden, wenn der erste MIS-Bereich angeschaltet wird, während das Drainpotential an den Drainbereich des er­ sten Leitfähigkeitstyps und das Sourcepotential an den er­ sten Sourcebereich des zweiten Leitfähigkeitstyps angelegt werden, Majoritätsladungsträger von dem ersten Sourcebereich des zweiten Leitfähigkeitstyps in den Basisbereich des zwei­ ten Leitfähigkeitstyps injiziert, und zusammen mit dieser Injektion werden Minoritätsladungsträger von dem Drainbe­ reich des ersten Leitfähigkeitstyps in den Basisbereich des zweiten Leitfähigkeitstyps injiziert. Also wird der Transi­ stor, der aus dem Drainbereich des ersten Leitfähigkeits­ typs, dem Basisbereich des zweiten Leitfähigkeitstyps und dem ersten Basisbereich des ersten Leitfähigkeitstyps be­ steht, angeschaltet.
Folglich werden Majoritätsladungsträger in den ersten Basisbereich des ersten Leitfähigkeitstyps injiziert und gleichzeitig wird der Transistor, der aus dem Basisbereich des zweiten Leitfähigkeitstyps, dem ersten Basisbereich des ersten Leitfähigkeitstyps und dem ersten Sourcebereich des zweiten Leitfähigkeitstyps besteht, angeschaltet. Daher wird ein Thyristor, der aus dem Drainbereich des ersten Leitfä­ higkeitstyps, dem Basisbereich des zweiten Leitfähigkeits­ typs, dem ersten Basisbereich des ersten Leitfähigkeitstyps und dem ersten Sourcebereich des zweiten Leitfähigkeitstyps besteht, angeschaltet. Als Ergebnis kann die elektrische Verbindung im Thyristorzustand verwirklicht werden, und die AN-Spannung kann reduziert werden. Wenn der zweite MIS-Be­ reich ausgehend von diesem Zustand angeschaltet wird, werden der erste Basisbereich des ersten Leitfähigkeitstyps und der erste Sourcebereich des zweiten Leitfähigkeitstyps durch den MIS-Bereich mit demselben Potential kurzgeschlos­ sen, und die Majoritätsträger fließen durch den zweiten MIS- Bereich aus der ersten Sourcebereichsseite des zweiten Leit­ fähigkeitstyps ab. Folglich wird der Transistor, der aus dem Basisbereich des zweiten Leitfähigkeitstyps, dem ersten Ba­ sisbereich des ersten Leitfähigkeitstyps und dem ersten Sourcebereich des zweiten Leitfähigkeitstyps besteht, ausge­ schaltet. Als Ergebnis ändert sich der Zustand der Halblei­ tervorrichtung von dem Thyristorzustand in einen Transistor­ zustand ähnlich einem IGBT, und die Ladungsträgerdichte in der Vorrichtung nimmt ab. Folglich kann die Ausschaltzeit in einem Falle, in dem die Halbleitervorrichtung durch Aus­ schalten des ersten MIS-Bereichs ausgeschaltet wird, ver­ kürzt werden.
Da weiterhin in der Halbleitervorrichtung nach dem er­ sten Gesichtspunkt der vorliegenden Erfindung der Sourcebe­ reich, der Drainbereich und die ersten und zweiten MIS-Gate­ bereiche auf der Oberflächenseite der Vorrichtung geformt sind, kann leicht eine Verbindung mit anderen Vorrichtungen durchgeführt werden.
Weiterhin können in dem Fall, in dem die Drainelektrode elektrisch sowohl mit dem Basisbereich des zweiten Leitfä­ higkeitstyps als auch mit dem Drainbereich verbunden ist, in dem Basisbereich des zweiten Leitfähigkeitstyps verbleibende Ladungsträger während der Ausschaltzeit direkt zur Drain­ elektrodenseite extrahiert werden, so daß die Ausschaltzeit weiter verkürzt werden kann.
In der Halbleitervorrichtung nach dem zweiten Gesichts­ punkt der vorliegenden Erfindung werden die Majoritätsla­ dungsträger von dem Sourcebereich in den Basisbereich des zweiten Leitfähigkeitstyps durch Anlegen eines elektrischen Potentials an die erste Gateelektrode zum elektrischen Ver­ binden des Sourcebereichs mit dem Basisbereich des zweiten Leitfähigkeitstyps auf der Höhe des Sourcepotentials inji­ ziert. Entsprechend der Injektion werden die Minoritätsla­ dungsträger von dem Drainbereich des ersten Leitfähigkeits­ typs in den Basisbereich des zweiten Leitfähigkeitstyps in­ jiziert, und ein Transistor, der aus dem Drainbereich des ersten Leitfähigkeitstyps, dem Basisbereich des zweiten Leitfähigkeitstyps und dem Basisbereich des ersten Leitfä­ higkeitstyps besteht, wird angeschaltet. Somit werden die Majoritätsladungsträger in den Basisbereich des ersten Leit­ fähigkeitstyps injiziert, und gleichzeitig wird ein Transi­ stor, der aus dem Basisbereich des zweiten Leitfähigkeits­ typs, dem Basisbereich des ersten Leitfähigkeitstyps und dem Sourcebereich des zweiten Leitfähigkeitstyps besteht, ange­ schaltet. Folglich wird ein Thyristor, der aus dem Drainbe­ reich des ersten Leitfähigkeitstyps, dem Basisbereich des zweiten Leitfähigkeitstyps, dem Basisbereich des ersten Leitfähigkeitstyps und dem Sourcebereich des zweiten Leitfä­ higkeitstyps besteht, angeschaltet. Als Ergebnis kann die elektrische Verbindung im Thyristorzustand hergestellt wer­ den, so daß die AN-Spannung reduziert werden kann.
Wenn der Steuerungs-MISFET mit dem zweiten Gate ange­ schaltet wird und der Basisbereich des ersten Leitfähig­ keitstyps und der Sourcebereich kurzgeschlossen werden, fließen die Majoritätsladungsträger durch den Steuerungs- MISFET zur Sourcebereichsseite ab. Folglich wird der Transi­ stor, der aus dem Basisbereich des zweiten Leitfähigkeits­ typs, dem Basisbereich des ersten Leitfähigkeitstyps und dem Sourcebereich des zweiten Leitfähigkeitstyps besteht, ausge­ schaltet. Als Ergebnis ändert sich der Zustand der Halblei­ tervorrichtung von einem Thyristorzustand in einen Transi­ storzustand ähnlich einem IGBT, und die Ladungsträgerdichte in der Vorrichtung wird reduziert. Daher kann, wenn das Po­ tential zum Versperren der elektrischen Verbindung des Sour­ cebereichs und des Basisbereichs des zweiten Leitfähigkeits­ typs auf der Höhe des Sourcepotentials an das erste Gate an­ gelegt wird, die Injektion von Elektronen von dem Sourcebe­ reich in den Basisbereich des zweiten Leitfähigkeitstyps ge­ stoppt werden, so daß die Halbleitervorrichtung ausgeschal­ tet werden kann. Also kann, da die Halbleitervorrichtung während der AN-Zeit in einem Thyristorzustand angeschaltet ist, der AN-Widerstand verringert werden. Da die Halbleiter­ vorrichtung während der AUS-Zeit in einem Zustand ähnlich dem eines IGBT ausgeschaltet ist, kann die Ausschaltzeit re­ duziert werden.
Durch Bilden des MIS-Basisbereichs des ersten Leitfähig­ keitstyps auf dem Basisbereich des zweiten Leitfähigkeits­ typs mit einer Isolation von dem Basisbereich des ersten Leitfähigkeitstyps und durch Anlegen des Sourcepotentials an den MIS-Basisbereich kann in einer derartigen Halbleitervor­ richtung der MIS-Basisbereich mit einem pn-Übergang isoliert werden. Daher kann ein Steuerungs-MISFET bestehend aus dem zweiten Gate, der MIS-Sourceschicht und der MIS-Drainschicht auf dem MIS-Basisbereich geformt werden, und eine Halblei­ tervorrichtung, die in der Lage ist, von dem Thyristorzu­ stand in den Transistorzustand oder von dem Transistorzu­ stand in den Thyristorzustand zu wechseln, kann auf einem einzigen Substrat hergestellt werden.
Weiterhin kann durch Bilden eines Stromdetektionsbe­ reichs auf dem Basisbereich des zweiten Leitfähigkeitstyps bewirkt werden, daß ein Strom proportional zu dem Strom, der in den Thyristorbereich fließt, in den Stromdetektorbereich fließt. Daher wird bewirkt, daß, wenn aus irgendeinem Grund ein Überstrom in den Thyristor fließt, ein dazu proportiona­ ler Strom im den Stromdetektorbereich fließt und daß der Spannungsabfall über der Widerstandsvorrichtung, die mit dem Stromdetektorbereich in Reihe geschaltet ist, zunimmt. Daher kann, da die Steuerungsspannung, die an das zweite Gate an­ gelegt wird, zunimmt, der Steuerungs-MISFET ausgeschaltet werden, und die Halbleitervorrichtung kann in einen Transi­ storzustand gebracht werden, der unterbrochen werden kann, so daß sie durch das an die erste Gateelektrode angelegte Potential sofort ausgeschaltet werden kann.
In der mit der Halbleitervorrichtung mit einem Thyristor des MIS-Gate-Typs nach dem dritten Gesichtspunkt der vorlie­ genden Erfindung werden Majoritätsladungsträger von dem Sourcebereich in den Basisbereich des ersten Leitfähigkeits­ typs injiziert, indem ein elektrisches Potential zur elek­ trischen Verbindung des Sourcebereichs mit dem Basisbereich des ersten Leitfähigkeitstyps auf der Höhe des Sourcepoten­ tials an die erste Gateelektrode angelegt wird. Entsprechend der Injektion werden Minoritätsladungsträger von dem Drain­ bereich des zweiten Ladungsträgertyps in den Basisbereich des ersten Ladungsträgertyps injiziert, und ein Transistor, der aus dem Drainbereich des zweiten Ladungsträgertyps, dem Basisbereich des ersten Ladungsträgertyps und dem Basisbe­ reich des zweiten Ladungsträgertyps besteht, wird angeschal­ tet. Somit werden die Majoritätsladungsträger in den Basis­ bereich des zweiten Ladungsträgertyps injiziert, und gleich­ zeitig wird ein Transistor, der aus dem Basisbereich des er­ sten Ladungsträgertyps, dem Basisbereich des zweiten La­ dungsträgertyps und dem Sourcebereich des ersten Ladungsträ­ gertyps besteht, angeschaltet. Folglich wird ein Thyristor, der aus dem Drainbereich des zweiten Ladungsträgertyps, dem Basisbereich des ersten Ladungsträgertyps, dem Basisbereich des zweiten Ladungsträgertyps und dem Sourcebereich des er­ sten Ladungsträgertyps besteht, angeschaltet. Als Ergebnis kann die elektrische Verbindung im Thyristorzustand erreicht werden, und die AN-Spannung kann reduziert werden.
Wenn der erste Steuerungsschaltabschnitt, zum Beispiel der erste Steuerungs-MIS-Bereich mit dem zweiten Gate, an­ geschaltet wird und der Basisbereich des zweiten Leitfähig­ keitstyps und der Sourcebereich kurzgeschlossen werden, fließen die Majoritätsladungsträger durch den ersten Steue­ rungs-MIS-Bereich aus der Sourcebereichsseite ab. Folglich wird der Transistor, der aus dem Basisbereich des ersten Leitfähigkeitstyps, dem Basisbereich des zweiten Leitfähig­ keitstyps und dem Sourcebereich des ersten Leitfähigkeits­ typs besteht, ausgeschaltet. Als Ergebnis ändert sich der Zustand der Halbleitervorrichtung von dem Thyristorzustand in einen Transistorzustand ähnlich einem IGBT. Wenn das Po­ tential zum Unterbrechen der elektrischen Verbindung des Sourcebereichs und des Basisbereichs des ersten Leitfähig­ keitstyps auf der Höhe des Sourcepotentials an das erste Gate angelegt wird, kann die Injektion von Elektronen von dem Sourcebereich in den Basisbereich des ersten Leitfähig­ keitstyps gestoppt werden, so daß die Halbleitervorrichtung ausgeschaltet werden kann.
Ein zweiter Steuerungs-MIS-Bereich einschließlich eines zweiten Steuerungsschaltbereichs, der in der Lage ist, die Verbindung zwischen der Basisbereichsseite des ersten Leit­ fähigkeitstyps und der Drainelektrodenseite zu steuern, zum Beispiel die dritte Gateelektrode, ist an der Drainbereichs­ seite angeordnet. Wenn der zweite Steuerungs-MIS-Bereich ausgeschaltet wird, bevor die Halbleitervorrichtung ausge­ schaltet wird, bildet die Drainbereichsseite eine kurze Drainstruktur, und die Injektion von Ladungsträgern von dem Drainbereich des zweiten Ladungsträgertyps in die Basisbe­ reichsseite des ersten Ladungsträgertyps wird verhindert. Weiterhin werden während der Ausschaltzeit die Ladungsträger des Basisbereichs des ersten Ladungsträgertyps direkt zur Drainelektrode extrahiert, und eine Reinjektion der Ladungs­ träger in den Basisbereich des ersten Ladungsträgertyps fin­ det nicht statt. Da die Halbleitervorrichtung nach dem drit­ ten Gesichtspunkt der vorliegenden Erfindung während der An­ schaltzeit im Thyristorzustand angeschaltet ist, kann also der AN-Widerstand verringert werden, und da die Vorrichtung während der Ausschaltzeit im gleichen Zustand wie ein IGBT mit einer kurzen Drainstruktur ausgeschaltet werden kann, kann auch die Ausschaltzeit verringert werden.
Fig. 1 ist ein Querschnitt, der den Aufbau einer Halb­ ieitervorrichtung entsprechend der Ausführungsform 1 der vorliegenden Erfindung zeigt.
Fig. 2 ist ein Schaltkreisdiagramm, das einen äquivalen­ ten Schaltkreis der Halbleitervorrichtung nach Ausführungs­ form 1 zeigt.
Fig. 3 ist ein Zeitablaufdiagramm, das die an die Gate­ anschlüsse der Halbleitervorrichtung nach der Ausführungs­ form 1 angelegten Signale und den Betriebszustand der Halb­ leitervorrichtung zeigt.
Fig. 4 ist ein Querschnitt, der den Aufbau einer Halb­ leitervorrichtung entsprechend der Ausführungsform 2 der vorliegenden Erfindung zeigt.
Fig. 5 ist ein Querschnitt, der den Aufbau einer Halb­ leitervorrichtung entsprechend der Ausführungsform 3 der vorliegenden Erfindung zeigt.
Fig. 6 ist ein Schaltkreisdiagramm, das einen äquivalen­ ten Schaltkreis der Halbleitervorrichtung der Fig. 5 zeigt.
Fig. 7 ist eine erklärende Ansicht, die die an die Gate­ anschlüsse der Halbleitervorrichtung der Fig. 5 angelegten Signale und den Betriebszustand der Halbleitervorrichtung zeigt.
Die Fig. 8(a) und 8(b) sind erklärende Ansichten, die den Stromfluß in der Halbleitervorrichtung der Fig. 5 je­ weils unter Verwendung von Elektronenstromlinien und Gesamt­ stromlinien zeigen.
Die Fig. 9(a) und 9(b) sind erklärende Ansichten, die den Stromfluß in einem IGBT jeweils unter Verwendung von Elektronenstromlinien und Gesamtstromlinien zeigen.
Fig. 10 ist eine Kurve die die Strom-Spannungseigen­ schaften der Halbleitervorrichtung der Fig. 20 und eines IGBT zeigt.
Die Fig. 11 zeigt Kurven, die den Zustand der Signale an den Gateanschlüssen G1 und G2 und die Span­ nungsänderung beim Übergang vom Thyristorzustand in den Transistorzustand in der Halbleitervorrichtung der Fig. 5 angeben.
Die Fig. 12(a), 12(b) und 12(c) sind Kurven, die die Stromänderung zum Ausschaltzeitpunkt der in Fig. 5 gezeigten Halbleitervorrichtung und eines IGBT, die Spannungsänderung zum Ausschaltzeitpunkt derselben und den Zustand der Signale an den Gateanschlüssen G1 und G2 zeigen.
Fig. 13 ist ein Querschnitt, der den Aufbau einer Halb­ leitervorrichtung entsprechend der Ausführungsform 4 der vorliegenden Erfindung zeigt.
Fig. 14 ist ein Schaltkreisdiagramm, das einen äquiva­ lenten Schaltkreis der Halbleitervorrichtung der Fig. 13 zeigt.
Fig. 15 ist ein Zeitablaufdiagramm, das den Betrieb der Halbleitervorrichtung der Fig. 13 zeigt.
Fig. 16 ist ein Querschnitt, der den Aufbau einer Halb­ leitervorrichtung entsprechend der Ausführungsform 5 der vorliegenden Erfindung zeigt.
Fig. 17 ist ein Schaltkreisdiagramm, das einen äquiva­ lenten Schaltkreis der Halbleitervorrichtung der Fig. 16 zeigt.
Fig. 18 ist ein Zeitablaufdiagramm, das den Betrieb der Halbleitervorrichtung der Fig. 16 zeigt.
Fig. 19 ist eine Kurve, die die Änderung in Strom und Spannung beim Ändern des Thyristorzustands in den Transi­ storzustand und beim Ausschalten in der Halbleitervorrich­ tung der Fig. 16 und in einem herkömmlichen IGBT zeigt.
Fig. 20 ist ein Querschnitt eines Beispiels einer Struk­ tur eines herkömmlichen IGBT.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfin­ dung werden nun im Detail unter Bezugnahme auf die beigefüg­ ten Zeichnungen beschrieben.
Ausführungsform 1
Fig. 1 zeigt den Aufbau einer Halbleitervorrichtung mit einem ersten Gate und einem zweiten Gate entsprechend der Ausführungsform 1 der vorliegenden Erfindung. Die Halblei­ tervorrichtung dieser Ausführungsform wird Doppel-Gate-MOS- Thyristor (DUGMOT) genannt und besitzt zwei Gates.
Die Halbleitervorrichtung 10a dieser Ausführungsform ist eine horizontale Vorrichtung und besteht aus einem Thyri­ storbereich 20 mit einem Drainbereich 20a, der auf der Ober­ fläche einer n--(zweiter Leitfähigkeitstyp) Basisschicht 3, die durch epitaktisches Aufwachsen oder dergleichen gebildet wird, eine Drainschicht 1 umfaßt, in der eine Drainelektrode 14, die mit einem Drainanschluß 24 verbunden ist, angeordnet ist; einem MOSFET-Bereich (einem ersten MIS-Bereich) 20b, der in einer Position gegenüber dem Drainbereich 20a geformt ist, wobei der Thyristorbereich die Funktion einer Schalt­ vorrichtung besitzt; und einem Steuerungs-MOSFET-Bereich (einem zweiten MIS-Bereich) 30, der den Thyristorbereich 20 steuert.
Der Thyristorbereich 20 umfaßt den Drainbereich 20a und den MOSFET-Bereich 20b, wie oben beschrieben. Der Drainbe­ reich 20a besteht aus einer wannenförmigen n+-Pufferschicht 2, die auf der Oberfläche der n--Basisschicht durch einen Diffusionsprozeß 3 geformt ist, und einer p-Typ (erster Leitfähigkeitstyp) Drainschicht 1, die in einem Oberflächen­ bereich innerhalb der n+-Pufferschicht 2 geformt ist. Wei­ terhin umfaßt der erste MOSFET-Bereich 20b eine p-Typ Basis­ schicht (erster Basisbereich) 4, welche eine wannenförmige p-Typ Diffusionsschicht ist, die auf der Oberfläche der n-- Basisschicht 3 geformt ist, eine n+-Sourceschicht (erster Sourcebereich) 5, die in einem Oberflächenbereich innerhalb der p-Typ Basisschicht 4 geformt ist, und eine p+-Kontakt­ schicht 6. Eine erste Gateelektrode 12 aus polykristallinem Silizium ist über der n+-Sourceschicht 5, der p-Typ Basis­ schicht 4 und der n--Basisschicht 3 über einem Gateoxydfilm 31a angeordnet.
Der Steuerungs-MOSFET-Bereich 30 umfaßt eine p-Typ MOS- Basisschicht (zweiter Basisbereich) 11, welche eine wannen­ förmige p-Typ Diffusionsschicht ist, die auf der Oberfläche der n--Basisschicht 3 geformt ist, eine n+-MOS-Drainschicht 7, die in der Oberfläche innerhalb der p-Typ MOS-Basis­ schicht 11 geformt ist, eine MOS-Sourceschicht (zweiter Sourcebereich) 8 und außerdem eine p+-MOS-Kontaktschicht 9, die neben der MOS-Sourceschicht 8 wie in dem ersten MOSFET- Bereich 20b angeordnet ist. Eine zweite Gateelektrode 13 aus polykristallinem Silizium ist über der n+-MOS-Sourceschicht 8 und der n+-MOS-Drainschicht 7 über einem Gateoxydfilm 31b angeordnet.
Eine Sourceelektrode (erste Sourceelektrode) 15, die mit einem Sourceanschluß 23 verbunden ist, ist auf der n+-Sour­ ceschicht 5 des ersten MOSFET-Bereichs 20b angeordnet, und eine Verbindungselektrode 16 ist auf der p+-Kontaktschicht 6 angeordnet. Weiterhin ist eine MOS-Sourceelektrode (zweite Sourceelektrode) 18, die mit dem Sourceanschluß 23 verbunden ist, auf der n+-Sourceschicht 8 und der p+-MOS-Kontakt­ schicht 9 angeordnet, und eine Verbindungselektrode 17, die mit der Verbindungselektrode 16 verbunden ist, ist auf der n+-MOS-Drainschicht 7 angeordnet. Darüberhinaus ist die er­ ste Gateelektrode 12 mit dem ersten Gateanschluß 21 verbun­ den, und die zweite Gateelektrode 13 ist mit dem zweiten Ga­ teanschluß 22 verbunden. Die jeweiligen Kanäle werden durch die Steuerungssignale von dem äußeren Bereich gebildet.
Fig. 2 zeigt einen äquivalenten Schaltkreis der Halblei­ tervorrichtung der Fig. 1. Die Vorrichtung 10a besteht aus dem Thyristorbereich 20, der von dem ersten Gateanschluß 21 gesteuert wird, und dem Steuerungs-MOSFET-Bereich 30, der von dem zweiten Gateanschluß 22 gesteuert wird. In dem Thy­ ristorbereich 20 wird ein npn-Transistor 27 von der n+-Sour­ ceschicht 5, der p-Typ Basisschicht 4 und der n--Basis­ schicht 3 gebildet. Außerdem wird ein pnp-Transistor 28 von der p-Typ Basisschicht 4, der n--Basisschicht 3, der n+-Puf­ ferschicht 2 und der p+-Drainschicht 1 gebildet. Daher be­ steht der Thyristor aus diesem npn-Transistor 27 und dem pnp-Transistor 28. Der erste MOSFET-Bereich 20b wird bezüg­ lich dieses npn-Transistors 27 und des pnp-Transistors 28 so geformt, daß die Basis des pnp-Transistors 28 mit dem Sour­ ceanschluß 23 (Sourceelektrode 15) verbunden ist. Der Steue­ rungs-MOSFET-Bereich 30 ist so konstruiert, daß die Basis des npn-Transistors 27 mit dem Sourceanschluß 23 (der Sour­ ceelektrode 15) verbunden ist.
Der Betrieb der Vorrichtung 10a mit einem solchen Aufbau wird unter Bezugnahme auf das Zeitablaufdiagramm der Fig. 3 erklärt. Fig. 3 zeigt die an den ersten Gateanschluß 21 und an den zweiten Gateanschluß 22 angelegten Signale zum Steu­ ern der Vorrichtung 10a. In Fig. 4 bezeichnet H Signale mit hohem Pegel, und L bezeichnet Signale mit niedrigem Pegel.
In der Vorrichtung 10a besitzen der erste MOSFET-Bereich 20b mit der ersten Gateelektrode 12, die von dem erster Ga­ teanschluß 21 gesteuert wird, und der Steuerungs-MOSFET-Be­ reich 30 mit der zweiten Gateelektrode 13, die von dem zwei­ ten Gateanschluß 22 gesteuert wird, gleichermaßen eine n-Ka­ nalstruktur. Signale mit hohem Pegel werden an die ersten und zweiten Gateanschlüsse 21 und 22 angelegt, so daß der erste MOSFET-Bereich 20b und der Steuerungs-MOSFET-Bereich 30 angeschaltet werden können. Wenn ein Signal mit hohem Pe­ gel an den ersten Gateanschluß 21 zum Zeitpunkt t1 angelegt wird, um die erste Gateelektrode 12 auf einem hohen Poten­ tial zu halten, wird die Oberfläche der p-Typ Basisschicht 4 in eine n-Typ Inversionsschicht (Kanal) umgewandelt, so daß die Sourceelektrode 15, die n-Typ Sourceschicht 5, die n-Typ Inversionsschicht in der Oberfläche der p-Typ Basisschicht 4 und die n--Basisschicht 3 miteinander verbunden sind. Also werden Elektronen von der Sourceelektrode 15 in die n--Ba­ sisschicht 3 injiziert. Zusammen mit der Injektion werden Löcher von der p+-Drainschicht 1 in die n--Basisschicht 3 injiziert, so daß die n--Basisschicht 3 sich im Leitfähig­ keitsmodulationszustand befindet, was bedeutet, daß der pnp- Transistor 28 angeschaltet ist. Außerdem wird der Löcher­ strom dieses pnp-Transistors 28 zum Basisstrom des npn-Tran­ sistors 27, so daß der npn-Transistor 27 angeschaltet wird. Also wird der Thyristor, der aus der p+-Drainschicht 1, der n--Basisschicht 3, der p-Typ Basisschicht 4 und der n+-Sour­ ceschicht 5 besteht, angeschaltet. Folglich wird der pn- Übergang am Verbindungsbereich A zwischen der n+-Source­ schicht 5 und der p-Typ Basisschicht 4 aufgebrochen, und eine große Zahl von Elektronen wird von dem gesamten Verbin­ dungsbereich A zwischen der n+-Sourceschicht 5 und der p-Typ Basisschicht 4 durch die p-Typ Basisschicht 4 in die p+- Drainschichtseite 1 injiziert, so daß eine hohe Ladungsträ­ gerkonzentration in der Vorrichtung existiert und der AN-Wi­ derstand verringert wird. Also wird die Halbleitervorrich­ tung 10a während des Betriebs durch Halten der ersten Gate­ elektrode 12 auf einem hohen Potential in einen Thyristorzu­ stand gebracht und wird eine Leistungsvorrichtung mit nied­ riger AN-Spannung.
Da die Halbleitervorrichtung 10a wie oben beschrieben in einem Thyristorzustand betrieben wird, wird der Elektronen­ strom nicht durch die n-Typ Inversionsschicht, die durch die erste Gateelektrode 12 gebildet wird, herbeigeführt. Folglich kann die Vorrichtung, selbst wenn die n-Typ Inversions­ schicht durch Anlegen eines niedrigen Potentials an die er­ ste Gateelektrode 12 entfernt wird, nicht ausgeschaltet wer­ den. Wenn dann in der vorliegenden Vorrichtung 10a ein Si­ gnal mit hohem Pegel an den zweiten Gateanschluß 22 zum Zeitpunkt t2 vor der Ausschaltzeit angelegt wird und der MOSFET elektrisch angeschlossen wird, fließt der zur Basis des npn-Transistors 27 geleitete Löcherstrom in den Source­ anschluß 23. Dann wird, da die Basis des npn-Transistors 27 mit dem Emitter kurzgeschlossen ist, der npn-Transistor 27 ausgeschaltet. Folglich wird der pn-Übergang am Verbindungs­ bereich A zwischen der n+-Sourceschicht 5 und der p-Typ Ba­ sisschicht 4 wiederhergestellt, und es findet kein Thyri­ storbetrieb statt, mit dem Ergebnis, daß der Zustand der Vorrichtung 10a in einen Transistorzustand geändert wird, in dem nur der pnp-Transistor 28 betrieben wird.
Dieser Zustand ist derselbe Betriebszustand wie in dem IGBT, in dem der Elektronenstrom usw. durch die von der er­ sten Gateelektrode 12 gebildete n-Typ Inversionsschicht ge­ steuert werden kann.
Wenn dann ein Signal mit niedrigem Pegel an den ersten Gateanschluß 21 angelegt wird, um die erste Gateelektrode 12 auf einem niedrigen Potential zu halten, verschwindet die n- Typ Inversionsschicht, die in der Oberfläche der p-Typ Ba­ sisschicht 4 gebildet wurde, so daß der pnp-Transistor 28 ausgeschaltet werden kann und die Vorrichtung 10a nicht mehr betrieben wird. Die vorliegende Vorrichtung 10a befindet sich während der Ausschaltzeit in einem Transi­ storzustand ähnlich einem IGBT. Also ist die Ausschaltwel­ lenform der Vorrichtung vollständig die gleiche wie bei ei­ nem IGBT, und die Ausschaltzeit ist kurz wie bei einem IGBT.
Wie oben beschrieben, ist die Vorrichtung 10a eine völ­ lig neue Vorrichtung, in der ein Thyristorzustand mit nied­ riger AN-Spannung (Periode T1 zwischen den Zeitpunkten t1 und t2) und ein Transistorzustand mit kurzer Ausschaltzeit (Periode T2 zwischen den Zeitpunkten t2 und t3) wie bei ei­ nem IGBT durch Verwendung von zwei Gateelektroden erreicht wurde. Außerdem wurde in der Vorrichtung 10a der Kompromiß zwischen der Reduktion der AN-Spannung und der Schaltzeit deutlich verbessert. Da nämlich die Vorrichtung 10a während der Stromzufuhr in einem Thyristorzustand betrieben wird, während sie eine kurze Schaltzeit wie bei einem IGBT be­ sitzt, kann die AN-Spannung in einem größerem Maße als in einem IGBT erniedrigt werden, so daß ein geringer Leistungs­ verlust erreicht werden kann. Zusätzlich besitzt die Vor­ richtung 10a das Merkmal, daß ein Thyristor durch eine Span­ nung gesteuert werden kann.
Die Vorrichtung ist außerdem eine horizontale Vorrich­ tung mit allen Elektroden auf der Oberflächenseite der Vor­ richtung. Daher kann eine Verbindung mit anderen Vorrichtun­ gen leicht durchgeführt werden, und die Vorrichtung 10a kann mit Vorrichtungen und -schaltkreisen im Mittel- und Hoch­ strombereich mit mittlerer und hoher Durchbruchspannung an­ geordnet werden, so daß die Leistungen verbessert werden können.
Ausführungsform 2
Fig. 4 zeigt den Aufbau einer Halbleitervorrichtung mit doppelten Gates einschließlich einem ersten Gate und einem zweiten Gate entsprechend der Ausführungsform 2 der vorlie­ genden Erfindung. Der Aufbau und der Betrieb der Halbleiter­ vorrichtung dieser Ausführungsform sind im wesentlichen die gleichen wie bei der Halbleitervorrichtung 10a der Ausfüh­ rungsform 1. Daher sind gemeinsame Bereiche mit denselben Bezugszeichen bezeichnet, und eine Erklärung wird nicht ge­ geben.
Das charakteristische Merkmal der Halbleitervorrichtung 10b dieser Ausführungsform liegt darin, daß der Drainbereich 20a so geformt ist, daß er eine Anodenkurzschlußstruktur be­ sitzt. Die p+-Drainschichten 1 sind nämlich in der Vorrich­ tung 10b getrennt in der Oberfläche der n+-Pufferschicht 2 geformt, und eine Drainelektrode 14 ist elektrisch mit der n+-Pufferschicht 2 und der p+-Drainschicht 1 verbunden. Die Drainelektrode 14 ist nämlich außerdem mit einer Seite der n--Basisschicht 3 und der p+-Drainschicht 1 verbunden.
Die Vorrichtung 10b mit einem derartigen Aufbau kann mit der niedrigen AN-Spannung betrieben werden wie die Halblei­ tervorrichtung 10a der Ausführungsform 1. Da auf der anderen Seite beim Schalten der Vorrichtung 10b die Drainelektrode 14 elektrisch mit der n+-Pufferschicht 2 verbunden ist, kön­ nen in der n--Basisschicht gespeicherte, überschüssige La­ dungsträger direkt als Elektronenstrom zum Ausschaltzeit­ punkt durch den Verbindungsbereich C zwischen der n+-Puffer­ schicht 2 und der Drainelektrode 14 extrahiert werden. Da die Beseitigung der überschüssigen Ladungsträger schneller stattfindet, kann die Ausschaltzeit ohne Reinjektion der Lö­ cher weiter verkürzt werden.
In den Ausführungsformen 1 und 2 kann der Leitfähig­ keitstyp jedes Elements zum umgekehrten Typ geändert werden. Außerdem können verschiedene Strukturen für jede Basis­ schicht, die Sourceschicht und den ersten und zweiten MOS- FET-Bereich usw. angenommen werden, ohne sie auf die obigen Ausführungsbeispiele zu beschränken.
Wie oben beschrieben, kann in der Halbleitervorrichtung nach den Ausführungsformen 1 und 2 der vorliegenden Erfin­ dung während der AN-Zeit eine niedrige AN-Spannung wie in einem Thyristor erreicht werden, indem die erste Gateelek­ trode und die zweite Gateelektrode verwendet wird, und es kann ebenso eine kurze Schaltzeit wie in einem IGBT erreicht werden. Daher kann der Kompromiß zwischen Schaltzeit und AN- Spannung, der in herkömmlichen Leistungsvorrichtungen wie MCT, IGBT, usw. nicht erreicht werden konnte, deutlich ver­ bessert werden. Daher kann eine Leistungsvorrichtung, die in Vorrichtungen und Schaltkreisen für mittlere und hohe Ströme und für mittlere und hohe Durchbruchspannungen verwendet wird, mit guten Leistungen hergestellt werden. Da außerdem die AN-Spannung niedrig ist und die Schaltgeschwindigkeit hoch ist, kann der Schaltverlust beim Anlegen einer hohen Frequenz verringert werden. Also kann durch Verwendung der Halbleitervorrichtung nach der vorliegenden Erfindung der geringe Schaltverlust und die Miniaturisierung verschiedener Bauelemente, was zum Sparen elektrischer Leistung notwendig ist, erreicht werden. Da der Sourcebereich, der Drainbe­ reich, die ersten und zweiten MIS-Gatebereiche alle auf der Oberflächenseite der Vorrichtungen gebildet sind, kann eine Verbindung mit anderen Vorrichtungen leicht durchgeführt werden.
Weiterhin können in dem Fall, in dem die Drainelektrode elektrisch mit der Basisbereichsseite des zweiten Leitfähig­ keitstyps verbunden ist, in dem Basisbereich des zweiten Leitfähigkeitstyps verbleibende Ladungsträger direkt in die Drainelektrodenseite extrahiert werden, so daß die Aus­ schaltzeit noch weiter verkürzt wird.
Ausführungsform 3
Fig. 5 zeigt den Aufbau einer Halbleitervorrichtung ein­ schließlich eines ersten Gates und eines zweiten Gates ent­ sprechend der dritten Ausführungsform. Die Halbleitervor­ richtung nach dieser Ausführungsform wird doppelter Gate MOS-Thyristor (DUGMOT) bezeichnet, da sie zwei Gates be­ sitzt. Die Halbleitervorrichtung dieser Ausführungsform ist eine vertikale Halbleitervorrichtung mit einer Drainschicht 201 aus einem p+-Halbleitersubstrat auf der Rückseite, auf der eine Drainelektrode 235 angeordnet ist. Auf der Drain­ schicht 201 sind eine n+-Pufferschicht 202 und eine n--Ba­ sisschicht 203 durch epitaktisches Aufwachsen usw. geformt. Auf der Oberfläche der n--Basisschicht 203 sind ein Thyri­ storbereich 210 mit der Funktion einer Schaltvorrichtung und ein MOSFET-Bereich 220, der den Thyristorbereich 210 steu­ ert, geformt.
Der Thyristorbereich 210 umfaßt eine wannenförmige p-Typ Diffusionsschicht, also einen p-Typ Basisbereich 204, der auf einer Oberfläche des n--Basisbereichs 203 geformt ist, eine n+-Sourceschicht 205, die auf der inneren Oberflächen­ seite des p-Typ Basisbereichs 204 geformt ist, und eine p+- Kontaktschicht 206. Eine erste Gateelektrode 207 ist über der Sourceschicht 205, dem p-Typ Basisbereich 204 und der n- Basisschicht 203 über einem Gateoxydfilm 208 angeordnet. Der MOSFET-Bereich 220 umfaßt eine wannenförmige p-Typ Diffusionsschicht, also einen p-Typ MOS-Basisbereich 221, der auf einer Oberfläche des n--Typ Basisbereichs 203 ge­ formt ist, eine n+-MOS-Drainschicht 222 und eine MOS-Source­ schicht 223, die auf der inneren Seitenoberfläche des p-Typ MOS-Basisbereichs 221 geformt sind, und eine p+-MOS-Kontakt­ schicht 224, die neben der MOS-Sourceschicht 223 geformt ist, wie in dem Thyristorbereich 210. Eine zweite Gateelek­ trode 225 ist über der MOS-Sourceschicht 223 und der MOS- Drainschicht 222 über einem Gateoxydfilm 226 angeordnet.
Eine Sourceelektrode 236, die mit einem Sourceanschluß 231 verbunden ist, ist auf der Sourceschicht 205 angeordnet, und eine Drainelektrode 235, die mit einem Drainanschluß 230 verbunden ist, ist auf der Drainschicht 201 angeordnet. Wei­ terhin ist auf der MOS-Sourceschicht 223 und der MOS-Kon­ taktschicht 224 des MOSFET-Bereichs 220 eine MOS-Sourceelek­ trode 237, die mit dem Sourceanschluß 231 verbunden ist, an­ geordnet. Auf der MOS-Drainschicht 222 und der Kontakt­ schicht 206 des Thyristorbereichs 210 sind miteinander ver­ bundene Leiterelektroden 238a und 238b angeordnet. Weiterhin ist die erste Gateelektrode 207 mit einem ersten Gatean­ schluß 2G1 und die zweite Gateelektrode 225 mit einem zwei­ ten Gateanschluß 2G2 verbunden. Von Steuerungssignalen von den äußeren Bereichen werden jeweils Kanäle geformt.
Fig. 6 zeigt einen äquivalenten Schaltkreis der Halblei­ tervorrichtung dieser Ausführungsform. Die Halbleitervor­ richtung besteht aus dem Thyristorbereich 210, der von dem ersten Gateanschluß 2G1 gesteuert wird, und dem MOSFET-Be­ reich 220, der von dem zweiten Gateanschluß 2G2 gesteuert wird. Der Thyristorbereich 210 umfaßt einen npn-Transistor Qnpn, der aus der n+-Sourceschicht 5, der p-Typ Basisschicht 4 und der n--Basisschicht 3 besteht, und einen pnp-Transi­ stor Qpnp, der aus der p-Typ Basisschicht 4, der n--Basis­ schicht 3 und der n+-Pufferschicht 2 und der p+-Drainschicht 1 besteht. Also besteht der Thyristor aus den Transistoren Qnpn und Qpnp. Wenn ein Kanal durch ein Signal von dem er­ sten Gateanschluß 2G1 genau unter der ersten Gateelektrode 207 geformt wird, wird der Transistor Qpnp angeschaltet, und ein Löcherstrom wird durch den Transistor Qpnp an die Basis­ schicht 204 angelegt, welche die Basis des Transistors Qnpn ist. Folglich wird der Thyristor angeschaltet.
Die Halbleitervorrichtung dieser Ausführungsform umfaßt den MOSFET-Bereich 220, der in der Lage ist, die p-Typ Ba­ sisschicht 204, die die Basis des Transistors Qnpn ist, zu­ sätzlich zum Thyristorbereich 210 mit dem Sourceanschluß 231 zu verbinden. Wenn also der MOSFET-Bereich durch das an den zweiten Gateanschluß 2G2 angelegte Signal elektrisch ange­ schlossen ist, wird bewirkt, daß der an die Basis des Tran­ sistors Qnpn angelegte Löcherstrom zur Sourceanschlußseite 31 fließt, und der Transistor Qnpn wird ausgeschaltet. Folg­ lich wird die Halbleitervorrichtung im vorliegenden Beispiel vom Thyristorzustand in einen Transistorzustand, in dem der Transistor Qpnp angeschaltet ist, geändert.
Fig. 7 zeigt Signale, die an die Gateanschlüsse 2G1 und 2G2 angelegt werden, um die Halbleitervorrichtung der vor­ liegenden Ausführungsform zu steuern. In der Halbleitervor­ richtung sind der MOSFET, der die erste Gateelektrode 207 umfaßt, die von dem ersten Gateanschluß 2G1 gesteuert wird, und der MOSFET, der die zweite Gateelektrode 225 umfaßt, die von dem zweiten Gateanschluß 2G2 gesteuert wird, beide vom n-Kanal-Typ. Durch Anlegen von Signalen mit hohem Pegel an die Gateanschlüsse 2G1 und 2G2 können diese MOSFETs ange­ schaltet werden. Wenn zunächst ein Signal mit hohem Pegel zum Zeitpunkt t1 an den ersten Gateanschluß 2G1 angelegt wird, werden der Transistor Qnpn und der Transistor Qpnp an­ geschaltet und in einem Thyristorzustand betrieben. Wenn als nächstes ein Signal mit hohem Pegel zum Zeitpunkt t2 an den zweiten Gateanschluß 2G2 angelegt wird, wird der Transistor Qnpn ausgeschaltet und die Halbleitervorrichtung dieser Aus­ führungsform wird in den Transistorzustand geändert. Wenn also ein Signal mit niedrigem Pegel zum Zeitpunkt t3 an den ersten Gateanschluß 2G1 angelegt wird, kann der Transistor Qnpn ausgeschaltet werden, und die Halbleitervorrichtung wird nicht mehr betrieben. Folglich kann die Halbleitervor­ richtung in dem vorliegenden Beispiel im Thyristorzustand mit einer niedrigen AN-Spannung zum Startzeitpunkt ange­ schaltet werden und kann zum Ausschaltzeitpunkt in einen Transistorzustand, wie etwa ein IGBT, ausgeschaltet werden, der eine Spannungssteuerung ermöglicht, wobei er eine kurze Ausschaltzeit besitzt.
Die Halbleitervorrichtung dieser Ausführungsform wird hiernach in größerem Detail beschrieben, wobei die Eigen­ schaften dieser Ausführungsform mit den Eigenschaften eines IGBT verglichen werden, wie sie zum Beispiel durch eine Si­ mulation bestätigt werden. Die Fig. 8 und 9 zeigen die Elektronenstromlinien und die Gesamtstromlinien sowohl in der Halbleitervorrichtung dieser Ausführungsform als auch in dem IGBT unter Bezugnahme auf durch eine Simulation erhal­ tene Ergebnisse. Wenn in der Halbleitervorrichtung dieser Ausführungsform, wie oben erklärt, eine Spannung mit hohem Pegel an die erste Gateelektrode 207 angelegt wird, wird be­ wirkt, daß der Elektronenstrom von der Sourceschicht 205 durch den Kanal genau unter der ersten Gateelektrode 207, der in der Oberfläche der p-Typ Basisschicht 204 geformt wird, zur n--Basisschicht 203 fließt. Folglich besitzt die n--Basisschicht 203, da der Löcherstrom von der p+-Drain­ schicht 201 zur n--Basisschicht 203 fließt, einen Leitfähig­ keitsmodulationszustand. Dieser Zustand ist ein Zustand, in dem die Transistoren Qpnp und Qnpn, die in der Halbleiter­ vorrichtung dieser Ausführungsform umfaßt sind, angeschaltet sind und der einem Thyristorzustand entspricht. Als Ergebnis wird der pn-Übergang zwischen der Sourceschicht 205 und der p-Typ Basisschicht 204 aufgebrochen und es wird bewirkt, daß der Elektronenstrom von der gesamten Sourceschicht 205 zur Drainschicht 201 fließt. Der Elektronenstrom (Fig. 8(a)) und der Gesamtstrom (Fig. 8(b)) der Halbleitervorrichtung dieser Ausführungsform zeigen gut diesen Zustand. Der Elektronen­ strom fließt nämlich von der Sourceschicht 205 zur p-Typ Ba­ sisschicht 204 und erreicht die Drainschicht 201 durch die n--Basisschicht 203 und die n+-Pufferschicht 202. Daher fin­ det man, daß die Halbleitervorrichtung in dieser Ausfüh­ rungsform in einem Zustand mit sehr niedrigem AN-Widerstand betrieben wird.
Auf der anderen Seite wird bei dem in Fig. 9 gezeigten IGBT der Betrieb im Thyristorzustand nicht durchgeführt, um den Latch-up zu verhindern, und der Elektronenstrom wird von der Sourceschicht 205 zur n--Basisschicht durch den in der p-Typ Basisschicht gebildeten Kanal geführt. Daher tritt in der n--Basisschicht der Leitfähigkeitsmodulationszustand ein und reduziert den Widerstand. Jedoch kann der pn-Übergang zwischen der Sourceschicht 205 und der p-Typ Basisschicht 204 aufrecht erhalten werden, mit dem Ergebnis, daß der Elektronenstrom und der Löcherstrom auf einer Seite fließen. Diese Phänomene sind gut in dem Elektronenstrom (Fig. 9(a)) und in dem Gesamtstrom (Fig. 9(b)) des IGBT gezeigt. Der Elektronenstrom fließt durch den Kanal und der Löcherstrom fließt, durch den JFET-Effekt bewirkt, entlang dem Kanal auf einer Seite. Daher ist in dem IGBT die Abnahme des AN-Wider­ stands begrenzt durch den Kanalwiderstand und durch die Wi­ derstandszunahme durch den JFET-Effekt.
Fig. 10 zeigt die Strom-Spannungs-Charakteristik der Halbleitervorrichtung nach dieser Ausführungsform und die eines IGBT. Wie in Fig. 10 gezeigt nimmt, wenn in der Halb­ leitervorrichtung nach dieser Ausführungsform die Spannung Vce zwischen der Source und dem Drain ungefähr 1 V beträgt, die Stromdichte schnell zu, was bedeutet, daß der Thyristor­ zustand mit einem niedrigen AN-Widerstand erreicht ist. Also kann mit dieser Halbleitervorrichtung der AN-Widerstand, der zur An-Zeit notwendig ist, verringert werden. Zum Beispiel beträgt in der Halbleitervorrichtung nach dieser Ausfüh­ rungsform, wenn die Stromdichte 100­ A/cm2 beträgt, die AN- Spannung etwa 1,0 V, während auf der anderen Seite die Span­ nung in dem IGBT 3,2 V beträgt. Daher findet man, daß in der Halbleitervorrichtung nach dieser Ausführungsform die AN- Spannung bis zu 1/3 der des IGBT reduziert werden kann. Wie zuvor erklärt, vermutet man, daß dies daher kommt, daß in der Halbleitervorrichtung nach dieser Ausführungsform der Kanalwiderstand nicht vorhanden ist, da die Elektronen nicht durch den Kanal gehen und es daher keinen Widerstand durch den JFET-Effekt gibt, da dieser nicht vorhanden ist.
Im Folgenden wird der Ausschaltvorgang in der Halblei­ tervorrichtung dieser Ausführungsform beschrieben. Die Halb­ leitervorrichtung dieser Ausführungsform wird, wie oben be­ schrieben, im Thyristorzustand betrieben. Da der Elektronen­ strom nicht durch den durch die erste Gateelektrode 207 ge­ bildeten Kanal geführt wird, wird die Halbleitervorrichtung nach dieser Ausführungsform, selbst wenn der Kanal durch An­ legen einer Spannung mit niedrigem Pegel an die Gateelek­ trode 207 unterbrochen wird, nicht ausgeschaltet. Daher ist es notwendig, einen Transistorzustand ähnlich dem in einem IGBT durch Ausschalten des Transistors Qnpn durch Anlegen einer Spannung hohen Pegels an die zweite Gateelektrode 225 und durch Sammeln der Löcher, die zur p-Typ Basisschicht 204 der Basis des Transistors Qnpn geführt werden, durch den MOSFET-Bereich 220 zum Sourceanschluß 231 auszuschalten. Als Ergebnis kann, da der pn-Übergang zwischen der Sourceschicht 205 und der p-Typ Basisschicht 204 wiederhergestellt wird und der Elektronenstrom usw. durch den Kanal, der durch die erste Gateelektrode 207 gebildet wird, gesteuert werden kann, die Halbleitervorrichtung nach dieser Ausführungsform durch Anlegen einer Spannung mit niedrigem Pegel an die er­ ste Gateelektrode 207, die den Kanal verschwinden läßt, aus­ geschaltet werden.
Fig. 11 zeigt die Änderung der AN-Spannung der Halblei­ tervorrichtung dieser Ausführungsform ebenso wie die Si­ gnale, die an die ersten und zweiten Gateanschlüsse 2G1 und 2G2 angelegt werden. Wie aus der Zeichnung ersichtlich, wird, wenn ein Signal mit hohem Pegel zum Zeitpunkt t2 an den Gateanschluß 2G2 angelegt wird, die Halbieitervorrich­ tung nach dieser Ausführungsform von dem Thyristorzustand in einen Transistorzustand geändert, so daß die AN-Spannung von 1 V auf 3,2 V zunimmt, wie in einem IGBT. Daher kann die Halbleitervorrichtung nach dieser Ausführungsform mit einer kurzen Ausschaltzeit ausgeschaltet werden, wie bei einem IGBT, indem ein Signal mit niedrigem Pegel an den Gatean­ schluß 2G1 zum Zeitpunkt t3 angelegt wird.
Fig. 12 zeigt die Ausschaltwellenformen der Halbleiter­ vorrichtung dieser Ausführungsform und des IGBT im Vergleich miteinander. Fig. 12(a) zeigt die Änderung der Stromdichte und Fig. 12(b) zeigt die Änderung der Spannung zur Aus­ schaltzeit, wenn die Halbleitervorrichtung nach dieser Aus­ führungsform und der IGBT bei einer Spannung von 300 V ge­ klemmt sind und die Durchbruchsstromdichte auf 110 A/cm2 eingestellt ist. Wie aus der Zeichnung ersichtlich, wird die Halbleitervorrichtung dieser Ausführungsform durch Anlegen eines Signals mit niedrigem Pegel zum Zeitpunkt t3 an den Gateanschluß 2G1 (Fig. 12(c)) ausgeschaltet. Die Halbleiter­ vorrichtung dieser Ausführungsform wird ausgeschaltet, wobei sie die gleiche Ausschaltwellenform besitzt wie ein IGBT. Die Ausschaltzeit ist so kurz wie bei einem IGBT.
Wie oben beschrieben, ist die Halbleitervorrichtung nach dieser Ausführungsform eine neue Vorrichtung, in der der Thyristorzustand für eine niedrige AN-Spannung und der Tran­ sistorzustand mit einer kurzen Ausschaltzeit wie in einem IGHT durch Verwendung von zwei Gateelektroden erreicht wer­ den können. Auch wenn Techniken zum Verbessern von Vorrich­ tungen wie MCT, IGBT usw. für bessere Eigenschaften, hohe Geschwindigkeiten und niedrige Betriebsleistungen durch Ver­ wendung einer MOS-Gatestruktur, die niedrige AN-Spannungs­ technik durch die Thyristorstruktur und andere Techniken mit guten Eigenschaften durch Verbindung der verschiedenen Bau­ elementstrukturen entwickelt wurden, wurde bislang keine Vorrichtung gefunden, in der der Kompromiß zwischen der Ab­ nahme der AN-Spannung und der Schaltzeit so deutlich verbes­ sert werden konnte. Die vorliegende Vorrichtung wurde ent­ wickelt durch ein neues Konzept, nach dem eine Vorrichtung in unterschiedliche Zustände, die jeweils für den AN- und den AUS-Zustand geeignet sind, gesteuert werden kann. Eine Leistungsvorrichtung mit hohen Leistungen mit der niedrigen AN-Spannung eines Thyristors und der kurzen Schaltzeit eines IGBT und die in der Lage ist, den Thyristor durch eine Span­ nung zu steuern, konnte verwirklicht werden.
Ausführungsform 4
Fig. 13 zeigt einen Aufbau einer Halbleitervorrichtung mit einem ersten Gate und einem zweiten Gate nach der vier­ ten Ausführungsform der vorliegenden Erfindung. Die Halblei­ tervorrichtung dieser Ausführungsform ist eine vertikale Halbleitervorrichtung ähnlich der der Ausführungsform 3. In der Halbleitervorrichtung dieser Ausführungsform ist ein p+- Halbleitersubstrat, auf dessen Rückseite eine Drainelektrode 235 angeordnet ist, als Drainschicht 201 geformt, und eine n+-Pufferschicht 202 und eine n--Basisschicht 203 sind durch epitaktisches Aufwachsen oder ähnliches hergestellt. Auf der Oberfläche der n--Basisschicht 203 sind ein Thyristorbereich 210 mit der Funktion einer Schaltvorrichtung und ein MOSFET- Bereich 220, der den Thyristorbereich 210 steuert, geformt. Der Aufbau dieses Thyristorbereichs 210 und des MOSFET-Be­ reichs 220 ist der gleiche wie bei der Ausführungsform 3. Daher wird eine Erklärung des Aufbaus der Ausführungsform unterlassen, und gleiche Bezugszeichen werden für die glei­ chen Elemente verwendet.
Der springende Punkt ist, daß in der Halbleitervorrich­ tung dieser Ausführungsform zusätzlich zu dem Thyristorbe­ reich 210 und dem MOSFET-Bereich 220 ein Überstrom-Begren­ zungsbereich 240 auf der n--Basisschicht 203 geformt ist. Dieser Überstrom-Begrenzungsbereich 240 besteht aus einem Überstrom-Detektions-IGBT 241, der in der Lage ist, den Strom, der durch den Thyristorbereich 210 fließt, festzu­ stellen, und einem polykristallinen Widerstand 242, der mit diesem Überstrom-Detektions-IGBT 241 in Reihe geschaltet ist. Der Überstrom-Detektions-IGBT 241 besteht aus zwei IGBTs 241a und 241b. Da diese IGBTs 241a und 241b dieselbe Struktur besitzen, wird hiernach nur eine Erklärung für den IGBT 241a gegeben. Der IGBT 241a besteht aus einer wannen­ förmigen p-Typ Diffusionsschicht, also einer p-Typ Detekti­ ons-Basisschicht 243a, die auf der Oberfläche der n--Basis­ schicht 203 geformt ist, einer n+-Detektions-Sourceschicht 244a, die auf der inneren Seitenoberfläche der p-Typ Detek­ tions-Basisschicht 243a geformt ist, und einer Detektions- Gateelektrode 245, die auf der Detektions-Sourceschicht 244a, der Detektions-Basisschicht 243a und der n--Basis­ schicht 203 über einem Gateoxydfilm angeordnet ist. Diese Gateelektrode 245 ist mit dem ersten Gateanschluß 2G1 ver­ bunden, und die Detektions-IGBTs 241a und 241b werden zur gleichen Zeit wie der Thyristorbereich 210 an- und ausge­ schaltet.
Ein polykristalliner Widerstand 242 besteht aus polykri­ stallinem Silizium 247, das auf der Oberfläche der n--Basis­ schicht 203 über einem Oxydfilm 246 angeordnet ist. Der eine Verbindungsanschluß 248a des Widerstands ist mit einem Sour­ ceanschluß 231 verbunden, und der andere Verbindungsanschluß 248b ist mit den Detektions-Sourceelektroden 249a und 249b, die auf den Detektions-Sourceschichten 244a und 244b der De­ tektions-IGBTs 241a und 241b angeordnet sind, und weiter mit dem zweiten Gateanschluß 2G2 verbunden.
Fig. 15 zeigt einen äquivalenten Schaltkreis der Halb­ leitervorrichtung dieser Ausführungsform. Da der Aufbau des Thyristorbereichs 210 und des MOSFET-Bereichs 220 derselbe ist wie bei der Ausführungsform 3, wird eine Erklärung die­ ses Aufbaus nicht gegeben und dieselben Bezugszeichen werden verwendet. Der Überstrom-Begrenzungsbereich 240, der bei dieser Ausführungsform zusätzlich über der Halbleitervor­ richtung angeordnet ist, ist mit dem Thyristorbereich 210 parallel verbunden. Das Drain der Detektions-IGBTs 241a und 241b ist gemeinsam mit der Drainschicht 201 des Thyristorbe­ reichs 210. Der eine Verbindungsanschluß 248a des polykri­ stallinen Widerstands 242 ist mit dem Sourceanschluß 231 verbunden.
Daher fließt ein Strom proportional zu dem Strom, der in den Thyristorbereich 210 fließt, in den Überstrom-Begren­ zungsbereich 240, und eine Spannung, die dem in den Über­ strom-Begrenzungsbereich 240 fließenden Strom entspricht, tritt an dem anderen Verbindungsanschluß 248b des polykri­ stallinen Siliziumwiderstands auf. Da außerdem der andere Verbindungsanschluß 248b mit dem zweiten Gateanschluß 2G2 verbunden ist, fließt ein Überstrom in den Thyristorbereich 210. Wenn proportional zu dem Überstrom ein Überstrom in den Überstrom-Begrenzungsbereich 240 fließt, nimmt die Spannung des anderen Verbindungsanschlusses 248b zu, so daß eine Spannung hohen Pegels an den zweiten Gateanschluß 2G2 ange­ legt wird. Folglich wird in der Halbleitervorrichtung nach dieser Ausführungsform der Thyristorzustand in einen Transi­ storzustand geändert, so daß die Halbleitervorrichtung durch Anlegen einer Spannung niedrigen Pegels an den ersten Gate­ anschluß 2G1 in kurzer Zeit ausgeschaltet werden kann.
Fig. 15 zeigt ein Zeitablaufdiagramm, in dem diese Vor­ gänge verdeutlicht sind. Wenn zunächst zum Zeitpunkt t11 ein Signal hohen Pegels an den ersten Gateanschluß 2G1 angelegt wird, wird die Halbleitervorrichtung nach dieser Ausfüh­ rungsform angeschaltet. Da dieser Zustand ein Thyristorzu­ stand ist, wie bei der Ausführungsform 3 erklärt, ist die AN-Spannung niedrig. Als nächstes befindet sich die Halblei­ tervorrichtung aus irgendeinem Grund zum Zeitpunkt t12 in einem Überstromzustand, und es wird bewirkt, daß der Über­ strom zum Thyristorbereich 210 fließt. Da die Halbleitervor­ richtung dieser Ausführungsform zu diesem Zeitpunkt im Thy­ ristorzustand ist, kann die Halbleitervorrichtung nicht aus­ geschaltet werden, selbst wenn ein Signal mit niedrigem Pe­ gel an den ersten Gateanschluß 2G1 angelegt wird. Also muß der Zustand der Halbleitervorrichtung dieser Ausführungsform frühzeitig in einen Transistorzustand geändert werden. In der Halbleitervorrichtung dieser Ausführungsform gibt es den Überstrom-Begrenzungsbereich 240. Wenn ein Überstrom auf­ tritt, nimmt die Spannung des anderen Verbindungsanschlusses 248b des polykristallinen Siliziumwiderstandes entsprechend dem Auftreten des Überstroms zu. Da der Anschluß 248b mit dem zweiten Gateanschluß 2G2 verbunden ist, nimmt die Span­ nung des zweiten Gateanschlusses 2G2 ebenfalls in Abhängig­ keit von der Spannungszunahme zu. Als Ergebnis wird, wenn der Spannungspegel des zweiten Gateanschlusses 2G2 zum Zeit­ punkt t13 eine Schwellspannung übersteigt, der MOSFET-Be­ reich 220 elektrisch angeschlossen, und der Thyristorzustand der Halbleitervorrichtung dieser Ausführungsform wird in einen Transistorzustand geändert. Wenn dann ein Signal mit niedrigem Pegel zum Zeitpunkt t14 an den ersten Gateanschluß 2G1 angelegt wird, wird die Halbleitervorrichtung nach die­ sem Ausführungsbeispiel sofort angehalten.
Also kann in der Halbleitervorrichtung dieser Ausfüh­ rungsform der Thyristorzustand automatisch bei einem Über­ stromzustand in den Transistorzustand geändert werden, und die Halbleitervorrichtung kann entsprechend einem Signal von dem äußeren Bereich angehalten werden. Also kann der Zün­ dungsschaden usw. bei der Halbleitervorrichtung, der durch einen Überstrom verursacht wird, verhindert werden, und eine intelligente Leistungshalbleitervorrichtung, die den Über­ strom-Detektionsbereich und einen Überstromschutz enthält, kann verwirklicht werden. Da weiterhin der gesamte IGBT zur Detektion des Überstroms und der Detektionswiderstand in der Halbleitervorrichtung selbst ausgeführt werden können, kann eine Schaltvorrichtung mit diesen Funktionen als ein einzi­ ges Halbleiterelement hergestellt werden. Außerdem wird die Halbleitervorrichtung dieser Ausführungsform in einem Thyri­ storzustand angeschaltet, wie oben erklärt wurde, und kann nach der Änderung in einen Transistorzustand ausgeschaltet werden. Daher besitzt die Halbleitervorrichtung die Merk­ male, daß die AN-Spannung niedrig ist und gleichzeitig eine Verringerung der Ausschaltzeit erreicht wird. Außerdem kann bei Hochfrequenzanwendungen der Schaltverlust vermieden wer­ den. Also kann bei Verwendung der Halbleitervorrichtung die­ ser Ausführungsform eine Halbleitervorrichtung mit verbes­ serten Eigenschaften, wie einer niedrigen AN-Spannung, kur­ zer Ausschaltzeit, usw. bei Verwendung der Sicherungsfunk­ tion erreicht werden.
Die Ausführungsformen 3 und 4 wurden unter Bezugnahme auf eine vertikale Halbleitervorrichtung erklärt, bei der die Sourceschicht und die Drainschicht jeweils auf einer Oberflächenseite und einer Rückseite angeordnet sind. Nichtsdestoweniger kann die vorliegende Halbleitervorrich­ tung auch in einer horizontalen Vorrichtung ausgeführt wer­ den, bei der die Sourceschicht und die Drainschicht in der­ selben Oberfläche angeordnet sind.
Wie oben beschrieben, kann in der Halbleitervorrichtung nach der Ausführungsform 3 oder 4 eine niedrige AN-Spannung wie in einem Thyristor im AN-Zustand durch Verwendung der ersten Gateelektrode und der zweiten Gateelektrode, und eine kurze Schaltzeit wie in einem IGBT zum Ausschaltzeitpunkt erreicht werden. Daher kann entsprechend der vorliegenden Erfindung der Kompromiß zwischen der Schaltzeit und der AN- Spannung, der in den herkömmlichen Leistungshalbleitervor­ richtungen wie dem MCT, IGBT, usw. nicht erreicht werden konnte, deutlich verbessert werden. Daher kann entsprechend der vorliegenden Erfindung eine Leistungshalbleitervorrich­ tung, die in Vorrichtungen und Schaltkreisen für mittlere und hohe Ströme und für mittlere und hohe Durchbruchspannun­ gen verwendet wird, mit guten Leistungen erreicht werden. Da weiterhin in der vorliegenden Halbleitervorrichtung die AN- Spannung niedrig ist und die Schaltgeschwindigkeit hoch ist, kann der Schaltverlust beim Verwenden einer hohen Frequenz zu einem großen Teil verringert werden. Daher können bei Verwendung der Halbleitervorrichtung nach der vorliegenden Erfindung ein niedriger Schaltverlust und eine Miniaturisie­ rung, was zum Sparen von elektrischer Leistung notwendig ist, von vielerlei Vorrichtungen erreicht werden.
Weiterhin kann die Überstrom-Schutzvorrichtung eingebaut werden, so daß eine Halbleitervorrichtung mit einer niedri­ gen AN-Spannung, einer hohen Schaltgeschwindigkeit und einem niedrigen Schaltverlust erreicht werden kann.
Fig. 16 zeigt den Aufbau einer Halbleitervorrichtung einschließlich eines MOS-Gate-Thyristors (eine Halbleiter­ vorrichtung einschließlich eines MIS-Gate-Thyristors) mit einem ersten Gate, einem zweiten Gate und einem dritten Gate entsprechend der Ausführungsform 5 der vorliegenden Erfin­ dung. Die Halbleitervorrichtung nach dieser Ausführungsform kann Dreifach-Gate-MOS-Thyristor (TIGMOT) bezeichnet werden, da die Vorrichtung durch Hinzufügen eines dritten Gates zum Doppel-Gate-MOS-Thyristor (DUGMOT), der zwei Gates besitzt, erhalten wird. Die Halbleitervorrichtung 301 nach dieser Ausführungsform ist eine horizontale Halbleitervorrichtung und besitzt auf einer Oberflächenseite einen n--Basisbereich 313, einen Thyristorbereich 302 mit der Funktion einer Schaltvorrichtung, einen ersten Steuerungs-MOS-Bereich 303 (erster Steuerungsschaltbereich), der in einem Bereich ge­ formt ist, der von dem Bildungsbereich des Thyristorbereichs 302 getrennt ist, zum Steuern des Betriebszustands des Thy­ ristorbereichs 302 und einen Drainbereich 304, der in einem von diesem ersten Steuerungs-MOS-Bereich 303 und dem Thyri­ storbereich 302 getrennten Bereich geformt ist. Der Drainbe­ reich 304 besitzt einen zweiten Steuerungs-MOS-Bereich 304a (zweiten Steuerungsschaltbereich), der die Struktur des Drainbereichs zum Ausschaltzeitpunkt 304 in eine kurze Drainstruktur ändert.
Der Thyristorbereich 302 umfaßt einen wannenförmigen p- Typ Diffusionsbereich, also einen p-Typ Basisbereich 314a, der auf einer Oberfläche eine n--Basisbereichs 313 geformt ist, einen n+-Sourcebereich 315, der auf der inneren Seiten­ oberfläche des p-Typ Basisbereichs 314a geformt ist, und einen p+-Kontaktbereich 316. Eine erste Gateelektrode 320 ist über dem Sourcebereich 315, dem p-Typ Basisbereich 314a und dem n--Basisbereich 313 über einem Gateoxydfilm 341a an diesen Oberflächenseiten angeordnet. Außerdem ist ein erster Gateanschluß 331 (Gateanschluß 3G1) elektrisch mit der er­ sten Gateelektrode 320 verbunden. Der Thyristorbereich 302 kann durch ein von dem äußeren Bereich über den ersten Gate­ anschluß 331 an die erste Gateelektrode 320 angelegtes Si­ gnal betrieben werden. Weiterhin ist eine Verbindungselek­ trode elektrisch mit dem p+-Kontaktbereich 316 verbunden.
Auf der anderen Seite ist der erste MOS-Bereich 303 als ein horizontaler MOSFET-Bereich ausgeführt und umfaßt einen wannenförmigen p-Typ Diffusionsbereich, also einen p-Typ Ba­ sisbereich 314b, der auf einer Oberfläche eines n--Basisbe­ reichs 313 geformt ist, einen n+-MOS-Drainbereich 317 und einen MOS-Sourcebereich 318, die auf der inneren Seitenober­ fläche des p-Typ MOS-Basisbereichs geformt sind, und einen p+-MOS-Kontaktbereich 319. Eine zweite Gateelektrode 321 ist über dem MOS-Sourcebereich 318 und dem MOS-Drainbereich 317 über einem Gateoxydfilm 341b angeordnet. Ein zweiter Gatean­ schluß 332 (ein zweiter Gateanschluß 3G2) ist elektrisch mit der zweiten Gateelektrode verbunden. Außerdem ist eine MOS- Sourceelektrode 328 elektrisch mit dem n+-MOS-Sourcebereich 318, dem p+-MOS-Kontaktbereich 319 und dem p-Typ MOS-Basis­ bereich 314b verbunden. Die MOS-Sourceelektrode 328 ist elektrisch mit einem Sourceanschluß 333 (Sourceanschluß S) des Thyristorbereichs 302, der mit einem Sourcepotential be­ aufschlagt wird, verbunden. Auf der anderen Seite ist eine MOS-Drainelektrode 327 elektrisch mit dem n+-MOS-Drainbe­ reich 317 verbunden. Die MOS-Drainelektrode 327 ist elek­ trisch mit einer Verbindungselektrode 326 des Thyristorbe­ reichs 302 verbunden. Also wird der erste Steuerungs-MOS-He­ reich 303 durch ein von dem äußeren Bereich über den zweiten Gateanschluß 332 an die zweite Gateelektrode 321 angelegtes Signal an- oder ausgeschaltet, so daß die Verbindung zwi­ schen dem n+-Sourcebereich 315 und dem p-Typ Basisbereich 314a zusammengezogen werden kann.
Auf der anderen Seite ist in der Oberflächenseite des n- Basisbereichs 313 des Drainbereichs 304 ein n+-Pufferbe­ reich 312 geformt, und in der Oberflächenseite des n+-Puf­ ferbereichs 312 ist ein p+-Drainbereich 311 geformt. In der Oberflächenseite des p+-Drainbereichs ist ein n+-Drainbe­ reich 342 geformt. Der n+-Drainbereich 342 ist elektrisch mit einer Drainelektrode 322 verbunden. Außerdem ist in der Oberflächenseite des n+-Drainbereichs 342 und des n+-Puffer­ bereichs 312 eine dritte Gateelektrode 324, die dem p+- Drainbereich 311 durch einen Gateoxydfilm 341c gegenüber­ liegt, so geformt, daß ein zweiter Steuerungs-MOS-Bereich 304a, in dem der n+-Pufferbereich 312 (die Seite des n-Typ Basisbereichs 313) als eine Source und der n-Typ Drainbe­ reich 342 als ein Drain betrieben wird, geformt wird. Außer­ dem ist ein dritter Gateanschluß 335 (ein dritter Gatean­ schluß 3G3) elektrisch mit der dritten Gateelektrode 324 des zweiten Steuerungs-MOS-Bereichs 304a verbunden. Der zweite Steuerungs-MOS-Bereich 304a wird durch ein von dem äußeren Bereich über den dritten Gateanschluß 335 angelegtes Signal gesteuert, und die Verbindung zwischen dem n+-Drainbereich 342 und dem n+-Pufferbereich 312 kann gesteuert werden. Denn die Verbindung zwischen der Seite des n--Basisbereichs 313 und der Seite der Drainelektrode 322 kann gesteuert werden.
Zusätzlich ist ein Drainanschluß 334 (ein Drainanschluß D) elektrisch mit der Drainelektrode 322 verbunden.
Fig. 17 zeigt einen äquivalenten Schaltkreis der Halb­ leitervorrichtung 301 nach dieser Ausführungsform. Die Halb­ leitervorrichtung 301 nach dieser Ausführungsform besteht aus einem Thyristorbereich 302, der durch den ersten Gatean­ schluß 3G1 gesteuert wird, dem ersten Steuerungs-MOS-Bereich 303, der durch den zweiten Gateanschluß 3G2 gesteuert wird, und dem zweiten Steuerungs-MOS-Bereich 304a, der durch den dritten Gateanschluß 3G3 gesteuert wird. Der Thyristorbe­ reich 302 umfaßt einen npn-Transistor Qnpn, der aus dem n+- Sourcebereich 315, dem p-Typ Basisbereich 314a und dem n-- Basisbereich 313 besteht, und einen pnp-Transistor Qpnp, der aus dem p-Typ Basisbereich 314a, dem n+-Basisbereich 313 (n+-Pufferbereich 312) und dem p+-Drainbereich 311 besteht. Daher besteht der Thyristor aus den Transistoren Qnpn und Qpnp. Wenn ein Kanal genau unter der ersten Gateelektrode 320 durch das Signal von dem ersten Gateanschluß 3G1 gebil­ det wird, wird der Transistor Qpnp angeschaltet, und ein Lö­ cherstrom wird durch den Transistor Qpnp an den p-Typ Basis­ bereich 314a angelegt, welcher die Basis des Transistors Qnpn ist. Folglich wird der Thyristor angeschaltet.
Die Halbleitervorrichtung 301 dieses Ausführungsbei­ spiels umfaßt den ersten Steuerungs-MOS-Bereich 303, der in der Lage ist, den p-Typ Basisbereich 314a, der eine Basis des Transistors Qnpn ist, mit dem Sourceanschluß S zusätz­ lich zu dem Thyristorbereich 2 zu verbinden. Wenn dann der erste Steuerungs-MOS-Hereich durch das von dem zweiten Gate­ anschluß 3G2 angelegte Signal angeschaltet wird, wird be­ wirkt, daß der an die Basis des Transistors Qnpn angelegte Löcherstrom zur Sourceanschlußseite S fließt, und der Tran­ sistor Qnpn wird ausgeschaltet. Folglich wird die Halblei­ tervorrichtung 301 dieser Ausführungsform von dem Thyristor­ zustand in einen Transistorzustand geändert, in dem der Transistor Qpnp angeschaltet ist.
Weiterhin umfaßt die Halbleitervorrichtung 301 dieser Ausführungsform den zweiten MOS-Steuerungsbereich 304a, der in der Lage ist, den n--Basisbereich 313, der eine Basis des Transistors Qpnp ist, mit dem Drainanschluß D zu verbinden. Wenn also der zweite Steuerungs-MOS-Bereich 304a durch das an den dritten Gateanschluß 3G3 angelegte Signal, angeschal­ tet wird, bildet der Drainbereich 304 eine Anodenkurzschluß­ struktur, so daß die Zufuhr von Löchern zum n--Basisbereich 313, der eine Basis des Transistors Qpnp ist, verhindert wird und die Extraktion von Elektronen aus dem n--Basisbe­ reich 313 zum Drainanschluß D nach dem Ausschalten beschleu­ nigt wird. Außerdem tritt keine Reinjektion von Löchern in den n--Basisbereich 313 auf. Folglich kann in der Halblei­ tervorrichtung 301 nach diesem Ausführungsbeispiel die Aus­ schaltzeit verglichen mit einem normalen IGBT verkürzt wer­ den.
Fig. 18 zeigt ein Zeitablaufdiagramm für die Steuerungs­ signale zum Steuern der Halbleitervorrichtung 301 dieses Ausführungsbeispiels, welche von dem äußeren Bereich an das erste Gate 3G1, das zweite Gate 3G2 und das dritte Gate 3G3 angelegt werden. In der Halbleitervorrichtung 301 dieser Ausführungsform besitzt jeder MOSFET mit der ersten Gate­ elektrode 320, die von dem ersten Gateanschluß 3G1 gesteuert wird, der zweiten Gateelektrode 321, die von dem zweiten Ga­ teanschluß 3G2 gesteuert wird, und der dritten Gateelektrode 322, die von dem dritten Gateanschluß gesteuert wird, eine n-Kanalstruktur. In diesem Fall können die jeweiligen MOS- FETs durch Anlegen von Signalen mit hohem Pegel an die Gate­ anschlüsse 3G1, 3G2 und 3G3 angeschaltet werden. Wenn zunächst ein Signal mit hohem Pegel zum Zeitpunkt t1 an den ersten Gateanschluß 3G1 angelegt wird, werden der Transistor Qnpn und der Transistor Qpnp angeschaltet und im Thyristor­ zustand betrieben. Wenn dann ein Hochpegelsignal zum Zeit­ punkt t2 an den zweiten Gateanschluß 3G2 angelegt wird, wird der Transistor Qnpn ausgeschaltet, und der Zustand der Halb­ leitervorric 11954 00070 552 001000280000000200012000285911184300040 0002004318205 00004 11835htung 301 wird in den Transistorzustand geän­ dert. Wenn dann ein Signal mit niedrigem Pegel zum Zeitpunkt t4 an den ersten Gateanschluß 3G1 angelegt wird, kann der Transistor Qpnp ausgeschaltet werden und die Halbleitervor­ richtung 301 wird nicht mehr betrieben. Dann wird in der Halbleitervorrichtung 301 nach diesem Ausführungsbeispiel ein Signal zum Zeitpunkt t3 an den dritten Gateanschluß 3G3 angelegt, bevor die Vorrichtung ausgeschaltet wird, um den Typ des Drainbereichs in einen Anodenkurzschlußtyp zu än­ dern. Der zweite Steuerungs-MOS-Bereich 304a wird nämlich durch das von dem äußeren Bereich durch den dritten Gatean­ schluß 335 angelegte Signal mit hohem Pegel angeschaltet, so daß die Verbindung zwischen dem n+-Drainbereich 342 und dem n+-Pufferbereich 312 hergestellt wird; mit anderen Worten wird die Verbindung zwischen der Seite des n--Basisbereichs 313 und dem Drainanschluß D (die Seite der Drainelektrode 322) hergestellt. Folglich wird die Anzahl der Löcher, die von dem p+-Drainbereich 312 dem n--Basisbereich 313 zuge­ führt werden, verringert, und die Elektronen können leicht von dem n--Basisbereich 313 extrahiert werden, so daß die Vorrichtung leicht ausgeschaltet werden kann. Daher stellt die Halbleitervorrichtung 301 dieser Ausführungsform eine solche Leistungsvorrichtung dar, die im Thyristorzustand an­ geschaltet werden kann, in dem die AN-Spannung bei Beginn des Betriebs niedrig ist, und die dann ein IGBT des Anoden­ kurzschlußtyps wird, der eine kürzere Ausschaltzeit als die eines allgemeinen IGBT besitzt.
Um den Betriebszustand zu erklären, zeigt Fig. 19 die Spannungswellenform der Halbleitervorrichtung 301 entspre­ chend den Signalen, die an den ersten Gateanschluß 3G1, den zweiten Gateanschluß 3G2 und den dritten Gateanschluß 3G3 angelegt werden. In dieser Zeichnung ist die Stromwellenform der Halbleitervorrichtung 301 durch die durchgezogene Linie L1 und die Spannungswellenform durch die gestrichelte Linie L2 gezeigt. Zum Vergleich ist die Stromwellenform eines her­ kömmlichen IGBT durch eine gestrich-punktete Linie L3 ge­ zeigt.
Wie in dieser Zeichnung gezeigt, fließt, wenn eine Span­ nung mit hohem Pegel zum Zeitpunkt t1 an die erste Gateelek­ trode 3G1 angelegt wird, der Elektronenstrom von dem Source­ bereich 315 durch den Kanal genau unter der ersten Gateelek­ trode 320, der in der Oberfläche des p-Typ Basisbereichs 314a gebildet wird, zum n--Basisbereich 313. Da in dieser Betriebsform Löcher von dem p+-Drainbereich 311 zum n--Ba­ sisbereich 313 fließen, besitzt der n--Basisbereich den Leitfähigkeitsmodulationszustand. Dieser Zustand ist ein Zu­ stand, in dem die eingebauten Transistoren Qpnp und Qnpn der Halbleitervorrichtung 1 dieser Ausführungsform, wie oben er­ klärt, angeschaltet sind und der dem Thyristorzustand ent­ spricht. Als Ergebnis wird der pn-Übergang an der Grenze A zwischen dem Sourcebereich 315 und dem p-Typ Basisbereich 314a, der in Fig. 16 gezeigt ist, aufgebrochen, so daß be­ wirkt wird, daß der Elektronenstrom von dem gesamten Source­ bereich 315 zum Drainbereich 304 fließt. Der Elektronenstrom erreicht den p-Typ Drainbereich 311 von dem Sourcebereich 315 durch den p-Typ Basisbereich 314a, den n--Basisbereich 313 und dem n+-Pufferbereich 312. Daher wird die Halbleiter­ vorrichtung 301 während der Periode T1 unter dem Zustand ei­ nes sehr niedrigen AN-Widerstands betrieben und besitzt eine niedrige AN-Spannung (Von), wie durch die gestrichelte Linie L2 gezeigt.
Wenn auf der anderen Seite eine Spannung mit hohem Pegel nach dem Zeitpunkt t2 an die zweite Gateelektrode G2 an­ gelegt wird, wird der Thyristorbetrieb nicht mehr durchge­ führt. Wenn der Elektronenstrom von dem Sourcebereich 315 durch den in dem p-Typ Basisbereich gebildeten Kanal dem n-- Basisbereich 313 zugeführt wird, besitzt der n--Basisbereich 313 einen Leitfähigkeitsmodulationszustand, und der Wider­ stand nimmt ab. Nichtsdestoweniger wird der pn-Übergang an der Grenze A zwischen dem Sourcebereich 315 und dem p-Typ Basisbereich 314a beibehalten. Folglich fließt der Elektro­ nenstrom durch den Kanal und der Löcherstrom fließt seit­ lich, denn der Elektronenstrom und der Löcherstrom fließen durch den JFET-Effekt entlang dem Kanal. Daher nimmt während der Periode T2 die AN-Spannung (Von) der Halbleitervorrich­ tung ein wenig durch die Zunahme des Kanalwiderstands zu, und die Widerstandszunahme wird durch den JFET-Effekt be­ wirkt, wie durch die gestrichelte Linie L2 gezeigt.
Wenn dann nach dem Zeitpunkt t3 eine Spannung mit hohem Pegel an die dritte Gateelektrode 3G3 angelegt wird, wird der zweite Steuerungs-MOS-Bereich 304 angeschaltet. Folglich wird, wenn die Verbindung zwischen dem n+-Drainbereich 342 und dem n+-Pufferbereich 312 hergestellt wird, nämlich die Verbindung zwischen der Seite des n--Basisbereichs 313 und der Seite der dritten Gateelektrode 322 hergestellt wird, die Anzahl der Löcher, die dem n--Basisbereich 313 zugeführt werden, reduziert, so daß der AN-Widerstand der Halbleiter­ vorrichtung 301 ein wenig erhöht wird und die AN-Spannung (Von) während der Periode T3 ein wenig erhöht wird, wie durch die gestrichelte Linie L2 gezeigt. Nichtsdestoweniger besitzt, da die Elektronen leicht von dem n--Basisbereich 13 zur Drainelektrode 322 extrahiert werden können, nachdem die Halbleitervorrichtung 301 durch Anlegen einer Spannung mit niedrigem Pegel nach dem Zeitpunkt t4 an die erste Gateelek­ trode ausgeschaltet worden ist, die Halbleitervorrichtung 301 eine kurze Ausschaltzeit verglichen mit einem herkömmli­ chen IGBT (die Stromwellenform ist durch die strich-punk­ tierte Linie L3 gezeigt), wie durch die durchgezogene Linie L1 gezeigt.
Da die Halbleitervorrichtung 301 wie oben beschrieben im Thyristorzustand betrieben wird und der Elektronenstrom nicht durch den durch die erste Gateelektrode 320 gebildeten Kanal geleitet wird, kann, selbst wenn eine Spannung niedri­ gen Pegels an die erste Gateelektrode 320 angelegt wird, um den Kanal zu beseitigen, die Halbleitervorrichtung 301 nicht ausgeschaltet werden. Jedoch wird durch Anlegen einer Span­ nung hohen Pegels durch den ersten Steuerungsbereich 303 an die zweite Gateelektrode 321 zum Sammeln der Löcher, die von dem p-Typ Basisbereich 304, der der Basis des Transistor Qnpn entspricht, angelegt werden, zum Sourceanschluß 333 hin, der Transistor Qnpn ausgeschaltet, um denselben Transi­ storzustand wie in einem IGBT herzustellen, und dann wird bewirkt, daß die Halbleitervorrichtung 301 ausgeschaltet wird. Dann kann, da der pn-Übergang zwischen dem Sourcebe­ reich 315 und dem p-Typ Basisbereich 314a wiederhergestellt wird und die Elektronenströme wieder durch den Kanal, der durch die erste Gateelektrode 320 erzeugt wird, gesteuert werden können, die Halbleitervorrichtung 301 dieser Ausfüh­ rungsform durch Anlegen einer Spannung mit niedrigem Pegel an die erste Gateelektrode 320 zum Entfernen des Kanals aus­ geschaltet werden.
Also stellt die Halbleitervorrichtung 301 dieser Ausfüh­ rungsform eine neue Vorrichtung dar, in der, nachdem die Vorrichtung in einen Thyristorzustand mit niedriger AN-Span­ nung durch Verwendung der ersten Gateelektrode 320 gebracht wurde, dieser Thyristorzustand durch Verwendung der zweiten Gateelektrode 321 in den üblichen IGBT-Zustand geändert wird und der übliche IGBT-Zustand durch Verwendung der dritten Gateelektrode 324 in einen Anodenkurzschluß-IGBT-Zustand ge­ ändert wird, so daß die Vorrichtung eine niedrige AN-Span­ nung und eine kurze Ausschaltzeit besitzt.
Bislang waren Techniken bekannt, durch die Vorrichtun­ gen, wie MCT, IGBT, usw., zu hohen Leistungen gebracht wur­ den, es waren Techniken für hohe Geschwindigkeiten und nied­ rige Betriebsleistungen für MOS-Gate-Vorrichtungen bekannt, es waren Techniken mit niedriger AN-Spannung für Thyri­ storstrukturen bekannt, und es waren Techniken für hohe Lei­ stungen für Kombinationen der verschiedenen Vorrichtungen bekannt. Jedoch wurde bislang keine Vorrichtung gefunden, in der der Kompromiß einer Reduktion der AN-Spannung und der Schaltzeit deutlich verbessert werden konnte. Auf der ande­ ren Seite wurde die Halbleitervorrichtung 301 dieser Ausfüh­ rungsform erfunden durch das neue Konzept, daß der AN- und AUS-Betrieb ein- und derselben Vorrichtung durch jeweils ge­ eignete Zustände gesteuert wird. Nach der vorliegenden Er­ findung kann eine Leistungsvorrichtung mit guten Leistungen mit einer niedrigen AN-Spannung im Thyristorbetrieb und mit einer kurzen Ausschaltzeit, die der eines Anodenkurzschluß­ typ-IGBT entspricht, die in der Lage ist, den Thyristorzu­ stand durch eine Spannung zu steuern, hergestellt werden. Daher kann eine Verlustverringerung und eine Miniaturisie­ rung von verschiedenen Vorrichtungen, was aufgrund einer Leistungsersparnis erforderlich war, erreicht werden. Da die Halbleitervorrichtung weiterhin eine niedrige AN-Spannung und eine hohe Schaltgeschwindigkeit besitzt, kann der Ver­ lust beim Anlegen einer hohen Frequenz deutlich verringert werden. Da bei der Halbleitervorrichtung 301 dieser Ausfüh­ rungsform alle Elektroden auf der Oberflächenseite des Sub­ strats angeordnet sind, ist die Verdrahtung mit anderen Vor­ richtungen leicht.
Wie oben beschrieben, umfaßt die Halbleitervorrichtung mit dem MIS-Gate-Thyristor entsprechend der Ausführungsform 5 der vorliegenden Erfindung in der Oberflächenseite des Halbleitersubstrats einen ersten Steuerungsschaltbereich, zum Beispiel einen ersten Steuerungs-MIS-Bereich, in dem der Betrieb des Thyristorbereichs von dem Thyristorzustand in den Transistorzustand gesteuert wird, und einen zweiten Steuerungsschaltbereich, zum Beispiel einen zweiten Steue­ rungs-MIS-Bereich, dessen Drainbereichsseite eine kurze Drainstruktur bildet. Da entsprechend der vorliegenden Er­ findung eine niedrige AN-Spannung wie in einem Thyristor während er AN-Zeit erreicht werden kann und eine hohe Schaltgeschwindigkeit wie zum Beispiel in einem Anodenkurz­ schlußtyp-IGBT während des Ausschaltzeitpunkts erreicht wer­ den kann, kann der Kompromiß zwischen der Schaltzeit und der AN-Spannung, der in herkömmlichen Leistungshalbleitern nicht erreicht werden konnte, deutlich verbessert werden. Die in Vorrichtungen und Schaltkreisen für mittlere und große Ströme und für mittlere und hohe Spannungen verwendete Halb­ leitervorrichtung kann mit hohen Leistungen erreicht werden.
Zusätzlich sind die strukturellen Elemente, wie die Elektroden, auf der Oberflächenseite des Substrats angeord­ net, so daß die Verdrahtung mit anderen Vorrichtungsberei­ chen leicht ist.

Claims (10)

1. Halbleitervorrichtung, die umfaßt:
einen Basisbereich (3) eines zweiten Leitfähigkeitstyps;
einen Drainbereich (1) eines ersten Leitfähigkeitstyps, der in einer Oberfläche des Basisbereichs geformt ist;
eine mit dem Drainbereich verbundene Drainelektrode (24);
einen ersten Basisbereich (4) des ersten Leitfähigkeits­ typs, der in einer Position getrennt von diesem Drainbereich in der Oberfläche des Basisbereichs geformt ist;
einen zweiten Basisbereich (11) des ersten Leitfähig­ keitstyps, der getrennt von diesem Drainbereich und dem er­ sten Basisbereich in der Oberfläche des Basisbereichs ge­ formt ist:
einen ersten MIS-Hereich (20b), der ermöglicht einen in dem ersten Basisbereich geformten, ersten Sourcebe­ reich (5) des zweiten Leitfähigkeitstyps mit dem Basisbe­ reich (3) des zweiten Leitfähigkeitstyps zu verbinden;
einen zweiten MIS-Bereich (30) einschließlich eines zweiten Sourcebereichs (8) des zweiten Leitfähigkeitstyps in dem zweiten Basisbereich und eines Drainbereichs (7) des zweiten Leitfähigkeitstyps in dem zweiten Basisbereich;
wobei der erste Sourcebereich und der zweite Sourcebe­ reich elektrisch verbunden sind, und der erste Basisbereich und der Drainbereich des zweiten Leitfähigkeitstyps elek­ trisch verbunden sind.
2. Halbleitervorrichtung nach Anspruch 1, dadurch ge­ kennzeichnet, daß die Drainelektrode elektrisch mit einer Seite des Basisbereichs des zweiten Leitfähigkeitstyps ebenso wie der Drainbereich (1) des ersten Leitfähigkeits­ typs verbunden ist.
3. Halbleitervorrichtung nach Anspruch 2, dadurch ge­ kennzeichnet, daß der Drainbereich (1) des ersten Leitfähig­ keitstyps in einem Pufferbereich (2) des zweiten Leitfähig­ keitstyps, der in der Oberfläche des Basisbereichs des zwei­ ten Leitfähigkeitstyps geformt ist, geformt ist und daß die Drainelektrode elektrisch durch den Pufferbereich mit dem Basisbereich des zweiten Leitfähigkeitstyps verbunden ist.
4. Halbleitervorrichtung, welche umfaßt:
einen Basisbereich (203) eines zweiten Leitfähigkeits­ typs;
einen Drainbereich (201) eines ersten Leitfähigkeits­ typs, an den ein elektrisches Drainpotential angelegt wird;
einen Thyristorbereich (210) einschließlich eines Basis­ bereichs (204) des ersten Leitfähigkeitstyps, der in einer Position über dem Basisbereich des zweiten Leitfähigkeits­ typs geformt ist und dem Drainbereich des ersten Leitfähig­ keitstyps gegenüberliegt, eines in dem Basisbereich des er­ sten Leitfähigkeitstyps geformten Sourcebereichs (205), an den ein elektrisches Sourcepotential angelegt wird, und ei­ ner ersten Gateelektrode (207), die über dem Sourcebereich und dem Basisbereich des zweiten Leitfähigkeitstyps angeord­ net ist:
dadurch gekennzeichnet, daß sie einen Steuerungs-MISFET (220) mit einer zweiten Gateelektrode (225) umfaßt, durch den die Verbindung des Basisbereichs des ersten Leitfähig­ keitstyps mit dem Sourcebereich gesteuert werden kann.
5. Halbleitervorrichtung, welche umfaßt:
einen Basisbereich (203) eines zweiten Leitfähigkeits­ typs;
einen Drainbereich (201) eines ersten Leitfähigkeits­ typs, an den ein elektrisches Drainpotential angelegt wird:
einen Thyristorbereich (210) einschließlich eines Basis­ bereichs (204) des ersten Leitfähigkeitstyps, der in einer Position über dem Basisbereich des zweiten Leitfähigkeits­ typs geformt ist und dem Drainbereich des ersten Leitfähig­ keitstyps gegenüberliegt, eines in dem Basisbereich des er­ sten Leitfähigkeitstyps geformten Sourcebereichs (205), an den ein elektrisches Sourcepotential angelegt wird, und ei­ ner ersten Gateelektrode (207), die über dem Sourcebereich und dem Basisbereich (203) des zweiten Leitfähigkeitstyps angeord­ net ist;
dadurch gekennzeichnet, daß sie einen Steuerungs-MISFET (220) bestehend aus einem MIS-Basisbereichs (221) des ersten Leitfähigkeitstyps, der auf dem Basisbereich (203) des zweiten Leitfähigkeitstyps getrennt von dem Basisbereich (204) des ersten Leitfähigkeitstyps geformt ist, und einer zweiten Gateelektrode (225), die über dem MIS-Basisbereich (221) des ersten Leitfähigkeitstyps geformt ist, umfaßt;
wobei der Steuerungs-MISFET eine MIS-Sourceschicht (223) des zweiten Leitfähigkeitstyps umfaßt, an die das elektri­ sche Sourcepotential angelegt wird, wobei das elektrische Sourcepotential auch an den MIS-Basisbereich (221) angelegt wird, und eine MIS-Drainschicht (222) des zweiten Leitfähigkeits­ typs mit dem Basisbereich (204) des ersten Leitfähigkeitstyps ver­ bunden ist.
6. Halbleitervorrichtung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß sie außerdem umfaßt:
einen Stromdetektorbereich (240) mit wenigstens einem Satz einer Detektions-Basisschicht (243a) des ersten Leitfä­ higkeitstyps in dem Basisbereich (203) des zweiten Leitfähigkeits­ typs, einer Detektions-Sourceschicht (244a) des zweiten Leitfähigkeitstyps, die in der Detektions-Basisschicht (243a) ge­ formt ist, und einer Detektionsgateelektrode (245), die über der Detektions-Sourceschicht (244a) und dem Basisbereich (203) des zwei­ ten Leitfähigkeitstyps angeordnet ist; und
eine Widerstandsvorrichtung (242), die in Reihe mit der Detektions-Sourceschicht (244a) verbunden ist und durch die das elektrische Sourcepotential an die Detektions-Sourceschicht angelegt wird, wobei die Detektions-Sourceschicht mit der zweiten Gateelektrode verbunden ist.
7. Halbleitervorrichtung nach Anspruch 6, dadurch ge­ kennzeichnet, daß die Widerstandsvorrichtung ein polykri­ stalliner Siliziumwiderstand (247) ist, der auf dem Basisbe­ reich (203) des zweiten Leitfähigkeitstyps geformt ist.
8. Halbleitervorrichtung, welche umfaßt:
einen Basisbereich (313) eines ersten Leitfähigkeits­ typs;
einen Drainbereich (311) eines zweiten Leitfähigkeits­ typs, an den über eine Drainelektrode (322) ein elektrisches Drainpotential angelegt wird;
einen Thyristorbereich (302) einschließlich eines Basis­ bereichs (314a) des zweiten Leitfähigkeitstyps, der in einer Position getrennt von dem Drainbereich des zweiten Leitfä­ higkeitstyps geformt ist, eines in dem Basisbereich des zweiten Leitfähigkeitstyps geformten Sourcebereichs (315), an den ein elektrisches Sourcepotential angelegt wird, und einer ersten Gateelektrode (320), die über dem Sourcebe­ reich, dem Basisbereich des zweiten Leitfähigkeitstyps und dem Basisbereich des ersten Leitfähigkeitstyps angeordnet ist;
dadurch gekennzeichnet, daß sie einen ersten Steuerungs­ schaltbereich (303) umfaßt, der in der Lage ist, die Verbin­ dung zwischen dem Sourcebereich (315) und dem Basisbereich (314a) des zweiten Leitfähigkeitstyps zu steuern; und
einen zweiten Steuerungsschaltbereich (304a) umfaßt, der in der Lage ist, die Verbindung zwischen dem Basisbereich (313) des ersten Leitfähigkeitstyps und der Drainelektrode zu steuern; wobei der Drainbereich (311) des zweiten Leitfähigkeits­ typs, der Thyristorbereich, der erste Steuerungsschaltbe­ reich und der zweite Steuerungsschaltbereich auf einer Ober­ flächenseite des Basisbereichs (313) des ersten Leitfähigkeitstyps geformt sind.
9. Halbleitervorrichtung nach Anspruch 8, dadurch ge­ kennzeichnet, daß der erste Steuerungsschaltbereich (303) einen ersten Steuerungs-MIS-Bereich auf einem MIS-Basisbereich (314b) des zweiten Leitfähigkeitstyps, der in dem Basisbe­ reich des ersten Leitfähigkeitstyps geformt ist, so daß er von dem Basisbereich des zweiten Leitfähigkeitstyps getrennt ist, umfaßt, wobei der erste Steuerungs-MIS-Bereich einen MIS-Sourcebereich (318) des ersten Leitfähigkeitstyps, an den das elektrische Sourcepotential angelegt wird, wobei das elektrische Sourcepotential auch an den MIS-Basisbereich (314b) des zweiten Leitfähigkeitstyps angelegt wird; einen MIS-Drainbe­ reich (317) des ersten Leitfähigkeitstyps, der mit dem Ba­ sisbereich des zweiten Leitfähigkeitstyps verbunden ist; und eine zweite Gateelektrode (321) umfaßt, die über den Ober­ flächen des MIS-Sourcebereich des ersten Leitfähigkeitstyps und dem MIS-Drainbereich des ersten Leitfähigkeitstyps ange­ ordnet ist und mit einem Steuerungssignal beaufschlagt ist.
10. Halbleitervorrichtung nach Anspruch 8 oder 9, da­ durch gekennzeichnet, daß der zweite Steuerungsschaltbereich (304a) einen zweiten Steuerungs-MIS-Bereich mit einer Source (312) an einer Seite des Basisbereichs des ersten Leitfähigkeits­ typs, einem Drainbereich (342) des ersten Leitfähigkeits­ typs, der in dem Drainbereich (311) des zweiten Leitfähigkeitstyps geformt ist und elektrisch mit der Drainelektrode verbunden ist, und einer dritten Gateelektrode (324), die über den Oberflächen der Source (312) und des Drainbereich (342) des ersten Leitfähigkeitstyps angeordnet ist und mit einem Steuerungs­ signal beaufschlagt ist, umfaßt.
DE4318205A 1992-06-01 1993-06-01 Halbleitervorrichtungen Expired - Fee Related DE4318205C2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP14036192A JPH05335556A (ja) 1992-06-01 1992-06-01 Ｍｉｓゲート型サイリスタを備えた半導体装置
JP14036092A JPH05335555A (ja) 1992-06-01 1992-06-01 半導体装置
JP14035992A JP3163746B2 (ja) 1992-06-01 1992-06-01 半導体装置

Publications (2)

Publication Number Publication Date
DE4318205A1 DE4318205A1 (de) 1993-12-02
DE4318205C2 true DE4318205C2 (de) 1998-04-23

Family

ID=27318052

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4318205A Expired - Fee Related DE4318205C2 (de) 1992-06-01 1993-06-01 Halbleitervorrichtungen

Country Status (3)

Country Link
US (1) US5349212A (de)
DE (1) DE4318205C2 (de)
GB (1) GB2267996B (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0622854B1 (de) * 1993-04-27 1999-11-24 Hitachi, Ltd. Halbleiterschalter mit IGBT und Thyristor
JP3116695B2 (ja) * 1993-12-10 2000-12-11 富士電機株式会社 半導体装置
US5412228A (en) * 1994-02-10 1995-05-02 North Carolina State University Multifunctional semiconductor switching device having gate-controlled regenerative and non-regenerative conduction modes, and method of operating same
JP3255547B2 (ja) * 1994-03-09 2002-02-12 株式会社東芝 絶縁ゲート付きサイリスタ
US5444272A (en) * 1994-07-28 1995-08-22 International Rectifier Corporation Three-terminal thyristor with single MOS-gate controlled characteristics
US5801420A (en) * 1994-09-08 1998-09-01 Fuji Electric Co. Ltd. Lateral semiconductor arrangement for power ICS
US5757037A (en) * 1995-02-01 1998-05-26 Silicon Power Corporation Power thyristor with MOS gated turn-off and MOS-assised turn-on
WO1996036076A1 (en) * 1995-05-11 1996-11-14 Fuji Electric Co., Ltd. Emitter switched thyristor
KR0175276B1 (ko) * 1996-01-26 1999-02-01 김광호 전력반도체장치 및 그의 제조방법
FR2754392B1 (fr) * 1996-10-04 1999-04-30 Centre Nat Rech Scient Thyristor dual normalement passant blocable par une impulsion appliquee sur la gachette
KR100256109B1 (ko) * 1997-05-07 2000-05-01 김덕중 전력 반도체 장치
US6121089A (en) * 1997-10-17 2000-09-19 Intersil Corporation Methods of forming power semiconductor devices having merged split-well body regions therein
US6825504B2 (en) * 1999-05-03 2004-11-30 Hitachi, Ltd. Semiconductor integrated circuit device and method of manufacturing the same
US6326648B1 (en) * 1999-12-20 2001-12-04 Stmicroelectronics S.A. Power switch with a controlled DI/DT
FR2803140B1 (fr) 1999-12-24 2002-05-31 St Microelectronics Sa Generateur analogique d'impulsions de tension
JP4857610B2 (ja) * 2005-06-01 2012-01-18 株式会社日立製作所 高圧アナログ・スイッチｉｃおよびそれを使った超音波診断装置
US9419130B2 (en) * 2013-11-27 2016-08-16 Infineon Technologies Austria Ag Semiconductor device and integrated circuit
US10355132B2 (en) * 2017-03-20 2019-07-16 North Carolina State University Power MOSFETs with superior high frequency figure-of-merit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0247660A2 (de) * 1986-05-16 1987-12-02 Philips Electronics Uk Limited Halbleiteranordnung mit einem Bipolartransistor und Feldeffekttransistoren
DE4006886A1 (de) * 1989-03-06 1990-09-13 Fuji Electric Co Ltd Halbleiter-vorrichtung mit einem mis-feldeffekt-transistor von der art einer leitfaehigkeits-modulation
DE3737790C2 (de) * 1986-11-17 1990-12-20 General Motors Corp., Detroit, Mich., Us
DE3628857C2 (de) * 1985-08-27 1992-02-13 Mitsubishi Denki K.K., Tokio/Tokyo, Jp

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1985005224A1 (en) * 1984-05-02 1985-11-21 Bell Telephone Manufacturing Company Naamloze Venn Semiconductor device and arrangement
US4611235A (en) * 1984-06-04 1986-09-09 General Motors Corporation Thyristor with turn-off FET
EP0219995B1 (de) * 1985-09-30 1994-03-02 Kabushiki Kaisha Toshiba Mittels Steuerelektrode abschaltbarer Thyristor mit unabhängigen Zünd-/Lösch-Kontrolltransistoren
JPH0795596B2 (ja) * 1989-10-23 1995-10-11 三菱電機株式会社 サイリスタ及びその製造方法
DE4216810C2 (de) * 1991-05-31 1999-09-16 Fuji Electric Co Ltd Steuerschaltung für einen Leitfähigkeitsänderungs-MISFET
US5182220A (en) * 1992-04-02 1993-01-26 United Microelectronics Corporation CMOS on-chip ESD protection circuit and semiconductor structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3628857C2 (de) * 1985-08-27 1992-02-13 Mitsubishi Denki K.K., Tokio/Tokyo, Jp
EP0247660A2 (de) * 1986-05-16 1987-12-02 Philips Electronics Uk Limited Halbleiteranordnung mit einem Bipolartransistor und Feldeffekttransistoren
DE3737790C2 (de) * 1986-11-17 1990-12-20 General Motors Corp., Detroit, Mich., Us
DE4006886A1 (de) * 1989-03-06 1990-09-13 Fuji Electric Co Ltd Halbleiter-vorrichtung mit einem mis-feldeffekt-transistor von der art einer leitfaehigkeits-modulation

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z.: YILMAZ, H.: IEEE Electron Device Letters, Vol. EDL-6, No. 8, 1985, S. 419-412 *

Also Published As

Publication number Publication date
GB2267996B (en) 1996-04-17
GB2267996A (en) 1993-12-22
US5349212A (en) 1994-09-20
GB9311146D0 (en) 1993-07-14
DE4318205A1 (de) 1993-12-02

Similar Documents

Publication Publication Date Title
DE4318205C2 (de) Halbleitervorrichtungen
DE69319549T2 (de) Spannungsgesteuerte Halbleiteranordnung
DE3856480T2 (de) MOS-Feldeffekt-Transistor mit Leitfähigkeitsmodulation
DE69414311T2 (de) Halbleiteranordnung mit einer Bipolarfeldeffektanordnung mit isoliertem Gate
DE69212868T2 (de) Halbleiterbauelement mit n-dotiertem Gebiet niedriger Konzentration zur Verbesserung der dV/dt Eigenschaften
DE3485831T2 (de) Integrierte leistungshalbleiterschaltanordnungen mit igt- und mosfet-strukturen.
DE69934028T2 (de) Schaltung gegen überströmen in einem leistungshalbleiter
DE19836979A1 (de) Halbleitervorrichtung mit isoliertem Gate
DE4230319A1 (de) Leistungsschaltende halbleitereinrichtung mit einem si-thyristor und einem in kaskade angeschlossenen mos-feldeffekttransistor
DE4216810C2 (de) Steuerschaltung für einen Leitfähigkeitsänderungs-MISFET
DE19528998C2 (de) Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung
DE4335298C1 (de) Schaltungsstruktur mit mindestens einem bipolaren Leistungsbauelement und Verfahren zu deren Betrieb
DE102016111127A1 (de) Elektrische Baugruppe, die eine bipolare Transistorvorrichtung mit isoliertem Gate und eine Transistorvorrichtung mit breiter Bandlücke enthält
DE102016110035A1 (de) Elektrische Baugruppe, die eine bipolare Schaltvorrichtung und einen Transistor mit breiter Bandlücke umfasst
DE19638769C1 (de) Emittergesteuerter Thyristor
DE4228832C2 (de) Feldeffekt-gesteuertes Halbleiterbauelement
DE19511382C2 (de) Thyristor mit isoliertem Gate
DE69507177T2 (de) Halbleiterbauelement mit mindestens einem IGBT und einer Diode
WO1996009649A1 (de) Steuerbares halbleiterbauelement
DE19905421A1 (de) Leistungshalbleiterbauelement mit reduzierter Millerkapazität
DE19521751A1 (de) MOS-gesteuerter Thyristor
EP0239866B1 (de) Abschaltbares Halbleiterbauelement sowie Verwendung desselben
DE68916697T2 (de) Gate-gesteuerte Zweirichtungshalbleiterschaltungseinrichtung.
DE2531249A1 (de) Vielschicht-thyristor
DE19810338B4 (de) Bipolartransistor mir isoliertem Gate

Legal Events

Date Code Title Description
8101 Request for examination as to novelty
8105 Search report available
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee