[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE4118593C2 - Verfahren zur Herstellung integrierter Vorrichtungen in Silizium- und siliziumfreien Substraten mittels Waferbonding - Google Patents

Verfahren zur Herstellung integrierter Vorrichtungen in Silizium- und siliziumfreien Substraten mittels Waferbonding

Info

Publication number
DE4118593C2
DE4118593C2 DE4118593A DE4118593A DE4118593C2 DE 4118593 C2 DE4118593 C2 DE 4118593C2 DE 4118593 A DE4118593 A DE 4118593A DE 4118593 A DE4118593 A DE 4118593A DE 4118593 C2 DE4118593 C2 DE 4118593C2
Authority
DE
Germany
Prior art keywords
silicon
semiconductor substrate
free
free semiconductor
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4118593A
Other languages
English (en)
Other versions
DE4118593A1 (de
Inventor
Bertrand F Cambou
H Ming Liaw
Mamoru Tomozane
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE4118593A1 publication Critical patent/DE4118593A1/de
Application granted granted Critical
Publication of DE4118593C2 publication Critical patent/DE4118593C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

Die Erfindung betrifft allgemein Halbleitervorrichtungen, insbe­ sondere integrierte Silizium- und siliziumfreie Halbleitervor­ richtungen, die mittels Waferbonding auf einem einzigen Chip herstellt werden.
Elektronische Vorrichtungen hoher Dichte, beispielsweise Logik- oder Speichervorrichtungen, werden typischerweise auf Silizium hergestellt, während optische oder Mikrowellenvor­ richtungen auf anderen Halbleitermaterialien als Silizium her­ gestellt werden, aus Gründen der Optimierung und aus Kosten­ gründen. Es wäre wünschenswert, diese Vorrichtungen auf ei­ nem einzigen Chip herzustellen, um eine mehrfache Funktions­ fähigkeit zu erzielen. Würden beide dieser Arten von Vorrich­ tungen auf Silizium oder einem Material ungleich Silizium hergestellt, so könnten optimale Vorrichtungseigenschaften geopfert werden. Es wäre daher wünschenswert, kostenwirksam die Siliziummaterialien und die siliziumfreien Materialien auf einem einzigen Chip zu integrieren, um integrierte Sili­ ziumvorrichtungen und siliziumfreie Vorrichtungen auf einem einzigen Chip herzustellen.
In der Vergangenheit wurde diese Integration erzielt, indem man eine Galliumarsenid-Epitaxieschicht auf einem Silizium­ halbleitersubstrat aufwachsen ließ. Auf diese Weise können integrierte Silizium- und Nicht-Silizium-Halbleiter­ vorrichtungen hergestellt werden. Allerdings werden zahlrei­ che Defekte in der Galliumarsenid-Epitaxieschicht ausgebil­ det infolge einer Gitter-Fehlanpassung des Galliumarsenids und des Siliziums. Daher zeigen Vorrichtungen, die in der Galliumarsenid-Epitaxieschicht hergestellt werden, schlechte Eigenschaften. Zusätzlich verhindern die hohen Kosten für das Wachsenlassen von Galliumarsenid-Epitaxieschichten den Einsatz dieses Verfahrens.
Aus dem Stand der Technik gemäß Liau, Z. L. et al., "Wafer fusion, A novel technique for optoelectric device fabrication and monolithic integration", Appl. Phys. Letter 56 (8), 1990, S. 737-739, ist ein Verfahren zur Herstellung integrierter Sili­ zium-Vorrichtungen und siliziumfreien Vorrichtungen durch Wafer­ bonden und Läppen bekannt, wobei das siliziumfreie Halbleiter­ substrat Gräben auf derjenigen Oberfläche aufweisen kann, die an den Silizium-Wafer gebondet ist.
Die US 4 890 895 A lehrt ein epitaktisches Aufwachsen einer Gal­ liumarsenidschicht auf ein Siliziumsubstrat in einem definierten Oberflächenbereich.
Eine Aufgabe der vorliegenden Erfindung liegt daher in der Be­ reitstellung eines verbesserten Verfahrens zum Integrieren von Siliziumvorrichtungen und siliziumfreien Vorrichtungen auf einem einzigen Chip, insbesondere in der Bereitstellung eines Verfah­ rens zur Ausbildung integrierter Siliziumhalbleitervorrichtungen und siliziumfreier Halbleitervorrichtungen durch Wafer-Bonden, selektives Ätzen und selektives Epitaxiewachstum.
Diese Aufgabe wird gelöst durch Verfahren gemäß den Ansprüchen 1 und 11.
Ein Vorteil der vorliegenden Erfindung liegt in der Bereitstellung eines Verfahrens zum Integrieren von Silizium­ vorrichtungen und siliziumfreien Vorrichtungen, bei welchem der Nicht-Silizium-Halbleiter von hoher Qualität ist.
Ein weiterer Vorteil der vorliegenden Erfindung besteht in der Breitstellung eines Verfahrens zum Integrieren von Siliziumhalb­ leitervorrichtungen und siliziumfreien Halbleitervorrichtungen durch Bonden eines siliziumfreien Halbleitersubstrats, in das Ausnehmungen geätzt sind, mit einem Silizium-Wafer.
Ein weiterer Vorteil der vorliegenden Erfindung liegt in der Bereitstellung eines Verfahrens zum Integrieren von Silizium­ halbleitervorrichtungen und siliziumfreien Halbleitervorrich­ tungen durch Bonden eines Silizium-Wafers, in welchem Halb­ leitervorrichtungen hergestellt wurden, an ein siliziumfreies Halbleitersubstrat.
Die voranstehenden und weitere Vorteile und Zielsetzungen der vorliegenden Erfindung werden dadurch erreicht, daß ein Sili­ zium Wafer an ein Nicht-Silizium-Halbleitersubstrat gebondet wird. Ein Silizium-Wafer wird an einen Nicht-Silizium-Halb­ leitersubstrat-Wafer entweder direkt oder über eine Zwischen­ schicht gebondet. Die Dicke des Nicht-Silizium-Halbleitersub­ strats wird dann verringert durch mechanisches Polieren oder chemisch/mechanisches Polieren. Dann werden Abschnitte des siliziumfreien Halbleitersubstrats geätzt, um den Silizium- Wafer freizulegen. Halbleitervorrichtungen können dann in dem Silizium-Wafer und in dem siliziumfreien Halbleitersubstrat ausgebildet werden. Es könnten auch Halbleitervorrichtungen in dem Silizium-Wafer vor dem Bonden ausgebildet worden sein. Zwischenverbindungen können ausgebildet werden, um die Vor­ richtungen in dem Silizium-Wafer und in dem siliziumfreien Halbleitersubstrat elektrisch zu verbinden. Alternativ hierzu kann man Silizium selektiv in den Bereichen wachsen lassen, in welchen das siliziumfreie Halbleitersubstrat entfernt wur­ de. Dann können Vorrichtungen in dem selektiv aufgewachsenen Silizium und in dem siliziumfreien Halbleitersubstrat ausge­ bildet werden. Bei einer weiteren Ausführungsform wird ein siliziumfreies Halbleitersubstrat, das mit darin vorgesehenen Gräben versehen ist, an einen Silizium-Wafer gebondet. Das siliziumfreie Halbleitersubstrat wird dann poliert, bis Öff­ nungen zu dem Silizium-Wafer zur Verfügung gestellt werden. Die weitere Bearbeitung erfolgt wie voranstehend beschrieben.
Die Erfindung wird nachstehend anhand zeichnerisch dargestell­ ter Ausführungsbeispiele näher erläutert, aus welchen weitere Vorteile hervorgehen. Es zeigt:
Fig. 1 und 2 vergrößerte Querschnittsansichten einer ersten Ausführungsform der vorliegenden Erfindung in unterschiedlichen Herstellungsstufen;
Fig. 3 eine vergrößerte Querschnittsansicht einer zwei­ ten Ausführungsform der vorliegenden Erfindung; und
Fig. 4 bis 5 vergrößerte Querschnittsansichten einer dritten Ausführungsform der vorliegenden Erfindung in unterschiedlichen Fabrikationsstufen.
Fig. 1 erläutert eine vergrößerte Querschnittsansicht einer ersten Ausführungsform der vorliegenden Erfindung in einer an­ fänglichen Herstellungsstufe. Gezeigt ist ein Silizium-Wafer 10 mit einem Nicht-Silizium-Halbleitersubstrat 11, welches auf den Silizium-Wafer 10 gebondet ist mit einer Zwischenschicht oder Spannungsausgleichsschicht 12 dazwischen. geeignete Methoden zum Boden eingesetzt werden. Das Bonden kann ohne die Zwischenschicht 12 erfolgen.
Eine Maskierungsschicht 13 wird auf der Oberfläche des sili­ ziumfreien Halbleitersubstrats 11 ausgebildet und daraufhin mit einem Muster versehen, um Öffnungen 14 zur Verfügung zu stellen. Der Silizium-Wafer 10 kann aus einem Siliziumsubstrat bestehen oder aus einem Substrat, auf welchem eine Epitaxie­ schicht ausgebildet ist. Weiterhin kann der Silizium-Wafer 10 auch Halbleitervorrichtungen in sich ausgebildet haben, bevor das Bonden an das siliziumfreie Halbleitersubstrat 11 erfolgt. Das siliziumfreie Substrat 11 ist vorzugsweise ein Halbleiter- Verbundsubstrat der Gruppe III-V, beispielsweise ein Gallium­ arsenid-Substrat. Fig. 1 zeigt ein siliziumfreies Halbleiter­ substrat 11 (nicht maßstabsgerecht), welches bereits auf eine vorbestimmte Dicke verdünnt oder poliert wurde nach dem Bon­ den durch mechanische Mittel wie Schleifen oder Läppen, oder durch chemisch/mechanische Mittel, um die Dicke des silizium­ freien Halbleitersubstrats 11 auf vorzugsweise etwa 2 bis 50 Mikrometer zu verringern. Halbleitervorrichtungen (nicht dar­ gestellt) können in der siliziumfreien Schicht 11 ausgebildet werden, bevor die Maskierungsschicht 13 gebildet wird. Die Maskierungsschicht 13 kann aus einer Photolackschicht beste­ hen oder aus einem Siliziumdioxid oder Siliziumnitrid. Öffnun­ gen 14 werden in der Maskierungsschicht 13 durch konventionel­ le Verfahren hergestellt. Ist die Maskierungsschicht 13 ein Siliziumnitrid oder ein Siliziumdioxid, dann wird eine (nicht dargestellte) Photolackschicht verwendet, um die Öffnungen 14 auszubilden.
Fig. 2 erläutert den Aufbau gemäß Fig. 1 in einer weiteren Bearbeitungsstufe. Das siliziumfreie Substrat 11 und die Zwi­ schenschicht 12 werden in Öffnungen 14 bis zum Silizium-Wafer 10 herunter geätzt. Es kann eine nasse oder trockene Ätzung verwendet werden, die selektiv Galliumarsenid ätzt, nicht aber Silizium. Es kann eine unterschiedliche Ätzung verwendet wer­ den müssen, um die Zwischenschicht 12 zu entfernen, je nach­ dem, woraus diese besteht. In einer Ausführungsform können Halbleitervorrichtungen 16 in dem Silizium-Wafer 10 ausgebil­ det werden. Alternativ hierzu kann der Silizium-Wafer 10 Vor­ richtungen 16 aufweisen, die bereits in den Öffnungen 14 her­ gestellt wurden, bevor das Bonden an das siliziumfreie Halb­ leitersubstrat 11 erfolgte. Nicht-Halbleiter-Vorrichtungen 17 können dann in dem siliziumfreien Halbleitersubstrat 11 her­ gestellt werden durch Entfernen der Maskierungsschicht 13 und durch Schützen der freigelegten Siliziumschicht 10. Dann wer­ den Zwischenverbindungen (nicht dargestellt) zwischen den auf dem Silizium-Wafer 10 und den auf dem siliziumfreien Halblei­ tersubstrat 11 hergestellten Vorrichtungen hergestellt. Der in Fig. 2 dargestellte Aufbau erläutert eine nicht-planare Struk­ tur zum Integrieren von Halbleitervorrichtungen 16 und 17, die in dem Silizium-Wafer 10 ausgebildet sind und in dem silizium­ freien Halbleitersubstrat 11. Die Halbleitervorrichtungen 16 und 17 werden einfach als einzige Bereiche dargestellt, um die Erläuterung zu vereinfachen. Es wird darauf hingewiesen, daß die Halbleitervorrichtungen 16 und 17 jegliche Halbleitervor­ richtungen oder -schaltkreise sein können.
Fig. 3 erläutert den Aufbau von Fig. 2, nachdem Öffnungen 14 ausgebildet wurden, um den Silizium-Wafer 10 freizulegen, jedoch bevor die Vorrichtungen 16 ausgebildet werden, und in einer weiteren Herstellungsstufe. Fig. 3 erläutert eine pla­ nare Struktur zum Integrieren von Siliziumhalbleitervorrich­ tungen und siliziumfreien Halbleitervorrichtungen, im Kon­ trast zu der in Fig. 2 gezeigten Struktur. Zunächst wird ei­ ne selektive Epitaxieschicht 15 aus Silizium in Öffnungen 14 ausgebildet, unter Verwendung des Silizium-Wafers 10 als Kristallkeim. Dies erfolgt durch konventionelle Verfahren.
Halbleitervorrichtungen 18 und Halbleitervorrichtungen 19 können dann in der selektiven Epitaxieschicht 15 aus Sili­ zium bzw. in dem siliziumfreien Halbleitersubstrat 11 ausge­ bildet werden. Die Maskierungsschicht 13 wird entfernt, um Vorrichtungen in dem siliziumfreien Halbleitersubstrat 11 herzustellen.
Fig. 4 erläutert eine dritte Ausführungsform der vorliegen­ den Erfindung in einer Anfangsstufe der Herstellung. In die­ sem Falle wird ein Silizium-Wafer 10 an ein geätztes, sili­ ziumfreies Halbleitersubstrat 11 gebondet. Eine (nicht dar­ gestellte) Zwischenschicht kann hier ebenfalls verwendet wer­ den. Abschnitte des siliziumfreien Halbleitersubstrats 11 werden entfernt oder geätzt, um vor dem Bonden Gräben 20 zu bilden, unter Verwendung konventioneller Verfahren. Ein Vor­ teil des Einsatzes dieses Verfahrens besteht darin, daß Grä­ ben 20 während des Bondens für einen Spannungsausgleich sor­ gen.
Fig. 5 erläutert den Aufbau gemäß Fig. 4 in einer weiteren Bearbeitungsstufe. Das siliziumfreie Substrat 11 wird poliert unter Verwendung mechanischer oder chemisch/mechanischer Ver­ fahren zumindest solange, bis die Gräben 20 erreicht werden, um den Silizium-Wafer 10 freizulegen. Die Gräben 20 werden dann zu Öffnungen 20. Die weitere Verarbeitung kann dann vor­ genommen werden, um Strukturen zu erhalten, wie sie im Zusam­ menhang mit der. Fig. 2 und 3 beschrieben wurden.
Wie auf einfache Weise deutlich wird, verwenden die integrier­ ten Silizium- und siliziumfreien Halbleitervorrichtungen ge­ mäß der vorliegenden Erfindung ein Nicht-Silizium-Halbleiter­ substrat anstelle einer Nicht-Silizium-Halbleiter-Epitaxie­ schicht. Ein Galliumarsenidsubstrat weist weniger Defekte auf als ein epitaxiales Galliumarsenid. Daher zeigen in dem Galliumarsenidsubstrat hergestellte Vorrichtungen bessere Leistungen und höhere Ausbeuten als solche, die in einer Gal­ liumarsenid-Epitaxieschicht gebildet wurden. Zusätzlich treten keine Kosten auf für die Ausbildung einer Galliumarsenid-Epi­ taxieschicht. Falls gewünscht kann zwischen dem Silizium-Wafer und dem siliziumfreien Halbleitersubstrat eine Zwischenschicht verwendet werden. Eine Grabenstruktur oder eine planare Struk­ tur kann je nach Wunsch ausgebildet werden. Unter Verwendung der vorliegenden Erfindung können auf einem einzigen Chip si­ liziumfreie Halbleitervorrichtungen und Siliziumvorrichtungen mit hoher Qualität ausgebildet werden.

Claims (14)

1. Verfahren zur Herstellung integrierter Silizium- und siliziumfreier Vorrichtungen mit fol­ genden Schritten:
Bereitstellung eines Silizium-Wafers (10);
Bonden eines siliziumfreien Halbleitersubstrats (11) an den Silizium-Wafer (10);
Dünner machen des siliziumfreien Halbleitersubstrats (11) auf eine gewünschte Dicke,
gekennzeichnet durch
Entfernen von Abschnitten des siliziumfreien Halbleitersubstrats (11) zum Freilegen von Abschnitten des Silizium-Wafers (10).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass weiterhin Halbleitervor­ richtungen (17) in dem siliziumfreien Halbleitersubstrat (11) ausgebildet werden, nachdem Abschnitte des siliziumfreien Halbleitersubstrats (11) entfernt worden sind.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass der Silizium-Wafer (10) in sich ausgebildete Halbleitervorrichtungen (16) aufweist.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass weiterhin Halbleitervor­ richtungen (16) in dem Silizium-Wafer (10) ausgebildet werden.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass weiterhin Halbleitervor­ richtungen (17) in dem siliziumfreien Halbleitersubstrat (11) ausgebildet werden, bevor Ab­ schnitte des siliziumfreien Halbleitersubstrats (11) entfernt werden.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass weiterhin der Schritt des selektiven Aufwachsens von Silizium (15) auf dem Silizium-Wafer (10) vorgesehen ist, wo Abschnitte des siliziumfreien Halbleitersubstrats (11) entfernt wurden.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass weiterhin Halbleitervor­ richtungen (18) in dem selektiv aufgewachsenen Silizium (15) in dem siliziumfreien Halb­ leitersubstrat (11) ausgebildet werden.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass eine Zwischenschicht (12) zwischen dem Silizium-Wafer (10) und dem siliziumfreien Halbleitersubstrat (11) angeord­ net wird und weiterhin das Entfernen von Abschnitten der Zwischenschicht (12) vorgesehen ist, um Abschnitte des Silizium-Wafers (12) freizulegen.
9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das siliziumfreie Halbleiter­ substrat (11) ein Galliumarsenidsubstrat ist.
10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das siliziumfreie Halblei­ tersubstrat (11) Gräben (20) aufweist, die auf derjenigen Oberfläche des siliziumfreien Halbleitersubstrats (11) ausgebildet sind, die an den Silizium-Wafer (10) gebondet ist, und dass das siliziumfreie Halbleitersubstrat (11) zumindest bis zu den Gräben (20) dünner gemacht wird, um den Silizium-Wafer (10) freizulegen.
11. Verfahren zur Herstellung einer integrierten Siliziumvorrichtung und siliziumfreien Vor­ richtung mit folgenden Schritten:
Bereitstellung eines Silizium-Wafers (10);
Bonden eines siliziumfreien Halbleitersubstrats (11) an den Silizium-Wafer, wobei das sili­ ziumfreie Halbleitersubstrat (11) Gräben (20) in sich auf derjenigen Oberfläche aufweist, die an den Silizium-Wafer (10) gebondet ist;
gekennzeichnet durch
Dünner machen des siliziumfreien Halbleitersubstrats (11) zumindest herunter bis zu den Gräben (20).
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass weiterhin der Schritt des selektiven Aufwachsens von Silizium (15) auf dem freigelegten Silizium-Wafer (10) vorge­ sehen ist.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass weiterhin die Ausbildung von Halbleitervorrichtungen (18, 19) in dem selektiv aufgewachsenen Silizium (15) und in dem siliziumfreien Halbleitersubstrat (11) vorgesehen ist.
14. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass eine Zwischenschicht (12) zwischen dem Silizium-Wafer (10) und dem siliziumfreien Halbleitersubstrat (11) ange­ ordnet ist, und dass weiterhin Abschnitte der Zwischenschicht (12) entfernt werden, um Ab­ schnitte des Silizium-Wafers (10) freizulegen.
DE4118593A 1990-08-31 1991-06-06 Verfahren zur Herstellung integrierter Vorrichtungen in Silizium- und siliziumfreien Substraten mittels Waferbonding Expired - Fee Related DE4118593C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/576,543 US5064781A (en) 1990-08-31 1990-08-31 Method of fabricating integrated silicon and non-silicon semiconductor devices

Publications (2)

Publication Number Publication Date
DE4118593A1 DE4118593A1 (de) 1992-03-05
DE4118593C2 true DE4118593C2 (de) 2001-04-05

Family

ID=24304866

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4118593A Expired - Fee Related DE4118593C2 (de) 1990-08-31 1991-06-06 Verfahren zur Herstellung integrierter Vorrichtungen in Silizium- und siliziumfreien Substraten mittels Waferbonding

Country Status (4)

Country Link
US (1) US5064781A (de)
JP (1) JPH04298037A (de)
KR (1) KR100251817B1 (de)
DE (1) DE4118593C2 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930008861B1 (ko) * 1991-05-16 1993-09-16 재단법인 한국전자통신연구소 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법
DE4238137A1 (de) * 1992-11-12 1994-05-19 Ant Nachrichtentech Verfahren zur Herstellung von Vorrichtungen mit Bauelementen
US5346848A (en) * 1993-06-01 1994-09-13 Motorola, Inc. Method of bonding silicon and III-V semiconductor materials
US6250192B1 (en) * 1996-11-12 2001-06-26 Micron Technology, Inc. Method for sawing wafers employing multiple indexing techniques for multiple die dimensions
US6392257B1 (en) 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
CN1430792A (zh) 2000-05-31 2003-07-16 摩托罗拉公司 半导体器件及方法
WO2002009187A2 (en) 2000-07-24 2002-01-31 Motorola, Inc. Heterojunction tunneling diodes and process for fabricating same
US20020096683A1 (en) 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
WO2002082551A1 (en) * 2001-04-02 2002-10-17 Motorola, Inc. A semiconductor structure exhibiting reduced leakage current
US20020158245A1 (en) * 2001-04-26 2002-10-31 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing binary metal oxide layers
US6992321B2 (en) * 2001-07-13 2006-01-31 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials
US7019332B2 (en) 2001-07-20 2006-03-28 Freescale Semiconductor, Inc. Fabrication of a wavelength locker within a semiconductor structure
US6855992B2 (en) 2001-07-24 2005-02-15 Motorola Inc. Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same
US20030022412A1 (en) * 2001-07-25 2003-01-30 Motorola, Inc. Monolithic semiconductor-piezoelectric device structures and electroacoustic charge transport devices
US20030034491A1 (en) * 2001-08-14 2003-02-20 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices for detecting an object
US20030071327A1 (en) 2001-10-17 2003-04-17 Motorola, Inc. Method and apparatus utilizing monocrystalline insulator
US20040012037A1 (en) * 2002-07-18 2004-01-22 Motorola, Inc. Hetero-integration of semiconductor materials on silicon
US20040079285A1 (en) * 2002-10-24 2004-04-29 Motorola, Inc. Automation of oxide material growth in molecular beam epitaxy systems
US7169619B2 (en) * 2002-11-19 2007-01-30 Freescale Semiconductor, Inc. Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process
US6885065B2 (en) * 2002-11-20 2005-04-26 Freescale Semiconductor, Inc. Ferromagnetic semiconductor structure and method for forming the same
US7020374B2 (en) 2003-02-03 2006-03-28 Freescale Semiconductor, Inc. Optical waveguide structure and method for fabricating the same
US6965128B2 (en) 2003-02-03 2005-11-15 Freescale Semiconductor, Inc. Structure and method for fabricating semiconductor microresonator devices
EP2317554B1 (de) * 2009-10-30 2014-04-09 Imec Integrierte Halbleitersubstratstruktur und Herstellungsverfahren für eine integrierte Halbleitersubstratstruktur
US8530938B2 (en) * 2009-12-10 2013-09-10 International Rectifier Corporation Monolithic integrated composite group III-V and group IV semiconductor device and method for fabricating same
US8912055B2 (en) 2011-05-03 2014-12-16 Imec Method for manufacturing a hybrid MOSFET device and hybrid MOSFET obtainable thereby

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4890895A (en) * 1987-11-13 1990-01-02 Kopin Corporation Optoelectronic interconnections for III-V devices on silicon

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4261781A (en) * 1979-01-31 1981-04-14 International Business Machines Corporation Process for forming compound semiconductor bodies
JPS595649A (ja) * 1982-07-01 1984-01-12 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US4774205A (en) * 1986-06-13 1988-09-27 Massachusetts Institute Of Technology Monolithic integration of silicon and gallium arsenide devices
JPS63108709A (ja) * 1986-10-25 1988-05-13 Toyota Central Res & Dev Lab Inc 半導体装置およびその製造方法
US4826784A (en) * 1987-11-13 1989-05-02 Kopin Corporation Selective OMCVD growth of compound semiconductor materials on silicon substrates
JPH01226167A (ja) * 1988-03-07 1989-09-08 Seiko Epson Corp 半導体装置基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4890895A (en) * 1987-11-13 1990-01-02 Kopin Corporation Optoelectronic interconnections for III-V devices on silicon

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LIAU, Z.L., et.al.: Wafer fusion: A novel technique for optoelectronic device fabrication and monolithic integration Appl. Phys. Lett. 56(8)19 February 1990, S. 737-739 *

Also Published As

Publication number Publication date
KR100251817B1 (ko) 2000-05-01
DE4118593A1 (de) 1992-03-05
JPH04298037A (ja) 1992-10-21
KR920005249A (ko) 1992-03-28
US5064781A (en) 1991-11-12

Similar Documents

Publication Publication Date Title
DE4118593C2 (de) Verfahren zur Herstellung integrierter Vorrichtungen in Silizium- und siliziumfreien Substraten mittels Waferbonding
DE69132153T2 (de) Halbleiterbauelemente mit niedrigem Versetzungsfehler und Herstellungsverfahren desselben
DE69331816T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE3177317T2 (de) Verfahren zur Herstellung von Blättern aus kristallinem Material
DE3850843T2 (de) Verfahren zur Herstellung von epitaxial abgelagertem fehlerfreien Silizium.
DE69917819T2 (de) SOI Substrat
DE69333619T2 (de) Herstellungsverfahren für Halbleitersubstrate
DE10254611B4 (de) Kristalloszillator und Verfahren zu dessen Herstellung
DE68921559T2 (de) Verfahren zur Herstellung einer vom Substrat elektrisch isolierten Halbleiterschicht.
DE69826053T2 (de) Halbleitersubstrat und Verfahren zu dessen Herstellung
EP0703619A1 (de) Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung unter Erreichung hoher Systemausbeuten
DE10003014A1 (de) Planare und dicht strukturierte Silizium-auf-Isolator-Struktur und Herstellungsverfahren dafür
DE102013114218A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleiterwerkstück
DE69126230T2 (de) Silizium-Photodiode für monolithisch integrierte Schaltungen und Herstellungsverfahren
DE4221039A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE1965406C3 (de) Monolithische integrierte Halbleiterschaltung und Verwendung eines an sich bekannten Verfahrens zu ihrer Herstellung
DE2401380A1 (de) Verfahren zur herstellung einer duennen einkristallinen siliciumschicht hoher qualitaet auf einer isolierenden substratschicht sowie halbleiteranordnung mit einer duennen hochqualitativen monokristallinen siliciumschicht
DE10124038A1 (de) Verfahren zur Herstellung vergrabener Bereiche
DE4240565A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung
DE102014116834B4 (de) Halbleitereinzelchip aufweisend eine Maskierungsstruktur, die Teil von Chip-Vereinzelung-Schnittfugengebieten ist und diese definiert, Verfahren zum Ausbildung eines Halbleiterchips sowie zugehöriger Wafer
WO2000013239A1 (de) VERFAHREN ZUM HERSTELLEN EINER MEHRZAHL VON Ga(In,Al)N-LUMINESZENZDIODENCHIPS
DE4112285A1 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102016200494A1 (de) Verfahren zum Herstellen eines mehrschichtigen MEMS-Bauelements und entsprechendes mehrschichtiges MEMS-Bauelement
US5208167A (en) Method for producing SOI substrate
DE4116696A1 (de) Verfahren zur herstellung einer optoelektronischen integrierten schaltung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: FREESCALE SEMICONDUCTOR, INC. (N.D.GES.D. STAATES

8339 Ceased/non-payment of the annual fee