DE3786910T2 - Verschlüsselungssystem. - Google Patents

Description

Gebiet der Erfindung
• Die Erfindung betrifft ein Chiffre-System, das bei der Übertragung oder beim Speichern digitaler Daten verwendet wird, um auf dem Übertragungsweg oder dem Speichermedium Geheimhaltung zu wahren, sowie Verschlüsselungsverfahren und Entschlüsselungsverfahren zur Verwendung in einem solchen System und Datenstationen und eine Vorrichtung zur Verwendung in einem solchen System oder Verfahren.
Hintergrund der Erfindung
• Beispiele von Chiffre-Systemen nach dem Stand der Technik sind gezeigt in "Proceedings of the 3rd Symposium on Information Theory and its Application, Nov. 1980, Seiten 371- 377, 'Einige Betrachtungen über ein einfaches selbstsynchronisierendes Codiersystem'" (auf diese Veröffentlichung wird später als Druckschrift 1 Bezug genommen), und in einem Geheimschriftsystem: "Eine neue Dimension in der Computerdatensicherheit" von Stephen M. Matyas, veröffentlicht durch John Wiley and Sons, New York, U.S.A., Seiten 88- 100 (auf diese Veröffentlichung wird später als Druckschrift 2 Bezug genommen).
• Fig. 9 ist ein Blockdiagramm, das ein in der Druckschrift 2 beschriebenes Codiersystem zeigt. Ein ähnliches System ist ferner in einem Patent mit der Nr. CH 648 167 offenbart. Bei diesem System wird eine 64-Bit-Block-Chiffre in einem 1-Bit-CFB(Chiffrerückkoppelung)-Modus verwendet. Die linke Seite der Figur ist ein Verschlüsselungsteil mit einem Eingabeanschluß 901, einem Modulo-2-Addierer 902, einem Schieberegister 903, einer 64-Bit-Block-Verschlüsselungseinheit 904 und einem Register 905. Die rechte Seite der Figur ist ein Entschlüsselungsteil mit einem Schieberegister 907, einer 64-Bit-Block-Verschlüsselungseinheit 908, einem Register 909, einem Modulo-2-Addierer 910 und einem Ausgabeanschluß 911. Der Verschlüsselungsteil und der Entschlüsselungsteil sind mittels eines Übertragungswegs 906 miteinander verbunden.
• Eine Bitfolge vom Klartext wird über den Eingabeanschluß 901 des Verschlüsselungsteils eingegeben und am Addierer 902 zu dem einen Bit am linken Ende des Registers 905 hinzugezählt, um verschlüsselt zu werden. Die verschlüsselte Bitfolge (Chiffretext) wird über den Übertragungsweg 906 zum Entschlüsselungsteil übertragen. Die verschlüsselte Bitfolge wird außerdem auf das Schieberegister 903 rückgekoppelt und für eine vorbestimmte Zeit oder für eine vorbestimmte Anzahl von Operationszyklen darin gespeichert, wobei sie durch das Schieberegister 903 geschoben wird. Der 64-Bit-Inhalt des Schieberegisters 903 wird parallel in die 64-Bit-Block-Verschlüsselungseinheit 904 eingegeben und in 64-Bit-Daten umgesetzt. Die aus der Block-Verschlüsselungseinheit 904 ausgegebenen Daten werden in einem 64-Bit-Register gespeichert. Nur das ganz links stehende Bit des Registers 905 wird zur Verschlüsselung an den Modulo-2-Addierer 902 gegeben. Die obigen Operationen werden wiederholt, und der über den Eingabeanschluß 901 eingegebene Klartext wird bitweise verschlüsselt und durch den Übertragungsweg hindurch an den Entschlüsselungsteil übertragen.
• Der im Entschlüsselungsteil empfangene Chiffretext wird für eine vorbestimmte Zeit in einem Schieberegister 907 gespeichert und außerdem an den Modulo-2-Addierer 910 gesandt, in dem der Chiffretext und das ganz links stehende Bit des Registers 909 addiert werden wodurch die Entschlüsselung ausgeführt wird. Der entschlüsselte Text wird über einen Ausgabeanschluß 911 ausgegeben. Das Schieberegister 907, die 64-Bit-Block-Verschlüsselungseinheit 908 und das Register 909 führen Operationen durch, die denen des Schieberegisters 903, der 64-Bit-Block-Verschlüsselungseinheit 904 und des Registers 903 ähnlich sind. Nur falls der in der 64-Bit-Block-Verschlüsselungseinheit 904 gesetzte Chiffrierschlüssel und der in der 64-Bit-Block-Verschlüsselungseinheit 908 gesetzte Dechiffrierschlüssel übereinstimmen, decken sich die Inhalte der Register im Verschlüsselungsteil und im Entschlüsselungsteil miteinander. Die Informationen, die mit den über den Eingabeanschluß 901 eingegebenen Informationen übereinstimmen, werden über den Ausgabeanschluß 911 ausgegeben.
• Fig. 10 ist ein Blockdiagramm, das ein in der Druckschrift 1 offenbartes Chiffresystem zeigt. Bei dem dargestellten System werden anstelle der 64-Bit-Block-Verschlüsselungseinheiten Codewandler (etwa ROM) 924 und 928 verwendet, die den jeweiligen Chiffrierschlüsseln entsprechende Codemuster speichern. Das System umfaßt ferner einen Eingabeanschluß 921, Modulo-2-Addierer 922 und 926, Schieberegister 923 und 927, einen Übertragungsweg 925 und einen Ausgabeanschluß 929.
Abriß der Erfindung
• Die Erfindung liefert eine Vorrichtung, die eine Verschlüsselungseinheit zum bitweisen Verschlüsseln von Klartext in Chiffretext und eine Entschlüsselungseinheit zum bitweisen Entschlüsseln von Chiffretext in Klartext aufweist, wobei die Verschlüsselungseinheit ein k-Bit-Schieberegister zum Empfangen aufeinanderfolgender Chiffretextbits, eine Codiereinrichtung zum Erzeugen eines einzelnen Ausgabebits als Funktion der k Bits des Schieberegisters und eine Einrichtung zum Verknüpfen von aus der Codiereinrichtung ausgegebenen aufeinanderfolgenden Bits mit aufeinanderfolgenden Klartextbits, um den Chiffretext zu erzeugen, und die Entschlüsselungseinheit ein k-Bit-Schieberegister zum Empfangen aufeinanderfolgender Chiffretextbits, eine Codiereinrichtung zum Erzeugen eines einzelnen Ausgabebits als Funktion der k-Bits des Schieberegisters und eine Einrichtung zum Verknüpfen von aus der Codiereinrichtung ausgegebenen aufeinanderfolgenden Bits mit aufeinanderfolgenden Chiffretextbits aufweist, um den Klartext zu erzeugen, sowie
• die Codiereinrichtung der Verschlüsselungseinheit und der Entschlüsselungseinheit dieselbe ist und die Vorrichtung dadurch gekennzeichnet ist, daß sie aufweist: eine Einrichtung zum Verknüpfen des Inhalts des jeweiligen Verschlüsselungs- oder Entschlüsselungs-Schieberegisters, einmal mit einem Chiffreschlüssel und dann zum Erweitern des Ergebnisses, um eine Ausgabe von m · n Bits hervorzubringen, einen Codewandler zum Codieren von m aufeinanderfolgenden Blöcken von n Bits der erweiterten Ausgabe in eine Folge von m Bits mittels Codieren jedes Blocks von n Bits in ein einzelnes Bit und eine Einrichtung zum geordneten Verknüpfen jener m- Bits, um das einzelne Ausgabebit der Codiereinrichtung zu erzeugen, wobei k, m und n ganze Zahlen sind, die m · n > k erfüllen.
• Die Verschlüsselungseinheit und die Entschlüsselungseinheit können sich in einer gemeinsamen Datenstation befinden und eine einzelne Codiereinrichtung nach Art des Time-Sharings gemeinsam benutzen.
• Die Erfindung liefert weiterhin ein Verfahren zum bitweisen Verschlüsseln von Klartext in Chiffretext und zum bitweisen Entschlüsseln von Chiffretext in Klartext, das die Schritte aufweist: Verschlüsseln des Klartexts durch Speichern aufeinanderfolgender Chiffretextbits in einem k-Bit-Schieberegister, Codieren des Inhalts des Schieberegisters, um aufeinanderfolgende einzelne Ausgabebits zu erzeugen, und Verknüpfen der aufeinanderfolgenden einzelnen Ausgabebits mit aufeinanderfolgenden Klartextbits, um den Chiffretext zu erzeugen; Entschlüsseln des Chiffretexts durch Speichern aufeinanderfolgender Chiffretextbits in einem k-Bit-Schieberegister, Codieren des Inhalts des Schieberegisters, um aufeinanderfolgende einzelne Ausgabebits zu erzeugen, und Verknüpfen der aufeinanderfolgenden einzelnen Ausgabebits mit aufeinanderfolgenden Chiffretextbits, um den Klartext zu erzeugen;
• wobei die Tätigkeit der Verschlüsselung des Inhalts des Schieberegisters während der Verschlüsselung und der Entschlüsselung dieselbe ist und das Verfahren dadurch gekennzeichnet ist, daß es darin besteht, den Inhalt des jeweiligen Schieberegisters einmal mit einem Chiffreschlüssel zu verknüpfen und dann das Ergebnis zu einer Ausgabe von m · n-Bits zu erweitern, gefolgt von Umwandeln von m aufeinanderfolgenden Blöcken von n Bits der erweiterten Ausgabe in eine Folge von m Bits mittels Codieren jedes Blocks von n Bits in ein einzelnes Bit gemäß eines vorbestimmten Codes und sequentiellem Verknüpfen jener m Bits, um das einzelne codierte Ausgabebit zu erzeugen; wobei k, m und n ganze Zahlen sind, die m · n > k erfüllen.
• Vorzugsweise werden während der Verschlüsselung die aufeinanderfolgenden codierten einzelnen Bits zu den aufeinanderfolgenden Klartextbits addiert, um den Chiffretext zu erzeugen, und während der Entschlüsselung die aufeinanderfolgenden codierten einzelnen Bits zu den aufeinanderfolgenden Chiffretextbits addiert, um den Klartext zu erzeugen.
• Das Verfahren kann für eine schnelle Durchführung in Realzeit einfach in überlassener Hardware ausgeführt werden. Die Korrelation zwischen dem Klartext und dem Chiffretext kann gering gehalten werden, d. h., daß der Chiffretext keinen Anhaltspunkt hinsichtlich der Struktur des Klartexts liefert, und die Synchronisation wird beim Ablauf von Zeit proportional zu der Länge des Schieberegisters sogar nach dem Auftreten eines Übertragungswegsfehlers oder nach einem Synchronisationsverlust automatisch wiederhergestellt.
• Das gesamte verschlüsselte Wort, das durch Addieren des Schieberegisterworts und des Chiffrierschlüssels gebildet wird, kann zur Codewandlung verwendet werden, nicht nur eines seiner Bits. Der Verschlüsselungsteil kann ziemlich einfach und preiswert aufgebaut werden, und er kann in Hardware-Form ausgeführt werden, um einen relativ hohen Durchsatz zu erzielen, ohne notwendigerweise irgendwelche Softwareunterstützung zu benötigen. Der Codewandler kann mit einem umfangreichen Chiffrierschlüssel und einem langen Schieberegister ohne unrealistische Codewandlungs-Punkte arbeiten.
• Weitere bevorzugte Merkmale der Erfindung werden mit Bezug auf die Fig. 1 bis 8 und die Ansprüche beschrieben.
• Fig. 1 ist ein Blockdiagramm, das eine allgemeine Gestaltung einer ersten Ausführungsform der Erfindung zeigt;
• Fig. 2 ist ein Blockdiagramm, das eine Umgebung zeigt, in welcher der Verschlüsselungsteil und der Entschlüsselungsteil verwendet werden;
• Fig. 3 ist ein Schaltungsdiagramm, das eine Gestaltung einer Verschlüsselungseinheit zeigt;
• Fig. 4 ist ein Schaltungsdiagramm, das eine Gestaltung einer Entschlüsselungseinheit zeigt;
• Fig. 5 ist eine Zeitablaufkarte, die Datensignale und Steuersignale zeigt;
• Fig. 6 ist ein Diagramm, das ein Beispiel einer Wahrheitstafel zeigt, die die Wirkungsweise des Codewandlers erläutert;
• Fig. 7 ist ein Blockdiagramm, das eine zweite Ausführungsform der Erfindung zeigt;
• Fig. 8 ist eine Zeitablaufkarte, die Datensignale und Steuersignale zeigt; und
• Fig. 9 und 10 sind Blockdiagramme, die jeweils die in den Druckschriften 2 und 1 gezeigten und beschriebenen Chiffresysteme nach dem Stand der Technik zeigen.
Beschreibung von Ausführungsformen der Erfindung
• Mit Bezug auf Fig. 1 ist ihre linke Seite ein Verschlüsselungsteil, der einen Eingabeanschluß 101 zum Eingeben von Klartextinformationen in ein Register 102, um den eingegebenen Klartext zu speichern, einen Modulo-2-Addierer 103, der ein Bit des in dem Register 102 gespeicherten Klartexts und ein in dem Register 115, das die Ein-Bit-Ausgabe des Modulo-2-Addierers 113 speichert, gespeichertes Bit addiert, ein Register 104, das die Ausgabe des Addierers 103 speichert, einen Rückkoppelweg oder eine Rückkoppelschleife 105 zum Rückkoppeln der in dem Register 104 gespeicherten Ausgabe des Addierers 103 zu einem Schieberegister 106, dessen Länge k Bits umfaßt, einen Modulo-2-Addierer 108 zum Addieren der Bits des Inhalts des Schieberegisters 106 zu den jeweiligen Bits des Inhalts des Registers 107, einen Erweiterer 109 zum Erweitern der k-Bit-Ausgabe des Modulo- 2-Addierers 108 in Daten von m · n Bits, ein Register 110 zum Speichern der Ausgabe des Erweiterers 109, eine Steuereinrichtung, um zu steuern, daß der Inhalt des Registers 110 mit n Bits gleichzeitig in einen Codewandler 112 eingegeben wird, welcher jeden Satz von n Bits in ein einzelnes Bit umwandelt, einen Modulo-2-Addierer 113 zum Addieren der Ausgabe des Codewandlers 112 und der Ausgabe des Registers 114, welches die Ein-Bit-Ausgabe des Addierers 113 speichert, ein Register 115 zum Speichern der Ausgabe des Addierers 113, einen Ausgabeanschluß 116, um den Inhalt des Registers 104 als Chiffretext auszugeben, und einen Steuersignalgenerator (nicht gezeigt), um ansprechend auf einen Haupttakt und einen Übertragungstakt ein Steuersignal zu erzeugen, mittels dessen Eingabe der Inhalt des Registers 110 sequentiell mit n Bits gleichzeitig in den Codewandler 112 eingegeben wird, ein ZURÜCKSETZ-Signal für das Register 114, ein SCHREIB-Signal für das Register 114, ein SCHREIB- Signal für das Register 115, ein SCHREIB-Signal für das Register 104 und dergleichen aufweist. Die Ausgabe aus dem Anschluß 116 gelangt längs eines Signalübertragungswegs 117 an einen Entschlüsselungsteil.
• Die rechte Seite der Fig. 1 ist der Entschlüsselungsteil, der einen Eingabeanschluß 180 zum Eingeben von Chiffretextinformationen aus dem Verschlüsselungsteil, ein Register 119 zum Speichern des über den Eingabeanschluß 118 eingegebenen Chiffretexts, einen Modulo-2-Addierer 120 zum Addieren der in dem Register 119 gespeicherten Einzelbit- Chiffretextinformation zu der in dem Register 131 gespeicherten Ausgabe des Addierers 129, einen Rückkoppelweg oder eine Rückkoppelschleife 121 zum Rückkoppeln des Chiffretexts zu einem Schieberegister 122, das eine Länge von k Bit aufweist, ein Register 123, das einen k-Bit-Dechiffrierschlüssel speichert, einen Modulo-2-Addierer 124 zum bitweisen Addieren des Inhalts des Schieberegisters 122 zum Inhalt des Registers 123, einen Erweiterer 125 zum Erweitern der k-Bit-Ausgabe des Addierers 124 in m · n Bits, ein Register 126 zum Speichern der Ausgabe des Erweiterers 125, eine Steuereinrichtung 127, um eine Steuerung durchzuführen, daß der Inhalt des Registers 126 mit n Bits gleichzeitig in einen Codewandler 128 eingegeben wird, welcher jeden Satz von n aus der Steuereinrichtung 127 ausgegebenen Bits in Einzelbit-Daten umwandelt, einen Modulo-2-Addierer 129, der die Ausgabe des Codewandlers 128 und die Ausgabe des Registers 130, welches die Ein-Bit-Ausgabe des Addierers 129 speichert, addiert, ein weiteres Register 131, welches die Ein-Bit-Ausgabe des Addierers 129 speichert, ein Register 132, welches die Ausgabe des Addierers 120 speichert, einen Ausgabeanschluß 133, um den Inhalt des Registers 132 als entschlüsselte Information auszugeben, und einen nicht gezeigten Steuersignalgenerator, der einen Haupttakt und einen übertragenen Takt empfängt und ein Steuersignal erzeugt, um zu steuern, daß der Inhalt des Registers 126 in Folge, mit n Bits gleichzeitig, in den Codewandler 128 eingegeben wird, ein ZURÜCKSETZ-Signal für das Register 130, ein SCHREIB-Signal für das Register 130, ein SCHREIB-Signal für das Register 131, ein SCHREIB-Signal für das Register 132 und dergleichen aufweist. In der vorstehenden Beschreibung sind k, m und n willkurliche ganze Zahlen, die m · n > k erfüllen.
• Fig. 2 ist ein Blockdiagramm, das den Gesamtaufbau der obigen Ausführungsform zeigt. Die Fig. 3 und 4 sind Schaltungsdiagramme, die den Verschlüsselungsteil 202 und den Entschlüsselungsteil 206 der Ausführungsform von Fig. 2 zeigen. Bei den Fig. 3 und 4 ist angenommen, daß k = 32, m = 8 und n = 8. Die Erfindung beschränkt k, m und n nicht auf die oben genannten Werte. In Fig. 2 werden ein von dem Datengenerator 201 erzeugtes Datensignal und ein den LESE-Takt des Datensignals anzeigendes Taktsignal dem Verschlüsselungsteil 202 zugeführt. Im Verschlüsselungsteil 202 werden die zugeführten Daten verschlüsselt, und das Taktsignal wird an den Sender 203 gesandt. Der Sender 203 wandelt die Daten in eine Signalform um, die zur Übertragung über den Übertragungsweg geeignet ist, und überträgt die umgewandelten Daten über den Übertragungsweg. Der Empfänger 205 empfängt das Signal aus dem Übertragungsweg 204, gewinnt aus dem empfangenen Signal das Datensignal und das Taktsignal und sendet sie zu dem Entschlüsselungsteil 206. Der Entschlüsselungsteil 206 entschlüsselt die Daten und sendet die entschlüsselten Daten zum Datenempfänger 207. Bei einer herkömmlichen Datenübertragung, bei der die übertragenen Informationen nicht verschlüsselt werden, werden eine Datensignalleitung zur Übertragung von Daten und ein Taktsignal zur Synchronisation der Übertragung des Datensignals benötigt. Gemäß der Ausführungsform der Erfindung sind die Signale, welche in der Arbeitsumgebung vorgesehen werden müssen, diese beiden Signale: Das Datensignal und das Taktsignal.
• Der Verschlüsselungsteil wird im einzelnen mit Bezug auf Fig. 3 beschrieben. Fig. 5 zeigt den relativen Zeitablauf des Datensignals und der Steuersignale. Das Taktsignal Tc zeigt den LESE-Takt der Eingabedaten an. Weitere Steuersignale Sc, Dr, Wc, SEL1 bis SEL8, Dc und Lc werden mittels einer nicht gezeigten Steuereinrichtung erzeugt, welche eine zum Erzeugen der Signale mit dem in Fig. 5 gezeigten Zeitabläufen ausgebildete Logikschaltung aufweist, wobei das Taktsignal Tc als Träger verwendet wird, und wobei die innere Uhr CLK verwendet wird. Das mittels der abfallenden Flanke des Taktsignals Tc getriggerte Steuersignal Sc schiebt den Inhalt der vier Schieberegister 306-1 bis 306-4 um ein Bit nach rechts. Gleichzeitig damit werden die Daten, die in dem Flip-Flop 304 festgehalten wurden, in das Schieberegister 306-1 geschoben. Das Steuersignal Dr wird mit dem gleichen Zeitablauf wie das Steuersignal Sc, mittels dessen das Flip-Flop 312 zurückgesetzt wird, erzeugt. Vier Register 307-1 bis 307-4 speichern Chiffrierschlüssel und werden Chiffrierschlüsselregister genannt. Die Chiffrierschlüssel werden im voraus von außen festgelegt. Daten aus den Schieberegistern 306 (306-1 bis 306-4) und Daten aus den Registern 307 (307-1 bis 307-4) werden bei Modulo- 2-Addierern 308 (308-1 bis 308-4) addiert. Die Ergebnisse der Addition werden in die Register 309 (309-1 bis 309-8) geschrieben. Die Ausgänge der Addierer 308 und die Eingänge des Registers 309 sind so verbunden, daß jedes Bit des Ergebnisses der Addition zwei Registern zugeführt wird. Die Ausgaben des Registers 309 sind Drei-Zustands-Ausgaben. Wenn eines der Steuersignale SEL (SEL1 bis SEL8) hoch ist, wird das Signal aus dem entsprechenden Register in den Codewandler 310 eingegeben. Wie in Fig. 5 gezeigt, wird zunächst das Steuersignal SEL1 hochgesetzt, und der Inhalt des Registers 309-1 wird in den Codewandler 310 eingegeben. Der Codewandler 310 ist aus einem ROM (Nur-Lese-Speicher) oder einer wahlfreien Logikschaltung gebildet. Er gibt entweder "1" oder "0" aus. Seine Eingabe besteht aus 8 Bits, und seine Ausgabe besteht aus einem Bit. Der Wert der Ausgabe "1" oder "0" ist eindeutig gegenüber jedem der 2&sup8; = 256 Werte der Eingabe bestimmt. Ein Beispiel der Wahrheitstafel, die die Eingabe-Ausgabe-Beziehung des Codewandlers 310 zeigt, ist in Fig. 6 dargestellt. Die Ausgabe des Codewandlers 310 wird durch den Modulo-2-Addierer 311 geführt, nachdem das Flip-Flop 312 zurückgesetzt ist, und an die Flip-Flops 312 und 313 angelegt und mit dem Takt des Steuersignals Dc am Flip-Flop 312 festgehalten.
• Als nächstes wird das Steuersignal SEL2 nach hoch umgeschaltet, und der Inhalt des Registers 309-2 wird in den Codewandler 310 eingegeben. Die Ausgabe des Codewandlers 310 wird in dem Modulo-2-Addierer 311 zu der Ausgabe des Flip-Flops 312 hinzuaddiert, und das Ergebnis der Addition wird mit dem Takt des Steuersignals Dc in dem Flip-Flop 312 festgehalten. Ähnliche Vorgänge werden ansprechend auf die Steuersignale SEL3 bis SEL7 wiederholt. Wenn das letzte Steuersignal SEL8 nach hoch umgeschaltet ist, wird der Inhalt des Registers 309-8 in den Codewandler 310 eingegeben, dessen Ausgabe am Addierer 311 zu der Ausgabe des Flip- Flops 312 hinzuaddiert wird. Das Ergebnis der Addition wird an die Flip-Flops 312 und 313 angelegt, und es wird mit dem Takt des Steuersignals Lc in dem Flip-Flop 313 festgehalten. Die über den Eingabeanschluß 301 eingegebenen Klartextdaten werden an der Anstiegsflanke des Taktsignals Dc in dem Flip-Flop 302 festgehalten. Die Ausgaben der Flip- Flops 313 und 302 werden im Addierer 303 addiert, und die Summe wird an der abfallenden Flanke des Taktsignals Dc festgehalten. Der Inhalt des Flip-Flops 304 wird über den Ausgabeanschluß 305 zu einem Chiffretext ausgegeben.
• Der Entschlüsselungsteil wird nun mit Bezug auf Fig. 4 beschrieben. Wie dargestellt, enthält er einen Eingabeanschluß 401, ein Flip-Flop 402, einen Addierer 403, ein Flip-Flop 404, einen Ausgabeanschluß 405, Schieberegister 406-1 bis 406-4. Register 407-1 bis 407-4, Addierer 408-1 bis 408-4, Register 409-1 bis 409-8, einen Codewandler 410, einen Addierer 411 und Flip-Flops 412 und 413. Die Arbeitsweise des Entschlüsselungsteils stimmt mit der Arbeitsweise des Verschlüsselungsteils überein, mit der Ausnahme, daß die über den Eingabeanschluß eingegebenen Informationen Chiffretext sind, daß die über den Ausgabeanschluß ausgegebenen Informationen entschlüsselter Text sind, und daß die Datenrückkoppelung an das Schieberegister nicht die Ausgabe des Flip-Flops 404 ist, das dem Flip-Flop 304 der Fig. 3 entspricht, sondern die Ausgabe des Flip-Flops 402 ist, das dem Flip-Flop 302 der Fig. 3 entspricht. Bei der obigen Ausführungsform kann das Verhältnis zwischen dem Klartext Pt, dem Chiffretext Ct und dem entschlüsselten Text P't zu einer Zeit t wie folgt ausgedrückt werden: Im nachstehenden Ausdruck bezeichnen e&sub1;, e&sub2;, . . . e&sub3;&sub2; und Chiffrierschlüssel und d&sub1;, d&sub2;, . . . d&sub3;&sub2; Dechiffrierschlüssel, und F bezeichnet die Funktion der Codewandler 118 und 128.
• Jede Datenstation des Chiffresystems kann einen Verschlüsselungsteil und einen Entschlüsselungsteil aufweisen, wie in Fig. 3 und Fig. 4 gezeigt. Da jedoch viele der Schaltungselemente und Zusammenschaltungen des Verschlüsselungsteils mit demjenigen des Entschlüsselungsteils übereinstimmen, und da sie nicht für die beiden Zwecke gleichzeitig verwendet werden, können sie zur Verschlüsselung und zur Entschlüsselung gemeinsam benutzt werden, falls eine geeignete Wiederverbindungseinrichtung vorgesehen wird.
• Fig. 7 zeigt ein Beispiel einer Datenstation mit solch einer Einrichtung. Wie gezeigt, umfaßt sie einen Eingabeanschluß 701 zum Empfangen von Klartext, ein Flip-Flop 702, einen Eingabeanschluß 801 zum Empfangen von Chiffretext, ein Flip-Flop 802, Addierer 703, 803, Flip-Flops 704, 804, Ausgangsanschlüsse 705, 805, Schieberegister 706-1 bis 706- 4, 806-1 bis 806-4, Register 707-1 bis 707-4, Addierer 708- 1 bis 708-4, Register 709-1 bis 709-8, einen Codewandler 710, einen Addierer 711, ein Flip-Flop 712, Flip-Flops 713, 813, Umschalter 751, 752, 753 und 754-1 bis 754-4. Signale, die den in den Fig. 3 und 4 gezeigten Signalen ähnlich sind, sind mit gleichen Bezugszeichen mit einem Beistrich (') bezeichnet. Bei der Ausführungsform der Fig. 7 werden sämtliche Schaltungselemente im Verschlüsselungsteil und im Entschlüsselungsteil mit Ausnahme der Schieberegister gemeinsam benutzt. Teile ihrer Zusammenschaltungen werden mittels der Umschalter für den Betrieb als Verschlüsselungsteil oder als Entschlüsselungsteil geändert. Mit anderen Worten werden sie nach Art des Time-Sharings verwendet. Der Klartext wird über den Anschluß 701 eingegeben, chiffriert und über den Anschluß 705 ausgegeben. Der Chiffretext, der empfangen wird, wird über den Anschluß 801 eingegeben, und der entschlüsselte Text wird über den Anschluß 805 ausgegeben. Die Zeitabläufe verschiedener Daten und Steuersignale sind in Fig. 8 gezeigt. Das Umschalten zwischen der Verschlüsselung und der Entschlüsselung wird mittels eines Steuersignals E/D bewirkt. Die Arbeitsweise der zur Verschlüsselung angeschlossenen Datenstation stimmt mit derjenigen, die im Zusammenhang mit Fig. 3 beschrieben wurde, überein. Die Arbeitsweise der zur Entschlüsselung angeschlossenen Datenstation stimmt mit derjenigen, die im Zusammenhang mit Fig. 4 beschrieben wurde, überein.
• Wie beschrieben, wird erfindungsgemäß der Inhalt des Schieberegisters zu dem Inhalt des Registers, das den Chiffrierschlüssel speichert, oder des Registers, das den Dechiffrierschlüssel speichert, hinzuaddiert, und die Summe wird an den Codewandler angelegt. Unbeschadet der Anzahl von Schlüsseln benötigt der Codewandler lediglich einen Satz von Mustern. Darüber hinaus können Daten, die aus m · n Bits bestehen, in Sätze von n Bits aufgeteilt werden, und jeder Satz von n Bits wird in den Codewandler eingegeben. Die Anzahl von Mustern des Codewandlers braucht nicht größer als 2n zu sein. Die Größe des Codewandlers kann daher verringert werden, oder der Speicherplatz eines ROM kann verringert werden. Falls beispielsweise der Codewandler aus einem ROM gebildet ist und m = 16, n = 8, k = 64 sind, braucht der Speicherplatz des ROM lediglich 2&sup8; = 256 Bits zu umfassen. Darüber hinaus braucht die komplizierte Teilverarbeitung oder der wiederholte Vorgang der Bit-Manipulation als 64-Bit-Block-Verschlüsselung, DES z. B., nicht durchgeführt werden, ohne daß sich eine winzige Änderung im Chiffrier/Dechiffrier-Schlüssel oder in den Klartextinformationen in die Chiffretextinformationen oder die Informationen des entschlüsselten Texts ausweiten kann.

Claims (7)

1. Vorrichtung, die eine Verschlüsselungseinheit zum bitweisen Verschlüsseln von Klartext in Chiffretext und eine Entschlüsselungseinheit zum bitweisen Entschlüsseln von Chiffretext in Klartext aufweist,

wobei die Verschlüsselungseinheit ein k-Bit-Schieberegister (106) zum Empfangen aufeinanderfolgender Chiffretextbits, eine Codiereinrichtung zum Erzeugen eines einzelnen Ausgabebits als Funktion der k Bits des Schieberegisters (106) und eine Einrichtung (103) zum Verknüpfen von aus der Codiereinrichtung ausgegebenen aufeinanderfolgenden Bits mit aufeinanderfolgenden Klartextbits, um den Chiffretext zu erzeugen,

und die Entschlüsselungseinheit ein k-Bit-Schieberegister (122) zum Empfangen aufeinanderfolgender Chiffretextbits, eine Codiereinrichtung zum Erzeugen eines einzelnen Ausgabebits als Funktion der k Bits des Schieberegisters (106) und eine Einrichtung (120) zum Verknüpfen von aus der Codiereinrichtung ausgegebenen aufeinanderfolgenden Bits mit aufeinanderfolgenden Chiffretextbits aufweist, um den Klartext zu erzeugen, sowie

die Codiereinrichtung der Verschlüsselungseinheit und der Entschlüsselungseinheit dieselbe ist und die Vorrichtung DADURCH GEKENNZEICHNET ist, daß sie aufweist: eine Einrichtung (108, 124) zum Verknüpfen des Inhalts des jeweiligen Verschlüsselungs- oder Entschlüsselungs-Schieberegisters (106, 122), einmal mit einem Chiffreschlüssel und dann zum Erweitern des Ergebnisses, um eine Ausgabe von m · n Bits hervorzubringen, einen Codewandler (112, 128) zum Codieren von m aufeinanderfolgenden Blöcken von n Bits der erweiterten Ausgabe in eine Folge von m Bits mittels Codieren jedes Blocks von n Bits in ein einzelnes Bit und eine Einrichtung zum geordneten Verknüpfen jener m Bits, um das einzelne Ausgabebit der Codiereinrichtung zu erzeugen,

wobei k, m und n ganze Zahlen sind, die m · n > k erfüllen.

2. Vorrichtung nach Anspruch 1, bei der sich die Verschlüsselungseinheit und die Entschlüsselungseinheit in einer gemeinsamen Datenstation befinden.

3. Vorrichtung nach Anspruch 2, bei der die Verschlüsselungs- und Entschlüsselungseinheiten eine einzelne Codiereinrichtung nach Art des Time-Sharings gemeinsam benutzen.

4. Vorrichtung nach einem der vorstehenden Ansprüche, bei der die Codiereinrichtung weiterhin aufweist:

ein erstes Register (107, 123), das den Chiffreschlüssel von k Bits speichert;

einen ersten Addierer (108, 124) zum bitweisen Addieren der k Bits des jeweiligen Schieberegisters (106, 122) zu den k Bits des Chiffreschlüssels;

eine Erweiterungseinrichtung (109, 125) zum Erweitern der k-Bit-Ausgabe des ersten Addierers (108, 124) in m · n Bits;

ein zweites Register (110, 126) zum Speichern der mittels der Erweiterungseinrichtung (109, 125) ausgegebenen m · n Bits;

eine Steuereinrichtung (111, 127) zum Entnehmen des Inhalts des zweiten Registers (110, 126) in Folge, einen Block von n Bits gleichzeitig, zur Eingabe in den Codewandler (112, 128);

ein drittes Einzelbit-Register (114, 130);

einen zweiten Addierer (113, 129) zum Addieren der m mittels des Codewandlers (112, 128) ausgegebenen aufeinanderfolgenden einzelnen Bits zum Inhalt des dritten Registers (114, 130) und zum Speichern jedes Ergebnisses in dem dritten Register (114, 130), wobei das Endergebnis der m aufeinanderfolgenden Additionen mittels des zweiten Addierers (113, 129) die Ausgabe der Codiereinrichtung bildet.

5. Vorrichtung nach einem der vorstehenden Ansprüche, bei der:

die Einrichtung (103) in der Verschlüsselungseinheit zum Verknüpfen der aus der Codiereinrichtung ausgegebenen aufeinanderfolgenden Bits mit den aufeinanderfolgenden Klartextbits, um den Chiffretext zu erzeugen, ein Addierer ist; und

die Einrichtung (120) in der Entschlüsselungseinheit zum Verknüpfen der aus der Codiereinrichtung ausgegebenen aufeinanderfolgenden Bits mit den aufeinanderfolgenden Chiffretextbits, um den Klartext zu erzeugen, ein Addierer ist.

6. Verfahren zum bitweisen Verschlüsseln von Klartext in Chiffretext und zum bitweisen Entschlüsseln von Chiffretext in Klartext, das die Schritte aufweist:

Verschlüsseln des Klartexts durch Speichern aufeinanderfolgender Chiffretextbits in einem k-Bit-Schieberegister, Codieren des Inhalts des Schieberegisters, um aufeinanderfolgende einzelne Ausgabebits zu erzeugen, und Verknüpfen der aufeinanderfolgenden einzelnen Ausgabebits mit aufeinanderfolgenden Klartextbits, um den Chiffretext zu erzeugen;

Entschlüsseln des Chiffretexts durch Speichern aufeinanderfolgender Chiffretextbits in einem k-Bit-Schieberegister, Codieren des Inhalts des Schieberegisters, um aufeinanderfolgende einzelne Ausgabebits zu erzeugen, und Verknüpfen der aufeinanderfolgenden einzelnen Ausgabebits mit aufeinanderfolgenden Chiffretextbits, um den Klartext zu erzeugen;

wobei die Tätigkeit der Verschlüsselung des Inhalts des Schieberegisters während der Verschlüsselung und der Entschlüsselung dieselbe ist und das Verfahren DADURCH GEKENN- ZEICHNET ist, daß es darin besteht, den Inhalt des jeweiligen Schieberegisters einmal mit einem Chiffreschlüssel zu verknüpfen und dann das Ergebnis zu einer Ausgabe von m · n Bits zu erweitern, gefolgt von Umwandeln von m aufeinanderfolgenden Blöcken von n Bits der erweiterten Ausgabe in eine Folge von m Bits mittels Codieren jedes Blocks von n Bits in ein einzelnes Bit gemäß eines vorbestimmten Codes und sequentiellem Verknüpfen jener m Bits, um das einzelne codierte Ausgabebit zu erzeugen;

wobei k, m und n ganze Zahlen sind, die m · n > k erfüllen.

7. Verfahren nach Anspruch 6, bei dem:

während der Verschlüsselung die aufeinanderfolgenden codierten einzelnen Bits zu den aufeinanderfolgenden Klartextbits addiert werden, um den Chiffretext zu erzeugen; und

während der Entschlüsselung die aufeinanderfolgenden codierten einzelnen Bits zu den aufeinanderfolgenden Chiffretextbits addiert werden, um den Klartext zu erzeugen.