DE69324208T2

DE69324208T2 - Geteiltkanaldatenübertragung

Info

Publication number: DE69324208T2
Application number: DE69324208T
Authority: DE
Inventors: Simon Edwin Chippenham Wiltshire Sn14 6Dq Crouch; Jonathan Top Floor Flat Clifton Bristol Bs8 2Ba Jedwab
Original assignee: Hewlett Packard Co
Current assignee: Hewlett Packard Development Co LP
Priority date: 1992-11-06
Filing date: 1993-11-04
Publication date: 1999-08-05
Anticipated expiration: 2013-11-05
Also published as: EP0886407B1; JP3419520B2; EP0596736A1; GB9314479D0; EP0886407A2; DE69324208D1; DE69333635T2; JPH0715484A; US5410309A; DE69333635D1; EP0596736B1; EP0886407A3

Description

Technisches Gebiet

Diese Erfindung bezieht sich allgemein auf Verfahren und Systeme zum Kommunizieren von Daten und insbesondere auf Verfahren und Systeme zum Kommunizieren von Daten über eine Mehrzahl von Kanälen, wie z. B. ein Kabel, das eine Mehrzahl von Leitern (z. B. ein Vierdrahttelephonkabel) aufweist, und zum Codieren und/oder Decodieren von Daten, beispielsweise in Verbindung mit einer derartigen Kommunikation.

Stand der Technik

Die Verbreitung von Personalcomputern und Workstations hat zu der Entwicklung von Netzen zum Verbinden einer derartigen Ausrüstung und von üblichen Ressourcen, wie z. B. Druckern und Datenspeichergeräten, geführt. Leistungsfähigere und entwickelte Computer-Ausrüstungen und -Programme sind zunehmend verfügbar geworden, was ein Verarbeiten von Daten in immer größeren Mengen, beispielsweise in der Form von Datenbankinformationen und Graphikbilder ermöglicht. Diese Entwicklungen haben ihrerseits zunehmende Anforderungen an die Geschwindigkeit und die Kapazität von Netzen gestellt.
Verschiedene neue Netztechnologien wurden vorgeschlagen, um diese Anforderungen zu erfüllen. Eine derartige Technologie ist die faserverteilte Datenschnittstelle (FDDI), die auf der Verwendung von optischen Fasern und optischen Signalen basiert. Praktische Erfahrungen heben jedoch gezeigt, daß, obwohl diese Technologie die erforderliche Leistung liefern kann, dieselbe relativ teuer ist, was ein kostenintensives Verfahren zum Einrichten von vollständig neuen Netzen von optischen Fasern erfordert, die inhärent teuer sind.
Folglich wurde außerdem die Aufmerksamkeit auf die Möglich keit des Übertragens von Daten mit einer hohen Geschwindigkeit über die existierenden Verdrahtungseinrichtungen gerichtet, wodurch die Kosten des Einrichtens eines neuen Netzes vermieden werden, und wodurch ein zusätzlicher Gewinn für die Kosten, die vorher beim Einrichten der existierenden Verdrahtung aufgetreten sind, erreicht wird.
Eine mögliche Technik entlang dieser Leitungen betrifft die Verwendung von unabgeschirmten verdrillten (UTP; UTP = Unshielded Twisted Pair) Telephonkabeln der Art, die bereits für Lokalbereichsnetze mit niedriger Geschwindigkeit verwendet werden. Bei dieser Technik, die beispielsweise in dem US-Patent 5 119 402 beschrieben ist, wird die hohe Datenrate durch Übertragen der Daten über mehrere Leiter erreicht, derart, daß unterschiedliche Abschnitte der Daten gleichzeitig über jeweilige Leiter übertragen werden.
Obwohl diese Technik mit vielen Vorteilen versehen ist, leidet dieselbe ebenfalls an potentiellen spezifischen Problemen. Insbesondere sind eine Hauptquelle des Rauschens, das derartige Übertragungen beeinflußt, elektrische Impulse, die alle Leiter zusammen für eine ausgedehnte Zeitdauer relativ zu der Dauer der Übertragung eines Datenbits beeinflussen können. Folglich können beispielsweise 20 aufeinanderfolgende Bits der Daten, die übertragen werden sollen, in vier Blöcke von jeweils fünf Bits aufgespalten werden, und die vier Blöcke können in codierter Form gleichzeitig als eine Gruppe entlang eines jeweiligen von vier Leitern in einem Mehrleiterkabel übertragen werden. Es ist für zwei aufeinanderfolgende Gruppen von jeweils vier Blöcken möglich, daß dieselben durch ein elektrisches Rauschen beeinflußt werden. Da eine Blockgruppe 20 Bits darstellt, kann eine Gesamtsumme von 40 Bits verstümmelt sein. Obwohl die Daten gegen eine Verstümmelung beispielsweise durch die Verwendung eines zyklischen Blocksicherungs- (CRC-; CRC = Cyclic Redundancy Check) Codes geschützt werden können, basieren derartige Codes typischerweise auf Polynomen mit einem Grad von maximal 32, um die zugeordnete Verarbeitungs last zu begrenzen. Es kann garantiert werden, daß ein derartiger CRC-Code die Verstümmelung von bis zu 32 aufeinanderfolgenden Bits in dem Datenstrom erfaßt, so daß eine Verstümmelung von 40 folgenden Bits zu Fehlern führen kann, die der CRC-Code nicht erfaßt.
Es ist ein Ziel dieser Erfindung, ein Verfahren und ein System zum Kommunizieren von Daten, z. B. unter Verwendung von Kabeln mit mehreren Leitern, zu schaffen, die zumindest dieses Problem lindern.

Offenbarung der Erfindung

Gemäß einem Aspekt dieser Erfindung ist ein Verfahren zum Kommunizieren von Daten über eine Mehrzahl von Kanälen geschaffen, das die Schritte des Erzeugens einer Mehrzahl von Datensignalen und des gleichzeitigen Übertragens der Datensignale über jeweilige Kanäle von einem ersten Punkt zu einem zweiten Punkt aufweist, dadurch gekennzeichnet, daß jedes Signal aufeinanderfolgende Datenblöcke aufweist, und der Beginn der Datenblöcke auf mindestens einem der Kanäle derart gesteuert ist, daß derselbe relativ zu dem Beginn der Blöcke auf einem anderen der Kanäle versetzt ist.
Es wurde herausgefunden, daß durch Versetzen von Datenblöcken auf mindestens einem Kanal auf diese Art und Weise, das Auftreten von nicht erfaßbaren Fehlern reduziert oder eliminiert werden kann.
Vorzugsweise startet ein Datenblock in dem einen Kanal im wesentlichen, wenn der Mittelpunkt eines Datenblocks in dem anderen Kanal auftritt; die Blöcke können die gleiche Größe und die gleiche Wiederholungsrate, sowohl innerhalb jedes Kanals als auch zwischen den Kanälen, aufweisen.
Wenn es vier Kanäle gibt (z. B. die Leiter eines Vierleiterkabels), können Datenblöcke in dem ersten und dem zweiten Kanal miteinander zusammenfallen, und Datenblöcke in dem dritten und dem vierten Kanal können miteinander zusammenfallen und relativ zu den Datenblöcken in dem ersten und dem zweiten Kanal versetzt sein.
Gemäß einem weiteren Aspekt dieser Erfindung ist ein System zum Kommunizieren von Daten über eine Mehrzahl von Kanälen geschaffen, wobei jeweilige Datensignale über jeweilige Kanäle von einem ersten Punkt zu einem zweiten Punkt gleichzeitig übertragen werden, dadurch gekennzeichnet, daß jedes Signal folgende Datenblöcke aufweist, und daß der Beginn der Blöcke in mindestens einem der Kanäle derart gesteuert ist, daß derselbe relativ zu dem Beginn der Blöcke in einem anderen der Kanäle zeitlich versetzt ist.

Kurze Beschreibung der Zeichnungen

Ein Verfahren und System gemäß dieser Erfindung zum Kommunizieren von Daten unter Verwendung eines unabgeschirmten verdrillten Vierleiterkabels wird nun beispielsweise unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, in denen:
Fig. 1 die Art und Weise zeigt, mit der Daten zur Kommunikation über das Kabel formatiert werden;
Fig. 2 den Effekt des Rauschens auf Daten darstellt, die über das Kabel kommuniziert werden;
Fig. 3 eine Tabelle von 5-Bit-Datenwerten und entsprechenden 6-Bit-Codewerten ist;
Fig. 4 eine Reduktion darstellt, die mit der vorliegenden Erfindung bzgl. des Effekts von Rauschen auf Daten, die über das Kabel kommuniziert werden, möglich ist;
Fig. 5 ein schematisches Blockdiagramm eines Teils eines Senders ist, der die vorliegende Erfindung enthält;
Fig. 6 ein schematisches Blockdiagramm eines Teils eines Empfängers ist, der die vorliegende Erfindung enthält;
Fig. 7 ein Flußdiagramm eines Verfahrens zum Codieren von Datenblöcken gemäß der Tabelle in Fig. 3 ist; und
Fig. 8 eine alternative Tabelle der 5-Bit-Datenwerte und der entsprechenden 6-Bit-Codewerte ist.

Beste Weise zum Ausführen der Erfindung und industrielle Anwendbarkeit

Die vorliegende Erfindung ist zur Verwendung bei Umständen gedacht, bei denen ein Datenstrom über eine Mehrzahl von Kanälen kommuniziert wird, wobei aufeinanderfolgende Abschnitte des Datenstroms über unterschiedliche jeweilige Kanäle gleichzeitig kommuniziert werden, um eine höhere Bandbreite zu erhalten, als es möglich ist, wenn alle Daten über einen einzigen derartigen Kanal übertragen werden. Zur Vereinfachung wird die Erfindung im Zusammenhang mit der Übertragung von binären Daten über ein Kabel mit vier Kanälen oder Leitern (z. B. vier Paare von verdrillten Drähten) beschrieben. Die Erfindung ist jedoch weder auf diese spezielle Anzahl von Kanälen noch auf diesen Kanaltyp oder noch auf binäre Daten begrenzt. In der Praxis würde das Kabel beispielsweise einen Teil eines Netzes bilden, das viele Stationen oder Knoten verbindet, wie z. B. Personalcomputer, Workstations, Mehrbenutzercomputer, Drucker- oder Datenspeicher-Einheiten. Schaltungselemente, die diesen Stationen zugeordnet sind, liefern die notwendigen Funktionen zum Anordnen von Daten und Netzbetriebsinformationen in Rahmen oder Paketen zur Übertragung, zum Steuern des Zugriffes auf das Netz und zum Übertragen und Empfangen von physischen Signalen in dem Kabel (z. B. durch differentielles Signalisieren im Fall von verdrillten Leitern). Die vorliegende Erfindung ist unabhängig von den speziellen Details dieser Funktionen und kann beispielsweise in Verbindung mit den existierenden Netztechnologien implementiert sein; da derartige Technologien bereits bekannte Techniken zum Liefern dieser Funktionen enthalten, und die Funktionen keinen Teil dieser Erfindung bilden, werden dieselben hier nicht beschrieben.
Bezugnehmend auf Fig. 1 und 2 ist ein Datenrahmen, der über ein Vierleiterkabel übertragen werden soll, schematisch bei 10 gezeigt. Der Rahmen weist folgende Merkmale auf: eine binäre digitale Nachricht 12, die beginnend mit dem am weitesten links liegenden Bit, wie in Fig. 1 gezeigt, zwischen Stationen in dem Netz übertragen werden soll; und einen zugeordneten 32-Bit-CRC-Block 14, der Prüfdaten enthält, die aus der Nachricht 12 auf eine bekannte Art und Weise gemäß einem vorbestimmten zyklischen Blocksicherungs- (CRC-) Algorithmus abgeleitet sind. Bei dem vorliegenden Beispiel wird angenommen, daß der CRC-Wert aus der Nachricht unter Verwendung eines Polynoms mit einem Grad von 32 abgeleitet wird, wie z. B.
g(x) = x³² + x²&sup6; + x²³ + x²² + x¹&sup6; + x¹² + x¹¹ + x¹&sup0; + x&sup8; + x&sup7; + x&sup5; + x&sup4; + x² + x + 1
Zur Übertragung über ein Vierleiterkabel wird der Datenrahmen 10 in aufeinanderfolgende Blöcke von jeweils fünf Bits gespalten, und die Blöcke werden unter den vier Leitern (hier mit A bis D bezeichnet) auf einer zyklischen Basis und startend mit dem Block, der das am weitesten links liegende Bit des Datenrahmens enthält, verteilt. Folglich wird dieser erste Block, der mit A1 in Fig. 1 bezeichnet ist, über einen Leiter A, der nächste Block (B1) über einen Leiter B, der dritte Block (C1) über einen Leiter C und der vierte (D1) über einen Leiter D übertragen. Der Zyklus wiederholt sich dann, wobei der Leiter A wiederum für den fünften Block (A2) usw. verwendet wird.
Vor der Übertragung werden die 5-Bit-Datenblöcke durch einen 5-zu-6-Bit-Codierer 16 (Fig. 2) in 6-Bit-Werte gemäß einer Ersetzungstabelle codiert, um ein Maß der inhärenten Fehlererfassung zu liefern. Die Codierungsersetzungen können derart sein, wie es in Fig. 3 gezeigt ist. Diese speziellen Ersetzungen sind teilweise ausgewählt, um ein Gleichstrom- (DC-) Gleichgewicht in jedem Leiter aufrecht zu erhalten, indem sichergestellt wird, daß sich nach der Übertragung jedes codierten Datenblocks die angesammelten Gesamtsummen der binären Einsen und Nullen nicht um mehr als Zwei unterscheiden. Folglich werden bei dem Beispiel, das in Fig. 3 gezeigt ist, 20 Ersetzungen einzigartige Codes zugewiesen, die jeweilige der 20 6-Bit-Werte aufweisen, die drei binäre Nullen und drei binäre Einsen enthalten. Den verbleibenden 12 Datenblöcken werden jeweils zwei mögliche 6-Bit-Codewerte zugewiesen, wobei einer derselben zwei binäre Nullen und der andere vier binäre Nullen enthält. Die Codierung wird derart implementiert, daß bei der ersten Gelegenheit, bei der einer dieser 12 Datenblöcke zur Übertragung entlang eines speziellen Leiters auftritt, die entsprechende Zwei-Nullen- Codierung (beispielsweise) ausgewählt wird; bei der nächsten Gelegenheit, bei der ein beliebiger dieser 12 Datenblöcke zur Übertragung entlang dieses gleichen Leiters auftritt, wird die entsprechende Vier-Nullen-Codierung verwendet; danach wechselt die Verwendung der Zwei-Nullen- und Vier-Nullen-Codierung bei jedem Auftreten eines beliebigen dieser 12 Datenblöcke hinsichtlich dieses Leiters ab. Folglich werden sich für jeden Leiter die Zahlen der Zwei-Nullen- und Vier-Nullen-6-Bit-Codes um höchstens Eins unterscheiden, was einen Durchschnitt von drei binären Nullen pro 6-Bit-Code beibehält und das gewünschte DC-Gleichgewicht vorsieht. In Fig. 1 sind darstellende 5-Bit-Datenblöcke in fetten Zeichen dargestellt, und entsprechende 6-Bit-Codewerte sind darunter in normal gewichteten Zeichen gezeigt.
Der spezielle Satz von Ersetzungen, der in Fig. 3 gegeben ist, ist lediglich darstellend; unterschiedliche Anordnungen von 5-Bit-Datenwerten und 6-Bit-Codewerten können, wie gewünscht, zugewiesen werden, wie es im folgenden unter Bezugnahme auf Fig. 8 beschrieben ist.
Nach dem Codieren werden die 6-Bit-Codewerte durch einen Demultiplexer 18 über die vier Leiter A bis D auf einer zyklischen Basis, wie oben beschrieben, verteilt oder "demultiplexiert". Folglich, wie in Fig. 2 gezeigt, wird der Leiter A codierte Datenblöcke A1, A2, A3, etc. in Folge (das am weitesten links liegende Bit) tragen, der Leiter B wird codierte Datenblöcke B1, B2, B3 etc. tragen, und ähnliches gilt für die Leiter C und D.
Fig. 2 stellt ferner die potentiellen Effekte von elektrischen Rauschstößen in den Daten, die durch die Leiter A-D getragen werden, dar. Typischerweise kann ein derartiger Rauschstoß die Daten für eine Zeitdauer stören, die so lange ist, wie der Intervall, der durch vier der sechs Bits eines codierten Datenblocks besetzt wird, wie es durch die gestrichelten Linien gezeigt ist. Wenn es folglich vorkommt, daß ein Rauschstoß an dem oder kurz nach dem Beginn eines Blocks beginnt, wie es durch den Rauschstoß 1 in Fig. 1 dargestellt ist, kann der codierte Datenblock in jedem der vier Leiter verstümmelt sein. Als ein Resultat des Codierungsverfahrens, kann eine derartige Verstümmelung vollständig den Wert verändern, der beim Decodieren erhalten wird, selbst wenn lediglich einige der Bits des codierten Datenblocks beeinflußt sind. Die verstümmelten codierten Datenblöcke entsprechen vier aufeinanderfolgenden 5-Bit- Datenwerten des ursprünglichen Datenrahmens. Folglich können bis zu 20 aufeinanderfolgende Bits des Datenrahmens verstümmelt sein. Da der CRC-Algorithmus auf einen Polynom mit einem Grad von 32 basiert, werden Fehler, die 20 aufeinanderfolgende Bits betreffen, immer erfaßt.
Es ist jedoch ferner möglich, daß das Rauschen zwei aufeinanderfolgende Datenblöcke in jeden Leiter beeinflußt, wie es durch den Rauschstoß 2 in Fig. 2 gezeigt ist. Dieser Rauschstoß überspannt das Ende eines Datenblocks und den Beginn des nächsten Datenblocks in jedem Leiter. Folglich können die zwei letzten Bits des codierten Datenblocks A1 (01) und die ersten zwei Bits des Datenblocks A2 (11) verstümmelt sein. Folglich kann eine Gesamtsumme von acht aufeinanderfolgenden Datenblöcken (40 aufeinanderfolgende Bits) des ursprünglichen Datenrahmens verstümmelt sein. Es kann nicht garantiert werden, daß ein CRC-Algorithmus, der auf einem Polynom mit einem Grad von 32 basiert, Fehler erfaßt, die derart viele Datenbits beeinflussen, so daß es möglich ist, daß nicht erfaßte Fehler auftreten. Obwohl ein längeres CRC-Polynom verwendet werden könnte, könnte dies eine zusätzliche und unerwünschte Verarbeitungslast der Ausrüstung auferlegen, die in dem Netz umfaßt ist.
Fig. 4 stellt eine Lösung dieses Problems gemäß dieser Erfindung dar.
Im Gegensatz zu Fig. 2, werden die codierten Datenblöcke in Fig. 4 auf unterschiedlichen der vier Leiter zeitlich versetzt zueinander übertragen. Bei dem spezifischen Beispiel, das in Fig. 4 gezeigt ist, werden die Datenblöcke in den Leitern A und B gleichzeitig (oder hinsichtlich der Gesamtblöcke ausgedrückt, in Phase zueinander) übertragen, und bezüglich der (oder aus der Phase zu den) Datenblöcke (Datenblöcken), die gleichzeitig zueinander in den Leitern c und D übertragen werden, versetzt. Der Versatz ist in diesem Fall gleich der Hälfte der Länge der codierten Datenblöcke. Folglich beginnen codierte Datenblöcke in den Leitern C und D auf dem halben Weg der Übertragung der codierten Datenblöcke in den Leitern A und B.
Mit dieser Anordnung ist es dennoch möglich, daß ein Rauschstoß willkürlich vier aufeinanderfolgende Codebits in allen vier Leitern gleichzeitig verstümmelt, um zwei codierte Datenblöcke in jedem der zwei Leiter (siehe Rauschstoß 3 in Fig. 4) zu überspannen. Aufgrund des Versatztaktens der Datenblöcke in den zwei anderen Leitern kann dieser Rauschstoß jedoch lediglich maximal einen Datenblock in jedem der anderen zwei Leiter beeinflussen. Wenn der Rauschstoß 3 zwei Codebits später auftritt, wie es der Fall sein müßte, um die codierten Blöcke C3 und D3 vollständig zu beeinflussen, wird derselbe nicht mehr die Blöcke A2 und B beeinflussen; obwohl nun zwei Blöcke in den Leitern C und D beeinflußt sind, und lediglich ein Block in sowohl A als auch B beeinflußt ist. Als ein Resultat wird die maximale Zahl von aufeinanderfolgenden Datenblöcken, die verstümmelt werden kann, auf 6 reduziert, was 30 aufeinanderfolgenden Bits des ursprünglichen Datenrahmens entspricht. Selbst eine Verstümmelung von derart vielen Datenbits kann zuverlässig durch einen CRC-Algorithmus unter Verwendung eines Polynoms mit einem Grad von 32 erfaßt werden.
Der erforderliche Versatz in den Übertragungszeiten der Datenblöcke in den unterschiedlichen Leitern kann auf verschiedene Weisen vorgesehen werden. Ein möglicher Lösungsansatz betrifft die Verwendung von Schieberegistern, wie in Fig. 5 und 6 gezeigt.
Bezugnehmend auf Fig. 5 werden Daten zur Übertragung zu einer Schaltung 20 zugeführt, die die Schritte des Berechnens des CRC-Werts und des Anhängens desselben an die Nachrichtendaten, und des Codierens von aufeinanderfolgenden Blöcken von fünf Datenbits durchführt, um codierte 6-Bit-Blöcke, wie im vorhergehenden beschrieben, abzuleiten. Die codierten Datenblöcke werden zu einer Medienzugriffssteuer- (MAC; MAC = Media Access Control) Schaltung 22 zugeführt, die den Zugriff zu dem Netzkabel gemäß einem vorbestimmten Protokoll koordiniert, um eine effiziente Verwendung der Kommunikationsbandbreite, die durch das Kabel vorgesehen wird, sicherzustellen. Die MAC-Schaltung 22 leitet die codierten Blöcke zu einem 4-Wege-'Demultiplexer' 24 weiter, der die Blöcke unter vier Ausgängen a bis d zyklisch verteilt und ein Taktsignal in einer Leitung 26 erzeugt, das mit den Digitalsignalen synchronisiert ist, die an diesen Ausgängen erscheinen. Die Schaltung 24 ist hierin, obwohl das Eingangssignal derselben kein Multiplexsignal im herkömmlichem Sinne ist, als ein Demultiplexer beschrieben, da die Funktion derselben im wesentlichen im Demultiplexieren besteht: zyklisches Leiten von aufeinanderfolgenden Abschnitten des ankommenden Signals zu jeweiligen der Ausgänge derselben gemäß einer vorbestimmten Struktur.
Die Ausgänge a und b des Demultiplexers 24 sind direkt mit den Leitern A und B gekoppelt; die Ausgänge c und d sind jedoch mit den Eingängen eines 3-Bit-Schieberegisters 28 bzw. 30 gekoppelt. Diese Schieberegister empfangen jeweils das Taktsignal auf der Leitung 26, und die Ausgänge derselben sind mit den Leitern C und D gekoppelt. Folglich werden die Signale an den Ausgängen C und D des Demultiplexers 24 tatsächlich über die Leiter C und D mit einer Zeitverzögerung von drei Bitperioden (halbe Dauer eines vollständigen codierten Datenblocks) relativ zu den Signalen in den Leitern A und B ausgebreitet.
Bezugnehmend auf Fig. 6 wird ein Pulssignal in dem Leiter A mit dem Eingang einer Phasenregelschleife (PLL; PLL = Phase-Locked Loop) 32 gekoppelt, die ein Taktsignal in einer Leitung 34 synchron mit dem ankommenden Pulssignal erzeugt. Dieses Signal wird ferner zu dem Eingang einer Schwellenschaltung 36 zugeführt, die Spannungspegel, die in dem Pulssignal auftreten, auf die korrekten Werte, die eine binäre Null oder eine binäre Eins anzeigen, durch Vergleich mit vorbestimmten Schwellenamplituden wieder herstellt. Das wiederhergestellte Pulssignal wird mit dem Eingang einer Abtast- und Entscheidungs-Schaltung 38 gekoppelt, die das Signal synchron zu dem Taktsignal in der Leitung 34 abtastet; und ein Ausgangsdigitalsignal erzeugt, das mit dem Taktsignal phasenverriegelt ist, und das einen binären Wert aufweist, der von dem Wert der Abtastung abhängt.
Der Ausgang der Abtast- und Entscheidungs-Schaltung 38 ist mit dem Eingang eines 3-Bit-Schieberegisters 40 verbunden, das ebenfalls das Taktsignal in der Leitung 34 empfängt, und dessen Ausgang mit einem Eingang a einer Entzerr- und Multiplexier-Schaltung 42 gekoppelt ist, die ebenfalls das zugeordnete Taktsignal empfängt. Das Pulssignal in dem Leiter B wird auf eine ähnliche Art und Weise behandelt, um ein Ausgangsdigitalsignal zu erzeugen, das über ein 3-Bit-Schieberegister 44 mit einem Eingang b der Schaltung 42 gekoppelt ist. Dieses Signal ist mit einem jeweiligen Taktsignal, das ebenfalls zu der Schaltung 42 zugeführt wird, phasenverriegelt.
Ein ähnliches Verarbeiten wird auf die Pulssignale in den Leitern C und D durch eine jeweilige Schaltungsanordnung angewendet, die diesen Leitern zugeordnet ist, um zugeordnete Ausgangsdigitalsignale und Taktsignale zu erzeugen. Diese zwei Ausgangsdigitalsignale sind jedoch direkt von den zugeordneten Abtast- und Entscheidungs-Schaltungen mit den Eingängen c und d der Entzerr- und Multiplexier-Schaltung 42 gekoppelt, ohne jegliches dazwischenliegendes Schieberegister zu durchlaufen.
Die Entzerr- und Multiplexier-Schaltung 42 wendet geringfügigere Taktkorrekturen an den vier Ausgangsdigitalsignalen an, um beliebige geringfügigere Taktverzerrungen zu kompensieren, die zwischen denselben während der Ausbreitung entlang des Vierleiterkabels aufgetreten sind, und "multiplexiert" dann die vier Signale durch Koppeln von Blöcken von sechs Bits von jedem Eingang ihrerseits zu dem Ausgang derselben, um den ursprünglichen codierten Datenstrom neu aufzubauen.
Dieser codierte Datenstrom wird zu einer Schaltung 46 gespeist, die jeden codierten 6-Bit-Block decodiert, um den entsprechenden 5-Bit-Datenblock abzuleiten. Wenn ein beliebiger codierter 6-Bit-Wert angetroffen wird, der ungültig ist, oder der eine inkorrekte Anzahl an binären 0-Bits aufweist, dann wird der gesamte Datenrahmen abgelehnt. Andernfalls ordnet die Schaltung 46 den vollständigen Datenrahmen an und berechnet den CRC-Wert zum Vergleich mit dem übertragenen CRC-Wert neu.
Das Einschließen der Schieberegister 40 und 44 an den Empfangsende des Signalweges für die Signale in den Leitern A und B führt eine 3-Bit-Verzögerung ein, die derselben entspricht, die durch die Schieberegister 28 und 30 in Fig. 5 vorgesehen wird, derart, daß die Signale in allen vier Leitern die gleiche Gesamtverzögerung von ihrer Quelle erfahren. Während der tatsächlichen Ausbreitung entlang der Leiter werden die Datenblöcke in den Leitern C und D jedoch relativ zu denselben in den Leitern A und B versetzt, mit den folgenden im vorhergehenden beschriebenen Vorteilen.
Es sei bemerkt, daß die Kommunikation von 5-Bit-Datenblöcken und codierten 6-Bit-Datenblöcken über vier Kanäle, die Drahtleiter in einem Kabel aufweisen, wie es im vorhergehenden beschrieben ist, lediglich darstellend ist; andere Datenblocklängen und Datenblockzahlen und Kanaltypen können verwendet werden. Ähnlicherweise ist der 3-Bit-Versatz zwischen Datenblöcken in unterschiedlichen Leitern ein optimaler Wert, der auf die spezielle Blocklänge bezogen ist, die für die Zwecke der Beschreibung ausgewählt wurde. Der tatsächliche Versatz bei einem speziellen Fall kann sich von diesem Betrag unterscheiden, und muß nicht die halbe Blocklänge betragen.
Die Anordnung, die im vorhergehenden beschrieben ist, stellt sicher, daß alle Fehler, die durch vier Codebitrauschpulse erzeugt werden, nicht mehr als 30 aufeinanderfolgende Datenbits (bei dem speziellen angegebenen Beispiel) beeinflussen, und folglich werden dieselben mit einem 32-Bit-CRC-Algorithmus erfaßbar sein. Es ist jedoch durch geeignete Auswahl der Entsprechung zwischen (5-Bit-) Datenwerten und (6-Bit-) Codewerten möglich, das Auftreten von Fehlern zu vermeiden, die größere Anzahlen von aufeinanderfolgenden Datenbits beeinflussen, und die nicht allgemein erfaßbar sind, ohne auf einen CRC-Algorithmus zurückzugreifen, der auf einem Polynom mit einem höheren Grad basiert.
Folglich kann beispielsweise, um unerfaßbare Fehler, die durch Rauschstöße mit einer Dauer von mehr als vier Codebits verursacht werden und bis zu 40 aufeinanderfolgende Datenbits beeinflussen, mit einem CRC-Polynom eines Grads von 32 zu vermeiden, eine Liste von allen möglichen 40-Bit-Fehlern, die nicht durch den CRC-Algorithmus erfaßbar sind, vorbereitet werden. In diesem Zusammenhang bedeutet "Fehler" das Resultat einer Exklusiv-ODER-Operation zwischen den übertragenen Daten und den verstümmelten empfangenen Daten. Für ein beliebiges spezielles CRC-Polynom eines Grads 32 gibt es 255 derartige Fehlerwerte.
Eine Analyse kann dann für mögliche 40-Bit-Fehler, die durch ein Rauschen auftreten können, das Daten beeinflußt, die kommuniziert werden, für unterschiedliche Wahlen von 5-Bit- bis 6-Bit-Codierungen (es wird Fachleuten offensichtlich sein, daß es eine sehr große Zahl dieser Codierungen gibt) durchgeführt werden. Typischerweise wird sich herausstellen, daß lediglich einige der aufgelisteten nicht erfaßbaren Fehler für eine spezielle Auswahl einer Codierung auftreten werden. Für mindestens einige CRC-Polynome existieren jedoch bestimmte Codierungen, die jedoch, wenn dieselben durch einen Rauschstoß bis zu sechs Codebits Dauer beeinflußt werden (und maximal 40 aufeinanderfolgende Datenbits betreffen), keinen dieser 255 unerfaßbaren Fehler für einen beliebigen Datenwert verursachen. Eine Identifikation und Verwendung einer derartigen Codierung in Verbindung mit dem Versetzen von Datenblöcken in unterschiedlichen Kanälen, wie im vorhergehenden beschrieben, wird sicherstellen, daß alle Fehler, die durch Rauschstöße von bis zu sechs Codebits Dauer auftreten, zuverlässig erfaßt werden. Die Codierung, die in Fig. 3 angegeben ist, ist ein Beispiel einer Codierung, die diese Eigenschaft aufweist.
Fig. 8 ist ein Beispiel einer weiteren Codierung, die ähnliche Eigenschaften aufweist, die jedoch, wenn dieselbe in Verbindung mit dem Versetzen von Datenblöcken in unterschiedlichen Kanälen verwendet wird, sicherstellen wird, daß alle Fehler, die durch Rauschstöße von bis zu sieben Codebits Dauer auftreten (und folglich sieben aufeinanderfolgende Codebits in allen vier Leitern gleichzeitig willkürlich verstümmeln), zuverlässig erfaßt werden. Fehler die durch eine Kombination des Rauschens und einer Signalverzerrung, wie z. B. zwischen den unterschiedlichen Leitern A bis D, auftreten, und die zusammen eine Dauer von bis zu sieben Codebits aufweisen, werden ähnlicherweise zuverlässig erfaßt.
Fig. 7 zeigt ein Flußdiagramm eines Verfahrens zum Implementieren einer derartigen Codierung. Bezugnehmend auf Fig. 7 wird bei einem Schritt 100 ein Zähler K gemäß der Beziehung
K = (K - 1) modulo 4
inkrementiert, derart, daß der Zähler die Werte 0 bis einschließlich 3 zyklisch aufnimmt. Der Zweck dieses Zählers besteht darin, zu verfolgen, entlang welchem Leiter der aktuelle (codierte) Datenwert übertragen wird. Bei einem Schritt 102 wird der Datenwert, der codiert werden soll, getestet, um zu überprüfen, ob derselbe einen oder zwei entsprechende 6-Bit-Codewerte aufweist. Wenn es einen einzigartigen entsprechenden Codewert gibt, erhält die Prozedur diesen Wert aus einer Nachschlagtabelle bei einem Schritt 104 und endet. Andernfalls fährt die Prozedur zu einem Schritt 106 fort, bei dem eine von vier Boolschen Flags, die gemäß dem aktuellen Wert des Zählers K ausgewählt ist, getestet wird. Wenn die Flag 'wahr' ist, wählt die Prozedur bei einem Schritt 108 den Codewert aus, der lediglich zwei binäre Nullen enthält; wenn die Flag 'falsch' ist, wird bei einem Schritt 110 der Codewert, der vier Nullen enthält, ausgewählt. Bei beiden Fällen invertiert dann die Prozedur bei einem Schritt 112 vor dem Beenden den Wert der Flag.
Eine im wesentlichen zu derselben von Fig. 7 ähnliche Prozedur kann durch die Schaltung 46 zum Decodieren verwendet werden. Anstatt daß jedoch ein Codewert bei einem Schritt 104 erhalten wird, wird die Schaltung 46 prüfen, ob der empfangene Codewert gültig ist, und dieselbe wird dann den entsprechenden Datenwert erhalten. Ähnlicherweise wird die Schaltung 46 bei den Schritten 108 und 110 prüfen, ob dieser empfangene Codewert gültig ist und die erwartete Anzahl von binären Null-Bits aufweist, und wird dann den erforderlichen Datenwert erhalten. Wenn eine beliebige dieser Prüfungen mißlingt, wird die Schaltung 46 bestimmen, daß ein Fehler während der Übertragung des Datenrahmens aufgetreten ist.
Es ist Fachleuten offensichtlich, daß bei den gegebenen Codierungen der Fig. 3 oder Fig. 8, zusätzliche Codierungen, die die gleichen Eigenschaften aufweisen, aus denselben durch einfache Invarianztransformationen abgeleitet werden können. Als ein Beispiel einer derartigen Transformation kann die Codierung von Fig. 8 auf eine äquivalente Form durch Invertieren der Bitwerte von allen 6-Bit-Codewerte in dem rechten Teil (drei Spalten) der Figur transformiert werden; dieses Verfahren ist äquivalent zu einer Exklusiv- ODER-Operation mit einem konstanten binären Wert von 111111. Weitere äquivalente Codierungen resultieren aus einer Exklusiv-ODER-Operation, die mit einem beliebigen, konstanten 5-Bit-Binärwert an allen der 5-Bit-Datenwerte in dem linken Teil der Figur durchgeführt wird. Eine derartige Codierung kann ferner durch Invertieren der Bitwerte der 6-Bit-Codewerte, wie im vorhergehenden beschrieben, transformiert werden, um eine weitere äquivalente Codierung zu erzeugen.

Claims

1. Ein Verfahren zum Kommunizieren von Daten über eine Mehrzahl von Kanälen, das die Schritte des Erzeugens einer Mehrzahl von Datensignalen (A1, A2 ...; B1, B2 ...; C1, C2 ...; D1, D2 ...) und des gleichzeitigen Übertragens der Datensignale über jeweilige Kanäle von einem ersten Punkt zu einem zweiten Punkt aufweist,

dadurch gekennzeichnet, daß jedes Signal aufeinanderfolgende Blöcke von Daten (A1, B1, C1, D1, ...) aufweist, und daß der Beginn der Blöcke (A1, B1) in mindestens einem der Kanäle (A, B) derart gesteuert ist, daß derselbe relativ zu dem Beginn der Blöcke (C1, D1) in einem anderen der Kanäle (C, D) versetzt ist.

2. Das Verfahren gemäß Anspruch 1, bei dem ein Datenblock (A1, B1) in dem einen Kanal (A, B) im wesentlichen beginnt, wenn der Mittelpunkt eines Datenblocks (C1, D1) in dem anderen Kanal (C, D) auftritt.

3. Das Verfahren gemäß Anspruch 1 oder Anspruch 2, bei dem die Datenblöcke (A1, B1, C1, D1, ...) die gleiche Größe und die gleiche Wiederholrate aufweisen.

4. Das Verfahren gemäß einem beliebigen der vorhergehenden Ansprüche, bei dem es vier Kanäle (A, B, C, D) gibt.

5. Das Verfahren gemäß Anspruch 4, bei dem die Datenblöcke (A1, B1) in dem ersten und dem zweiten Kanal (A, B) im wesentlichen miteinander zusammenfallen, und die Datenblöcke (C1, D1) in dem dritten und dem vierten Kanal (C, D) im wesentlichen miteinander zusammenfallen und relativ zu den Datenblöcken in dem ersten und dem zweiten Kanal versetzt sind.

6. Das Verfahren gemäß einem beliebigen der vorhergehenden Ansprüche, bei dem die Kanäle (A, B, C, D) jeweilige Leiter in einem Kabel mit einer Mehrzahl von Leitern aufweisen.

7. Das Verfahren gemäß einem beliebigen der vorhergehenden Ansprüche, das den Schritt des Verzögerns von Signalen (C1, C2, ...; D1, D2 ...) aufweist, die über den anderen Kanal (C, D) ausgebreitet werden sollen.

8. Das Verfahren gemäß einem beliebigen der vorhergehenden Ansprüche, das den Schritt des Verzögerns der Signale (A1, A2...; B1, B2 ...) aufweist, die sich über den einen Kanal (A, B) ausgebreitet haben.

Das Verfahren gemäß Anspruch 7 oder Anspruch 8, bei dem ein Datenblock (A1, B1, C1, D1, ...) 2n Bits aufweist, und die Signale (A1, A2, ...; B1, B2 ...; C1, C2 ...; D1, D2 ...) um n Bits verzögert sind.

10. Das Verfahren gemäß einem beliebigen der vorhergehenden Ansprüche, bei dem die Signale (A1, A2, ...; B1, B2, ...; C1, C2, ...; D1, D2, ...) durch zyklisches Richten von aufeinanderfolgenden Abschnitten von einem Datenstrom (10) zu den Kanälen (A, B, C, D) erzeugt werden.

11. Das Verfahren gemäß einem beliebigen der vorhergehenden Ansprüche, bei dem Daten (10) vor der Übertragung über die Kanäle (A, B, C, D) codiert werden.

12. Ein System zum Kommunizieren von Daten über eine Mehrzahl von Kanälen, bei dem jeweilige Datensignale (A1, A2, ...; B1, B2, ...; C1, C2, ...; D1, D2, ...) über jeweilige Kanäle (A, B, C, D) von einem ersten Punkt zu einem zweiten Punkt gleichzeitig übertragen werden,

dadurch gekennzeichnet, daß jedes Signal aufeinander folgende Blöcke von Daten (A1, B1, C1, D1, ...) aufweist, und der Beginn der Blöcke (A1, B1) in mindestens einem der Kanäle (A, B) derart gesteuert ist, daß derselbe relativ zu dem Beginn der Blöcke (C1, D1) in einem anderen der Kanäle (C, D) zeitlich versetzt ist.

13. Das System gemäß Anspruch 12, bei dem ein Datenblock (A1, B1) in dem einen Kanal (A, B) im wesentlichen beginnt, wenn der Mittelpunkt eines Datenblocks (C1, C1) in dem anderen Kanal (C, D) auftritt.

14. Das System gemäß Anspruch 12 oder Anspruch 13, bei dem die Datenblöcke (A1, B1, C1, D1, ...) die gleiche Größe und die gleiche Wiederholrate für alle Kanäle aufweisen.

15. Das System gemäß einem beliebigen der Ansprüche 12 bis 14, bei dem es vier Kanäle (A, B, C, D) gibt.

16. Das System gemäß Anspruch 15, bei dem die Datenblöcke (A1, B1) in dem ersten und dem zweiten Kanal (A, B) im wesentlichen miteinander zusammenfallen, und bei dem die Datenblöcke (C1, D1) in dem dritten und dem vierten Kanal (C, D) im wesentlichen miteinander zusammenfallen und relativ zu den Datenblöcken in dem ersten und dem zweiten Kanal versetzt sind.

17. Das System gemäß einem beliebigen der Ansprüche 12 bis 16, bei dem die Kanäle (A, B, C, D) jeweilige Leiter in einem Kabel aufweisen, das eine Mehrzahl von Leitern aufweist.

18. Das System gemäß einem beliebigen der Ansprüche 12 bis 17, das eine erste Verzögerungseinrichtung (28, 30) aufweist, die angeordnet ist, um Signale (C1, C2 ...; D1, D2 ...) zu verzögern, die über den anderen Kanal (C, D) ausgebreitet werden sollen.

19. Das System gemäß einem beliebigen der Ansprüche 12 bis 18, das eine zweite Verzögerungseinrichtung (40, 44) aufweist, die angeordnet ist, um Signale (A1, A2 ...; B1, B2, ...) nach der Ausbreitung über den einen Kanal (A, B) zu verzögern.

20. Das System gemäß Anspruch 18 oder Anspruch 19, bei dem die Verzögerungseinrichtung (28, 30, 40, 44) eine Schieberegistereinrichtung aufweist.

21. Das System gemäß Anspruch 20, bei dem ein Datenblock (A1, B1, C1, D1, ...) 2n Bits enthält, und die Schieberegistereinrichtung (28, 30, 40, 44) n Stufen enthält.

22. Das System gemäß einem beliebigen der Ansprüche 12 bis 21, das eine Einrichtung (18) zum Erzeugen der Signale (A1, A2, ...; B1, B2, ...; C1, C2, ...; D1, D2, ...) durch zyklisches Richten von aufeinanderfolgenden Abschnitten eines Datenstroms (10) zu den Kanälen (A, B, C, D) aufweist.

23. Das System gemäß einem beliebigen der Ansprüche 12 bis 22, das eine Einrichtung (16) zum Codieren von Daten (10) vor der Übertragung über die Kanäle (A, B, C, D) aufweist.

24. Das Verfahren gemäß Anspruch 1, bei dem die Blöcke 6- Bit-Codeworte aufweisen, die 5-Bit-Datenworte codieren, und bei dem eine Erzeugung der Datensignale die Verwendung eines Algorithmus zur zyklischen Redundanzüberprüfung aufweist, der auf dem Polynom

g(x) = x³² + x²&sup6; + x²³ + x²² + x¹&sup6; + x¹² + x¹¹ + x¹&sup0; + x&sup8; + x&sup7; + x&sup5; + x&sup4; + x² + x + 1

basiert, wobei die 6-Bit-Codeworte gemäß den Werten der 5-Bit-Datenworte und einer vorausgewählten ersten und zweiten Tabelle oder einer Invarianztransformation der selben ausgewählt werden, und wobei die Codewortauswahl in dem Fall von Datenworten mit zwei möglichen Codewörtern, die Auswahl des Codeworts aus einer Spalte der vorausgewählten Tabelle abwechselnd zu der Spalte, aus der ein Codewort bei einem vorhergehenden Auftreten eines beliebigen derartiger Datenworte ausgewählt wurde, aufweist, wobei die erste und die zweite Tabelle wie folgt aussehen:

Erste Tabelle

Zweite Tabelle

25. Das System gemäß Anspruch 12, bei dem die Blöcke 6- Bit-Codeworte aufweisen, die 5-Bit-Datenworte codieren, und die Erzeugung der Datensignale die Verwendung eines Algorithmus zur zyklischen Redundanzüberprüfung aufweist, der auf dem Polgnom

basiert, wobei das System eine Einrichtung zum Empfangen von 5-Bit-Datenworten und zum Auswählen von 6-Bit- Codeworten gemäß den Werten der 5-Bit-Datenworte und einer vorausgewählten ersten und zweiten Tabelle oder einer Invarianztransformation derselben, und eine Einrichtung zum Auswählen, für den Fall von Datenworten mit zwei möglichen Codeworten, des Codeworts aus einer Spalte der vorausgewählten Tabelle abwechselnd zu der Spalte aufweist, aus der ein Codewort bei einem vorhergehenden Auftreten beliebiger derartiger Datenworte ausgewählt wurde, wobei die erste und die zweite Tabelle wie folgt aussehen:

Erste Tabelle

Zweite Tabelle