DE2743656C2 - Fehler-Detektorsystem mit nicht-redundanter Fehlerkorrektur für Satelliten-Kommunikationssysteme - Google Patents

Description

Die Erfindung betrifft ein Fehler-Detektorsystem und speziell ein Fehler-Detektorsystem mit nicht-redundanter Fehlerkorrektur für ein Trägerfrequenz-Übertra- gungssystem, bei welchem Vielp.pfjel-Digitalsignale übertragen werden, wie beispielsweise bei einem Vielpegel-Differentialphasen-Schiebeverschlüsselungssystem (DPSK) und einem Vielpegel-Dauerphasen-Frequenzverschiebe-Verschlüsselungssystem (CPFSK) mit den Merkmalen nach dem Oberbegriff des Anspruchs 1. Demodulationssysteme für Trägerfrequenz-Übertragungssysteme verwenden Vielpegel-Digitalsignale, bei welchen allgemein ein kohärentes Demodulationssystem und ein Fehler-Detektorsystem vorhanden sind.

Das kohärente Demodulationssystem ist insofern vorteilhaft, als es effektiv die Empfangsleitung oder Energie ausnutzen kann und eine hervorragende Ausführung bzw. Qualität hinsichtlich der Fehlerrate aufweist Wenn dieses System jedoch bei einem TDMA-Satelliten-Kommunikationssystem zur Anwendung gelangt sind mehrere Symbole erforderlich, um den Bezugsträger in jedem der Impulssignale wiederzugewinnen, wodurch jedoch der Übertragungswirkungsgrad verschlechtert wird. Andererseits ist es bei dem Fehler-Detektorsystem möglich, die Zahl der Symbole für die Trägerwiedergewinnung auf eines herabzusetzen, so daß es nicht nur möglich wird, den Übertragungswirkungsgrad zu verbessern, sondern auch die Konstruktion des Gerätes zu vereinfachen. Die Fehlerrate-Qualität des Fehler-Detektorsystems ist jedoch schlecht.

Die Erfindung betrifft ein solches Fehler-Detektorsystem mit verbesserter Fehlerrate-Qualität, wobei

jedoch die Vorteile desselben beibehalten werden sollen. Zum besseren Verständnis des Gegenstandes der Erfindung soll im folgenden ein typisches Fehler-Detektorsysteiti zunächst in den Grundzügen beschrieben werden. Bei dem bekannten Fehler-Detektorsystem gelangt eine Phasenvergleichsstufe zur Anwendung, um die Phase des Signals, welches durch Verzögerung des empfangenen Signals um ein Signalintcrvall erzeugt wird, mit der Phase des Signals zu vergleichen, welches in dem momentanen oder vorhandenen Signalintervall ίο empfangen wild, und weiter wird ein von der Phasenvergleichsstufe festgestelltes Symbol als Empfangsdatensymbol verwendet Bei diesem System entspricht jedoch die inhärente Redundanz, die als ein Symbol von einer Phasenvergleichsstufe festgestellt wird, welches die Phase des empfangenen Signals, verzögert um zwei Signalisierintervalle, mit der Phase des in dem momentanen Signaiisierintervalls empfangenen Signals vergleicht, einem Modulo-m-Zusatz zürn Datensymbol, welches im momentanen Signalisierintervall erfaßt wird. Das in dem vorangegangenen Signalisierintervall festgestellte Datensymbol wird nicht verwendet, so daß die Fehlerquoten-Qualität der demodulierten Ausgangsgröße gering ist Auch wenn die inhärente Redundanz verwendet wird, wird der Schaltungsaufbau kompliziert mit dem Ergebnis, daß es schwierig ist eine hohe Symbolübertragungsgeschwindigkeit trotz Verbesserung der Fehlerquotenqualität zu realisieren.

Es wird angenommen, daß das in der US-Patentschrift 35 29 290 beschriebene System dem Anmeldungsgegenstand am nächsten kommt Dieses bekannte System betrifft eine Fehlerfeststellungs- und -korrekturtechnik, bei welcher eine zusätzliche Redundanz nicht zur Anwendung gelangt die für das bekannte Paritätsprinzip wesentlich ist Zu diesem Zweck wird ein Signal, welches durch Verzögern des empfangenen differentiell codierten phasenmodulierten Signals erzeugt wird, und ein Signal, welches durch Verzögern des empfangenen Signals um zwei Signalisierintervalle erzeugt wird, vorbereitet und diese Signale werden dann mit dem Signal kombiniert welches im vorhandenen Signalisier-Intervall empfangen wird, um eine Redundanz-Information zu bilden, die für die Feststellung «iines Fehlers und Korrektur desselben erforderlich ist Da in diesem System eine Schaltung zur Feststellung des Vorhandenseins eines Fehlers und eine Schaltung zum Korrigieren des Fehlers voneinander unabhängig sind, wird das signalverarbeitende System relativ kompliziert Darüber hinaus ist dieses System so aufgebaut um nur dann den Fehler zu korrigieren, wenn zwei Fehler aufeinanderfolgend auftreten, und zwar ungeachtet des Typs der Fehler, so daß von den Informationen kein Gebrauch gemacht wird, die den Typ der Fehler betreffen. Wie bereits zuvor angedeutet wurde, ist es schwierig, da das signalverarbeiterde System kompliziert ist, die Übertragungsgeschwindigkeit der Daten oder Symbole zu erhohen.

Es ist daher Aufgabe der Erfindung ein Fehler-Detektorsystem mit nicht-redundanter Fehlerkorrektur zu schaffen, welches einen vereinfachten Schaltungsaufbau besitzt, jedoch eine verbesserte Fehlerrate-Qualität besitzt und bei welchem die Symbolübertragungsgeschwindigkeit nicht geringer ist als bei dem bekannten System.

Ausgehend von dem Fehler-Detektorsystem der eingangs genannte;) Art wird diese Aufgabe erfindungsgemäß durch die Merkmale des kennzeichnenden Teils

25

30

35

40

45

so

55 des Anspruchs 1 gelöst

Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Ansprüchen 2 bis 9.

Im folgenden wird die Erfindung an Hand von Ausführungsbeispielen unter Hinweis auf die Zeichnungen näher erläutert. Es zeigt

F i g. 1 ein Blockschaltbild eines Ausführüngsbeispiels des Fehler-Detektorsystems mit Merkmalen nach der Erfindung mit nicht-redundanter Fehlerkorrektur,

Fig.2 ein Blockschaltbild eines Beispiels eines Demodulators, der bei dem Fehler-Detektorsystem mit nicht-redundanter Fehlerkorrektur verwendet wird, wenn das System in Verbindung mit einer binären CPFSK-modulierten Signalwelle verwendet wird,

F i g. 3a bis 3k Wellenformen, die für die Erläuterung der Betriebsweise der verschiedenen Abschnitte des Demodulators in F i g. 2 von Nutzen sind,

Fig. 4 ein Blockschaltbild des grundlegenden Aufbaus einer Codierstufe entsprechend einer 1/2-FoIge-Einzelfehlerkorrektur-Selbstorthogonal-Codes,

Fig.5 eine graphische Darstellung der Beziehung zwischen der Fehlerfolge und derr, -,ignalrauschabstand

bzw. Signai/Rausch-Verhäitnis des Demodulators nach Fig.2,

F i g. 6 ein Blockschaltbild eines Ausführungsbeispiels des Demodulators, wenn das Fehler-Detektorsystem mit der nicht-redundanten Fehlerkorrektur bei einem vierphasen-DPSK-modulierten Signal zur Anwendung gelangt

Fig. 7 ein Verbindungsdiagramm einer ModuIo-4-Addierstufe,

F i g. 8 ein Verbindungsdiagramm einer Ausführungsform einer Koinzidenzschaltung, wenn der Gegenstand der Erfindung dazu verwendet wird, ein vierphasen-DPSK-moduliertes Signal zu demodulieren, und

F ig. 9 eine graphische Darstellung der Beziehung zwischen der Fehlerfoige und dem Signalrauschabstand bzw. Signal/Rausch-Verhältnis des Demodulators von F i g. 6.

Das grundlegende Konzept nach dei vorlegenden Erfindung soll zunächst beschrieben werden.

Bei einem Trägerfrequenz-Übertragungssystem für m P*geldigitaldaten (wobei m eine ganze Zahl größer als 2 ist), wird eines der m-Pegeldatensymbole durch eine der /n-Differenzsignalisierwellenformen in einem Signalisierintervall oder Zeitschlitz übertragen oder gesendet. Beispielsweise wird bei einem m-Phasen-DPSK-(Differentialphasenverschiebungs-Verschlüsselung) Modulationssystem eine der m-Pegeldaten durch eine von sinusförmigen Wellen mit m unterschiedlichen Phasen gesendet oder übertragen. Bezeichnet man das Sendedatensymbol in dsm /-ten Signalisierintervall (wobei / eine ganze Zahl ist) mit a* so läßt sich die Übertragungsphase Θ, des/-ten Signalisierintervalls wie folg', ausdrücken:

a = a + 2 η _ _a ,

.^Hl"^m £^ede"^St ?'"· ^d!f Ubertragungsphase des "¹H⁶" Signalisierintervalls und

Wenn somit die Übertragungsphase des (;~2)-ten Signalisierintervalls mit 0,.? bezeichnet wird und das

(/-l)-te Übertragungsdatensymbol mit a,.\ bezeichnet wird, ergibt sich:

In

■ ο,·-ι

Indem man eine ähnliche Beziehung wie bei dem Fehler-Detektorsystem mit einer Signalisierintervallverzögerung verwendet, läßt sich das Ausgangssymbol des Fehler-Detektorsystems mit zwei Signaüsierintervallverzögerungen wie folgt bestimmen:

so daß

IO

Indem man die empfangenen Phasen, welche den Sendephasen θ,, Θ,-\ und θ,-2 entsprechen mit θ', θ'-] und θ'-ι jeweils bezeichnet, wird ein Symbol rf, erzeugt, und zwar als das empfangene Symbol in dem /-ten Signalisierintervall, wenn die Phasendifferenz (0,-Θ,-ι) zwischen einem empfangenen Signal, welches um ein Signalisierintervall verzögert wurde, und einem empfangenen Signal in dem vorhandenen Signaiisierintervall die folgende Gleichung befriedigt:

Il ■ rf,-£

m m

worin rf, = 0, 1 ... (m-l).

Wenn kein durch Störsignale oder Rauschen erzeugter Phasenfehler vorhanden ist, koinzidieren die Phasen der ausgesendeten We¹Ie und der empfangenen Welle miteinander, so daß gilt:

P₁ = (α, -1 + a,) Modulo m ,
und zwar aus einer Gleichung

— ■ P₁-- £
mm

α,-ι + o,) Modulo m · —
m

Dies bedeutet, daß das Ausgangssymbol der Modulo-m-Summe benachbarter Datensymbole entspricht.

!iii Fäüe eines ,-,-Pcgd-CPFSK (kontinuierliche Phasenfrequenzverschiebungs-Verschlüsselung) Modulationssystem werden m Daten als m Sinuswellen mit unterschiedlichen Frequenzen gesendet bzw. übertragen. Bezeichnet man das Übertragungsdatensymbol in dem /-ten Signalisierintervall mit a„ die Mittelfrequenz mit /o und daß Signalisierintervall mit T, so läßt sich die Frequenz der Übertragungswelle wie folgt ausdrucken:

2 o,-(m-l) J_
' - 0 _m 27-·

Man erhält daher:

In , π ~ 2 ,2/T . η

■ d,- — S — · ο, < ■ tf, + — .

in m m m m

Demzufolge ändert sich die Phase der Übertragungswelle nach einem Signalisierintervall in Vorwärtsrichtung um:

Durch Vereinfachung dieser Gleichung ergibt sich dann:

1 1

d, - — < a, < d,■ + — ,

wobei man erhält d, = a,.

Dies wird als ein Signalisierintervallverzögerungs-Ausgangssymbo! des Fehler-Detektorsystems bezeichnet.

Bei Fehlen einer Störgröße oder Rauschen läßt sich die Phasendifferenz zwischen einem empfangenen Signal, welches um zwei Signalisierintervalle verzögert wurde, und dem empfangenen Signal in dem Vorhändenen oder momentanen Signalisierintervall wie folgt ausdrucken:

Ί-2'

0,-0,-2 = a,-_x + a,

2 π , 2 π , , .2ΐ

mm m

55

Hinsichtlich der Phase der Welle bei der Mittenfrequenz. Es gibt mWellen mit unterschiedlicher Anfangsphase

(m-3)

■ η ,

Die feststellbare Zahlendifferenz reicht von 0 bis 2 -. Demzufolge läßt sich aus der zuvor angerchriebenen Gleichung die folgende Gleichung für einen Fall, bei welchem kein Fehler auftritt, anschreiben:

,= (o,_, + <;,) — -Modulo In m

-(α,-ι + Άϊ) Modulo m .

τη

und zwar jeweils für jede der m-Sinuswellen mit unterschiedlichen Frequenzen, so daß eine Welle, deren Phase kontinuierlich mit derjenigen der Welle in dem vorangegangenen Signalisierintervall verläuft, als Welle ausgewählt wird, die in einem gegebenen Signalisierintervall ausgesendet wird.

Bezeichnet man die Sendedatensymbole in den /-ten und /f-!)-ten Signalisierintervallen mit a, und a,_i, und die Phase des Signals am hinteren Ende des 0t-2)-ten Signalisierintervalls mit θ,-2. so ist die Phase des Signals

am hinteren Ende des /-ten Signalisierintervalls durch rungs-Fehler-Detektorsystems jeweils wie folgt ausdie folgende Gleichung gegeben: drücken:

' tt

= _θ ι 2(ο, + ο,-ι)-2

(/W-I)

• /τ.

Demnach läßt sich die Ausgangsgröße des Einsignalis.enntervall-Verzogerungssystems erhalten als d, = o„ und zwar aus einer Gle.chung:

_ 2ö,-(/n-l)
e>, - O₁ -1 - ff ,

^l0

wobei e_di und e_p, entsprechende Fehlersymbole wieder-

\ _des Einsignalisierintervall-Fehler-

_Detelctorsy ^e _stems*_d(!_{s vorange}gangenen oder früheren Signalisierintervalls läßt sich durch die folgende Gleichung ausdrücken:

wobei die folgende Gleichung gut:
2 J.-fm-Π

— =S W,

- 2 d,- (m - U . π

. ■ : -t- —

m m

₂o

vorausgesetzt, daß rf, = O, 1, ... (m-ϊ).

Andererseits wird die Ausgangsgröße des Zwaisignalisierintervall-Verzögerungssystems unter einer Bedingung von

erl llten als

P₁- (o, + β,.,) Modulo m
und zwar aus der Gleichung

(^ai^+ai-\)~(^m ~ 1) ^

² "■ ^Modul° ²

Modulo m-(m- 1)

vorausgesetzt daß

- m

-2ff + -

^bllden:

= e_d,

30

35

40 so daß sich eine Beziehung lediglich mit Fehlersymbolen ergibt. In der gleichen Weise kann das Syndrom des vorangegangenen Signalisierintervalls wie folgt ausgedrückt werden:

Die Wirkung des Fehlers des empfangenen Datensymbols des (i-2)-ten Signalisierintervalls läßt sich dadurch eliminieren, indem man annimmt, daß «-,([.j = O, so daß sich die folgende Gleichung ergibt:

Es ist somit möglich, den Wert von e,y,_i so lange zu

bestimmen, als nur ein Element mit einem Wert anders als O unter vier Elementen e</„ e</,-i, e_p, und e_p,_i vorhanden ist, die S, und S,_; bilden. Spezieller ergibt

sich:

so

Es soll nun gezeigt werden, daß der Gegenstand der Erfindung bei einem Fall anwendbar ist, bei welchem die Ausgangsgröße c/,·des Einsignalintervall-Verzögerungs-Systems dem Obertragungsdatensymbol a,- und die Ausgangsgröße f,des Zweisignalisierintervall-Verzögerungssystems dem Modulo-m-Additionswert der benachbarten Übertragungsdatensymbole a,_i und a, entspricht

Es sei nun ein Fall betrachtet bei dem ein Fehler durch eine Störgröße in dem Übertragungskanal hervorgerufen wird.

In diesem Fall ist es möglich, in Betracht zu ziehen, daß das empfangene Symbol einem Modulo-m-Additionswert des Obertragungssymbols von dem Fehlersymbol, welches von dem Übertragungskanalfehler verursacht wurde, entspricht Demzufolge lassen sich die Ausgangssvmbole /-,«des Einsignalisierintervall-Verzögerungs-Fehler-Detektorsystems und das Ausgangssymbol ί> des Zweisignalisierintervall-Verzögewenn sowohl 5, als auch 5,·_ ι sind 0,

e_dl-\ =0

wenn S₁* 0 und 5,=0, e<n- \ = 0

wenn S,-0 und S₁--1Φ0, ea-1 = 0

wennS,=S,_i

eo

I.

II. III.

IV. Vorausgesetzt, daß nur eines der vier Elemente einen Fehler mit sich bringt, ist es möglich, e*-] zu bestimmen und richtig das Obertragungsdatensymbol des (i-lj-ten Signalisierintervalls dadurch zu demodulieren, indem man ea-\ von e<i,-\ abzieht Dies läßt sich durch die folgende Gleichung ausdrücken:

r_s-_x -e_a._x = α,., +e_rf,-i -i^-i =0^, .

F i g. 1 zeigt ein Beispiel eines Demodulators, der nach den Prinzipien der Erfindung, wie sie eben analysiert worden sind, aufgebaut ist Wie gezeigt wird in dem Demodulator 10 das empfangene Signal ti, welches Ober ein vorbestimmtes Ubertragungsmedium

empfangen wurde und aus einer Trägerwelle besteht, die mit m Pegeidigitaldaten moduliert ist, den Einsignalisierintervalll·Verzögerungseinheiten 12 und 13 zugeführt. Das empfangene Signal gelangt auch zu einer Phasenvergleichsstufe 15, welche das empfangene Signal, das um ein Signalisierintervall durch die Verzögerungseinheit 12 verzögert wurde, mit dem in dem vorhandenen Signalisierintervall empfangenen Signal vergleich:, wobei die Ausgangsgröße aus einem Ausgangssymbol 16 des Fehler-Detektorsystems mit Einsignalisierintervallverzögerung besteht. Das empfangene Signal 11 gelangt auch zu einer weiteren Phasenvergleichsstufe 18, welche das empfangene Signal, welches um zwei Signalisierintervalle durch die Verzögerungseinheit 13 verzögert wurde, mit dem empfangenen Signal in dem momentanen Signalisierintervall vergleicht, wobei die Ausgangsgröße der Vergleichsstufe in Form eines Ausgangssymbols 19 mit Zweisignalisierintervallverzögerung des Fehler-Detek-

Das Ausgangssymbol 16 mit Einsignalisierintervallverzögerung des Fehler-Detektorsystems gelangt zu einer Verzögerungseinheit 21 mit Einsignalisierintervallverzögerung als auch zu einem Modulo-m-Addierer 22, der auch die Ausgangsgröße der Einsignalisierintervall-Verzögerungseinheit 21 empfängt, um die Ausgangsgröße einem Modulo-m-Addierer^ zuzuführen.

Der Modulo-m-Addierer 23 empfängt auch die Ausgangsgröße der Phasenvergleichsstufe 18, d. h. das Ausgangssymbol 19 mit Zweisignalisieriniervallverzögerung des Fehler-Detektorsystems, und zwar über eine Inverterstufe 24. Der Modulo-m-Addierer erzeugt durch Addieren dieser zwei Eingangsgrößen ein Syndrom. Das Syndrom gelangt zu einem Modulo-m-Addierer 25 und zu einer Koinzidenzschaltung 26. Die Ausgangsgröße des Modulo-m-Addierers 25 gelangt zu einer Einsignalisierintervall-Verzögerungseinheii 27, unu die verzögerte Ausgangsgröße dieser Einheit gelangt dann zur Koinzidenzschaltung 26. Diese Koinzidenzschaltung 26 erzeugt ein Symbol, welches gleich ist der Eingangsgröße, wenn die Ausgangsgröße der Verzögerungseinheit 27 dem Syndrom des vorangegangenen Signalisierintcrvalls entspricht, und die Ausgangsgröße des Addierers 23 einem Syndrom des vorhandenen Signalisierintervalls entspricht, die untereinander koinzidieren, wobei jedoch in anderen Fällen ein Null-Symbol erzeugt wird. Die Ausgangsgröße der Koinzidenzschaltung 26 wird in einer Inv;rtierstufe 28 invertiert und gelangt dann zu einem Modulo-m-Addierer 39, der auch die Ausgangsgröße der Einsignalisierintervall-Verzögerungsainheit 21 empfängt, die aus dem Empfangssignal des früheren oder vorangegangenen Signalisierintervalls besteht. Demzufolge erzeugt der Modulo-m-Addierer 29 ein Empfangsdatensymbol, aus welchem eine Fehlergröße entfernt wurde.

Die Ausgangsgröße der Invertierstufe 28 gelangt auch zu einem Modulo-m-Addierer 25. Demzufolge entfernt in Abhängigkeit von dem Syndrom des momentanen Signalisierintervalls und der Ausgangsgröße der Invertierstufe 28 der Modulo-m-Addierer die Wirkung des Fehlersdes Empfangsdatensymbols in dem (i—\)-ten Signalisierintervall aus dem Syndrom, wobei der Verzögerungseinheit 27 ein Syndrom zugeführt wird, aus welchem die Wirkung des Fehlers in dem Empfangsdatensymbol in dem (i— l)-tenSignaIisierintervall entfernt wurde.

Es ist auf diese Weise möglich, ein richtiges Empfangsdatensymbol aus dem Addierer 29 zu erhalten, wenn die Zahl der Übertragungskanalfehler kleiner als 1 ist.

Zur Realisierung der Erfindung wird die Symbolübertragungsgeschwindigkeit hauptsächlich durch die Sumnie td der Ausbri-itungsverzögerungszeit der logischen Schaltung eingeschränkt, welche die Koinzidenzschaltung 26, den Inverter 28 und den Modulo-m-Addierer 23 bildet. Demzufolge wird die maximale Symbolübertragungsgeschwindigkeit oder -folge dargestellt durch Mte

ίο Symbole/Sekunden. Wenn daher aus diesem Grund die zuvor erläuterten Schaltungen durch logische Hochgeschwindigkeitsschaltungen ersetzt werden, wie beispielsweise logische Strombetriebsartschaltungen (CML), läßt sich eine Symbolübertragungsgeschwindigkeit größer als 100 M Symbole/Sekunden erzielen.

Bei dem vorangegangenen System werden in einem Differentialphasenverschiebungs-Verschlüsselungsmodulationssystem (PSK) die Übertragungsdaten dadurch übertragen oder gesendet, indem sie in eine Phasendifferenz zwischen benachbarten Signalisierintervallen umgewandelt werden. Es ist jedoch allgemein auch möglich, die Daten dadurch zu übertragen oder zu senden, indem man sie in eine Phasendifferenz zwischen Signalisierintervallen umwandelt, die durch (Vj-1) Signalisierintervalie getrennt sind, wobei η eine positive ganze Zahl darstellt. Im letzteren Fall wird das Empfangsdatensymbol aus der Phasendifferenz zwischen dem empfangenen Signal gewonnen, welches um η Signalisierintervalle verzögert ist und dem in dem momentanen Signalisierintervall empfangenen Signal, und das Symbol, welches aus der Phasendifferenz gewonnen wird, und zwar zwischen einem empfangenen Signal, welches um 2/7 Signalisierintervalle verzögert wurde, und dem empfangenen Signal im momentanen vorhandenen Signalisierintervall, entspricht der Modulo-m-Addition der empfangenen Daten, die im vorhandenen Signalisierintervall erfaßt werden und den empfangenen Daten, die in einem Signalisierintervall entsprechend π Signalisierintervallen zuvor erfaßt wurden. In diesem Fall sind somit Verzögerungseinheiten entsprechend η Signalisierintervallen an Stelle der Verzögerungseinheiten 12, 13, 21 und 27 in F i g. 1 vorgesehen.
Aus der vorangegangenen Beschreibung ergibt sich, daß es möglich ist, die Fehlerquote des Übergangssymbols dadurch zu verbessern, indem man das Ausgangssymbol entsprechend einer Zweisignalisierintervallverzögerung des Fehler-Detektorsystems als redundantes Symbol verwendet und indem man das

so Fehlersymbol aus der Beziehung zwischen dem Syndrom in einem Signalisierintervall entsprechend η Intervallen früher und dem vorhandenen Syndrom feststellt oder erfaßt.

F i g. 2 zeigt ein Ausführungsbeispiel eines Fehler-Detektorsystems mit nicht-redundanter Fehlerkorrektur entsprechend dem in F i g. 1 gezeigten System, wenn ein binäres CPFSK-Modulationssignal verwendet wird. Der Gegenstand der Erfindung kann an Hand dieses Ausführungsbeispiels verständlicher gemacht werden.

Bei der in Fig.2 gezeigten Schaltungsanordnung legt der Demodulator 40 ein Verschlüsselungssignal 41 mit einer phasenkontinuierlichen Frequenzverschiebung (CPFSK) an ein Differential-Detektorsystem 42 mit einer Einbitverzögerung und an ein Differential-Detektorsystem 43 mit einer Zweibitverzögerung. Dieses Signal ist in F i g. 3b gezeigt und wird dadurch erhalten, indem man die Trägerwelle durch eine binäre Datenfolge entsprechend »1« und »0« moduliert, wie

die. in Fi_e. 3a gezeigt ist. Das binäre FSF-System verwendet zwei Signale mit den Frequenzen /i und h (wobei f\ > /2). Dabei gilt eine Beziehung:

(A - ft) τ = 0,5

unter diesen beiden Frequenzen und dem Einbitintervall T. Die Zentrumsfrequenz des modulierten Signals 41 ist (f, + S₁)Il, und in Einklang mit den Daten a„ die die Daten in dein /-ten Signalisierintervall angeben und einen Inhalt von entweder »1« oder »0« haben, wird die Frequenz des Sendesignals wie folgt geschaltet:

Wo benachbarte Daten vorhanden sind, ergibt sich

»I« und»l«

»I« und »0« oder »0« und »1«

»0« und »0«

π 0

—η

-(-ir

Nimmt man die Phase einer Trägerwelle, welche ihre Zentrumsfrequenz (f\ + /j)/2 besitzt, als Bezugsgröße, so wird die Fhase des modulierten Signals um π/2 in T Sekunden vorgestellt, wenn die Daten aus einer »1« bestehen, jedoch um π/2 verzögert, wenn die Daten aus »0« bestehen. Als Folge ergibt sich die Phasenveränderung des Modulationssignals gemäß F i g. 3c.

Dieses Modulationssignal <fl wird durch das Differential-Detektorsystem 42 entsprechend einer Einbitverzögerung in der folgenden Weise verarbeitet. Zunächst wird das Modulalionssignal 41 zu einer Verzögerungseinheit 45 übertragen, die das Signal um ein Bit verzögert. Die Phasenveränderung Φ am Ausgang der Verzögerungseinheit 45 besteht aus der um ein Bit verzögerten Version der Phasenveränderung Φ des Modulationssignais 41 in Fig. 3c. Diese Ausgangsgröße gelangt zu einer Sinusphasenvergleichsstufe 46, welche die Phasen des Modulationssignals 41 und der Ausgangsgröße der Verzögerungseinheit 43 vergleicht. Speziell ergibt sich beim Vergleich der Phase Φ des Modulationssignals 41 mit der Phase Φο des um ein Bit

verzögerten Signals eine Phasendifferenz von +-oder — ~, wie dies in Fig.3e am rückwärtigen Ende eines

Signalisierintervalls gezeigt ist. Aus diesem Grund erzeugt die Vergleichsstufe 46 eine Ausgangsgröße mit einer Wellenform gemäß F i g. 3f, und diese Ausgangsgröße gelangt zu einem ersten Regenerator 47. Der Regenerator regeneriert das Symbol, indem er +1 entsprechen läßt »1« und —1 entsprechen läßt »0«, so daß also eine Übertragungsdatenfolge als Ausgangsgröße des Fehler-Detektorsystems mit Einbitverzögerung erzeugt wird.

Das Modulationssignal 41 wird von dem Differential-Detektorsystem 43 mit Zweibitverzögerung in der folgenden WeiE3 verarbeitet Zunächst gelangt das Modulationssignal 41 zu einer Verzögerungseinheit 50 entsprechend einer Zweibitverzögerung, welche das Modulationssignal 41 um zwei Bits verzögert, um eine Ausgangsgröße zu erzeugen, deren Phasenveränderung Φθ2 'ⁿ Fig.3h gezeigt ist Diese Ausgangsgröße gelangt zu einer Cosinusphasenvergleichsstufe 51, die die Phasen des Modulationssignals 41 und der Ausgangsgröße der Zweibitverzögerungseinheit 50 vergleicht

Wenn ein Vergleich der Phase Φ des Modulationssignals 41 mit der Phase Φωι des zweibitverzögerten Signais erfoigt, ergibt sich die Phasendifferenz Φ—Φ_Ο2 wie folgt:

Demzufolge ist entsprechend F i g. 3j die Ausgangsgröße der Cosinusphasenvergleichsstufe j I wie folgt:

»1« und »1« oder »0« und »0«.
»1« und »0« oder »0« und »1«.

Die Ausgangsgröße der Vergleichsstufe 51 gelangt zu einem zweiten Regenerator 52, um +1 in »1« und —1 in »0« umzuwandeln, so daß eine Ausgangsgröße gemäß F i g. 3k erzeugt wird, welche die Ausgangsgröße des Differential-Detektorsystems 43 mit Zweibitverzögerung darstellt. Wenn daher das Bit des vorhandenen Signalisierintervalis und das Bit eines vorausgegangenen Sigrialisierintervalls gleich sind, besteht die Ausgangsgröße aus »0«, wenn jedoch diese unterschiedlich sind, besteht die Ausgangsgröße aus »1«. Dip? entspricht der Paritätskontrollsumme der benachbarten Übertragungsdatenbits. Bezeichnet man die Ausgangsgröße des Differential-Detektorsystems 42 mit Einbitverzögerung beim /-ten Signalisierintervall mit a, und diejenige des (i— l)-ten Signalisierintervalls mit 3,-1, so läßt sich folgende Beziehung zwischen a* a,-_i und der Ausgangsgröße b, des Differential-Detektorsystems 43 mit Zweibitverzögerung aufstellen:

Darin bedeutet das Symbol Φ die Addition des Modulo 2.

Diese Beziehung ist die gleiche wie die Beziehung zwischen der Paritätskontrollsummen-Ausgangsgröße 56 und den Eingangssignalen 57 des Codierers 55 für den 1/2-Folgeeinzelfehlerkorrektur-Selbst-Orthogonal-Convolutionalcode gemäß Fig. 4. In Fig. 4 zeigt das Bezugszeichen 58 eine Einbitverzöpcrungseinheit und das Bezugszeichen 59 einen Modulo-2-Addierer. Wie zuvor erläutert wurde, ist es möglich, da die Beziehung zwischen den Ausgangsgrößen a,· und b, die gleiche ist wie die Beziehung zwischen den Daten und der Parität, die Fehlerquotengüte durch die einheitliche Verwendung der Redundanz inhärent bei dem Deiektorverfahren zu verbessern und indem man eine Decodierstufe für den zuvor erläuterten Code verwendet.

Aus diesem Grund werden in der Schaltung gemäß Fig. 2 die Ausgangsgrößen des Differential-Detektorsystems 42 mit Einbitverzögerung und des Differential-Detektorsystems 43 mit Zweibitverzögerung als die Daten und Paritätseingangsgrößen für den Decoder 60 für den 1/2-Geschwindigkeit-Einzelfehlerkorrektur-Selbstorthogonalcode verwendet.

Wie zuvor erläutert wurde, gelten, wenn die gesendete Datenfolge mit a, bezeichnet wird, die Ausgangsgröße des Differential-Detektorsystems 42 entsprechend einer Einbitverzögerung mit /n, bezeichnet wird und die Ausgangsgröße des Differential-Detektorsystems 43 entsprechend einer Zweibitverzögerung mit n, bezeichnet wird und die Fehlersymbole bei Vorhandensein eines Symbolfehlers zu »1« werden, jedoch bei Fehlen eines Symbolfehlers e_m,und e„/zu »0« werden, die folgenden Gleichungen:

m, = a< Φ e_m,,

n. =

4-1

Bei der zuvor erläuterten Analyse werden die Ausgangsgröße des

Differential-Detektorsystems 42 mit einer Einbitverzögerung zu einer Einbitverzögerungseinheit 61, und deren Ausgangsgröße gelangt zusammen mit der Ausgangsgröße de". Differential-Detektorsystems 42 entsprechend einer Einbitverzögerung zu einem Modulo-2-Addierer 62. Die Ausgangsgröße des Modulo-2-Addierers 62 gelangt zusammen mit der Ausgangsgröße des Differential-Detektorsystems 43 entsprechend einer Zweibitverzögerung zu einem Modulo-2-Addierer 63.

Demzufolge läßt sich das Syndrom der Ausgangsgröße des Addierers 63 wie folgt ausdrücken:

Si = OT, © ItI₁-! ®»i

= σ, Θ e_mi Φ a,-, © e_mi-_x ®di® ο,., © «·„

Es sei nun angenommen, daß die Wirkung von £^,,-2 bereits aus dem Syndrom des früheren Signalrsierintervalls eliminiert worden ist, so daß dieses Syndrom angeschrieben werden kann als:

wobei beurteilt werden kann, ob e_m,_ ι gleich ist »0« oder »1«, wenn weniger als eine von e_m» e_m/_i, e_round e_m-\ gleich ist»t «.

Demzufolge gelangt entsprechend der zuvor erläuterten Analyse die Ausgangsgröße des Modulo-2-Addierers 63 zu einer Einbitverzögerungseinheit 66, und zwar über einen Modulo-2-Addierer 65, und weiter gelangt das Syndrom, welches aus der Ausgangsgröße der Einbitverzögerungseinheit 66 besteht, und das Syndrom, welches aus der Ausgangsgröße des Modulo-2-Addierers 63 besteht, zu einer Koinzidenzschaltung 67, die eine »1« nur dann erzeugt, wenn beide Eingangsgrößen aus einer »I« bestehen, jedoch in anderen Fällen eine »0« erzeugt. Es ist klar, daß die Ausgangsgröße der Koinzidenzschaltung 67 e_m,_i darstellt und daß diese Ausgangsgröße zusammen mit der Ausgangsgröße der Einbitverzögerungseinheit 61 der Modulo-2-Addierstufe 6β zugeführt wird, wobei e_m,_ ι von m,_ ι abgezogen wird, so daß die Ausgangsgröße der Decodierstufe 60 gebildet wird. Die Ausgangsgröße der Koinzidenzschaltung 67 gelangt zu dem Modulo-2-Addierer 65, um die Wirkung von e_m,_i aus dem Syndrom zu entfernen, welches aus der Ausgangsgröße des Addierers 63 besteht, so daß dadurch der Syndromton gebildet wird, der in dem nächsten Signalisierintervall verwendet wird.

Dort, wo eine Decodierstufe gemäß F i g. 2 verwendet wird, läßt sich eine theoretisch abgeleitete Fehlerquotengüte gemäß F i g. 5 erzielen. Verschiedene Schaltungselemente, welche die Decodierstufe 60 bilden, können aus irgendwelchen herkömmlichen logischen Schaltungen bestehen. Die Einbitverzögerungseinheit kann aus einem Schieberegister gebildet sein, während die Modulo-2-Addierer durch Exklusiv-ODER-Schaltungen gebildet sein können. Die Koinzidenzschaltung kann durch eine UND-Schaltung gebildet sein. Es ist nicht erforderlich, einen binären Inverter zu verwenden, da die binäre Umkehrung darin besteht, »0« in »0« und »t« in »!«umzuwandeln.

Fig.6 zeigt ein Beispiel eines Fehler-Detektorsystems mit nicht-redundanter Fehlerkorrektur, welches dem System von Fig. 1 entspricht, wenn ein Vierphasen-DPSK-Modulationssignal verwendet wird. Zum Zwecke des besseren Verständnisses ist dieses Ausführungsbeispie! so aufgebaut, daß es demjenigen entspricht, welches in der US-Patentschrift 35 29 290 beschrieben ist In F i g. 6 leitet ein Datenempfänger 90 das empfangene Vierphasen-DPSK-Modulationssignal 100 zu den Demodulatorstufen 102,103,104 und 105 und

ίο zu einer Eindibitverzögerungsschaltung 106. Das Signal 100 wird durch Umwandeln einer binären Datenfolge in Paare von Bits (genannt Dibits) erzeugt, in welcher eine definierte Trägerfrequenzwelle um +45° und —45" jeweils phasenverschoben wird, wenn die Dibits »00«

is und »01« sind, jedoch um +135° und —135° jeweils zur absoluten Phase verschoben, die für das frühere Dibit gesendet wurde, wobei die Dibits jeweils gleich »01« und »11« sind Aus diesem Grund gelangt eine 0°-Phasenausgangsgröße der Eindibitverzögerungsschaltung 106 sowohl zum Demodulator 102 als auch zu einem 45° -Phasenschieber 107, während die 90° -Phasenausgangsgröße einem Demodulator 103 zugeführt wird Die Ausgangsgröße des 45° -Phasenschiebers 107 wird zu einer Eindibitverzögerungsschaltung 108 gesendet Eine 0°-Phasenausgangsgröße dieser Eindibitverzögerungsschaltung 108 wird zu dem Demodulator 104 gesendet, während die 90°-Phasenausgangsgröße einem Demodulator 105 zugeführt wird Bei diesem Aufbau ergibt sich, daß die Ausgangsgrößen der Demodulatorstufen 102 und 103 der Ausgangsgröße des Einsignalisierintervall-Verzögerungssystems entsprechen und daß die Ausgangsgrößen der Demodulatorstufen 104 und 105 dem Zweisignalisierintervall-Verzögerungssystem entsprechen. Weiterhin ist eine Wandlerstufe 110 vorgesehen, um die Beziehung zwischen der Phasendifferenz und dem Dibit in den Zweisignalisierintervall-Verzögerungssystem zu ändern, welches für ein herkömmliches DPSK-System beschrieben werden soll. Die Ausgangsgrößen des Einsignalisierintervall-Verzögerungssystems und der Wandlerstufe 110 gelangen zu binären Grau/Natürlich-Wandlerstufen 121 und 122 der Decodierstufe 120, die dazu verwendet werden, Graucodes in natürliche Binärcodes umzuwandeln. Wenn die Ausgangsgrößen der Wandlerstufe 121 für den /-ten Signalisierintervall bezeichnet werden mit C/ und c/, und die Ausgangsgrößen der Wandlerstufe 122 mit e,und /i,so ergibt sich:

Aj - 2 χ c, + </,
Bi - 2 χ e,+ fj.

Wenn in dem Übertragungskanal kein Fehler vorhanden ist, so ist Bi gleich der Modulo-4-Summe von Aj und /4,_ides vorangegangenen Signalisierintervalls; es ergibt sich somit:

Bi - Ai + Ai-1 Modulo 4.

Wenn daher in dem Übertragungskanal ein Fehler vorhanden ist und £U/ und Eb, Fehlersymbole wiedergeben, so lassen sich die Ausgangsgrößen der Wandlerstufen 121 und 122 durch die folgenden Gleichungen ausdrücken:

RAi — Ai+ Ea, Modulo 4 Rb, - Bi+Eb,Modulo 4.

Ein Syndrom wird durch die Differenz zwischen der Summe der Ausgangsgröße Rai der Wandlerstufe 121 und der Ausgangsgröße Rai-\ der Wandlerstufe 121,die um einen Signalisierintervall verzögert ist, und der

Ausgangsgröße Rm der Wandlerstufe 122 ausgedrückt, so daß sich ergibt:

Modulo 4
— Ai+ Ai-1 Ελϊ+ Em- ι—Αϊ—A,- \ — Et»

Modulo 4
= Εαϊ+Εαϊ-ι — ΕβrModuIo 4.

Die letzte Gleichung besteht nur aus Fehlersymbolen. Es sei nun angenommen, daß die Wirkung von E^-i aus dem Syndrom 5,_i des vorangegangenen Signalisierintervalls eliminiert wurde, so daß die folgende Gleichung gilt:

S,-1

ϊ- ι — Em-1 Modulo 4.

Es ist daher möglich, Εαϊ-ι zu bestimmen, wenn weniger als eines der vier Elemente, welche die zwei Syndrome bQden, das sind also £Ά/_ι, Ε*»- i, £»und £»_i einen von Null verschiedenen Wert annehmen, so daß sich ergibt:

I. wenn 5,-5/-I = O,
Fa/-. = 0

II. wenn S;*0 und S,_i«0
Eu-. =0

IH. wenn S₁=O und S,_i#0

£«-1-0

IV. wenn S,=S,_i = /2#0
Ea,-\ -π

Wenn Εαϊ-\ auf diese Weise bestimmt wird, ist es möglich, ein Empfangsdatensymbol zu erhalten, in welchem ein Fehler dadurch korrigiert worden ist, indem von Rm-i die Größe E_Ai- \ abgezogen wird.

Entsprechend der zuvor erläuterten Analyse wird die Ausgangsgröße der Codeumwandlerstufe 121 zu einer Eindibitverzögerungsschaltung 124 und einer Modulo-4-Addierstufe 125 gesendet, die auch die Ausgangsgröße von der Verzögerungsschaltung 124 empfängt. Die Ausgangsgröße des Modulo-4-Addierers 125 gelangt zusammen mit der Ausgangsgröße der Wandlerstufe 122, die durch eine tnverterstufe 126 invertiert wurde, zu einer Modulo-4-Addierstufe 127. Die Ausgangsgröße der Modulo-4-Addierstufe 127, die aus dem Syndrom besteht, gelangt zu einer Einsignalisierintervall-Verzögerungsschaltung 129, und zwar Ober eine weitere Modulo-4-Addierstufe 128. Das Syndrom, welches aus der Ausgangsgröße der Verzögerungsschaltung 129 besteht, und das Syndrom, welches aus der Ausgangsgröße des Modulo-4-Addierers 127 besteht, gelangen zu einer Koinzidenzschaltung 130, die das gleiche Symbol wie dasjenige der Eingangsgrößen erzeugt, jedoch in anderen Fällen 0 erzeugt. Es läßt sich erke.)P«;n, daß die Ausgangsgröße dieser Koinzidenzschaltung die Größe Ε_Λ;-\ wiedergibt. Die Ausgangsgröße der Koinzidenzschaltung 130, die von einer Inverterstufe 131 invertiert wurde, gelangt zusammen mit der Ausgangsgröße einer Einsignalisierintervall-Verzögerungsschaltung 124 zu einem Molulo-4-Addierer 132, so daß dadurch der Fehler des empfangenen Datensymbols korrigiert wird. Die Ausgangsgröße der Invertierstufe 131 wird auch zum Modulo-4-Addierer 128 gesendet, um die Wirkung von £k<-i aus dem Syndrom zu entfernen, welches aus der Ausgangsgröße des Modulo-4-Addierers 124 besteht. Die Ausgangsgröße des Modulo-4-Addierers 132 wird zu einer Wandlerstufe 133 gesendet, welche natürliche Binärcodes in Graucodes umwandelt, und auch zu einem ParallelASerien-Wandler 140 gesendet, um eine binäre Empfangsdatenfolge zu erhalten, aus welcher der Fehler eliminiert wurde, oder korrigierte Daten 141
Fig.9 zeigt eine graphische Darstellung der Fehlerquotengüte, die theoretisch von dem Vlerphasen-DPSK-Modulationssystem erhalten wird. Wie sich aus F i g. 9 entnehmen läßt, nähert sich die Güte mit zunehmendem Trägerenergie-zu-Rauschenergie-Verhältnis (CTN) der kohärenten Detektorqualität oder

ίο -gute. Dies bedeutet, daß es möglich ist, eine zufriedenstellende Fehlerquotengüte ohne die Verwendung irgendeiner komplizierten Trägerfrequenz-Wiedergewinnungsschaltung wie bei dem kohärenten Detektorsystem zu erhalten.

is Zum besseren Verständnis des Ausführungsbeispiels des Systems mit Merkmalen nach der Erfindung sind jeweils in den Fig.7 und 8 Beispiele eines Modulo-4-Addierers und der Koinzidenzschaltung, die bei dem Decoder für das Vierphasen-DPSK-Modulationssignal oder Vier-Werte-CPFSK-Modulation verwendet wird, gezeigt Diese Figuren zeigen Schaltungskonstruktionen, um in geeigneter Weise natürliche binärcodierte Vierpegeldigitalsignale zu verarbeiten,' welchen die Eingangsgrößen gruppiert sind in A unc and C und D.

Die Bezugszeichen 140', 141' und 142 ; ,s 144 stellen exklusive ODER-Gatterschaltungen, 146 bis 148 UN D-Gatterschaltungen und E und F die Ausgangsgrößen dar. Die Gültigkeitstabelle des Modulo-4-Addierers in F ig. 7 ist wie folgt:

C,D	Λ,Β	01	10	11
	00	01	10	11
00	00	10	11	00
01	01	11	00	01
10	10	00	01	10
11	11

Die Gültigkeitstabelle der Koinzidenzschaltung von Fig. 8 ist wie folgt:

CD	A1B	Ol	10	π
	00	00	00	00
00	00	01	00	00
01	00	00	10	00
10	00	00	00	11
11	00

Der Gray-Code/Natürlicher-Code-Wandler und die Inverterstufe können durch exklusive ODER-Gatterschaltungen gebildet werden.

Definition der Ausdrücke, Begriffe und Zeichen

Bei der /n-Phasen-Differential-PSK-Modulation werden Informationen mit Phasenunterschieden zwischen den Zeitschlitzen übertragen, Die Phase Θ/ zu einem

Zeitpunkt /' bei einem Übertragungssymbol ai (einem ganzzahligen Wert von öS ai S m—1) und der Phase θ/- / des unmittelbar vorhergehenden Zeitschlitzes kann wie folgt ausgedrückt werden:

Am Empfangsende werden die Phasenunterschiede zwischen den Zeitschlitzen festgestellt, um Zeichen bzw. Symbole zu erhalten.

Wenn kein Rauschen vorhanden ist, ergibt sich

so daß m ermittelt werden kann. Wenn Rauschen vorhanden ist, ergibt sich

(ni ist ein Phasenfehler aufgrund von Rauschen) und ai, welches die Formel

±JLai-JL< θ; - e;_, <££*+*.

mm mm

befriedigt, wird festgestellt. Vergleiche hierzu die folgende Skizze:

Im Falle von 4 Phasen wird das Zeichen oder Symbol entsprechend der Phasenriiffererr (θ',-θ',-ι) festgestellt Auch ein »zweites Symbol« wird unter Verwendung der Phasendifferenz (θ',-8',-.τ iestgestellt

»Modulo-m-Addierer«

Wenn a 1 und a 2 ganze Zahlen sind von 0 bis m— 1, so kann die Summe ihrer Modulo-m erhalten werden aus (a\ + a 2) mod m - a 1 + a 2 — k · m (k ist gleich 1, wenn a 1 + j 2 £ m und k beträgt für andere Fälle gleich 0). Wenn beispielsweise m - 4, a 1 - 3 und a 2 - 2 ergibt sich(3+2) mod 4 -3+2—1x4-1.

Eine Schaltung, weiche diese Operation durchzuführen vermag, wird als »Modulo-m-Addierer« bezeichnet

Die Bezeichnung »1/2-Folge-Einzelfehlerkorrektur-Selbstorthogonal-Convolutional-Code« entspricht etwa einem »Code entsprechend einer 1/2-Folge-Einzelfehlerkorrektur-Selbstortbogonal-Faltung«.

»ßj-Phasendifferential-Phasenschiebeverschlfisselungssignal«

Hier handelt es sich um ein Signal, welches ein /n-Pegelsymbol al enthält (eine ganze Zahl von 0 bis m—l) und zwar in Form einer Phasendifferenz in der Sinuswelle zwischen den Zeitschlitzen. Wenn die Phasen zu den Zeitpunkten /und /'— i gleich sind θ» θ,_ ι, so ergibt sich für das übertragene Signal:

ai.

Wenn beispielsweise m = 4 und ai - 2, ergibt sich: Q₁ = θ/-ι+— · 2 = θ,-ι + π·.

Mit anderen Worten erfolgt die Übertragung unter Anwendung von Sinuswellen, die eine Phasendifferenz von π haben.

Hierzu 7 Blatt Zcicliniinucn

Claims (9)

Patentansprüche:

1. Fehler-Detektorsystem mit nicht-redundanter Fehlerkorrektur, für Satelliten-Kommunikationssysteme, bestehend aus einer ersten Verzögerungseinrichtung zur Verzögerung eines Empfangssignals um wenigstens ein Signalisierintervall, wobei das Empfangssignal eine durch m(nt ist eine ganze Zahl) Pegeldigitaldaten modulierte Trägerwelle umfaßt, aus mehreren Phasenvergleichsstufen, welche das um wenigstens ein Signalisierintervall verzögerte Empfangssignal mit dem im momentan auftretenden, nicht verzögerten Signalisierintervall enthaltenen Empfangssignal zur Gewinnung von Zeichen entsprechend der festgestellten Phasendifferenz vergleichen, aus zweiten, dritten und vierten Verzögerungseinrichtungen, die das gegebenenfalls verarbeitete Empfangssignal um wenigstens ein weiteres Signalisierintervall verzögern, und aus Einrichtungen zur Fehlererfassung und zur Korrektur der erfaßten Fehler, dadurch gekennzeichnet, daß die zweite Verzögerungseinrichtung (13) an den Ausgang der ersten Verzögerungseinrichtung (12) angeschaltet ist, und das Ausgangssignal der ersten Verzögerungseinrichtung (12) um zwei π Signalisierintervalle verzögert, daß eine zweite Phasenvergleichsstufe (18) die Phase der Ausgangsgröße der zweiten Verzögerungseinrichtung (13) mit der Phase des in dem vorhandenen Signalisierintervalls enthaltenden Empfangssignal vergleicht, um ein zweites Zeichen entsprechend der festgestellten Phasendifferenz zu gewinnen, daß ein auf das durch eine erste Phasenvergleichsstufe (15) in Verbindung mit der ersten Verzögerungseinrichtung (12) erzeugtes erstes Zeichen und das zweite Zeichen ansprechender Decodet (21—29) vorgesehen ist, der die dritte Verzögerungseinrichtung (21) enthält, um das erste Zeichen um π Signalisierintervalle zu verzögern, eine erste Modulo-m-Addierstufe (22) zur Durchführung einer Modulo-m-Additionsoperation der Ausgangsgröße (16) der dritten Verzögerungseinrichtung (21) und des ersten Zeichens, weiter eine zweite Modulo-m-Addierstufe (23) enthält, um eine Modulo-m-Additionsoperation der Ausgangsgröße der ersten Modulo-m-Addierstufe (22) und der invertierten (24) Ausgangsgröße der zweiten Phasenvergleichsstufe (18) durchzuführen, weiter eine dritte Modulo-m-Addierstufe (25) enthält, die die Ausgangsgröße der zweiten Modulo-m-Addierstufe (23) empfängt, die vierte Verzögerungseinrichtung (27) zum Verzögern der Ausgangsgröße der dritten Modulo-m-Addierstufe (25) um η Signalisierintervalle, eine logische Schaltung (26) zur Feststellung der Koinzidenz zwischen der Ausgangsgröße der vierten Verzögerungseinrichtung (27) und der Ausgangsgröße der zweiten Modulo-m-Addierstufe (23), und eine vierte Modulo-m-Addierstufe (29) zur Durchführung einer Modulo-m-Additionsoperation einer invertierten (28) Ausgangsgröße der logischen Schaltung (26) und der Ausgangsgröße der dritten Verzögerungseinrichtung (21) enthält, wobei die dritte Modulo-m-Addierstufe (25) die invertierte Ausgangsgröße der logischen Schaltung (26) als weiteren Eingang empfängt.

2. Detektorsystem nach Anspruch 1, dadurch gekennzeichnet, daß m gleich 2 ist und daß π gleich t ist.

3. Detektorsystem nach Anspruch 2, dadurch gekennzeichnet, daß die erste Phasenvergleichsstufe aus einer Sinusphasenvergleichsstufe (46) und daß die zweite Phasenvergleichsstufe aus einer Cosinusphasenvergleichsstufe (51) besteht

4. Detektorsystem nach Anspruch 3, dadurch gekennzeichnet, daß die Ausgangsgrößen der ersten und. der zweiten Vergleichsstufe (46,51) jeweils Ober einen ersten und einen zweiten Regenerator (47,52) einer nachfolgenden Stufe (60) zugeführt werc'sn.

5. Detektorsystem nach Anspruch 1, dadurch gekennzeichnet, daß m gleich ist 2 und daß η gleich ist 1 und daß weiter die Decodierstufe (60) aus einer Decodierstufe für einen 1/2-Folge-Einzelfehlerkorrektur-Selbstorthcgonal-Convulutionalcode besteht

6. Detektorsystem nach Anspruch 1, dadurch gekennzeichnet, daß m gleich 4 und daß η gleich 2 gewählt ist

7. Detektorsystem nach Anspruch 1, dadurch gekennzeichnet, daß das empfangene Signal aus einem Phasenverschlüsselungssignal mit kontinuierlicher Frequenzverschiebung besteht

8. Detektorsystem nach Anspruch 1, dadurch gekennzeichnet, daß das empfangene Signal aus einem m-Phasendifferentialphasenschiebe-Verschlüsselungssignal besteht

9. Detektorsystem nach Anspruch 1, dadurch gekennzeichnet, daß die Decodierstufe (120) eine Konverterstufe (133) zum Umwandeln der Graycodes in natürliche Binärcodes enthält