DE2743656A1 - Differential-detektorsystem mit nicht-redundanter fehlerkorrektur - Google Patents

Description

Henkel, Kern, Feier Cr Hänzel Patentanwälte

-⁴- 2743658

Nippon Telegraph und Telephone D.8i^£te2Lin so Public Corporation d bow München bo _Tar._flri Tel.: 089/982085-87

, Japan Telex: 0529802 hnkld

————————————— Telegramme: ellipsoid

28. Sep. 1377

Differential-Detektorsystem mit nicht-redundanter Fehlerkorrektur

Die Erfindung betrifft ein Differential-Detektorsystem und speziell ein Differential-Detektorsystem mit nicht-redundanter Fehlerkorrektur für ein Trägerfrequenz-Übertragungssystem, bei welchem Vielpegel-Digitalsignale übertragen werden,wie beispielsweise bei einem Vielpegel-Differentialphasen-Schiebeverschlüsselungssystem (DPSK) und einem Vielpegel-Dauerphasen-Frequenzverschiebe-Verschlüsselungssystem (CPFSK) ·

Demodulationssysteme für Trägerfrequenz-Übertragungesysteme verwenden Vielpegel-Digitalsignale, bei welchem allgemein ein kohärentes Demodulationssystem und ein Differential-Detektorsystem vorhanden sind. Das kohärente Detektorsystem ist insofern vorteilhaft, als es effektiv die Empfangsleistung oder Energie ausnutzen kann und eine hervorragende Ausführung bzw. Qualität hinsichtlich der Fehlerrate aufweist« Wenn dieses System Jedoch bei einem TDMA-Satelliten-Kommunikationssystem zur Anwendung gelangt, sind mehrere Symbole erforderlich, um den Bezugsträger in jedem der Impuls-

809613/1092

signale wiederzugewinnen, wodurch jedoch der Übertragungswirkungsgrad verschlechtert wird. Andererseits ist es bei dem Differential-Detektorsystem möglich, die Zahl der Symbole für die Trägerwiedergewinnung auf eines herabzusetzen, so daß es nicht nur möglich wird, den übertragungswirkungsgrad zu verbessern, sondern auch die Konstruktion des Gerätes zu vereinfachen. Die Fehlerrate-Qualität des Differential-Detektorsystems ist je_doch schlecht.

Die Erfindung betrifft eine Verbesserung hinsichtlich der Fehlerrate-Qualität eines Differential-Detektorsystems, wobei jedoch die Vorteile desselben beibehalten werden sollen. Zum besseren Verständnis des Gegenstandes der Erfindung soll im folgenden ein typisches Differential-Detektorsystem zunächst in den GrundzUgen beschrieben werden. Bei dem bekannten Differential-Detektorsystem gelangt eine Phasenvergleichsstufe zur Anwendung, um die Phase des Signals, welches durch Verzögerung des empfangenen Signals um einen Signalintervall erzeugt wird, mit der Phase des Signals zu vergleichen, welches in dem momentanen oder vorhandenen Signalintervall empfangen wird,und weiter wird ein von der Phasenvergleichsstufe festgestelltes Symbol als Empfangsdatensymbol verwendet. Bei diesem System entspricht jedoch die inhärente Redundanz, was ein Symbol von einer Phasenvergleichsstufe festgestellt wird, welche die Phase des empfangenen Signals, verzögert um zwei Signalisierintervalle, mit der Phase des in dem momentanen oder gegenwärtigen Signalisierintervalls empfangenen Signals vergleicht, einem Modulo-m-Zusatz zum Datensymbol, welches im momentanen oder vorhandenen Signalisierintervall erfaßt wird, und das in dem vorangegangenen Signalisierintervall festgestellte Datensymbol wird nicht verwendet, so daß die Fehlerquoten-Qualität der demodulierten Ausgangsgröße gering ist. Auch wenn die inhärente Redundanz verwendet wird, wird der Schaltungsaufbau kompliziert mit dem Ergebnis, daß es schwierig war, eine hohe Symbolübertragungsgeschwindigkeit trotz Verbesserung

809813/1092

der Fehlerquotenqualität zu realisieren.

Es wird angenommen, daß das in der US-Patentschrift 3 529 beschriebene System dem Anmeldungsgegenstand am nächsten kommt. Dieses bekannte System betrifft eine Fehlerfeststellungs- und -korrekturtechnik, bei welcher eine zusätzliche Redundanz nicht zur Anwendung gelangt, die für das bekannte Paritätsprinzip wesentlich ist. Zu diesem Zweck wird ein Signal, welches durch Verzögern des empfangenen differentiell codierten phasenmodulierten Signals erzeugt wird, und ein Signal, welches durch Verzögern des empfangenen Signals um zwei Signalisierintervalle erzeugt wird, vorbereitet, und diese Signale werden dann mit dem Signal kombiniert, welches im vorhandenen Signalisierintervall empfangen wird, um eine Redundanz-Information zu bilden, die für die Feststellung eines Fehlers und Korrektur desselben erforderlich ist. Da in diesem System eine Schaltung zur Feststellung des Vorhandenseins eines Fehlers und eine Schaltung zum Korrigieren des Fehlers voneinander unabhängig sind, wird das signalverarbeitende System relativ kompliziert. Darüber hinaus ist dieses System so aufgebaut, um nur dann den Fehler zu korrigieren, wenn zwei Fehler aufeinanderfolgend auftreten, und zwar ungeachtet des Typs der Fehler, so daß von den Informationen kein Gebrauch gemacht wird, die den Typ der Fehler betreffen. Wie bereits zuvor angedeutet wurde, ist es schwierig, da das signalverarbeitende System kompliziert ist, die übertragungsgeschwindigkeit der Daten oder Symbole zu erhöhen.

Es ist daher Aufgabe der Erfindung, ein neuartiges Differential-Detektorsystem mit nicht-redundanter Fehlerkorrektur zu schaffen, welches Fehler in dem empfangenen Signal des Trägerfrequenz-Übertragungssystems für Digitaldaten korrigieren kann.

809813/1092

2743659

Auch soll durch die Erfindung ein verbessertes Differential-Detektorsystem mit nicht-redundanter Fehlerkorrektur geschaffen werden, welches einen Fehler feststellen und jedesmal dann korrigieren kann, wenn ein solcher Fehler in dem empfangenen Signal des Trägerfrequenz-Übertragungssystems für digitale Daten auftritt.

Im Rahmen dieser Aufgabe soll durch die Erfindung auch ein Differential-Detektorsystem mit nicht-redundanter Fehlerkorrektur geschaffen werden, welches einen vereinfachten Schaltungsaufbau besitzt, jedoch eine verbesserte FehlerquotengUte besitzt und bei welchem die Symbolübertragungsgeschwindigkeit nicht geringer ist als bei dem bekannten System.

Durch die Erfindung wird ein Differential-Detektorsystem mit nicht-redundanter Fehlererkennung geschaffen, welches eine erste Verzögerungseinrichtung enthält, um ein empfangenes Signal um η (η ist eine ganze Zahl) Signalisierintervalle zu verzögern, wobei dieses Signal aus einer Trägerwelle besteht, die durch m (m ist eine ganze Zahl) Pegeldigitaldaten moduliert ist; ebenso eine erste Phasenvergleichsstufe zum Vergleichen der Phase der Ausgangsgröße der ersten Verzögerungseinrichtung mit der Phase des im vorhandenen Signalisierintervall empfange nen Signals, um ein erstes Symbol festzustellen; eine zweite Verzögerungseinrichtung, um das ersterwähnte empfangene Signal um zwei η Signalisierintervalle zu verzögern; eine zweite Phaeenverglelchsstufe zum Vergleichen der Phase der Ausgangsgröße der zweiten Verzögerungseinrichtung mit der Phase des im vorhandenen Signalisierintervall empfangenen Signale, um ein zweites Symbol festzustellen; und eine Decodiereinrichtung, welche auf das erste und das zweite Symbol anspricht, die jeweils von der ersten und der zweiten Phasenvergleichseinrichtung erzeugt wurden, wobei die Decodiereinrichtung eine dritte Verzögerungseinrichtung enthält, um das erste

809813/1092

- ⁸ - 27A3G56

Symbol um η Signalisierintervalle zu verzögern, einen ersten Modulo-m-Addierer, um eine Modulo-m-Additionsoperation der Ausgangsgröße der ersten Verzögerungseinrichtung und des ersten Symbols durchzuführen, eine zweite Modulo-m-Addierstufe zum Ausführen einer Modulo-m-Additionsoperation der Ausgangsgröße der ersten Modulo-m-Addierstufe und eine invertierte Ausgangsgröße der zweiten Phasenvergleichsstufe vorzusehen, eine dritte Modulo-m-Addierstufe, welche die Ausgangsgröße der zweiten Modulo-m-Addierstufe empfängt, eine vierte Verzögerungseinrichtung zum Verzögern der Ausgangsgröße der dritten Modulo-m-Addierstufe um η Signalisierintervalle, eine logische Schaltungsanordnung zum Ermitteln der Koinzidenz zwischen der Ausgangsgröße der vierten Verzögerungseinrichtung und der Ausgangsgröße der zweiten Modulo-m-Addierstufe, eine vierte Modulo-m-Addierstufe zum AufUhren einer Modulo-m-Additionsoperation einer invertierten Ausgangsgröße der logischen Schaltungsanordnung und der Ausgangsgröße der dritten Verzögerungseinrichtung, und Mittel zum Zuführen der invertierten Ausgangsgröße der logischen Schaltungsanordnung zu einem Eingang der dritten Modulo-m-Addierstufe·

Im folgenden wird die Erfindung anhand von Ausführungsbeispielen unter Hinweis auf die Zeichnungen näher erläutert. Es zeigen:

Fig. 1 ein Blockschaltbild eines Ausführungsbeispiels des Differential-Detektorsystems nach der Erfindung mit nicht-redundanter Fehlerkorrektur;

Fig. 2 ein Blockschaltbild eines Beispiels eines Demodulator«, der bei dem Differentlal-Detektoreystem mit nicht-redanter Fehlerkorrektur verwendet wird, wenn das System in Verbindung mit einer binären CPFSK-modulierten Signalwelle verwendet wird;

809813/1092

2743658

Fig. 3a bis 3k Y/ellenformen, die für die Erläuterung der Betriebsweise der verschiedenen Abschnitte des Demodulators in Fig. 2 von Nutzen sind;

Fig. 4 ein Blockschaltbild des grundlegenden Aufbaus einer Codierstufe entsprechend eines 1/2-Folge-Einzelfehlerkorrektur-Selbstorthogonal-Codes;

Fig. 5 eine graphische Darstellung der Beziehung zwischen der Fehlerfolge und dem Signalrauschabstand bzw. Signal/Rausch-Verhältnis des Demodulators nach Fig. 2;

Fig. 6 ein Blockschaltbild eines Ausführungsbeispiels des Demodulators, wenn das Differential-Detektorsystem nach der Erfindung mit der nicht-redundanten Fehlerkorrektur bei einem vierphasen-DPSK-raodulierten Signal zur Anwendung gelangt;

Fig. 7 ein Verbindungsdiagramm einer Modulo-4-Addierstufe;

Fig. 8 ein Verbindungsdiagramm einer Ausführungsform einer Koinzidenzschaltung, wenn der Gegenstand der Erfindung dazu verwendet wird, ein vierphasen-DPSK-moduliertes Signal zu demodulieren; und

Fig. 9 eine graphische Darstellung der Beziehung zwischen der Fehlerfolge und dem Signalrauschabstand bzw. Signal/Rausch-Verhältnis des Demodulators von Fig.

Das grundlegende Konzept nach der vorliegenden Erfindung soll zunächst beschrieben werden.

Bei einem Trägerfrequenz-Übertragungssystem für m Pegeldigitaldaten (wobei m eine ganze Zahl größer als 2 ist), wird eines

809813/1092

2743658

der m Pegeldatensymbole durch eine der m Differenzsignalisierwellenformen in einem Signalisierintervall oder Zeitschlitz übertragen oder gesendet. Beispielsweise wird bei einem m-Phasen-DPSK-(Differentialphasenverschiebungs-Verschltlsselung) Modulationssystem eine der m Pegeldaten durch eine von sinusförmigen Wellen mit m unterschiedlichen Phasen gesendet oder übertragen. Bezeichnet man das Sendedatensymbol in dem i-ten Signalisierintervall (wobei i eine ganze Zahl ist) mit a^, so läßt sich die Uberrtragungsphase O₁ des i-ten Signalisierintervalls wie folgt ausdrücken:

2V

^öi - ^Öi-1 ⁺ ΊΓ * ^ai

Hierin bedeutet 0. _i die Ubertragungsphase des (i-1)-ten Signalisierintervalls und Oi₁ = —* .a_i# Wenn somit die Uber tragungsphase des (i-2)-ten Signalisierintervalls mit O_1-2 bezeichnet wird und das (i-1)-te Ubertragungsdatensymbol mit S_1-1 bezeichnet wird, ergibt sich:

2ir ■ Γ

so daß

i-1 ■ Γ ' ^ai-1

O_1-2 +

Indem man die empfangenen Phasen, welche den Sendephasen

^θ^ ^Ο und ^ö J^e

wells bezeichnet, wird ein Symbol d^ erzeugt, und zwar als das empfangene Symbol in dem i-ten Signalisierintervall, wenn die Phasendifferenz (O₁- O_1-1) zwischen einem empfangenen Signal, welches um ein Signalisierintervall verzögert wurde, und einem empfangenen Signal in dem vorhandenen Signalisierintervall die folgende Gleichung befriedigt:

ι m ι 1-Ί m im

809813/1092

worin cL = O, 1 ... (m-1).

Wenn kein durch Störsignale oder Rauschen erzeugter Phasen fehler vorhanden ist, koinzidieren die Phasen der ausgesendeten Welle und der empfangenen Welle miteinander, so daß gilt:

^βϊ - ^QLi - °i - ^Öi-1 - "i - T? ' ^ai

Man erhält daher:

⁸I-

Durch Vereinfachung dieser Gleichung ergibt sich dann:

^di - 2 ■ ^ai^<di ⁺ 2

wobei man erhält d_i « a.^.

Dies wird als ein Signalisierintervallverzögerungs-Ausgangssymbol des Differential-Detektorsystems bezeichnet.

Bei Fehlen einer Störgröße oder Rauschen läßt sich die Phasendifferenz zwischen einem empfangenen Signal, welches um zwei Signalieierintervalle verzögert wurde, und dem empfangenen Signal in dem vorhandenen oder momentanen Signalisierintervall wie folgt ausdrücken:

- ^βί"-2 - "i - »1-2

T * ^ai-1 ^{+ 2}S * H ■ (^ai-1

Die feststellbare Zahlendifferenz reicht von 0 bis 2if. Demzufolge läßt sich aus der zuvor angeschriebenen Gleichung

809813/1092

die folgende Gleichung für einen Fall, bei welchem kein Fehler auftritt, anschreiben:

°d ⁼ (^ai-1 ^{+ a}i) %■ " ^Modul0

Modulo m · ~

Indem man eine ähnliche Beziehung wie bei dem Differential-Detektorsystem mit einer Signalisierintervallverzögerung verwendet, läßt sich das Ausgangssymbol des DifferentialDetektorsystems mit zwei Signalisierintervallverzögerungen wie folgt bestimmen:

^Pi ⁼ (^ai-1 ^{+ a}i^ ^Modu^° ^m»
und zwar aus einer Gleichung

- 2 ^s <^ai-i ^{+ a}i> ^Modul0

Dies bedeutet, daß das Ausgangssymbol der Modulo-m-Summe benachbarter Datensymbole entspricht.

Im Falle eines m-Pegel-CPFSK- (kontinuierliche Phaeenfrequenzverschlebungs-VerschlUsselung) Moduletioneeystem werden m Daten als m Sinuswellen mit unterschiedlichen Frequenzen gesendet bzw. Übertragen. Bezeichnet man das übertragungedatensymbol In dem i-ten Signalisierintervall mit a_if die Mittelfrequenz mit f₀ und den Signalisierintervall mit T, so ISBt sich die Frequenz der Übertragungswelle wie folgt ausdrücken!

2B₁-Cm-I) ₁
^f 1 " ^fO ⁺ m ' 2T·

809813/1092

274365Q

Demzufolge ändert sich die Phase der Übertragungswelle nach einem Signalisierintervall in Vorwärtsrichtung um

hinsichtlich der Phase der Welle bei der Mittenfrequenz. Es gibt m Wellen mit unterschiedlicher Anfangsphase

.T₉ . Le=H .T, ... _ Ir, It...

und zwar Jeweils für jede der m-Sinuswellen mit unterschiedlichen Frequenzen, so daß eine Welle, deren Phase kontinuierlich mit derjenigen der Welle in dem vorangegangenen Signalisierintervall verläuft, als Welle ausgewählt wird, die in einem gegebenen Signalisierintervall ausgesendet wird.

Bezeichnet man die Sendedatensymbole in den i-ten und (i-1)-ten Signalisierintervallen mit a^^ und S_1-1, und die Phase des Signals am hinteren Ende des (k-2)-ten Signalisierintervalls mit 0. 2> ³⁰ i^s"k di^e Phase des Signals am hinteren Ende des i-ten Signalisierintervalls durch die folgende Gleichung gegeben:

^Öi

2(a. + a. J- 2(m-1) ^öi-2 ⁺ — ^

Demnach läßt sich die Ausgangsgröße des Einsignalisierinter vall-Verzögerungssysteme erhalten als d> = a^, und zwar aus e iner Gleichung:

809813/1092

wobei die folgende Gleichung gilt:

2d_±-(m-1) 2d_±-(m-1)

m vorausgesetzt, daß d_A = 0, 1, ... (m-1).

Andererseits wird die Ausgangsgröße des Zweisignalisierintervall-Verzögerungssystems unter einer Bedingung von -TT = O₁ - Ojp^^ erhalten als

P₁ = Ca₁ + a_le1) Modulo m

und zwar aus der Gleichung

(a. + a. ₁)-(m-1)

O₄ - O_{4 o} = —- iZJ . 2TMOdUlO 2TT

ι 1."C. m

(a₄ + a₄ A Modulo m - (m-1)

. —± IzI . 2ΊΤ

vorausgesetzt, daß

P.-(m-1) P_±-(m-1)

-JL____ . 2 V- * = O₄ - O_{4 o} · 21Γ+ **

Zu ID X X""fc ID ID

Es soll nun gezeigt werden, daß der Gegenstand der Erfindung bei einem Fall anwendbar ist, bei welchem dfe Ausgangsgröße d^ des Einsignalintervall-Verzögerungssystems dem Übertragungsdatensymbol a₁ und die Ausgangsgröße P₁ des Zweisignalis ierintervall-Verzögerungssystems dem Modulo-m-Additionswert der benachbarten Ubertragungsdatensymbole a₄₁ und &* entspricht.

Es sei nun ein Fall betrachtet, bei dem ein Fehler durch eine Störgröße in dem übertragungskanal hervorgerufen wird.

809813/1092

In diesem Fall ist es möglich, in Betracht zu ziehen, daß das empfangene Symbol einem Modulo-m-Additionswert des Übertragungssymbols von dem Fehlersymbol, welches von dem Übertragungskanalfehler verursacht wurde, entspricht. Demzufolge lassen sich die Ausgangssymbole r_di des Einsignalisierintervall-Verzögerungs-Differential-Detektorsystems und das Ausgangssymbol r . des Zweisignalisierintervall-Verzögerungs-Differential-Detektorsystems jeweils wie folgt ausdrücken:

^rdi ^{= d}i ^{+ e}di ^{= a}i ^{+ e}di

^rpi - ^Pi ^{+ e}pi - ^ai ^{+ a}i-1 ^{+ e}pi wobei e^ und e . entsprechende Fehlersymbole wiedergeben.

Der Ausgang r^i^ des Einsignalisierintervall-Differential-Detektorsystems des vorangegangenen oder früheren Signalisierintervalls l&flt sich durch die folgende Gleichung ausdrücken:

^rdi-1 ^{β a}i-1 ^{+ e}di-1

Unter Verwendung von r_di, ^_1-1 und r . läßt sich ein Syndrom entsprechend den folgenden Gleichungen bilden:

^Si ■ ^rdi ^{+ r}di-1 - ^rpi

^ai ^{+ e}di ^{+ a}i-1 ^{+ e}di-1 - ^ai " ^ai-i - ^epi

^{β e}di ^{+ e}di-1 " ^epi'

so daß eich eine Beziehung lediglich mit Fehlersymbolen ergibt. In der gleichen Weise kann das Syndrom des vorangegangenen Signalisierintervalls wie folgt ausgedrückt werden:

809813/1092

^edi-1 ^{+ e}di-2 " ^epi-1

Die Wirkung des Fehlers des empfangenen Datensymbols des (i-2)-ten Signalisierintervalls läßt sich dadurch eliminieren, indem man annimmt, daß e_di_« = 0, so daß sich die folgende Gleichung ergibt:

^Si-1 ^{= e}di-1 ~ ^epi-1*

Es ist somit möglich, den Wert von e^i-i so lange zu bestimmen, als nur ein Element mit einem Wert anders als 0 unter vier Elementen e_di, e^i-i» ^eui ^un<^ ^eni-1 ^{vornanden is-t}» ^die S. und S._^ bilden. Spezieller ergibt sich:

I. wenn sowohl S. als auch S^_-1 sind 0, e_di-1 = 0 II. wenn S. ^ 0 und S. = 0, e^j* = 0 III. wenn S^ = 0 und S_1-1 £ 0, e_dl-1 = 0 IV. wenn S^ = S_1-1 = η £ 0, «_dl-1 « n.

Vorausgesetzt, daß nur eines der vier Elemente einen Fehler mit sich bringt, ist es möglich, e_d< ₁ zu bestimmen und richtig das Ubertragungsdatensymbol des (i-1)-ten Signalisierintervalls dadurch zu demodulieren, indem man «Hi.i ^^{11 r}di-1 abzieht. Dies läßt sich durch die folgende Gleichung ausdrücken:

^rdi-1 " ^edi-1 ^{= a}i-1 ^{+ e}di-1 " ^edi-1 ^{m a}i-1.

Fig. 1 zeigt ein Beispiel eines Demodulators, der nach den Prinzipien der Erfindung, wie sie eben analysiert worden sind, aufgebaut 1st. Wie gezeigt, wird in dem Demodulator das empfangene Signal 11, welches über ein vorbestimmtes über-

809813/1092

tragungsmedium empfangen wurde und aus einer Trägerwelle besteht, die mit m Pegeldigitaldaten moduliert ist, den Einsignalisierintervall-Verzögerungseinheiten 12 und 13 zugeführt. Das empfangene Signal gelangt auch zu einer Phasenvergleichsstufe 15, welche das empfangene Signal, das um ein Signalisierintervall durch die Verzögerungseinheit 12 verzögert wurde, mit dem in dem vorhandenen Signalisierintervall empfangenen Signal vergleicht, wobei die Ausgangsgröße aus einem Ausgangssymbol 16 des Differential-Detektorsystems mit Einsignalisierintervallverzögerung besteht. Das empfangene Signal 11 gelangt auch zu einer weiteren Phasenvergleichs· stufe 18, welche das empfangene Signal, welches um zwei Signalisierintervalle durch die Verzögerungseinheit 13 verzögert wurde, mit dem empfangenen Signal in dem momentanen oder gegenwärtigen Signalisierintervall vergleicht, wobei die Ausgangsgröße der Vergleichsstufe in Form eines Ausgangssymbols 19 mit Zweisignalisierintervallverzögerung des Differential-Detektorsysteme erscheint.

Das Ausgangssymbol 16 mit Einsignalisierintervallverzögerung des Differential-Detektorsystems gelangt zu einer Verzögerungseinheit 21 mit Einsignalisierintervallverzögerung als auch zu einem Modulo-m-Addierer 22, der auch die Ausgangsgröße der Einsignalisierintervall-Verzögerungseinheit 21 empfängt, um die Ausgangsgröße einem Modulo-m-Addierer 23 zuzuführen.

Der Modulo-m-Addierer 23 empfängt auch die Ausgangsgröße der Phasenvergleichsstufe 18, d.h. das Ausgangssymbol 19 mit Zweisignalisierintervallverzögerung des Differential-Detektorsystems, und zwar über eine Inverterstufe 24. Der Modulo-m-Addierer erzeugt durch Addieren dieser zwei Eingangsgrößen ein Syndrom. Das Syndrom gelangt zu einem Modulo-m-Addierer 25 und zu einer Koinzidenzschaltung 26. Die Ausgangsgröße des Modulo-m-Addierers 25 gelangt zu einer Einsignalisierintervall-Verzögerungseinheit 27, und die verzögerte Ausgangs-

809813/1092

274365Ö

größe dieser Einheit gelangt dann zur Koinzidenzschaltung 26. Diese Koinzidenzschaltung 26 erzeugt ein Symbol, welches gleich ist der Eingangsgröße, wenn die Ausgangsgröße der Verzögerungseinheit 27 dem Syndrom des vorangegangenen Signalisierintervalls entspricht, und die Ausgangsgröße des Addierers 23 einem Syndrom des vorhandenen Signalisierintervalls entspricht, die untereinander koinzidieren, wobei jedoch in anderen Fällen ein Null-Symbol erzeugt wird. Die Ausgangsgröße der Koinzidenzschaltung 26 wird in einer Invertierstufe 28 invertiert und gelangt dann zu einem Modulom-Addierer 29, der auch die Ausgangsgröße der Einsignalisierintervall-Verzögerungseinheit 21 empfängt, die aus dem Empfangssignal des früheren oder vorangegangenen Signalisierintervalls besteht. Demzufolge erzeugt der Modulo-m-Addierer 29 ein Empfangsdatensymbol, aus welchem eine Fehlergröße entfernt wurde.

Die Ausgangsgröße der Invertierstufe 28 gelangt auch zu einem Modulo-m-Addierer 25. Demzufolge entfernt in Abhängigkeit vom dem Syndrom des momentanen Signalisierintervalls und der Ausgangsgröße der invertierstufe 28 der Modulo-m-Addierer die Wirkung des Fehlers des Empfangsdatensymbols in dem (i-1)-ten Signalisierintervall aus dem Syndrom, wobei der Verzögerungseinheit 27 ein Syndrom zugeführt wird, aus welchem die Wirkung des Fehlers in dem Empfangsdatensymbol in dem (i-1)-ten Signalisierintervall entfernt wurde.

Es ist auf diese Weise möglich, ein richtiges Empfangsdatensymbol aus dem Addierer 29 zu erhalten, wenn die Zahl der Übertragungskanalfehler kleiner als 1 ist.

Zur Realisierung der Erfindung wird die SymbolUbertragungsgeschwindigkeit hauptsächlich durch die Summe t ·, der Ausbreitungsverzögerungszeit der logischen Schaltung eingeschränkt,

809813/1092

welche die Koinzidenzschaltung 26, den Inverter 28 und den Modulo-m-Addierer 24 bildet. Demzufolge wird die maximale Symbolübertragungsgeschwindigkeit oder -folge dargestellt durch l/t, Symbole/Sekunden. Wenn daher aus diesem Grund die zuvor erläuterten Schaltungen durch logische Hochgeschwindigkeitsschaltungen ersetzt werden,wie beispielsweise logische Strombetriebsartschaltungen (CI¹TL), läßt sich eine SymbolUbertragungsgeschwindigkeit größer als 100 M Symbole/-Sekunden erzielen.

Bei dem vorangegangenen System werden in einem Differentialphasenverschiebungs-VerschlUsselungsmodulationssystem (PSK) die übertragungsdaten dadurch übertragen oder gesendet, indem sie in eine Phasendifferenz zwischen benachbarten Signalisierintervallen umgewandelt werden.Es ist jedoch allgemein auch möglich, die Daten dadurch zu übertragen oder zu senden, indem man sie in eine Phasendifferenz zwischen Signalisierintervallen umwandelt, die durch (n-1) Signalisierintervalle getrennt sind, wobei η eine positive ganze Zahl darstellt. Im letzteren Fall wird das Empfangsdatensymbol aus der Phasendifferenz zwischen dem empfangenen Signal gewonnen, welches um η Signalisierintervalle verzögert ist und dem in dem momentanen oder gegenwärtigen Signalisierintervall empfangenen Signal, und das Symbol, welches aus der Phasendifferenz gewonnen wird, und zwar zwischen einem empfangenen Signal, welches um 2n Signalisierintervalle verzögert wurde,und dem empfangenen Signal im momentanen vorhandenen Signalisierintervall, entspricht der Modulo-m-Addition der empfangenen Daten, die im vorhandenen Signalisierintervall erfaßt werden und den empfangenen Daten, die in einem Signalisierintervall entsprechend η Signalisierintervallen zuvor erfaßt wurden. In diesem Fall sind somit Verzögerungseinheiten entsprechend η Signalisierintervallen anstelle der Verzögerungseinheiten 12, 13, 21 und 27 in Fig. 1 vorgesehen.

Θ09813/1092

Aus der vorangegangenen Beschreibung ergibt sich, daß es möglich 1st, die Fehlerquote des Übertragungssymbols dadurch zu verbessern, indem man das Ausgangssymbol entsprechend einer Zweisignalisierintervallverzögerung des Differential-Detektorsystems als redundantes Symbol verwendet und indem man das Fehlersymbol aus der Beziehung zwischen dem Syndrom in einem Signalisierintervall entsprechend η Intervalle früher und dem vorhandenen Syndrom feststellt oder erfaßt.

Fig. 2 zeigt ein AusfUhrungsbeispiel eines Differential-Detektorsystems mit nicht-redundanter Fehlerkorrektur entsprechend dem in Fig. 1 gezeigten System, wenn ein binäres CPFSK-Modulationssignal verwendet wird. Der Gegenstand der Erfindung kann anhand dieses Ausfuhrungsbeispiels verständlicher gemacht werden. Bei der in Fig. 2 gezeigten Schaltungsanordnung legt der Demodulator 40 ein Verschlüsselungssignal 41 mit einer phasenkontinuierlichen Frequenzverschiebung (CPFSK) an ein Differential-Detektorsystem 42 mit einer Einbitverzögerung und an ein Differential-Detektorsystem 43 mit einer Zweibitverzögerung. Dieses Signal 1st in Fig. 3b gezeigt und wird dadurch erhalten, indem man die Trägerwelle durch eine binäre Datenfolge entsprechend "1" und ¹¹O" moduliert, wie dies in Fig. 3a gezeigt ist. Das binäre FSK-System verwendet zwei Signale mit den Frequenzen f₁ und f₂ (wobei f₁ >f₂)· Dabei gilt eine Beziehung:

Cf₁ - f₂) T - 0,5

unter diesen beiden Frequenzen und dem Einbitintervall T. Die Zentrums frequenz des modulierten Signale 41 ist (f-j + f₂)/2, und in Einklang mit den Daten a^, die die Daten In den i-ten Signalisierintervall angeben und einen Inhalt von entweder "1" oder "0" haben, wird die Frequenz des Sendesignale wie folgt geschaltet:

1λ + fj) B₁ ί_Λ - fp

609813/1082

Nimmt man die Phase einer Trägerwelle, welche ihre Zentrumsfrequenz Cf₁ + f₂)/2 besitzt, als Bezugsgröße, so wird die Phase des modulierten Signals um It/2 in T Sekunden vorgestellt, wenn die Daten aus einer "1" bestehen, jedoch um 7Γ/2 verzögert, wenn die Daten aus "0" bestehen. Als Folge ergibt sich die Phasenveränderung des Modulationssignals gemäß Fig. 3c.

Dieses Modulationssignal 41 wird durch das Differential-Detektorsystem 42 entsprechend einer Einbitverzögerung in der folgenden Weise verarbeitet. Zunächst wird das Modulationssignal 41 zu einer Verzögerungseinheit 45 übertragen, die das Signal um ein Bit verzögert. Die Phasenveränderung φ am Ausgang der Verzögerungsein-heit 45 besteht aus der um ein Bit verzögerten Version der Phasenveränderung φ des Modulations· signals 41 in Fig. 3c. Diese Ausgangsgröße gelangt zu einer Sinusphasenvergleichsstufe 46, welche die Phasen des Modulationssignals 41 und der Ausgangsgröße der Verzögerungseinheit 43 vergleicht. Speziell ergibt sich beim Vergleich der Phase φ des Modulationssignals 41 mit der Phase flL des um ein Bit verzögerten Signals eine Phasendifferenz von +* oder - M, wie dies in Fig. 3e am rückwärtigen Ende eines Signalisierintervalls gezeigt ist. Aus diesem Grund erzeugt die Vergleichsstufe 46 eine Ausgangsgröße mit einer Wellenform gemäß Fig. 3f» und diese Ausgangsgröße gelangt zu einem ersten Regenerator 47. Der Regenerator regeneriert das Symbol, indem er +1 entsprechen läßt "1" und -1 entsprechen läßt ¹¹O", so daß also eine Übertragungsdatenfolge als AusgangsgrÖ0e des Differential-Detektorsystems mit Einbitverzögerung erzeugt wird.

Das Modulationssignal 41 wird von dem Differential-Detektorsystem 43 mit Zweibitverzögerung in der folgenden Weise verarbeitet. Zunächst gelangt das Modulationssignal 41 zu einer Verzögerungseinheit 50 entsprechend einer Zweibitverzögerung,

809813/1092

welche das Modulationssignal 41 um zwei Bits verzögert, um eine Ausgangsgröße zu erzeugen, deren Phasenveränderung ^₀₂ in Fig. 3h gezeigt ist. Diese Ausgangsgröße gelangt zu einer Cosinusphasenvergleichsstufe 51, die die Phasen des Modulationssignals 41 und der Ausgangsgröße der Zweibitverzögerungseinheit 50 vergleicht.

Wenn ein Vergleich der Phase φ des Modulationssignals 41 mit der Phase ^L₂ ^des zweibitverzögerten Signals erfolgt, er gibt sich die Phasendifferenz φ - ^_D2 wie folgt: Wo benachbarte Daten vorhanden sind, ergibt sich

"1" und "1"

"1" und "0" oder "0" und "1" 0

"0" und "0" -TT

Demzufolge ist entsprechend Fig. 3j die Ausgangsgröße der Cosinusphasenvergleichsstufe 51 wie folgt:

"1" und "1" oder "0" und "0". "1" und "0" oder "0" und "1".

Die Ausgangsgröße der Vergleichsstufe 51 gelangt zu einem zweiten Regenerator 52, um +1 in "1" und -1 in "0" umzuwandeln, so daß eine Ausgangsgröße gemäß Fig. 3k erzeugt wird, welche die Ausgangsgröße des Differential-Detektorsystems 43 mit Zweibitverzögerung darstellt. Wenn daher das Bit des vorhandenen Signalisierintervalls und das Bit eines vorausgegangenen Signalisierintervalls gleich sind, besteht die Ausgangsgröße aus "0", wenn jedoch diese unterschiedlich sind, besteht die Ausgangsgröße aus "1". Dies entspricht der Paritätskontrollsumme der benachbarten Übertragungsdatenbits. Bezeichnet man die Ausgangsgröße des Differential-Detektorsystems 42 mit Einbitverzögerung beim i-ten Signalisierintervall mit a^ und diejenige des (i-1)-ten Signalisierintervalls

809813/1092

mit BjL_--) » so läßt sich folgende Beziehung zwischen a., a. ^ und der Ausgangsgröße b_i des Differential-Detektorsystems 43 mit Zweibitverzögerung aufstellen:

^bi = ^ai © ^ai-1 Darin bedeutet das Symbol © die Addition des Modulo 2.

Diese Beziehung ist die gleiche wie die Beziehung zwischen der Paritätskontrollsummen-Ausgangsgröße 56 und den Eingangssignalen 57 des Codierers 55 für den 1/2-Folgeeinzelfehlerkorrektur-Selbst-Orthogonal-Convolutionalcode gemäß Fig. 4. In Fig. 4 zeigt das Bezugszeichen 58 eine Einbitverzögerungseinheit und das Bezugszeichen 59 einen Modulo-2-Addierer. Wie zuvor erläutert wurde, ist es möglich, da die Beziehung zwischen den Ausgangsgrößen a^ und b^ die gleiche ist wie die Beziehung zwischen den Daten und der Parität, die Fehlerquotengüte durch die einheitliche Verwendung der Redundanz inhärent bei dem Detektorverfahren zu verbessern und indem man eine Decodierstufe für den zuvor erläuterten Code verwendet.

Aus diesem Grund werden in der Schaltung gemäß Fig. 2 die Ausgangsgrößen des Differential-Detektorsystems 42 mit Einbitverzögerung und des Differential-Detektorsystems 43 mit Zweibitverzögerung als die Daten und Paritätseingangsgrößen für den Decoder 60 für den 1/2-Geschwindigkeit-Einzelfehlerkorrektur-Selbstorthogonalcode verwendet.

Wie zuvor erläutert wurde, geiter^wenn die gesendete Datenfolge mit a_i bezeichnet wird, die Ausgangsgröße des Differential -Detektorsystems 42 entsprechend einer Einbitverzögerung mit m_i bezeichnet wird und die Ausgangsgröße des Differential-Detektorsystems 43 entsprechend einer Zweibitverzögerung mit n^ bezeichnet wird und die Fehlersymbole bei Vorhandensein eines Symbolfehlers zu "1" werden, Jedoch bei Fehlen eines

809813/1092

2743658

Symbolfehlers e_ffli und e_Ri zu "0" werden, die folgenden Gleichungen:

^mi ^{s a}i © ^emi

Bei der zuvor erläuterten Analyse werden die Ausgangsgröße des Differential-Detektorsystems 42 mit einer Einbitverzögerung zu einer Einbltverzögerungseinheit 61,und deren Ausgangsgröße gelangt zusammen mit der Ausgangsgröße des Differential-Detektorsystems 42 entsprechend einer Einbitverzögerung zu einem Modulo-2-Addierer 62. Die Ausgangsgröße des Modulo-2-Addierers 62 gelangt zusammen mit der Ausgangsgröße des Differential-Detektorsystems 43 entsprechend einer Zweibitverzögerung zu einem Modulo-2-Addierer 63·

Demzufolge läßt sich das Syndrom der Ausgangsgröße des Addierers 63 wie folgt ausdrücken:

Sj β Dj @ ^mi_1 Θ ⁿi

^ai

^ai Θ ^ai-i Θ

- ^emi © ^emi-1 © ^eni

Ee sei nun angenommen» daß die Wirkung von ·_η1_2 ^{btreite aufl} dem Syndrom des früheren Signalisierintervalls eliminiert worden ist, so daß dieses Syndrom angeechrieben werden kann ales

^Si-1 " ^emi-1 © ^eni-1

809813/1092

wobei beurteilt werden kann, ob e_mi_<i gleich ist "0" oder "1", wenn weniger als eine von e_mi» ^e _mi_i♦ ^e _n± ^¹^ ^eni-1 gleich ist "1".

Demzufolge gelangt entsprechend der zuvor erläuterten Analyse die Ausgangsgröße des Modulo-2-Addierers 63 zu einer Einbitverzögerungseinheit 66, und zwar über einen Modulo-2-Addierer 65, und weiter gelangt das Syndrom, welches aus der Ausgangsgröße der Einbitverzögerungseinheit 66 besteht, und das Syndrom, welches aus der Ausgangsgröße des Modulo-2-Addierers 63 besteht, zu einer Koinzidenzschaltung 67, die eine "1" nur dann erzeugt, wenn beide Eingangsgrößen aus einer "1" bestehen, jedoch in anderen Fällen eine "0" erzeugt. Es ist klar, daß die Ausgangsgröße der Koinzidenzschaltung 67 ^e _mi_i darstellt und daß diese Ausgangsgröße zusammen mit der Ausgangsgröße der Einbitverzögerungseinheit 61 der Modulo-2-Addierstufe 68 zugeführt wird, wobei e_mi_i von In_1-1 abgezogen wird, so daß die Ausgangsgröße der Decodierstufe 60 gebildet wird. Die Ausgangsgröße der Koinzidenzschaltung 67 gelangt zu dem Modulo-2-Addierer 65, um die Wirkung von e_mi_., aus dem Syndrom zu entfernen, welches aus der Ausgangsgröße des Addierers 63 besteht, so daß dadurch der Syndromton gebildet wird, der in dem nächsten Signalisierintervall verwendet wird.

Dort, wo eine Decodierstufe gemäß Fig. 2 verwendet wird, läßt sich eine theoretisch abgeleitete Fehlerquotengüte gemäß Fig. 5 erzielen. Verschiedene Schaltungselemente, welche die Decodierstufe 60 bilden, können aus irgendwelchen herkömmlichen logischen Schaltungen bestehen. Die Einbitverzögerungseinheit kann aus einem Schieberegister gebildet sein, während die Modulo-2-Addierer durch Exklusiv-ODER-Schaltungen gebildet sein können. Die Koinzidenzschaltung kann durch eine UND-Schaltung gebildet sein. Es ist nicht erforderlich, einen binären Inverter zu verwenden, da die binäre Umkehrung darin besteht, ⁿ0^M in ¹¹O" und "1" in "1" umzuwandeln.

809813/1092

Fig. 6 zeigt ein Beispiel eines Differential-Detektorsystems mit nicht-redundanter Fehlerkorrektur, welches dem System von Fig. 1 entspricht, wenn ein Vierphasen-DPSK-Modulationssignal verwendet wird. Zum Zwecke des besseren Verständnisses ist dieses Ausführungsbeispiel so aufgebaut, daß es demjenigen entspricht, welches in der US-Patentschrift 3 529 290 beschrieben ist. In Fig. 6 leitet ein Datenempfänger 90 das empfangene Vierphasen-DPSK-Modulationssignal 100 zu den Demodulatorstufen 102, 103, 104 und 105 und zu einer Eindibitverzögerungsschaltung 106. Das Signal 100 wird durch Umwandeln einer binären Datenfolge in Paare von Bits (genannt Dibits) erzeugt, in welcher eine definierte Trägerfrequenzwelle um +45° und -45° jeweils phasenverschoben wird, wenn die Dibits "00" und "01" sind, jedoch um +135° und -135° jeweils zur absoluten Phase verschoben, die für das frühere Dibit gesendet wurde, wobei die Dibits jeweils gleich "01" und "11" sind. Aus diesem Grund gelangt eine O°-Phasenausgängs^größe der Eindibitverzögerungsschaltung 106 sowohl zum Demodulator als auch zu einem 45°-Phasenschieber 107, während die 90°- Phasenausgangsgröße einem Demodulator 103 zugeführt wird. Die Ausgangsgröße des 45°-Phasenschiebers 107 wird zu einer Eindibitverzögerungsschaltung 108 gesendet. Eine 0°-Phasenausgangsgröße dieser Eindibitverzögerungsschaltung 108 wird zu dein Demodulator 104 gesendet, während die 90°-Phasenausgangs größe einem Demodulator 105 zugeführt wird. Bei diesem Aufbau ergibt sich, daß die Ausgangsgrößen der Demodulatorstufen 102 und 103 der Ausgangsgröße des Einsignalisierintervall-Verzögerungssystems entsprechen und daß die Ausgangsgrößen der Demodulatorstufen 104 und 105 dem Zweisignalisierintervall-Verzögerungssystem entsprechen. Weiterhin ist eine Wandlerstufe 110 vorgesehen, um die Beziehung zwischen der Phasendifferenz und dem Dibit in den Zweisignalisierintervall-Verzögerungssystem zu ändern, welches für ein herkömmliches DPSK-System beschrieben werden soll. Die Ausgangsgrößen des Einsignalisierintervall-Verzögerungssystems und der Wandler-

809813/1092

stufe 110 gelangen zu binären Grau/Natürlich-Wandlerstufen 121 und 122 der Decodierstufe 120, die dazu verwendet werden, Graucodes in natürliche Binärcodes umzuwandeln. Wenn die Ausgangsgrößen der Wandlerstufe 121 für den i-ten Signalisierintervall bezeichnet werden mit C₁ und d₁ und die Ausgangsgrößen der Wandlerstufe 122 mit O₁ und f_if so ergibt sich:

A₁ = 2 χ C^ + (I₁

B₁ = 2 χ e^ + f_i#

Wenn in dem Ubertragungskanal kein Fehler vorhanden ist, so ist B₁ gleich der Modulo-4-Summe von A₁ und A₁^₁ des vorangegangenen Signalisierintervalls; es ergibt sich somitt

B₁ = A₁ + A_1-1 Modulo 4.

Wenn daher in dem Ubertragungskanal ein Fehler vorhanden ist und E_A1 und Eg₁ Fehlersymbole wiedergeben, so lassen sich die Ausgangsgrößen der Wandlerstufen 121 und 122 durch die folgenden Gleichungen ausdrücken:

^RAi ^{β A}i ^{+ E}Ai ^Modul^o ^ Rg₁ = B₁ + Eg₁ Modülo 4.

Ein Syndrom wird durch die Differenz zwischen der Summe der Ausgangsgröße R_A1 der Wandlerstufe 121 und der Ausgangsgröße R^_1-1 der Wandlerstufe 121, die um einen Signalisierintervall verzögert ist, und der Ausgangsgröße Rg₁ der Wandlerstufe ausgedrückt, so daß sich ergibt:

^Si ^{= R}Ai ^{+ R}Ai-1 " ¹¹Bi ^Modul0 ^

- ^Ai ^{+ E}Ai ^{+ A}i-1 ^{+ E}Ai-1 * ^Bi - ^EBi

Modulo 4 809813/1092

i ^{+ A}i-1 ^EAi ^{+ E}Ai-1 - ^Ai - ^Ai-1 - ^i ^M0dul0

- ^EAi ^{+ E}Ai-1 - =81 ^{M0dul0 4}·

Die letzte Gleichung besteht nur aus Fehlersymbolen· Es sei nun angenommen, daß die Wirkung von E_A1-2 aus dem Syndrom S. ₁ des vorangegangenen Signalisierintervalls eliminiert wurde, so daß die folgende Gleichung gilt:

^Si-1 * ^EAi-1 - ^EBi-1 ^{Modul0 4}·

Es ist daher möglich, E_A1-1 zu bestimmen, wenn weniger als eines der vier Elemente, welche die zwei Syndrome bilden, das sind also E_A1-1, E_A1-1, E und Eg_1-1 einen von Null verschiedenen Wert annehmen, so daß sich ergibt:

I. wenn S₁ = S_1-1 =» 0, ^FAi-1 ^β ° II. wenn S₁ ± 0 und S_1-1 ■ 0 ^EAi-1 " ° III. wenn S₁ = 0 und S_1-1 φ 0 ^EAi-1 ^a ° IV. wenn S₁ » S_1-1 = η + 0 ^EAi-1 ^{s n}

Wenn E_A1-1 auf diese Weise bestimmt wird, ist es möglich, ein Empfangsdatensymbol zu erhalten, in welchem ein Fehler dadurch korrigiert worden ist, indem/R_Al-1 dl· GrOBe E_A1-1 abgezogen wird.

Entsprechend der zuvor erläuterten Analyse wird die Ausgangsgröße der Codeumwandlerstufe 121 zu einer Eindibitverzögerunge-Schaltung 124 und einer Modulo-4-Addierstufe 125 gvsendet, die auch die Ausgangsgröße von der Verzögerungsschaltung empfängt. Die Ausgangsgröße des Modulo-4-Addierers 125 gelangt

809813/1092

zusammen mit der Ausgangsgröße der Wandlerstufe 122, die durch eiiB Inverterstufe 126 invertiert wurde, zu einer Modulo-4-Addierstufe 127. Die Ausgangsgröße der Modulo-4-Addierstufe 127, die aus dem Syndrom besteht, gelangt zu einer Einsignalisierintervall-Verzögerungsschaltung 129,und zwar über eine weitere Modulo-4-Addierstufe 128. Das Syndrom, welches aus der Ausgangsgröße der Verzögerungsschaltung 129 besteht, und das Syndrom, welches aus der Ausgangsgröße des Modulo-4-Addierers 127 besteht, gelangen zu einer Koinzidenzschaltung 130, die das gleiche Symbol wie dasjenige der Eingangsgrößen erzeugt, jedoch in anderen Fällen 0 erzeugt. Es läßt sich erkennen, daß die Ausgangsgröße dieser Koinzidenzschaltung die Größe E.. ^ wiedergibt. Die Ausgangsgröße der Koinzidenzschaltung 130, die von einer Inverterstufe 131 invertiert wurde, gelangt zusammen mit der Ausgangsgröße einer Einsignalisierintervall-Verzögerungsschaltung 124 zu einem Modulo-4-Addierer 132, so daß dadurch der Fehler des empfangenen Datensymbols korrigiert wird. Die Ausgangsgröße der Invertierstufe I31 wird auch zum Modulo-4-Addierer 128 gesendet, um die Wirkung von E. ._,. aus dem Syndrom zu entfernen, welches aus der Ausgangsgröße des Hodulo-4-Addierers 124 besteht. Die Ausgangsgröße des Modulo-4-Addierers 132 wird zu einer Wandlerstufe 133 gesendet, welche natürliche Binärcodes in Graucodes umwandelt, und auch zu einem Parallel/-Serien-Wandler 140 gesendet, um eine binäre Empfangsdatenfolge zu erhalten, aus welcher der Fehler eliminiert wurde, oder korrigierte Daten 141.

Fig. 9 zeigt eine graphische Darstellung der Fehlerquotengute, die theoretisch von dem Vierphasen-DPSK-Modulationssystem erhalten wird. Wie sich aus Fig. 9 entnehmen läßt, nähert sich die Güte mit zunehmendem Trägerenergie-zu-Rauschenergle-Verhältnis (C/N) der kohärenten Detektorqualität oder -gute. Dies bedeutet, daß es erfindungsgemäß möglich ist, eine zufriedenstellende Fehlerquotengüte ohne die Verwendung irgend-

809813/1092

2743658

einer komplizierten Trägerfrequenz-Wiedergewinnungsschaltung wie bei dem kohärenten Detektorsystem zu erhalten.

Zum besseren Verständnis des Ausführungsbeispiels des Systems nach der Erfindung sind jeweils in den Fig. 7 und 8 Beispiele eines Modulo-4-Addierers und der Koinzidenzschaltung, die bei dem Decoder für das Vierphasen-DPSK-Modulationssignal oder Vier-Werte-CPFSK-Modulation verwendet wird, gezeigt. Diese Figuren zeigen Schaltungskonstruktionen, um in geeigneter Weise natürliche binärcodierte Vierpegeldigitalsignale zu verarbeiten, bei welchen die Eingangsgrößen gruppiert sind in A und B und C und D. Die Bezugszeichen 140¹, 141· und 142 bis 144 stellen exklusive ODER-Gatterschaltungen, 146 bis 148 UND-Gatterschaltungen und E und F die Ausgangsgrößen dar. Die Gültigkeitstabelle des Modulo-4-Addierers in Fig. 7 ist wie folgt:

^^A,B C ,D^-v.	00	01	10	11
00	00	01	10	11
01	01	10	11	00
10	10	11	00	01
11	11	00	01	10

Die Gültigkeitstabelle der Koinzidenzschaltung von Fig. 8 ist wie folgt:

"""^A,B C,D^\^	00	01	10	11
00	00	00	00	00
01	00	01	00	00
10	00	00	10	00
11	00	00	00	11

809813/1092

Der Graucode/Natürlicher-Code-Wandler und die Inverterstufe können durch exklusive ODER-Gatterschaltungen gebildet werden.

Zusammenfassend schafft die Erfindung somit ein Differential-Detektorsystem mit einem Demodulator für ein Trägerfrequenzübe rtragungs- oder -Sendesystem für binäre Signale, in welchem ein aus einer Phasendifferenz zwischen einem um einen Signalintervall verzögerten Empfangssignal und dem im momentanen vorhandenen Signalisierintervall empfangenen Signal festgestelltes Symbol in Daten umgewandelt wird, und ein aus der Phasendifferenz zwischen dem um zwei Signalisierintervalle verzögerten Empfangssignal und einem im momentanen gegenwärtigen Signalisierintervall empfangenen Signal gewonnenen Symbol in eine Paritatsgröße umgewandelt wird. Die Daten und Paritätsgröße gelangen zu einer Decodierstufe für einen 1/2-Folge-Einzelfehlerkorrektur-Selbstorthogonal-Convolutionalcode, der eine Demodulation mit nicht-redundanter Fehlerkorrektur durchführt. Das Korrektursystem läßt sich auch für die Demodulation einer Trägerwelle verwenden, die durch m (eine ganze Zahl) Pegeldigitaldaten moduliert wurde.

809813/1092

L e e r s e i \ e SZ-

Claims (9)

1. Henkel, Kern, Feiler Ir Hänzel Patentanwälte

   Möhlstraße 37

   Nippon Telegraph and Telephone D-8000 München 80

   Public Corporation Tel:089/982085-87

   TOkyO , Japan Telex: 0529802 hnkld

   " » vayciiL Telegramme: ellipsoid

   28. Sep. 1977

   Patentansprüche

   Differential-Detektorsystem mit nicht-redundanter Fehlerkorrektur, gekennzeichnet durch eine erste Verzögerungseinrichtung, um ein empfangenes Signal um η (η ist eine ganze Zahl) Signalisierintervalle zu verzögern, wobei das Signal eine Trägerwelle umfaßt, die durch m (m ist eine ganze Zahl) Pegeldigitaldaten moduliert wurde; eine erste Phasenvergleichsstufe zum Vergleichen der Phase der Ausgangsgröße der ersten Verzögerungseinrichtung mit der Phase eines in dem vorhandenen Signalisierintervall empfangenen Signals, um ein erstes Symbol festzustellen; durch eine zweite Verzögerungseinrichtung zum Verzögern des ersterwähnten Empfangssignals um zwei η Signalisierintervalle; durch eine zweite Phasenvergleichsstufe, um die Phase der Ausgangsgröße der zweiten Verzögerungseinrichtung mit der Phase des in dem vorhandenen Signalisierintervall empfangenen Signals zu vergleichen, um ein zweites Symbol festzustellen; und durch einen auf das erste und das zweite Symbol ansprechenden Decoder, wobei diese Symbole jeweils durch die erste und die zweite Phasenvergleichsstufe erzeugt wurden und wobei der Decoder eine dritte Verzögerungseinrichtung enthält, um das erste Symbol um η Signalisierintervalle zu verzögern,

   80 9 813/1092
   vl/ro

   ORIGINAL INSPEGTCD

   eine erste Modulo-m-Addierstufe zur Durchführung einer Modulo-m-Additionsoperation der Ausgangsgröße der ersten Verzögerungseinrichtung und des ersten Symbols, weiter eine zweite Modulo-m-Addierstufe enthält, um eine Modulo-m-Additionsoperation der Ausgangsgröße der ersten Modulo-m-Addierstufe und der invertierten Ausgangsgröße der zweiten Phasenvergleichsstufe durchzuführen, weiter eine dritte Modulo-m-Addierstufe enthält, die die Ausgangsgröße der zweiten Modulo-m-Addierstufe empfängt, durch eine vierte Verzögerungseinrichtung zum Verzögern der Ausgangsgröße der dritten Modulo-m-Addierstufe um η Signalisierintervalle, durch eine logische Schaltung zur Feststellung der Koinzidenz zwischen der Ausgangsgröße der vierten Verzögerungseinrichtung und der Ausgangsgröße der zweiten Modulom-Addierstufe, durch eine vierte Modulo-m-Addierstufe zur Durchführung einer Modulo-m-Additionsoperation einer invertierten Ausgangsgröße der logischen Schaltung und der Ausgangsgröße der dritten Verzögerungseinrichtung, und durch eine Einrichtung zum Zuführen der invertierten Ausgangsgröße der logischen Schaltung zu einem Eingang der dritten Modulo-m-Addierstufe.
2. 2. Differential-Detektorsystem nach Anspruch 1, dadurch gekennzeichnet, daß m gleich 2 ist und daß η gleich 1 ist.
3. 3. Differential-Detektorsystem nach Anspruch 2, dadurch gekennzeichnet, daß die erste Phasenvergleichsstufe aus einer Sinusphasenvergleichsstufe und daß die zweite Phasenvergleichsstufe aus einer Cosinusphasenvergleichsstufe besteht.
4. 4. Differential-Detektorsystem nach Anspruch 3, dadurch gekennzeichnet, daß die Ausgangsgrößen der ersten und der zweiten Vergleichsstufe jeweils über einen ersten und einen zweiten Regenerator einer nachfolgenden Stufe zugeführt werden.

   809813/1092
5. 5. Differential-Detektorsystem nach Anspruch 1, dadurch gekennzeichnet, daß m gleich ist 2 und daß η gleich ist 1 und daß weiter die Decodierstufe aus einer Decodierstufe für einen 1/2-Folge-Einzelfehlerkorrektur-Selbstorthogonal-Convolutionalcode besteht.
6. 6. Differential-Detektorsystem nach Anspruch 1, dadurch gekennzeichnet, daß m gleich 4 und daß η gleich 2 gewählt ist.
7. 7. Differential-Detektorsystem nach Anspruch 1, dadurch gekennzeichnet, daß das empfangene Signal aus einem PhasenverschlUsselungssignal mit kontinuierlicher Frequenzvei»- schiebung besteht.
8. 8. Differential-Detektorsystem nach Anspruch 1, dadurch gekennzeichnet, daß das empfangene Signal aus einem m-Phasendifferentialphasenschiebe-Verschlüsselungssignal besteht.
9. 9. Differential-Detektorsystem nach Anspruch 1, dadurch gekennzeichnet, daß die Decodierstufe eine Konverterstufe zum Umwandeln der Graucodes in natürliche Binärcodes enthält.

   809813/1092