[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

SE422263B - Forfarande och anordning for synkronisering av en biner datasignal - Google Patents

Forfarande och anordning for synkronisering av en biner datasignal

Info

Publication number
SE422263B
SE422263B SE8001910A SE8001910A SE422263B SE 422263 B SE422263 B SE 422263B SE 8001910 A SE8001910 A SE 8001910A SE 8001910 A SE8001910 A SE 8001910A SE 422263 B SE422263 B SE 422263B
Authority
SE
Sweden
Prior art keywords
input
signal
output
data
circuit
Prior art date
Application number
SE8001910A
Other languages
English (en)
Other versions
SE8001910L (sv
Inventor
G Forsberg
L Ingre
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Priority to SE8001910A priority Critical patent/SE422263B/sv
Priority to NZ196414A priority patent/NZ196414A/en
Priority to CA000372577A priority patent/CA1169945A/en
Priority to PCT/SE1981/000075 priority patent/WO1981002654A1/en
Priority to AU69254/81A priority patent/AU539338B2/en
Priority to FR8104743A priority patent/FR2478410B1/fr
Priority to JP56500992A priority patent/JPS57500269A/ja
Priority to ES500229A priority patent/ES500229A0/es
Priority to NLAANVRAGE8120071,A priority patent/NL189022C/xx
Priority to CH7329/81A priority patent/CH656037A5/de
Priority to DE19813137620 priority patent/DE3137620A1/de
Priority to GB8210098A priority patent/GB2091975B/en
Priority to US06/315,528 priority patent/US4464769A/en
Priority to IT20278/81A priority patent/IT1197402B/it
Publication of SE8001910L publication Critical patent/SE8001910L/sv
Priority to NO813669A priority patent/NO152435C/no
Priority to DK497381A priority patent/DK152474C/da
Publication of SE422263B publication Critical patent/SE422263B/sv
Priority to FI821193A priority patent/FI65152C/fi

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Communication Control (AREA)
  • Dc Digital Transmission (AREA)

Description

15 20 25 aoa191o-2 Att klocksignalen är asynkron fâr givetvis inte innebära att den har allt för stor frekvensavvikelse frân korrekt värde. En frekvensav- vikelse av storleksordningen en promille ger enligt uppfinningen upp- hov till tillskott eller bortfall av information i ungefär var tusende bitposition, vilket kan accepteras i många tillämpningar.
Den lösning på detta problem som den föreliggande uppfinningen anvisar kännetecknas sâsom framgår av de bifogade patentkraven. Denstörstaför- delen med en anordning enligt uppfinningen är dess utomordentliga enkel- het och effektsnâlhet.
FIGURBESKRIVNING Uppfinningen kommer nedan att beskrivas med hjälp av nâgra uförings- exempel under hänvisning till bifogade ritning på vilken Fig 1 visar en anordning enligt uppfinningen i blockschemaform, Fig 2 visar en fasvåndande krets ingâende i anordningen enligt Fig 1, Fig 3 visar en första samplingskrets ingående i anordningen enligt Fig 1, Fig 4 visar tidsförloppet för ett antal signaler i anordningen enligt Fig 1 och Fig S visar samma signaler, som enligt Fig 4, för ett annat utförings- exempel.
FÖREDRAGNÅ UTFÖRINGSFORMER Fig 1 visar i blockschemaform en anordning enligt uppfinningen. Mellan en dataingâng 4 och en datautgâng 6 är en första samplingskrets 1 och en'andra samplingskrets 2 anslutna i serie. En fasvändande krets 3 är ansluten mellan en klockingâng 5 och klocksignalingângen pâ den första samplingskretsen 1. Den andra samplingskretsen 2 klockas direkt frân klockingângen 5.
Till dataingângen 4 inkommer den från sändarsidan överförda datasignalen, 10 15 20 25 30 8001910-2 vilken förutsättes vara en binärkodad signal av RZ- eller NRZ-typ en- ligt vad som ovan nämnts. Med hjälp av den på klockingången S inkom- mande klocksignalen, vilken alltså enligt förutsättningarna är asynkron relativt datasignalen skall denna senare signal samplas för att på data- utgången ge en mot ingångsdatasignalen svarande signal synkron med klocksignalen.
Den fasvändande kretsen 3, vilken skall beskrivas närmare nedan, fas- vrider klocksignalen till den första samplingskretsen då till följd av frekvensskillnaden mellan datasignalen och klocksignalen positiva eller negativa flanker i respektive signal tenderar att sammanfalla.
I en föredragen utföringsform är samplingskretsarna 1 och 2 realiserade med hjälp av ordinära positivt flanktriggade D-vippor. Klocksignalen förutsättes ha 50 % pulskvot och indata vara en signal av s k NRZ-typ.
Med dessa förutsättningar illustrerar Fig 4 tidsförloppet för ett antal signaler i anordningen enligt Fig 1.
Fig 2 visar en utföringsform av den fasvändande kretsen 3. Kretsen har en dataingång 12, en klocksignalingång 11 och en klocksignalutgång 13.
EXKLUSIV-ELLER-kretsen 10 kan betraktas som en styrd inverteringskrets.
Om ingången 20 nämligen är nollställd passerar klocksignalen från in- gång 11 intresse i detta sammanhang. Två pulsformande kretsar 7 är med sina ingångar anslutna till EXKLUSIV-ELLER-kretsens utgång respektive data- ingången 12. Dessa år så.utförda att de på sin respektive utgång avger en fyrkantspuls med bestämd varaktighet då insignalen uppvisar en kort i opåverkad så när som på en fördröjning utan positiv tlank. Pulslängden är förhållande till den aktuella datasignalens bitlucka. En koincidens- detektor i form av en OCH-krets 8 med sina ingångar anslutna till de pulsformande kretsarnas utgångar avger på sin utgång en puls då ut- signalerna från kretsarna 7 överlappar varandra. En sådan koincidens- markerande puls får klocka en positiv flanktriggad D-vippa 9, kopplad som binärräknare. Q-utgången från vippan är ansluten till ingången 20 på EXKLUSIV-ELLER-kretsen. Detta arrangemang innebär således att ett litet relativt avstånd mellan en positiv dataflank och en positiv klocksignalflank omkastar fasen i signalen på utgång 13 med 18D°. " 10 15 20 25 30 8001910-2.
I Fig 4 visar signal A ett indataflöde av s k NRZ-typ. Denna signal skall således detekteras i mottagaren med hjälp av den lokala asynkrona klock- signalen B. Bithastigheten för data är illustrerad som varande konstant liksom frekvensen för klocksignalen. Generellt sett kan dessa storheter emellertid tillåtas driva i förhållande till varandra.
Man ser omedelbart att det inte skulle gå att direkt synkronisera iñdata med klocksignalen B. Enligt uppfinningens idé skapas nu, som ovan beskri- vits i samband med Fig 2, positiva pulser C då positiva flanker i in- data A detekteras. Pâ samma sätt bildas positiva pulser D då positiva flanker detekteras i den eventuellt fasskiftade klocksignalen på ut- gången från EXKLUSIV-ELLER-kretsen 10 enligt Fig 2. Vid den först uppträdande positiva flanken i indata fås en överlappning, koincidens, mellan de sålunda bildade positiva pulserna. Detta markeras genom pul- sen i signalen E. Denna puls styr enligt ovan fasomkastningen av den till ingången 11 enligt Fig 2 inkommande klocksignalen. Ytterligare två koincidenser år markerade i signalen E. Den genom fasomkastningen korrigerade klocksignalen illustreras med signalen F. Enligt vad som ovan sagts utgör denna signal klocksignal till den första samplings- kretsen 1. Utsignalen från denna samplingskrets har betecknats med bokstaven G.
Enligt uppfinningens idé skall nu denna signal G i en andra samplings- krets 2 klockas med den opåverkade klocksignalen i mottagaren. Den re- sulterande utsignalen frân den andra samplingskretsen, vilken således utgör den synkroniserade datasignalen har fått beteckningen H. Man obser- verar att den andra fasomkastningen av klocksignalen resulterat i en distorsion av datasignalen i form av ett tillskott av en bit, vilken i figuren'streckmarkerats, I själva verket fås en sådan distorsion vid vartannat fasskift av klocksignalen. För illustration av uppfinningens verkningssâtt har det asynkrona förhållandet överdrivits, vilket med- fört de tätt återkommande fasomkastningarna. I en verklig tillämpning n av uppfinningen inträffar emellertid dessa fasomkastningar med flera tiopotenser större tidsavstând, som nämnts ovan.
I en andra utföringsform av uppfinningen avpassad för indata i form av en signal av RZ-typ, har den första samplingskretsen 1, i form av en 10 15 20 25 30 8001910-2 enkel D-vippa, ersatts med kretsen enligt Fig 3. Denna är försedd med en dataingâng 17, en klocksignalingâng 18 och en utgång 19 till den efterföljande samplingskretsen 2. Kretsens funktion kommer nedan att beskrivas under samtidig hänvisning till Fig 5, som visar samstämmiga värden pâ ett antal signaler i anordningen.
Signal A i Fig S, som visar insignalen till första samplingskretsen 1, är således indata av RZ-typ. Denna signal skall detekteras i mottagaren med hjälp av den lokala asynkrona klocksignalen B och omvandlas till en NRZ-signal synkron med B.
Den övrepulsformandekretsen 7 i Fig 2 har liksom tidigare till uppgift att alstra en kort positiv puls vid den positiva flanken hos signalen A.
Då insignalen är av RZ-typ skulle man eventuellt kunna tänka sig att dennapulsformandekrets är onödig eftersom RZ-signalen ju består av korta pulser. För de fall då pulskvoten hos inkommande RZ-signal är extremt liten eller mycket stor år dock denna pulsformande krets nöd- vändig. I det fall som beskrivs i Fig 5 antar vi för enkelhets skull att utsignalen frân nämnda pulsformande krets är densamma som signalen A, d v s just i detta fall är kretsen överflödig.
Till dataingângen 17 pâ kretsen enligt Fig 3 är ansluten en fördröjnings- krets 14. Fördröjningen i denna är stor i jämförelse med fördröjningen i D-vippa 15 men liten i förhållande till varaktigheten av pulserna från kretsarna 7 i Fig 2. Den fördröjda signalen betecknas A'. I det förlopp, som visas i Fig 5, saknar fördröjningen betydelse, varför dess funktion förklaras senare.
Funktionsblocket i Fig 2 har redan beskrivits. Signalerna D, E och F i Fig S motsvarar signaler med samma beteckningar i Fig 4.
Dä RZ-pulser A' kommer in pâ klockingângen på D-vippa 15 i Fig 3 ettställs vippan och utsignalen frân Q-utgången motsvarar signal I i Fig 5. Pâ vippans dataingâng ligger hela tiden en fast spänningmot- svarande en logisk etta. Efter någon tid nollställs vippan genom en signal på vippans R-ingång som kommer ifrån utgång 13 i Fig 2. Denna signal betecknas D i Fig 5. Detektering och fasvridning vid koincidens 10 15 20 25 30 8091910-2 6 mellan A och D förhindrar att vippa 15 nollställs omedelbart efter eller samtidigt med att den klockas. I god tid innan framflankerna hos sig- nalerna A och D sammanfaller uppstår koincidens, vilket alstrar signal E, som i sin tur alstrar fasskift hos signalen D.
Signalen D har även till uppgift att klocka vippa 16 i Fig 3. Eftersom fördröjningen mellan signalerna R och Q i vippa 15 är mycket större än den tid som data måste ligga stabilt på vippans 16 D-ingång är det inget problem att klocka in data i vippa 16 innan det försvinner. Detta förut- sätter att vipporna 15 och 16 tillhör samma kretsfamilj.
Om ingen puls uppträder i signal A, d v s att en logisk nolla har sänts, förblir Q-utgången pâ vippa 16 nollställd vilket medför klockas in pâ vippa 16. Vid utgången 19 pâ vippa 16 har att en nolla vi signal G och vid utgången från vippa 2 i Fig 1 har vi signal H.
Vid båda mar- A har för värden Markeringarna P i signalen H i Fig 5 betecknar datafel. keringarna skulle data ha varit 1. Oavsett vad signalen vid motsvarande tidpunkter fås en nolla ut i signalen H vid varannan puls i signalen E.
Beteckningen R i signalen H markerar en extra bit analog med den streckade u extra biten enligt Fig 4.
Nödvändigheten av att använda en fördröjningskrets 14 framgår inte direkt av Fig 5. Fördröjningsfunktionen kräves endast då frekvensen hos klocksignalen B är lägre än bitfrekvensen hos datasignalen, d v s för det motsatta förhållandet jämfört med Fig 5.
Antag att klockfrekvensen 8 är lägre än bitfrekvensen. Antag vidare till en början att fördröjningskretsen 14 är förbikopplad. Dä kommer bak- flanken pâ pulserna i signalen D successivt att närma sig framflanken hos pulserna i signal A. För att signalen D skall skifta fas mäste signalerna A och D överlappa varandra en aning så att pulserna E blir tillräckligt långa. Detta läge omedelbart före fasomkastningen orsakar problem eftersom D-vippa 15 klockas samtidigt som signalen pâ R-in- gângen är hög. 8001910-2 Genom att införa fördröjningskretsen 14 uppstår inte detta problem efter- som vi får fasomkastning innan den positiva flanken i signalen A' och den negativa flanken i signalen D sammanialler. Detta förutsätter natur- ligtvis att fördröjningen är tillräckligt läng så att signalen E hinner 5 orsaka fasskift innan flankerna sammanfaller.

Claims (2)

1. lÜ 15 8501910-2 PATENTKRAV 1 Förfarande i en mottagare för binärkodade datasignaler för synkronisering av inkommande datasignal (A) med en i mottagaren tillgänglig asynkron lokal klocksignal (B), k ä n n e t e c k n a d därav att det omfattar följande steg a) datasignalen (A) klockas med en faskorrigerad klocksignal (F) bildad på så sätt att den lokala klocksignalen ((B) fasvrides l80° då en flank i den faskorri- gerade klocksignalen (F) och en flank av samma typ i den inkommande datasig- nalen (A) på grund av inbördes drift tenderar att sammanfalla, b) den sålunda resulterande signalen åter klockas med den okorrigerade klocksignalen (B).
2. Anordning i en mottagare för binärkodade datasignaler för synkronisering av inkommande datasignal (A) med en i mottagaren tillgänglig lokal klock- signal (B) k ä n n e t e c k n a d därav att den omfattar a) en första och en andra samplíngskrets (1, 2) vardera försedd med en dataingàng, en datautgàng och en klockingång, b) en fasvändande krets (3) försedd med en första och en andra ingång och en utgång varvid nämnda första samplingskrets' (l) dataingång utgör anordningens ingång (4) och är anordnad att mottaga den till mottagaren inkommande datasignalen och dess datautgång är ansluten till den andra samplingskretsens (2) dataingàng, nämnda andra samplingskrets' (2) datautgâng utgör anordningens utgång (6) och dess klockingång är anordnad att mottaga den lokala klocksignalen (B) och nämnda fasvändande krets' (3) första ingång är anordnad att mottaga klocksignalen (B), dess andra ingång är anordnad att mottaga datasignalen (A) och dess utgång är ansluten till den första samplingskretsens (1) klockingång för att till denna mata en korrigerad klocksignal (F) i beroende av det relativa läget mellan flankerna hos pulser i datasignalen (A) och klocksignalen (B). 10 15 8001910-2 3 Anordning enligt patentkrav 2, k ä n n e t e c k n a d därav att nämnda första och andra samplingskretsar utgöres av positivt flanktriggade D-vippor. 4 Anordning enligt patentkrav 2, k ä n n e t e c k n a d därav att nämnda fasvändande krets (3) innefattar a) en styrd inverteringskrets (10) med en första och en andra ingång och en utgång med sin första ingång ansluten till den fasvändande kretsens (3) klack- signalingàng (ll) och med sin utgång ansluten till den fasvändande kretsens (3) klocksígnalutgång (13), b) en första och en andra pulsformande krets (7) vardera med en ingång och en utgång, den första med sin ingång ansluten till inverteringskretsens (10) utgång, den andra med sin ingång ansluten till den fasvändande kretsens (3) dataingång, c) en koincidensdetektor med tva ingångar och en utgång med sina ingångar anslutna till respektive pulsformande krets' (7) utgång, d) en positiv flanktriggad D-vippa med en klgckingang, en dataingang (D), en datautgang (Gl) och en inverterad datautgâng (Q) med sin klockingång ansluten till koincidensdetektorns utgång, med sin dataingång (D) ansluten till sin in- verterade datautgång (G) och med sin datautgång (Gl) ansluten till inverterings- kretsens andra ingång.
SE8001910A 1980-03-11 1980-03-11 Forfarande och anordning for synkronisering av en biner datasignal SE422263B (sv)

Priority Applications (17)

Application Number Priority Date Filing Date Title
SE8001910A SE422263B (sv) 1980-03-11 1980-03-11 Forfarande och anordning for synkronisering av en biner datasignal
NZ196414A NZ196414A (en) 1980-03-11 1981-03-04 Synchronizing a binary data signal to receiver clock
CA000372577A CA1169945A (en) 1980-03-11 1981-03-09 Apparatus for synchronizing a binary date signal
CH7329/81A CH656037A5 (de) 1980-03-11 1981-03-10 Verfahren und vorrichtung zum synchronisieren eines binaeren datensignals.
DE19813137620 DE3137620A1 (de) 1980-03-11 1981-03-10 Verfahren und Vorrichtung zum Synchronisieren eines binaeren Datensignals
FR8104743A FR2478410B1 (fr) 1980-03-11 1981-03-10 Procede et dispositif de synchronisation d'un signal de donnees binaires
JP56500992A JPS57500269A (sv) 1980-03-11 1981-03-10
ES500229A ES500229A0 (es) 1980-03-11 1981-03-10 Un metodo para sincronizar una senal entrante de datos con una senal de sincronismo local asincrona disponible en un re-ceptor.
NLAANVRAGE8120071,A NL189022C (nl) 1980-03-11 1981-03-10 Werkwijze en inrichting voor het synchroniseren van binair gecodeerde datasignalen.
PCT/SE1981/000075 WO1981002654A1 (en) 1980-03-11 1981-03-10 A method and apparatus for synchronizing a binary data signal
AU69254/81A AU539338B2 (en) 1980-03-11 1981-03-10 A method and apparatus for synchronizing a binary data signal
GB8210098A GB2091975B (en) 1980-03-11 1981-03-10 Method and apparatus for synchronizing a binary data signal
US06/315,528 US4464769A (en) 1980-03-11 1981-03-10 Method and apparatus for synchronizing a binary data signal
IT20278/81A IT1197402B (it) 1980-03-11 1981-03-11 Metodo ed apparecchiatura per sincronizzare un senale binario di dati
NO813669A NO152435C (no) 1980-03-11 1981-10-29 Fremgangsmaate og apparat for synkronisering av et binaert datasignal
DK497381A DK152474C (da) 1980-03-11 1981-11-10 Fremgangsmaade og apparat til synkronisering af et binaert datasignal
FI821193A FI65152C (fi) 1980-03-11 1982-04-05 Foerfarande och anordning foer synkronisering av en binaer datasignal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE8001910A SE422263B (sv) 1980-03-11 1980-03-11 Forfarande och anordning for synkronisering av en biner datasignal

Publications (2)

Publication Number Publication Date
SE8001910L SE8001910L (sv) 1981-09-12
SE422263B true SE422263B (sv) 1982-02-22

Family

ID=20340485

Family Applications (1)

Application Number Title Priority Date Filing Date
SE8001910A SE422263B (sv) 1980-03-11 1980-03-11 Forfarande och anordning for synkronisering av en biner datasignal

Country Status (15)

Country Link
US (1) US4464769A (sv)
JP (1) JPS57500269A (sv)
CA (1) CA1169945A (sv)
CH (1) CH656037A5 (sv)
DK (1) DK152474C (sv)
ES (1) ES500229A0 (sv)
FI (1) FI65152C (sv)
FR (1) FR2478410B1 (sv)
GB (1) GB2091975B (sv)
IT (1) IT1197402B (sv)
NL (1) NL189022C (sv)
NO (1) NO152435C (sv)
NZ (1) NZ196414A (sv)
SE (1) SE422263B (sv)
WO (1) WO1981002654A1 (sv)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4544850A (en) * 1983-12-05 1985-10-01 Gte Automatic Electric Incorporated Race condition mediator circuit
US4534026A (en) * 1983-12-06 1985-08-06 Paradyne Corporation Normalized error compensator for modems using radial amplitude modulation for multiplexing
FR2604043B1 (fr) * 1986-09-17 1993-04-09 Cit Alcatel Dispositif de recalage d'un ou plusieurs trains de donnees binaires de debits identiques ou sous-multiples sur un signal de reference d'horloge synchrone
US7123678B2 (en) * 2001-02-01 2006-10-17 Vitesse Semiconductor Corporation RZ recovery
JP2006332945A (ja) * 2005-05-25 2006-12-07 Nec Electronics Corp 半導体集積回路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6513602A (sv) * 1965-10-21 1967-04-24
US3631463A (en) * 1969-03-10 1971-12-28 Sperry Rand Corp Self-clocked encoding scheme
US3697881A (en) * 1969-07-10 1972-10-10 Kokusai Denshin Denwa Co Ltd Phase detection system for at least one digital phase-modulated wave
GB1265530A (sv) * 1969-08-30 1972-03-01 Marconi Co Ltd
US3920918A (en) * 1974-06-06 1975-11-18 L M Ericsson Pty Lid Pulse edge coincidence detection circuit for digital data transmission using diphase data sync
US3936602A (en) * 1974-10-23 1976-02-03 Northern Electric Company Limited Full duplex data transmission system using two speeds of diphase signal for simplified sync
US4010323A (en) * 1975-10-29 1977-03-01 Bell Telephone Laboratories, Incorporated Digital timing recovery
CA1081364A (en) * 1976-09-28 1980-07-08 Shuichi Samejima Differential detection systems with non-redundant error correction
JPS5451710A (en) * 1977-10-03 1979-04-23 Fujitsu Ltd Bit phase synchronizing circuit
JPS5451709A (en) * 1977-10-03 1979-04-23 Fujitsu Ltd Bit phase synchronizing circuit
US4208724A (en) * 1977-10-17 1980-06-17 Sperry Corporation System and method for clocking data between a remote unit and a local unit
DE2836422C2 (de) * 1978-08-19 1986-01-02 ANT Nachrichtentechnik GmbH, 7150 Backnang Synchronisierverfahren und -anordnung

Also Published As

Publication number Publication date
GB2091975A (en) 1982-08-04
NL189022B (nl) 1992-07-01
JPS57500269A (sv) 1982-02-12
NL8120071A (nl) 1982-07-01
IT1197402B (it) 1988-11-30
NO813669L (no) 1981-10-29
FR2478410A1 (fr) 1981-09-18
FI821193L (fi) 1982-04-05
FI65152C (fi) 1984-03-12
DK152474C (da) 1988-08-01
US4464769A (en) 1984-08-07
DK152474B (da) 1988-02-29
SE8001910L (sv) 1981-09-12
NO152435C (no) 1985-09-25
NZ196414A (en) 1984-03-16
NL189022C (nl) 1992-12-01
CA1169945A (en) 1984-06-26
ES8205485A1 (es) 1982-06-01
FI821193A0 (fi) 1982-04-05
WO1981002654A1 (en) 1981-09-17
ES500229A0 (es) 1982-06-01
FI65152B (fi) 1983-11-30
CH656037A5 (de) 1986-05-30
GB2091975B (en) 1984-10-10
FR2478410B1 (fr) 1985-01-25
NO152435B (no) 1985-06-17
DK497381A (da) 1981-11-10
IT8120278A0 (it) 1981-03-11

Similar Documents

Publication Publication Date Title
US8085893B2 (en) Low jitter clock recovery circuit
EP0606979A2 (en) CMOS multi-tap digital delay line with non-inverting taps
US5689530A (en) Data recovery circuit with large retime margin
JPS60227541A (ja) ディジタルpll回路
JPH04320109A (ja) データエツジ遷移位相判別回路
JPH0150150B2 (sv)
US4635277A (en) Digital clock recovery circuit apparatus
SE422263B (sv) Forfarande och anordning for synkronisering av en biner datasignal
US3514702A (en) Digital demodulator system
US20030190006A1 (en) Data recovery circuit
US5592519A (en) Dual frequency clock recovery using common multitap line
US6868134B2 (en) Method and apparatus for recovering a clock signal from an asynchronous data signal
AU555339B2 (en) A method of bringing an oscillator into phase with an incoming signal and an apparatus for carrying out the method
US3059188A (en) Apparatus and method for linear synchronous detection of digital data signals
EP0527780A1 (en) PULSE FREQUENCY DIVIDER FOR A SYNCHRONOUS DIGITAL CLOCK.
US3626306A (en) Automatic baud synchronizer
US3293555A (en) System for controlling the sampling of serially received signal elements
EP0649233B1 (en) Method for recovering symbol synchronism in receivers of digitally modulated signals and circuit derived therefrom
US4975594A (en) Frequency detector circuit
KR100416512B1 (ko) 비트동기회로
US6169774B1 (en) Phase comparator for determining in which direction the phase of a signal changes on the basis of a rotary vector
KR100742268B1 (ko) 기준 클럭이 없는 4배속 오버샘플링 클럭/데이터 복원회로
KR950008462B1 (ko) 디지틀 비트 동기 장치
US4329884A (en) Signal processor for a resonator restrained gyro
JP3193890B2 (ja) ビット同期回路

Legal Events

Date Code Title Description
NAL Patent in force

Ref document number: 8001910-2

Format of ref document f/p: F

NUG Patent has lapsed

Ref document number: 8001910-2

Format of ref document f/p: F

NUG Patent has lapsed

Ref document number: 8001910-2

Format of ref document f/p: F