[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE2632049A1 - Erhabene kontaktflecken bei halbleiterbauelementen und verfahren zur herstellung - Google Patents

Erhabene kontaktflecken bei halbleiterbauelementen und verfahren zur herstellung

Info

Publication number
DE2632049A1
DE2632049A1 DE19762632049 DE2632049A DE2632049A1 DE 2632049 A1 DE2632049 A1 DE 2632049A1 DE 19762632049 DE19762632049 DE 19762632049 DE 2632049 A DE2632049 A DE 2632049A DE 2632049 A1 DE2632049 A1 DE 2632049A1
Authority
DE
Germany
Prior art keywords
semiconductor material
oxidation
semiconductor
anodized
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19762632049
Other languages
English (en)
Inventor
Raymond Eugene Scherrer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Publication of DE2632049A1 publication Critical patent/DE2632049A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/3167—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself of anodic oxidation
    • H01L21/31675—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself of anodic oxidation of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

Deutsche ITT Industries GmbH' R.E. Scherrer - 2
78 Freiburg, Hans-Bunte-Str, ■ 19 Dr.Rl./kn
15. Juli 1976
DEUTSCHE ITT INDUSTRIES GESELLSCHAFT MIT BESCHRÄNKTER HAFTUNG
FREIBURG I. BR. '
Erhabene Kontaktflecken bei Halbleiterbauelementen und Verfahren zur Herstellung
Die Priorität der Anmeldung Nr. 601 856 vom 4. August 1975 in den Vereinigten Staaten von Amerika wird beansprucht. .
Die vorliegende Erfindung betrifft Halbleiterbauelemente und insbesondere Halbleiterbauelemente mit erhabenen Kontaktflecken.
Bisher wurden Halbleiterbauelemente, die in herkömmlichen Gehäusen untergebracht waren, an die äußeren Zuleitungen mittels feiner Drähte angeschlossen, die sowohl mit den äußeren Zuleitungen als auch den auf den Halbleiterbauelementen ausgebildeten Kontaktflecken angeschweißt oder angelötet waren. Die Kontaktflecken bestanden aus Zonen leitenden Materials wie z. B. Aluminium.
70 980-8/074 ff
Fl 903 9 R.E. Scherrer - 2
«V
Bei dem Versuch, die Kosten des Zusammenbaus von Halbleiterbauelementen insbesondere bei integrierten Schaltungen zu verringern, kam es zur Entwicklung einer Technik, die als "Flip-Chip-Verfahren" bekannt ist. Bei diesem Verfahren wurden die Halbleiterbauelemente mit erhabenen Kontaktflecken ausgebildet, die metallisierte Zonen auf einem Substrat kontaktierten, wenn das Halbleiterbauelement mit der Oberseite nach unten gedreht und auf die entsprechende Stelle des Substrats plaziert wurde. Die erhabenen Kontaktflecken wurden danach auf den metallisierten Kontaktierungszonen mit Hilfe von Ultraschall, Thermokompression oder Kleben gebondet.
Es gab eine ganze Reihe von Verfahren zur Herstellung von erhabenen Kontaktflecken auf einem Halbleiterbauelement. Eines davon bestand darin, daß das Halbleiterbauelement mit einer schützenden Glasschicht überzogen wurde und danach Löcher in das Glas geätzt wurden, um die Kontaktstellen auf dem Halbleiterbauelement freizulegen. In die Löcher wurden dann Lotkugeln eingebracht, die groß genug waren, über die Oberfläche des Halbleiterbauelements vorzustehen und Kontakt mit dem Substrat aufzunehmen, wenn das Bauelement umgedreht und auf dem Substrat in die richtige Lage gebracht wurde.
Das erfolgreichste Flip-Chip-Verfahren verwendete Kupferkugeln anstelle von Lotkugeln zur Herstellung des elektrischen Kontakts zwischen dem Bauelement und dem Substrat.
Obgleich,die Flip-Chip-Technik die Herstellungszeit für eine Schaltung verringert hat, waren zusätzliche Verfahrensschritte während der Herstellung des Halbleiterbauelements erforderlich. Das Bauelement mußte glasbeschichtet werden, und es mußten Löcher geätzt werden; danach war es erforderlich, die Kupferkugeln exakt in den Löchern einzubringen und zu verlöten. Die für die Durchführung dieser zusätzlichen Schritte erforderlichen Kosten und die erforderliche Zeit hoben weitgehend die Vorteile auf, die sich aus dem Zusammenbau nach der Flip-Chip-Technik ergaben.
7G98Q8/074S - 3 -
" ' ■' -t- 26320A9
Fl 903 . 3 R.E. Scherrer - 2
Der vorliegenden Erfindung liegt demnach die Aufgabe zugrunde, ein Verfahren anzugeben, durch das erhabene Kontaktflecken während der Herstellung von Halbleiterbauelementen ohne zusätzliche Verfahrensschritte ausgebildet werden können.
Des weiteren soll durch die vorliegende Erfindung die Herstellung eines billigen Halbleiterbauelements mit erhabenen Kontaktflecken ermöglicht werden, das mittels der Flip-Chip-Technik zusammengesetzt werden kann.
Die Aufgabe wird durch die im Anspruch 1 angegebene Erfindung
gelöst.
Der erhabene Kontaktfleck wird somit durch selektive anodische
Oxidation von Halbleitermaterial an den dafür gewünschten Stellen hergestellt. Die ariodische Oxidation wird so lange durchgeführt, bis das oxidierte Material-über die Oberfläche des Halbleiterbauelements hinausragt. Eine Schicht von leitendem Material wie z. B. Aluminium wird selektiv auf den Kontaktfleckenbereichen abgelagert und kann sich auch bis zu den gewünschten ohmschen Kontäktpunkten auf dem Bauelement erstrecken./
Die Metallisierung der Kontaktflecken erfordert keinen zusätzlichen Verfahrensschritt, da die Kontaktflecken und Leitungen üblicherweise durch einen Metallablagerungsprozeß hergestellt werden. Die anodische Oxidation erfolgt bei niedriger Temperatur und ist deshalb für das Halbleitermaterial nicht schädlich; der Zeitaufwand ist ebenfalls gering. Wird eine Isolationstechnik angewendet, bei der Silicium anodisch oxidiert wird, wie"' die■.-.-US--Rateiutanmeläung
mit der Serial No. 601 855 beschreibt, so läßt sieh-die anodische Oxidation zur Bildung der erhabenen Kontaktflecken mit der während des Isolationsverfahrens ausgeführten anodischen Oxidation kombinieren. "--.-"-■ "■-■'."
709808/0745
Fl 903 u R-E. Scherrer - 2
Die genannten Vorteile der Erfindung lassen sich aus der folgenden Beschreibung in Verbindung mit den beigefügten Zeichnungen einer Ausbildungsform der Erfindung besser erkennen.
In der Zeichnung stellen dar:
Fig. 1 bis Fig. 4 vertikale Schnitte durch einen Teil eines Halbleiterbauelements, wobei die verschiednen Herstellungsstufen eines erhabenen Kontaktflecks gezeigt werden,
Fig. 5 eine Darstellung des einen Verfahrenssehritts nach der vorliegenden Erfindung,
Fig. 6 eine Graphik, welche die Spannungs-ZStromkenn-
linien von zwei Elektrolyten für einen be-. sonderen Satz von Oxidationsparametern zeigt,
Fig. 7 einen vertikalen Schnitt, der einen Teil eines Halbleiterbauelements zeigt, das auf einem Substrat befestigt ist.
Fig. 1 zeigt eine Schicht aus Halbleitermaterial 10, die einen Teil eines Bauelements verkörpert. Die Schicht 10 wird einem Oxidationsprozeß unterworfen, wodirch eine dielektrische Oxidschicht über wenigstens eine Oberfläche, jedoch vorzugsweise über alle freiliegenden Flächen ausgebildet wird. Obgleich eine Oxidation des Halbleitermaterials das bevorzugte Verfahren zur Herstellung der dielektrischen Schicht 12 ist, läßt sich diese auch auf viele andere Arten herstellen, so z. B. durch die Abscheidung von Siliciumnitrid oder- von dielektrischem Oxid auf der Oberfläche. Unter Verwendung eines herkömmlichen Verfahrens wie dem Photolack-Verfahren lassen sich die ausgewählten Kontaktfleckenbereiche 14 der
— 5 —
709808/0745
Fl 903 * R.E. Scherrer - 2
Schicht 12 durch Ätzen entfernen, so daß das Halbleitermaterial 10 in .diesen Bereichen freiliegt. Die verbliebenen Teile der Schicht 12 bilden eine Maske, wie Fig. 2 zeigt.
Das freiUejende Halbleitermaterial in den Bereichen 14 wird anodisch oxidiert und bildet das dielektrische, oxidierte Material 16 in Fig. 3. Während der Oxidation erfährt das Halbleitermaterial eine wesentliche Volumensvergrößerung, so daß das Material 16 über die Oberfläche des Bauelements hinausragt und einen erhabenen Teil bildet.
Die anodische Oxidation wird durch Anlegen einer positiven Spannung direkt am Halbleitermaterial 10 ausgeführt, wobei das gesamte Bauelement in die Öxidationslösung 18 eingetaucht wird, die nach Fig. 5 einen Elektrolyten und die Kathode 20 enthält. Das Halbleitermaterial 10 in den Bereichen 14 bildet eine Anode, wenn die positive Spannung an ihm liegt.
Um erhabene Flecken auszubilden, muß das anodisch oxidierte Material 16 ein hinreichendes Volumen besitzen, damit es sich über die Oberfläche des Halbleiterbauelements ausdehnt, und es muß deshalb verhältnismäßig voluminös sein. Eine hinreichende Dicke läßt sich nur erzielen> wenn das oxidierte Material porös ist, so daß der Elektrolyt auch an das nichtoxidierte Halbleitermaterial heran kann und damit die Oxidation fortschreitet. Wenn das oxidierte Material nicht porös ist, wirkt es als Isolator und unterbricht · nach Ausbildung eines dünnen Films die Oxidation.
Poröses, anodisch oxidiertes Material läßt sich auf zwei verschiedene Arten herstellen. Erstens wählt man einen Elektrolyten, der das oxidierte Material unter Ausbildung von Poren ätzt. Zweitens wählt man eine exotherme Reaktion., die ein poröses, anodisch oxi-. diertes Material bildet.
— 6 —
709808/0745
Fl 903 r R.E. Scherrer - 2
Beim ersten Verfahren muß der Elektrolyt das anodisch oxidierte Material mit einer annehmbaren Ätzrate angreifen.
Es hat sich gezeigt, daß saure Elektrolyten ein poröses Material erzeugen, das sich bis zu der für die erhabenen Kontaktflecken geforderten Stärke herstellen läßt. Ein poröses, anodisch oxidiertes Material kann beinahe mit jedem sauren Elektrolyten bei entsprechender Temperatur und geeigneten Stromverhältnissen hergestellt werden. Die Säurekonzentration in deionisiertem Wasser kann z. B. so eingestellt werden, daß man eine Stromstärke von 3 Amperesekunden bei einer Spannung von 80 bis 120 Volt erhält, die an einem Halbleiterplättchen mit einem Durchmesser von 2,54 cm liegen- Die anodische Oxidation wird bis zum Erreichen der gewünschten Stärke fortgesetzt. Elektrolytlösungen, die Bor-, Schwefel-, Salpeter- oder Phosphorsäure enthalten, haben sich als brauchbar erwiesen. Die Ergebnisse, die man mit den verschiedenen Elektrolyten bei unterschiedlichen Temperaturen und Stromstärken erzielte, sind in der eingangs genannten US-Patentanmeldung beschrieben .
Bei dem zweiten Verfahren werden das Potential der anodischen Oxidation und die resultierende Stromstärke auf ein Niveau gesteigert, bei dem eine exotherme Reaktion stattfindet, wobei eine schnelle anodische Oxidation des Halblextermaterials stattfindet. Offensichtlich ist dies ein Ergebnis des elektrischen Durchschlagens des normalen Oxidationsfilms-1 Es hat sich gezeigt, daß die exotherme anodische Oxidation ein sehr poröses Material erzeugt, so daß eine merkliche Dicke entwickelt werden kann.
Unter den geeigneten Bedingungen würde die Oxidation stehenbleiben, wenn die Tiefe des oxidierten Materials ungefähr der Öffnungsbreite in der Oxidmaske entspricht* Die Bedingungen hierfür sind unabhängig und ändern sich merklich, so daß die besonderen Bedingungen für ein spezielles Bauelement aus empirischen Daten er-
70 9 8 08/0745
Fl 903 «ϊ R.E. Scherrer - 2
stellt werden müssen. Andererseits kann die Oxidation dadurch beendet werden, daß man nach Erreichen der gewünschten Stärke die Spannung unterbricht. Aus den experimentell ermittelten Daten läßt sich eine Kurve ableiten, in der die Zeit gegen die Stärke aufgetragen ist, so daß zu einem bestimmten Zeitpunkt die Spannung unterbrochen werden kann.
Die Versuche wurden unter Verwendung von Elektrolyten durchgeführt, die Bor-^, Schwefel-, Salpeter- oder Phosphorsäure enthielten. Die V/I-Kennlinien für Salpetersäure- und Phoshorsäure-Elektrolyten sind in'Fig. 6 gezeigt. Es muß erwähnt werden, daß für. Salpetersäure ein bestimmter Knick in der Kurve zu erkennen ist. Unterhalb des Knicks erfolgt eine normale, gesteuerte, anodische Oxidation, während darüber eine exotherme Oxidation stattfindet. Da diese zwei Arten streng getrennt sind und nicht ineinander übergehen, läßt sich für die anodische Oxidation entweder die exotherme oder die normale Art wählen, ohne daß man befürchten muß, daß ein Abgleiten in die schnelle exotherme Reaktionsart stattfindet.
Für einen umfassenden Bereich einer einheitlichen anodischen Oxidation muß eine hinreichende Stromstärke oberhalb des Knicks der Kurve gegeben sein, damit der elektrische Durchbruch des anodisch, erzeugten Films über den gesamten Bereich stattfindet. Die Impedanz der neu gebildeten, anodisch oxidierten Schicht sollte vorherrschend sein gegenüber allen anderen, so daß nachfolgende Oxidationsraten praktisch unverändert über den gesamten eingetauchten Bereich des Halblexterplättchens sich erstrecken. Die Rückseite des Plättchens sollte isoliert sein, da die Oxidation dieser Fläche nicht gewünscht ist und außerdem einen merklich höheren Strom erfordert lind zusätzliche Leistung verbraucht.
Die V/I-Kurve für den Phosphorsäure-Elektrolyten verläuft glatt \ und enhält nicht den charakteristischen Knick des Salpetersäure-
70980 8/07 4 5
Fl 903 g R.E. Scherrer - 2
Elektrolyten. Somit ergab sich/ daß die schnellste Art der anodischen Oxidation durch die Verwendung eines Phosphorsäure-Elektrolyten erreicht werden konnte. Der bevorzugte Elektrolyt enthält eine Mischung aus Phosphorsäure und deionisiertem Wasser, und die Oxidation wird bei Raumtemperatur-durchgeführt. Es hat sich auch herausgestellt, daß der Phosphorsäure-Elektrolyt eine gleichmäßige anodische Oxidation über verhältnismäßig große Bereiche gewährleistet. Deshalb ist der bevorzugte Elektrolyt für die Bildung von Kontaktflecken der Phosphorsäure-Elektrolyt, da er für eine gleichmäßige Oxidation sorgt, diese bei Raumtemperatur durchgeführt werden kann und leicht in die exotherme Reaktionsart überführbar ist, die einen Film von 1 ,um pro Minute erzeugt.
Der letzte Schritt bei der Herstellung der erhabenen Kontaktflekken besteht in der Ablagerung von leitendem Material 22 wie z. B. Aluminium über den Kontaktfleckenbereichen. Das Aluminium kann auf den gewünschten Bereichen unter Zuhilfenahme einer Maske aufgedampft werden, oder es kann über das gesamte Bauelement abgeschieden und danach von den nicht gewünschten Bereichen mittels einer Photolackschicht und einem bekannten Ätzverfahren entfernt werden. Nach der Abscheidung des Aluminiums ist der Kontaktfleck fertig ausgebildet, wie Fig. 4 zeigt.
In Fig. 7 sieht man einen Teil des Halbleiterbauelements 24 mit dem Substrat 26, der Kollektorzone 28, der Basiszone 30 und der Emitterzone' 32. Erhabene Kontaktflecken 34 sind auf dem Bauelement ausgebildet und bestehen aus anodisch oxidiertem Halbleitermaterial 36 und der Aluminiumschicht 38, die auf demselben abgeschieden ist. Die Oxidschicht 40 liegt auf der Fläche des Halbleiterbauelements 24 und isoliert die Aluminiumschicht 38 gegen das Halbleitermaterial des Bauelements ab. In ausgewählten Bereichen der Oxidschicht 40 sind Kontaktfenster 42 ausgebildet, die für einen Kontakt mit der Emitterzone 32 und der Basiszone 30 des Bauelements sorgen. Die Aluminiumschicht 38 erstreckt sich über die Oxid-
— 9 —
709808/0*745
Fl 903 3 R.E. Scherrer - 2
schicht 40 und in die Kontaktfenster 42 hinein; sie sorgt so für einen elektrischen Kontakt zwischen der Emitterzone und der Basiszone und deren entsprechenden Kontakif lecken 34. Das Halbleiterbauelement 24 wird umgedreht und auf dem Substrat 44 aufgebracht, so daß die Kontaktflecken 34 auf den metallisierten Bereichen 46 des Substrats 44 zu liegen kommen. Fig. 7 zeigt ein Bauelement 24, das auf dem Substrat 44 mittels der Flip-Chip-Technik befestigt ist. ·
Die vorliegende Erfindung schafft somit billige und einfache erhabene Kontaktflecken bei einem Halbleiterbauelement, so daß dieses auf einem Substrat mittels der Flip-Chip-Technik befestigt werden kann. Die Ausbildung der Kontaktflecken erfordert keine zusätzlichen Ver fahr ens schritte, wenn eine Isolationstechnik zur Anwendung kommt, die anodisch oxidiertes Silicium benutzt. Ist das nicht der Fall, so ist lediglich zusätzlich zum herkömmlichen Verfahren ein kurzer, bei niedriger Temperatur ablaufender anodischer Oxidationsschritt erforderlich.
709808/0745
- 10

Claims (12)

  1. Fl 903 R-E. Scherrer - 2
    Patentansprüche
    Erhabene Kontaktflecken bei Halbleiterbauelementen, dadurch gekennzeichnet, daß in einem Halbleitermaterial (10) ein Bereich aus anodisch oxidiertem Material (16) besteht, daß dieses Material über die Oberfläche des Halbleitermaterials (10) hinausragt und daß eine Schicht aus leitendem Material (22) über dem anodisch oxidierten Material (16) abgeschieden ist.
  2. 2. Kontaktflecken nach Anspruch 1, dadurch gekennzeichnet, daß das anodisch oxidierte Material (16) Halbleitermaterial ist.
  3. 3. Kontaktflecken nach Anspruch 1, dadurch gekennzeichnet, daß das leitende Material (22) Aluminium ist.
  4. 4. Kontaktflecken nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleitermaterial (10) und auch das anodisch oxidierte Material (16) Silicium und das leitende Material (22) Aluminium ist.
  5. 5. Verfahren zur Herstellung von Kontaktflecken nach Anspruch 1, dadurch gekennzeichnet, daß eine schützende Isolierschicht (12) auf der Fläche des Halbleitermaterials (10) ausgebildet wird, daß ein Teil der Isolierschicht (12) im Bereich (14) des jeweils gewünschten Kontaktflecks bis zur Freilegung des Halbleitermaterials (10) entfernt wird, daß ein Teil desselben in dem freiliegenden Bereich (14) anodisch oxidiert wird, so daß das oxidierte Material (16) über die Oberfläche des Halbleitermaterials ansteigt, und daß letztlich eine Schicht (22) aus leitendem Material über dem anodisch oxidierten Material (16) abgeschieden wird.
    - 11 -
    7098Ü8/074S
    - VT -
    Fl 903 R.E. Scherrer - 2
  6. 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die schützende Isolierschicht (12) durch Oxidation von Halbleitermaterial gebildet wird.
  7. 7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die leitende Schicht (22) durch Abscheiden von Aluminium hergestellt wird. ,
  8. 8. Verfahren nach Anspruch 5,dadurch gekennzeichnet, daß die Oxidationsschritte bestehen aus:
    dem Eintauchen des Halbleitermaterials (TO) in eine
    Oxidationslösung und
    dem Anlegen einer für die Oxidation erforderlichen
    Spannung an dem Halbleitermaterial (10), wodurch das
    freiliegende Halbleitermaterial in dem Bereich (14)
    zur Anode wird. .
  9. 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Oxidationslösung eine Saure enthält.
  10. 10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß diese Säure Schwefelsäure, Phophorsäure, Borsäure oder Salpetersäure sein kann.
  11. 11. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Spannung bis zu einem Niveau gesteigert wird, bei dem eine exotherme Reaktion stattfindet, die eine schnelle einheitliche Oxidation des Halbleitermaterials über den gesamten eingetauchten und freiliegenden Bereich verursacht.
  12. 12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die '. Tiefe der anodischen Oxidation und die Höhe des oxidierten Materials über dem Halbleitermaterial durch die Breite des freiliegenden Bereichs (14) gesteuert wird.
    7Q9808/Q745
DE19762632049 1975-08-04 1976-07-16 Erhabene kontaktflecken bei halbleiterbauelementen und verfahren zur herstellung Withdrawn DE2632049A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US60185675A 1975-08-04 1975-08-04
US05/601,854 US4056681A (en) 1975-08-04 1975-08-04 Self-aligning package for integrated circuits

Publications (1)

Publication Number Publication Date
DE2632049A1 true DE2632049A1 (de) 1977-02-24

Family

ID=27083972

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19762632049 Withdrawn DE2632049A1 (de) 1975-08-04 1976-07-16 Erhabene kontaktflecken bei halbleiterbauelementen und verfahren zur herstellung
DE19762632068 Withdrawn DE2632068A1 (de) 1975-08-04 1976-07-16 Gehaeuseaufbau einer integrierbaren festkoerperschaltung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE19762632068 Withdrawn DE2632068A1 (de) 1975-08-04 1976-07-16 Gehaeuseaufbau einer integrierbaren festkoerperschaltung

Country Status (2)

Country Link
US (1) US4056681A (de)
DE (2) DE2632049A1 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4308339A (en) * 1980-02-07 1981-12-29 Westinghouse Electric Corp. Method for manufacturing tape including lead frames
US4531145A (en) * 1980-08-04 1985-07-23 Fine Particle Technology Corporation Method of fabricating complex micro-circuit boards and substrates and substrate
JPS5963737A (ja) * 1982-10-04 1984-04-11 Hitachi Ltd 布線の接続方法
US4600970A (en) * 1984-05-29 1986-07-15 Rca Corporation Leadless chip carriers having self-aligning mounting pads
FR2588695B1 (fr) * 1985-10-11 1988-07-29 Eurotechnique Sa Procede de fabrication d'un microboitier, microboitier a contacts effleurants et application aux cartes contenant des composants
US5082802A (en) * 1985-11-12 1992-01-21 Texas Instruments Incorporated Method of making a memory device by packaging two integrated circuit dies in one package
US5014112A (en) * 1985-11-12 1991-05-07 Texas Instruments Incorporated Semiconductor integrated circuit device having mirror image circuit bars bonded on opposite sides of a lead frame
KR940003375B1 (ko) * 1986-05-21 1994-04-21 가부시끼가이샤 히다찌세이사꾸쇼 반도체 장치 및 그 제조 방법
EP0342681B1 (de) * 1988-05-19 1995-08-09 Semiconductor Energy Laboratory Co., Ltd. Verfahren zur Herstellung einer elektrischen Vorrichtung
CA2071662A1 (en) * 1991-06-26 1992-12-27 Jon J. Gulick Integrated socket-type package for flip-chip semiconductor devices and circuits
US5880525A (en) * 1995-01-27 1999-03-09 The Whitaker Corporation Anodic aluminum oxide passive alignment structures
US6207892B1 (en) * 1995-03-30 2001-03-27 The United States Of America As Represented By The Secretary Of The Army System and method for sealing high density electronic circuits
US5774336A (en) * 1996-02-20 1998-06-30 Heat Technology, Inc. High-terminal conductivity circuit board
US5687062A (en) * 1996-02-20 1997-11-11 Heat Technology, Inc. High-thermal conductivity circuit board
US5903046A (en) 1996-02-20 1999-05-11 Micron Technology, Inc. Integrated circuit device having cyanate ester buffer coat
US6046910A (en) * 1998-03-18 2000-04-04 Motorola, Inc. Microelectronic assembly having slidable contacts and method for manufacturing the assembly
US6388335B1 (en) * 1999-12-14 2002-05-14 Atmel Corporation Integrated circuit package formed at a wafer level
US8536626B2 (en) 2011-04-28 2013-09-17 Honeywell International Inc. Electronic pH sensor die packaging
KR101222809B1 (ko) * 2011-06-16 2013-01-15 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3035990A (en) * 1958-11-05 1962-05-22 Collins Radio Co Chemical blanking of aluminum sheet metal
US3374537A (en) * 1965-03-22 1968-03-26 Philco Ford Corp Method of connecting leads to a semiconductive device
US3544857A (en) * 1966-08-16 1970-12-01 Signetics Corp Integrated circuit assembly with lead structure and method
US3469684A (en) * 1967-01-26 1969-09-30 Advalloy Inc Lead frame package for semiconductor devices and method for making same
US3741880A (en) * 1969-10-25 1973-06-26 Nippon Electric Co Method of forming electrical connections in a semiconductor integrated circuit
US3698074A (en) * 1970-06-29 1972-10-17 Motorola Inc Contact bonding and packaging of integrated circuits
US3902148A (en) * 1970-11-27 1975-08-26 Signetics Corp Semiconductor lead structure and assembly and method for fabricating same
US3659035A (en) * 1971-04-26 1972-04-25 Rca Corp Semiconductor device package
US3832603A (en) * 1973-03-09 1974-08-27 Control Data Corp Interconnect technique for stacked circuit boards

Also Published As

Publication number Publication date
DE2632068A1 (de) 1977-02-24
US4056681A (en) 1977-11-01

Similar Documents

Publication Publication Date Title
DE2632049A1 (de) Erhabene kontaktflecken bei halbleiterbauelementen und verfahren zur herstellung
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2217538C3 (de) Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1903961C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE3340563C2 (de) Schichtkondensator und Verfahren zur Herstellung desselben
DE102006062855B4 (de) Halbleitervorrichtung mit dielektrischer Trennung und Herstellungsverfahren derselben
DE2611158A1 (de) Verfahren zum herstellen von oeffnungen in siliciumkoerpern
DE3014363C2 (de)
DE1640307A1 (de) Duennschichttechnik zur Herstellung integrierter Schaltungen
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE60019592T2 (de) Festelektrolytkondensatoren und herstellungsverfahren
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE2313106C2 (de) Verfahren zum Herstellen eines mindestens einlagigen elektrischen Verbindungssystems
DE3028612T1 (de) Selektive Plasmaätzung von dielektrischen Masken in Gegenwart von nativen Oxiden von Halbleitern aus Verbindungen der Gruppen IH-V
DE2550346A1 (de) Verfahren zum herstellen eines elektrisch isolierenden bereiches in dem halbleiterkoerper eines halbleiterbauelements
DE3318213A1 (de) Verfahren zum herstellen eines integrierten isolierschicht-feldeffekttransistors mit zur gateelektrode selbstausgerichteten kontakten
EP0355205B1 (de) Elektrolytkondensator
DE2140108A1 (de) Halbleiteranordnung und Verfahren zur Herstellung derselben
DE4415375B4 (de) Filmträger und Verfahren zu dessen Herstellung
DE2252832A1 (de) Halbleiterelement mit elektroden sowie verfahren zu seiner herstellung
DE2251829A1 (de) Verfahren zur herstellung metallisierter platten
DE3209666A1 (de) Halbleitervorrichtung und verfahren zum herstellen eines aufbaumetallkontaktes derselben
DE2725858A1 (de) Vorrichtung fuer magnetische zylinderdomaenen
DE602004012235T2 (de) Halbleiterbauelement, halbleiterkörper und verfahren zu seiner herstellung

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee