[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE3028612T1 - Selektive Plasmaätzung von dielektrischen Masken in Gegenwart von nativen Oxiden von Halbleitern aus Verbindungen der Gruppen IH-V - Google Patents

Selektive Plasmaätzung von dielektrischen Masken in Gegenwart von nativen Oxiden von Halbleitern aus Verbindungen der Gruppen IH-V

Info

Publication number
DE3028612T1
DE3028612T1 DE19803028612 DE3028612T DE3028612T1 DE 3028612 T1 DE3028612 T1 DE 3028612T1 DE 19803028612 DE19803028612 DE 19803028612 DE 3028612 T DE3028612 T DE 3028612T DE 3028612 T1 DE3028612 T1 DE 3028612T1
Authority
DE
Germany
Prior art keywords
group
layer
plasma etching
dipl
ing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803028612
Other languages
English (en)
Other versions
DE3028612C2 (de
Inventor
Robert Louis Warren Township; Koszi Louis Alex Scotch Plains; Mogab Cyril Joseph Murray Hill; Schwartz Bertram Westfield; N.J. Hartman (V.St.A.) M GA Nunmehr deutsche Rollen-Nr. 30 28 612
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE3028612T1 publication Critical patent/DE3028612T1/de
Application granted granted Critical
Publication of DE3028612C2 publication Critical patent/DE3028612C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

Hintergrund der Erfindung
--:.'..■ " Die Erfindung betrifft ein Verfahren zur Ausformung von Mustern von nativen Oxiden von Halbleitern aus Verbindungen der Gruppen III-V.
Die Verwendbarkeit von nativen Oxiden bei der Herstellung von Halbleitervorrichtungsstrukturen aus einigen Verbindungen der Gruppen III-V (beispielsweise AlGaAs) war in der Vergangenheit durch die schnelle Ätzung dieser Oxide während nasser chemischer Verfahren (das heißt in Gegenwart von Säuren und Basen) eingeschränkt. Demzufolge können Vorrichtungsstrukturen, die ein ausgeformtes, beibehaltenes natives Oxid erfordern, nur hergestellt werden, wenn der
Photoresist oder das Maskierungsmaterial mit
organischen Lösungsmitteln entfernt werden kann, die das native Oxid nicht ätzen. Obgleich diese nativen Oxide gegenüber einem chemischen Angriff stabilisiert werden können, erfordert dieses Stabilisierungsverfahren hohe Temperaturen (> 600 Grad C), welche oberhalb des zulässigen Temperaturbereichs für einige Vorrichtungsstrukturen liegen. Somit können die gut entwickelten, guten dielektrischen Masken, wie Si3N4, SiO- und verschiedene Photoresists nicht verwendet werden, ohne daß die Vorrichtungen den hohen Temperaturen ausgesetzt werden, die notwendig sind, um die nativen Oxide zu stabilisieren.
Darüber hinaus kann bei vielen Vorrichtungsstrukturen ein Ätzen des Wirtshalbleiters während des Maskenentfernungsprozesses nicht toleriert werden (beispielsweise kann eine Maske über dem Zink-Haut-diffundierten Kontaktbereich von AlGaAs-Mesa-Lasern nur mit einem Ätzmittel entfernt werden, das bezüglich des Maskenmaterials allein selektiv ist). Diese Probleme stellen ernste Beschränkungen für die Verwendung von nativen Oxiden von Verbindungen der Gruppen III-V als eingearbeitete Teile von oc
VorrichtungsStrukturen dar.
Zusammenfassung der Erfindung
Wir haben entdeckt, daß dielektrische Masken, 2
. 130608/0012
wie bestimmte Photoresists Si-0O und S:i-3N4 selektiv i-n
. · Gegenwart von Halbleitern aus Verbindungen der Gruppen HI-V und nativen Oxiden von diesen durch Plasmaätzung in einer geeigneten Atmosphäre, vorzugsweise einem Halogenkohlenstoff, geätzt werden können. Das Verfahren, gemäß einer beispielhaften Ausführungsform unserer Erfindung, umfaßt die Stufen: (a) Ausbildung einer dielektrischen Schicht auf einem Halbleiterkörper aus einer Verbindung der Gruppen IH-V; (b) Ausbildung von Mustern in dieser Schicht zur Bildung von Fenstern, die die darunterliegenden Teile des Halbleiters freigeben; (c) anodisches Wachsen eines nativen Oxids in den Fenstern auf dem freigelegten Halbleiter; und (d) Plasmaätzung der dielektrischen Schicht in einer Atmosphäre, die wirksam ist, die dielektrische Schicht zu entfernen, jedoch die native Oxidschicht und den Halbleiterkörper unverändert läßt.
Mit diesem Verfahren können Muster in nativen Oxiden von Halbleitern aus Verbindungen der Gruppen IH-V ausgeformt werden, in Übereinstimmung mit ihrer Verwendung zum Schutz, zur Passivierung oder zur Strombegrenzung, wie dies durch das Vorrichtungsdesign und die Vorrichtungsfunktion qefordert wird. Insbesondere machen Burrus -Lichtemissionsdioden Mesa-Übergangslaser und vergrabene Doppel-Heterostruktur-übergangslaser, bei denen das native Oxid in die letzte Vorrichtungsstruktur eingearbeitet ist, eben ein solches Ätzverfahren notwendig.
Kurze Beschreibung der Zeichnungen
ou Die Figuren 1-4 zeigen im Querschnitt die
schrittweise Entwicklung eines Mesa-übergangslasers; und
die Figuren 5 und 6 zeigen im Querschnitt die
Herstellung einer Burrus -Lichtemissionsdiode 35
3
130608/0012
ORIGINAL INSPECTED
Detaillierte Beschreibung
-.·_- - ·■ ' Plasmaätzung im allgemeinen
Die Praxis der vorliegenden Erfindung umfaßt die Anwendung von Plasmaätzung. Die Plasmaätzung ist gut bekannt und beispielsweise von Mogab et al. in Electronics, Band 51, Nr. 18, Seiten 117-121 (1978) beschrieben. Die nachfolgend beschriebenen Verfahren wurden in einem Reaktor mit radialem Fluß, parallelen Platten und einem Durchmesser von annähernd 46 cm durchgeführt, obgleich dies für die Praxis der Erfindung nicht kritisch ist. Das Gerät enthält zwei horizontale, parallele, hohle Metallelektroden in einem Pyrex-Vakuummantel. Beim Betrieb wird HF-Energie bei einer Frequenz von etwa 13,56 Megahertz (nicht kritisch) auf die obere Platte gegeben, um eine Entladung zu initiieren und zu unterhalten. Die untere Platte, die auf dem Erdpotential gehalten wird, dient als Platte für das Material, das geätzt werden soll. Die Entladung wird in einem Bereich von 0,1 bis 1,0 Torr durchgeführt, wobei, ein kontinuierlicher Fluß an Ätzgasen durch das Entladungsgebiet fließt. Der Abfluß wird beispielsweise durch eine 0,0281 m3/min (25 cu. ft./min.), zweistufige mechanische Vorpumpe abgesaugt. Vor dem anfänglichen Auspumpen wird heißes Wasser (etwa 800C) für einige Minuten durch beide Elektroden hindurchgeführt, um die Wasserkondensierung währ.end des Ladens auf ein Minimum herabzudrücken. Die Kammer wird dann geöffnet, und das zu ätzende Material auf die Platte gelegt. Die Kammer wird dann geschlossen und die Pumpe in Betrieb gesetzt. Wenn ein Druck von etwa 10 Torr erreicht ist, wird das heiße Wasser durch fließendes kaltes Wasser (ca. 25°C) ersetzt. Es wird weiter gepumpt, bis ein Basisdruck von einigen Millitorr erreicht ist, und es wird dann mit dem Fließen des Ätzgases begonnen. Die Ätzbedingungen werden im allgemeinen wie folgt eingehalten:
130608/0012
Druck - 0,1 bis 1,0 Torr
Fließdurchsatz - 20 bis 200SCCM (cm3/min,
standardisiert bei Zimmertemperatur) HF-Energie - 100 bis 2000 VTatt
Elektrodenabstand - 7 bis 30 Millimeter Substrattemperatur - 25 bis 30 Grad C. Beispiel I; Selektive Ätzung von AlGaAs
Wir haben gefunden, daß die Plasmaätzung in einer Atmosphäre eines Halogenkohlenstoffes und Sauerstoff in Gegenwart von anodisch gewachsenen nativen Oxiden von Al Ga1 As und den Wirtshalbleitern ein selektives
X Ί ~"X
Ätzverfahren für Dielektrika wie SiO2/ si3N4 und Photoresists darstellt. Die selektive Ätzeigenschaft wurde wie folgt demonstriert: Al Ga1 As (x = 0,36) wurde epitaktisch durch Flüssigphasenepitaxie auf einem n-Typ (100) orientierten GaAs-Substrat wachsen gelassen. Eine 67 00 Angstrom dicke Schicht an SiO« wurde auf der AlGaAs-Schicht plasmaabg'eschieden. Unter Anwendung von fotolithografischen Standardtechniken wurde ein Muster in der SiO^-Schicht gebildet, und zwar 125 μπι breite Streifen, die durch 250 μπι breite Abstände entlang der <110>-Richtung voneinander getrennt waren. Es wurde dann eine herkömmliche anodische Oxidation angewandt, um eine native Oxidschicht einer Dicke von 1800 Angstrom in jedem der Zwischenräume wachsen zu lassen. Die Probe wurde dann in einen Reaktor mit radialem Fluß und parallelen Platten des oben beschriebenen Typs gegeben und einem Plasma von Tetrafluorkohlenstoff (CF4) mit 8 % Sauerstoff ausgesetzt, welches die SiO2-Streifen vollständig entfernte. Die Ätzbedingungen waren wie folgt: Energie: 200 W; 0,4 Torr, Elektrodenabstand:' 32 mm; Plattentemperatur: 100 Grad C; Durchsatz j"200 SCCM,- Probeplättchendurchmesser:
0,125 cm, was zu einer Ätzgeschwindigkeit von 330 AngstrjzSm pro Minute führte. Die Ätzselektivität war ausgezeichnet; das heißt, es wurde keine bedeutsame Entfernung des nativen Oxids oder der Wirts-AlGaAs-Epischicht beob-
130608/0012
achtet. Diese Ergebnisse wurden durch "Talystep"-Messungen bestätigt.
""■'■-' -· " Dieses gleiche Plasmaätzverfahren wurde auch angewandt, um selektiv bestimmte Photoresists (nachfolgend beschrieben) und dielektrische Si-jN^Schichten zu ätzen. Wir haben auch gefunden, daß das gleiche Verfahren wirksam ist, um selektiv diese dielektrischen Schichten in Gegenwart von GaAs und nativen Oxiden davon zu ätzen. Nachfolgende Experimente bei der Herstellung von Mesa-Doppel-Heterostruktur-GaAs-AlGaAs-übergangslasern ·· zeigt weiterhin, daß die Selektivität im wesentlichen unabhängig ist von der Leitfähigkeitsart der AlGaAs-Schicht, und auch der Trägerkonzentration dieser Schichten im Bereich von 10 bis Mitte 10 /cm2. Obgleich unsere Experimente die Selektivität für Al Ga1 As, mit χ im Bereich von lediglich 0 bis 36 %, bestätigten, sind wir der Überzeugung, daß,das Verfahren auch bei größeren Mengen an Al und im allgemeinen für Oj^ χ _< 1 wirksam ist. Beispiel II: GaAs, InP, GaSb
Wir führten ähnliche Experimente auf Probeplättchen von GaAs, InP und GaSb durch unter Verwendung einer Mischung von 60 % C2F, (Freon 116) und 40 % CHF^ (Freon 23) als Plasmaätzatmosphäre.
Speziell wurden 3200 Angstrom SiO„ gleichzeitig auf jedem der oben genannten Probeplättchen abgeschieden und dann wurden auf die übliche Weise Fenster in das SiO^ gegraben. Dann wurden unter Anwendung eines Standard-Anodisierungsverfahrens native Oxidechichten in den Fenstern ausgebildet. Anhand von Fotografien eines Abtastelektronenmikroskqps ermittelten wir, daß etwa 1600 Angstrom {+_ 200 Angstrom) natives Oxid in den Fenstern auf dem GaAs-Probeplättchen ausgebildet waren. Dieses Oxid hatte im wesentlichen eine gleichförmige Dicke. Jedoch waren die Oxide auf InP und GaSb weniger gleichmäßig und hatten eine durchschnittliche Dicke von etwa 1300 Angstrom bzw. 1200 Angstrom. Nachdem diese Oxide gewachsen und vermessen waren, wurden alle drei
130608/0012
Probeplättchen gleichzeitig in der oben beschriebenen Halogenkohlenstoffatmosphäre einer Plasmaätzung unterzogen. Die Plasmaätzdauer war dreimal so lang, als erforderlich, um sämtliches SiO2 zu entfernen. Diese Überbehandlung wurde durchgeführt, um zu gewährleisten, daß sämtliches SiO2 weggeätzt wird, und um gleichzeitig die Selektivität zu demonstrieren.
Die experimentellen Ergebnisse bestätigten die selektive Natur des Ätzprozesses: In allen drei Fällen wurde das SiO2 vollständig entfernt, während die native Oxidschicht zurückblieb: Etwa 1600 Angstrom an nativem Oxid verblieben in den Fenstern auf dem GaAs-Probeplättchen, etwa 1100 Angstrom auf dem InP-Probeplättchen, und etwa 800 Angstrom auf dem GaSb-Probeplättchen, wobei sowohl der GaAs- und der InP-Wirtshalbleiter (unter der SiO2~Maske) im wesentlichen durch das Ätzverfahren unangegriffen blieben. Jedoch war im Falle des GaSb etwas unidentifiziertes Material auf dem Wirtshalbleiter anwesend, wo die SiO2-Maske zuvor vorhanden war. Mit einem Abtastelektronenmikroskop aufgenommene Fotografien zeigten, daß es sich bei dem nicht identifizierten Material jedoch nicht um SiO2 handelte. Darüber hinaus sind wir der Ansicht, daß die Anwesenheit dieses Materials höchstwahrscheinlich von der überlangen Dauer der Piasmaätzung herrührte und einfach dadurch eliminiert werden kann, daß man die Ätzdauer auf diejenige Dauer einschränkt, die erforderlich ist, um das SiO? zu entfernen. Weitere Experimente, bei denen die Ätzdauer bei den GaSb-Proben verringert wurde, bestätigten unsere Erwartungen: Es verblieb kein restliches Material an den Stellen, wo das SiO2 zuvor war.
Die allgemeine Erfahrung mit Plasmaätzung läßt vermuten , daß auch andere Atmosphären wie C2F^ allein oder CHF3 allein ebenfalls für ein selektives Ätzen, wie hier beschrieben, geeignet sind.
Demzufolge ist unser Plasmaätzverfahren vorzugsweise für Halbleiter aus Verbindungen der Gruppen
130608/0012
III-V gedacht, indem es selektiv SiO2-, Si3N4- oder ~~:.;·£otoätzgrund-Maskenmaterial angreift, während die nativen Oxide und die Wirtshalbleiter unangegriffen bleiben.
Die Anwendung dieser Technik auf die Herstellung von Mesa-Übergangslasern und Burrus -Lichtemissionsdioden wird nachfolgend beschrieben. Beispiel III: Mesa-Ubergangslaser
In Fig. 1 ist ein Halbleiterkörper 10 dargestellt einschließlich eines GaAs-Substrats 12 und einer Doppel-Hetero-Struktur 14, die darauf epitaxisch gewachsen ist. Die HeteroStruktur umfaßt typischerweise ein Paar von Plattierungsschichten aus AlGaAs 16 und 18 entgegengesetzter Leitfähigkeitsart mit großem Bandabstand und eine aktive AlGaAs-Schicht 20 mit einem schmäleren Bandabstand die dazwischen eingelagert ist. Eine Kontakterleichterungsschicht aus GaAs (nicht dargestellt)-ist typischerweise auf der Schicht 18 ausgebildet. Die freiliegende Hauptoberfläche der Schicht 18 (oder der Kontaktschicht, falls diese anwesend ist) ist mit einem dielektrischen Material wie SiO- maskiert unter Bildung von rechtwinkligen Streifen 22, die durch rechtwinklige Öffnungen 2 3 voneinander getrennt sind. Die obenliegende Oberfläche wird dann einem geeigneten Ätzverfahren unterzogen, wie die Kombination aufeinanderfolgender anodischer Oxidationen und Abstreif verfahrenunter Verwendung einer 50 %igen HCl- oder NH.OH-Lösung oder anderer verschiedener standardisierter chemischer Ätzlösungen, zur Bildung von Aussparungen 24 in der HeteroStruktur 14, wobei unter jedem Streifen 22 Mesa-Strükturen 25 ausgebildet werden.
Die Probe wird dann in ein elektrolytisches Bad gegeben, typischerweise in eine wäßrige Lösung von Phosphorsäure mit einem pH-Wert von etwa 2,5, wie dies von B. Schwartz in der US-PS 3 798 139 vom 19. März 1974 beschrieben wird. Aus dem Stand der Technik ist es bekannt, daß auch andere Lösungen und pH-Werte geeignet sind. Als Ergebnis dieser Behandlung wächst anodisch
130608/0012
ORIGINAL INSPECTED
T in jeder der in Fig. 2 dargestellten Aussparungen eine native Oxid.schicht 26. Dann werden die dielektrischen Streifen 22 unter Anwendung der erfindungsgemäßen Plasmaätzunq in einer Atmosphäre eines Halogenkohlenstoffes und Sauerstoff vollständig entfernt, während die nativen Oxidschichten 26 und der Wirtshalbleiter (beispielsweise die AlGaAs-Schicht 18) unverändert bleiben, wie dies in Fig. 3 gezeigt wird. Da die Aussparungen mit nativem Oxid überzogen sind, welches ein elektrischer Isolator ist, kann die obere Oberfläche unter Bildung eines elektrischen Kontakts metallisiert werden, ohne daß Maskierungsverfahren erforderlich wären; das heißt, daß die Kontakte selbstorientierend sind. Demzufolge wird, wie in Fig. 4 dargestellt, eine Metallschicht 28 direkt, beispielsweise durch Vakuumverdampfung, auf der oberen Oberfläche abgeschieden, so daß sie direkt die freiliegenden Teile der Schicht 18 (das heißt die Spitzen der Mesen) und auch die nativen Oxidschichten 26 in den Aussparungen berührt. Auf herkömmliche Ttfeise wird dann der Substratkontakt 30 abgeschieden. Um die Probe in Laserchips zu unterteilen, wird diese typischerweise entlang den Ebenen 32 durchgesägt und dann senkrecht dazu entlang den (110)-Ebenen gespalten (das heißt parallel zur Papierebene).
Auf diese Weise hergestellte Laserdioden umfaßten ein n-GaAs-(100)-Substrat 12, eine n-Al>3gGa 64AS-Umraantel^ungsschicht 16, eine aktive p-GaAs-Schicht 20 mit einer Dicke von etwa 0,2 μπι, eine p-Al_3gGa 54A.S-Urcmantelungsschicht 18 und eine (nicht dargestellte) be-
kannte, mit Zn bis etwa 10 /cm3 hautdiffundierte p-GaAs-Kontakterleichterungsschicht. Die Mesen waren an der Spitze typischerweise 3-5 μη breit und ergaben eine aktive Schicht 20, die typischerweise 6-8 μπι breit war. Diese Dioden arbeiteten'im Dauerbetrieb bei Zimmertemperatur bei Schwellenströmen von annähernd 140 mA.
Alternativ hierzu können fotolithografische Maskierungstechniken oder die Elektroplattierung angewandt werden, wenn eine Laserdiode niedrigerer Kapazität
1 30608/0012
] gewünscht wird, so daß der elektrische Kontakt 28 nur
auf den Spitzen der Mesenund nicht auf den nativen Oxid-• schichten 26 gebildet wird.
Burrus-Lichtemissionsdiode
'5 Um eine wie in Fig. 5 dargestellte ßurrus - /
Lichtemissionsdiode herzustellen, geht man typischerweise von einem Halbleiterkörper 4 0 aus, der ein GaAs-Substrat 42 und eine Doppel-Hetero-Struktur 44 umfaßt, die darauf epitaxisch gewachsen ist. Wie bei der Laser-IQ" struktur umfaßt die HeteroStruktur 44 ein Paar von AlGaAs-Ummantelungsschichten 4 6 und 48 entgegengesetzter Leitfähigkeitsart und großen Bandabstandes und einer aktiven AlGaAs-Schicht 50 mit einem-geringeren Bandabstand die dazwischen angeordnet ist. Beispielsweise enthält die aktive Schicht 50 etwa 0 bis 8 % Al und ist etwa 1 bis 4 μΐη dick. Um in dem Substrat das "Burrus"-Loch zu bilden, wird die freiliegende Hauptoberfläche des Sub- .»
strats 42 mit einer dielektrischen Schicht 52, typischerweise umfassend SiO2, maskiert..Unter Anwendung herkömmlicher fotolithografischer Techniken wird in der SiO2 - ;..
Schicht 52 eine öffnung gebildet und die Probe wird dann einem bekannten Stop-Ätzmittel, wie H2O2:NH.OH mit einem pH-Wert von 8,5 ausgesetzt. Wenn das Substrat 4 2 ^100jorientiert ist und die ^11OJ -Richtung senkrecht zu der Papierebene liegt, wird dieses Ätzmittel ein Loch mit der Form einer abgestumpften Pyramide bilden. Der Ätzprozeß wird im wesentlichen abgestoppt, wenn das Loch an die Zwischenfläche 4 9 zwischen der AlGaAs-Schicht 48 und dem GaAs-Substrat 4 2 gelangt. Die Probe wird dann in ein anodisches Oxidationsgerät, wie es in dem oben erwähnten Patent von Schwartz beschrieben ist, überführt, um eine native Oxidschicht 54 an den Seiten und auf dem Boden des Loches wachsen zu lassen, wie dies in Fig. 5 gezeigt wird. Die Dicke dieser nativen Oxidschicht kann so ausgewählt werden, daß sie einen Antireflektionsüberzug bildet und dabei die Wirksamkeit der LED erhöht. Diese native Oxidschicht dient auch als Passivierungsschicht auf /
1 3 0 6 0 8 / 0.0 1 2
der normalerweise freiliegenden epitaxischen Oberfläche der Schicht 48 am Boden des ausgeätzten Loches.
Dann wird mit Hilfe des erfindungsgemäßen
Plasmaätzverfahrens die dielektrische Schicht 52 selektiv entfernt, während die native Oxidschicht 54, die freiliegende Schicht 48 und das Substrat 42 unangegriffen bleiben.
Dann wird ein geeignetes selektives Metallisierungsverfahren angewandt, um eine Metallschicht 56 (Fig. 6) auf dem das Loch umgebenden Substrat auszubilden. Die Metallschicht 56 kann beispielsweise durch geeignete Maskierung und Metallverdampfung gebildet werden. Vorzugsweise wird die Metallschicht 56 jedoch durch Elektroplattierung abgeschieden, welche keine zusätzliche Maskierung erforderlich macht; das heißt, die native Oxidschicht 56 wirkt inhärent als Maske und verhindert die Bildung von elektroplattiertem Metall darauf.
Die freie Hauptoberfläche der Doppel-HeteroStruktur 44 wird dann mit einem geeigneten elektrischen Kontakt versehen, wie der flächenbegrenzte punktförmige Kontakt 60, der in der öffnung einer dielektrischen Maske 58 gebildet wird.
Unter eine Durchlaßvorspannung gesetzt, emittiert der Teil der aktiven Schicht 50 unterhalb des punktförmigen Kontakts 60 spontane Strahlung, die gesammelt und durch eine optische Faser 6 2 übertragen wird, welche am Boden des Loches in dem Substrat 4 2 angeordnet ist, wie dies in Fig. 6 dargestellt ist.
Alternativ hierzu kann diese Art von Burrus Doppel-Heterostruktur als Fotodiode zun Kachweis von Strahlung verwendet werden, die über eine optische Faser 62 in den aktiven Bereich 50 geführt wird. In jedem Falle ist es notwendig, daß keine Metallschicht auf dem Boden des Loches gebildet wird, was die übertragung der Strahlung, die von der aktiven Schicht 50 emittiert oder von der Faser 6 2 übertragen wird, verhindern würde. Daher wird das Elektroplattxerungsverfahren ;zur Bildung des
1 30608/0012
ORIGINAL INSPECTED
ye n
Metallkontaktes 56 und zur automatischen Verhinderung der Abscheidung von Metall in dem Loch bevorzugt.
Bei anderen Ausführungsformen der Erfindung wachsen die nativen Oxide durch Plasmaoxidation (das heißt magnetisch ausgerichtet oder anodisch) oder durch Anodisierung in flüssigen Lösungen der Art, die in dem oben erwähnten Patent von Schwartz beschrieben wird.
Wir sind der Überzeugung, daß der Selektivitätsaspekt unserer Erfindung auf der Fähigkeit des HaIogens, insbesondere des Fluors, sich in der Plasmaätzatmosphäre mit dem Silicium des SiO2 und Si3N4 unter Bildung von flüchtigen Verbindungen zu verbinden, und auf seiner Unfähigkeit zur Bildung von flüchtigen Verbindungen mit den nativen Oxiden von Verbindungen der Gruppen III-V .
beruht. Andererseits sollte die Atmosphäre im Hinblickauf Photoresists Sauerstoff wie auch ein Halogen umfassen. Das Halogen zieht vermutlich Wasserstoff von dem Resist ab und macht den Resist auf diese Weise dem Angriff durch Sauerstoff zugänglich. Die meisten bei der Halbleiterbearbeitung üblicherweise verwendeten Photoresists haben eine organische Basis und umfassen daher Wasserstoff. Photoresists, ,die wir erfolgreich bei selek-■ tiven Plasmaätzexperimenten eingesetzt haben, umfassen "LSI"-Photoresists, hergestellt von Philip A. Hunt, Chemical Corp., Palisades Park, New Jersey, und positive "AZO"-Photoresists hergestellt von Shipley Company, Inc., Irvine, Kalifornien.
Im allgemeinen muß die Atmosphäre keinen Sauerstoff enthalten, wenn SiO2 und Si3N4 einer Plasmaätzung unterzogen werden (siehe Beispiel II). Wenn jedoch CF. verwendet wird, sollte Sauerstoff wünschenswerterweise zugegen sein, um die Ätzgeschwindigkeit zu erhöhen.
12
13 0 6 0 8/0012
CV-iT"V".'■■·.-·· ■■■■'■ ;■.'.-.■■■
Selektive Plasmaätzung von dielektrischen Masken in • Gegenwart von nativen Oxiden von Halbleitern aus Verbindungen der Gruppen III - V
130608/0012

Claims (28)

  1. ANSPRÜCHE
    —-;..··■ . M.) Verfahren zur selektiven Entfernung einer Schicht aus dielektrischem Material (22) von einer Oberfläche eines Halbleiters (18) aus einer Verbindung der Gruppen III-V, ohne gleichzeitige Entfernung einer Schicht (26) eines nativen Oxids auf der genannten Oberfläche,
    DADURCH GEKENNZEICHNET, daß '
    man die genannte Materialschicht einer Plasmaätzung unterwirft.
  2. 2. Verfahren nach Anspruch 1, DADURCH GEKENNZEICHNET, daß
    das Element der Gruppe III der genannten Verbindung ausgewählt wird aus der Gruppe bestehend aus Ga, Al, In und Kombinationen von diesen, und das genannte Element der Gruppe V ausgewählt wird aus der Gruppe bestehend "aus As, P, Sb und Kombinationen davon.
  3. 3. Verfahren nach Anspruch 2, DADURCH GEKENNZEICHNET, daß
    das genannte dielektrische Material ausgewählt wird aus der Gruppe bestehend aus SiO2/ S:*-3N4 und einem Fotoätzgrund.
  4. 4. Verfahren nach den Ansprüchen 2 oder 3, DADURCH GEKENNZEICHNET, daß
    die genannte Plasmaätzung in einer Atmosphäre stattfindet, die einen Halogenkohlenstoff umfaßt.
  5. 5. Verfahren nach Anspruch 4, ν DADURCH GEKENNZEICHNET, daß
  6. die genannte Plasmaätzung in einer Atmosphäre stattfindet, ausgewählt aus der Gruppe bestehend aus CF. plus O2, C2Fg, CHF3 und Mischungen von C2F_ und CHF_.
  7. 130608/0012
  8. GEÄNDERTE ANSPRÜCHE
  9. 1. Verfahren zur selektiven Entfernung einer Schicht von dielektrischem Material (22) von einer Ober-
  10. "■'·-·' .fläche eines Halbleiters (18) aus einer Verbindung der Gruppen III-V ohne gleichzeitige Entfernung einer Schicht (26) eines nativen Oxids auf der genannten Oberfläche,
  11. DADURCH GEKENNZEICHNET, daß
    man beide genannten Schichten gleichzeitig der Plasmaätzung unterzieht.
  12. 2. Verfahren nach Anspruch 1, DADURCH GEKENNZEICHNET, daß
  13. das Element der Gruppe III der genannten Verbindung ausgewählt ist aus der Gruppe bestehend aus Ga, Al, In und Kombinationen von diesen, und das genannte Element der Gruppe V ausgewählt ist aus der Gruppe bestehend aus As, . | P, Sb und Kombinationen von diesen. '*
  14. 3. Verfahren nach Anspruch 2, "
  15. DADURCH GEKENNZEICHNET, daß A
  16. das genannte dielektrische Material ausgewählt ist aus j
  17. der Gruppe bestehend aus SiO2/ Si3N. und einem Fotoätzgrund.
  18. 4. Verfahren nach den Ansprüchen 2 oder 3, DADURCH GEKENNZEICHNET, daß
  19. die genannte Plasmaätzung in einer Atmosphäre stattfindet, die einen Halogenkohlenstoff umfaßt.
  20. 5. Verfahren nach Anspruch 4, DADURCH GEKENNZEICHNET, daß
  21. die genannte Plasmaätzung in einer Atmosphäre stattfindet, ausgewählt aus der Gruppe bestehend aus CF4 plus O„, C2F6, CHF3 und Mischungen von C3F6 und CHF3.
  22. 130608/0012
  23. ORIGINAL INSPECTED
  24. BLUMBACH . WESER · BERGEN · KRAMER
  25. PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN
  26. Pc.;entconsult RadeckesUaße 43 8000 München 60 Telelon (089)883603/883604 Telex 05-212313 Telegramme Patenlconsul! Patentconsult Sonnenberger Straße 43 6200 Wiesbaden Telelon (06121) 562943/561998 Telex 04-186237 Telegramme Patenlconsull
  27. Übersetzung
  28. 28. April 1980
    Internationales Büro der
    Weltorganisation für
    geistiges Eigentum
    34, Chemin de Colombettes
    (Place des Nations)
    1211 Genf 20, Schweiz
    Betr.: HARTMAN R L 5-5-8-32
    Internationale Anmeldung Nr. PCT/US80/00062 Anmelder: Western Electric Company, Inc.
    Auf den Internationalen Recherchenbericht, zugesandt am 7. April 1980, wird freundlichst gebeten, in der Patentbeschreibung die Seite 11 (Ansprüche 1 bis 5) durch die beiliegende neue Seite 11 zu ersetzen.
    Der Zweck dieser Änderung ist die besseren Klarstellung des Anspruches 1.
    Hochachtungsvoll
    MYE/ymd 9ez· Μ· γ· Epstein
    München: R. Kramer Dipl.-Ing. . W. Weser Dipl.-Phys. Dr. rer. nal. · E. Hotlmann Dipl.-Ing. Wiesbaden: P.G. Blumbach Dipl.-Ing. . P. Bergen Prof. Dr. Jur. Dipl.-Ing., Pat.-Ass.', Pat.-Anw. bis 1979 · G. Zwirner Dipl.-Ing. Dipl,W,lng.
    13080 8/0 012
DE19803028612 1979-01-29 1980-01-24 Verfahren zum Herstellen eines Halbleiterbauelements Expired DE3028612C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/007,422 US4227975A (en) 1979-01-29 1979-01-29 Selective plasma etching of dielectric masks in the presence of native oxides of group III-V compound semiconductors
PCT/US1980/000062 WO1980001623A1 (en) 1979-01-29 1980-01-24 Selective plasma etching of dielectric masks in the presence of native oxides of group iii-v compound semiconductors

Publications (2)

Publication Number Publication Date
DE3028612T1 true DE3028612T1 (de) 1981-02-26
DE3028612C2 DE3028612C2 (de) 1987-04-23

Family

ID=21726061

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803028612 Expired DE3028612C2 (de) 1979-01-29 1980-01-24 Verfahren zum Herstellen eines Halbleiterbauelements

Country Status (5)

Country Link
US (1) US4227975A (de)
JP (1) JPS55501162A (de)
DE (1) DE3028612C2 (de)
GB (1) GB2057764B (de)
WO (1) WO1980001623A1 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2466866A1 (fr) * 1979-10-05 1981-04-10 Thomson Csf Procede de couplage entre une fibre optique et une diode opto-electronique, et tete d'emission ou de reception realisee par ce procede
US4361461A (en) * 1981-03-13 1982-11-30 Bell Telephone Laboratories, Incorporated Hydrogen etching of semiconductors and oxides
JPS57190320A (en) * 1981-05-20 1982-11-22 Toshiba Corp Dry etching method
NL8201453A (nl) * 1982-04-06 1983-11-01 Philips Nv Werkwijze voor de vervaardiging van optische vezels.
US4665525A (en) * 1983-08-12 1987-05-12 Hewlett-Packard Company Means for a self-aligned multilayer laser epitaxy structure device
US4586988A (en) * 1983-08-19 1986-05-06 Energy Conversion Devices, Inc. Method of forming an electrically conductive member
US4619894A (en) * 1985-04-12 1986-10-28 Massachusetts Institute Of Technology Solid-transformation thermal resist
US4870745A (en) * 1987-12-23 1989-10-03 Siemens-Bendix Automotive Electronics L.P. Methods of making silicon-based sensors
US4888988A (en) * 1987-12-23 1989-12-26 Siemens-Bendix Automotive Electronics L.P. Silicon based mass airflow sensor and its fabrication method
US5135877A (en) * 1990-10-09 1992-08-04 Eastman Kodak Company Method of making a light-emitting diode with anti-reflection layer optimization
US5077587A (en) * 1990-10-09 1991-12-31 Eastman Kodak Company Light-emitting diode with anti-reflection layer optimization
US5517039A (en) * 1994-11-14 1996-05-14 Hewlett-Packard Company Semiconductor devices fabricated with passivated high aluminum-content III-V material
JP3456790B2 (ja) * 1995-04-18 2003-10-14 三菱電機株式会社 半導体装置の製造方法及び選択エッチング用シリコン基板カセット
US5972796A (en) * 1996-12-12 1999-10-26 Texas Instruments Incorporated In-situ barc and nitride etch process
US6862300B1 (en) * 2002-09-17 2005-03-01 Bookham Technology Plc High power semiconductor laser diode and method for making such a diode
US7371671B2 (en) * 2005-02-03 2008-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for photolithography in semiconductor manufacturing
JP5016261B2 (ja) * 2006-06-19 2012-09-05 日本オプネクスト株式会社 半導体光素子
JP5301108B2 (ja) * 2007-04-20 2013-09-25 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
JP5074172B2 (ja) * 2007-12-21 2012-11-14 オンセミコンダクター・トレーディング・リミテッド メサ型半導体装置及びその製造方法
JP2009158589A (ja) * 2007-12-25 2009-07-16 Sanyo Electric Co Ltd メサ型半導体装置及びその製造方法
TW200933899A (en) 2008-01-29 2009-08-01 Sanyo Electric Co Mesa type semiconductor device and method for making the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3867216A (en) * 1972-05-12 1975-02-18 Adir Jacob Process and material for manufacturing semiconductor devices
US3795557A (en) * 1972-05-12 1974-03-05 Lfe Corp Process and material for manufacturing semiconductor devices
US3880684A (en) * 1973-08-03 1975-04-29 Mitsubishi Electric Corp Process for preparing semiconductor
GB1531238A (en) * 1975-01-09 1978-11-08 Standard Telephones Cables Ltd Injection lasers
US3975252A (en) * 1975-03-14 1976-08-17 Bell Telephone Laboratories, Incorporated High-resolution sputter etching
US4030967A (en) * 1976-08-16 1977-06-21 Northern Telecom Limited Gaseous plasma etching of aluminum and aluminum oxide
US4110661A (en) * 1977-04-01 1978-08-29 Rockwell International Corporation Light emitting device for optical communications

Also Published As

Publication number Publication date
US4227975A (en) 1980-10-14
DE3028612C2 (de) 1987-04-23
JPS55501162A (de) 1980-12-18
GB2057764B (en) 1983-03-09
GB2057764A (en) 1981-04-01
WO1980001623A1 (en) 1980-08-07

Similar Documents

Publication Publication Date Title
DE3028612T1 (de) Selektive Plasmaätzung von dielektrischen Masken in Gegenwart von nativen Oxiden von Halbleitern aus Verbindungen der Gruppen IH-V
DE2347802C2 (de) Verfahren zur Herstellung eines dielektrischen optischen Wellenleiters, sowie die hiernach hergestellten optischen Wellenleiter
DE69010485T2 (de) Verfahren zur Erzeugung der Stegstruktur eines selbstausrichtenden Halbleiterlasers.
DE69601549T2 (de) Herstellungsverfahren für einen oberflächenemittierenden Laser
DE3779775T2 (de) Halbleiterlaser mit streifenfoermiger mesa-wellenleiterstruktur und dessen herstellungsverfahren.
DE3689067T2 (de) Verfahren zur herstellung von optischen halbleiterstrukturen.
DE102009020819B4 (de) Verfahren zum Ausbilden eines Musters auf einem Gruppe-III-Nitridhalbleitersubstrat und Verfahren zum Herstellen einer Gruppe-III-Nitridhalbleiter-Lichtemissionseinrichtung
DE2538325C2 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE69711478T2 (de) Herstellungsverfahren für III/V Halbleiterlaser
DE19929239B4 (de) Verfahren zur Herstellung von MOS-FET-Halbleiterelementen
DE3334624C2 (de)
DE2819843A1 (de) Lichtemittierende diode mit streifengeometrie sowie herstellungsverfahren hierfuer
DE2611158A1 (de) Verfahren zum herstellen von oeffnungen in siliciumkoerpern
EP0001100A2 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE69017332T2 (de) Verfahren zum Herstellen einer eine Mesa enthaltenden Halbleiteranordnung.
DE3112881A1 (de) &#34;verfahren zum herstellen von halbleiterbauelementen&#34;
WO1993004503A1 (de) Verfahren zum herstellen von elektrolumineszenten siliziumstrukturen
DE69712541T2 (de) Halbleiterlaser und Herstellungsverfahren
DE69610567T2 (de) Lichtemittierende Halbleitervorrichtung und Herstellungsverfahren
DE69230694T2 (de) Herstellungsverfahren einer Halbleiterlaservorrichtung
DE2550346A1 (de) Verfahren zum herstellen eines elektrisch isolierenden bereiches in dem halbleiterkoerper eines halbleiterbauelements
DE4412027A1 (de) Verfahren zum Herstellen einer sichtbares Licht erzeugenden Halbleiter-Laserdiode
DE69723923T2 (de) Herstellungsverfahren für einen Oberflächenemittierenden Laser
DE69213691T2 (de) Verfahren zur Herstellung einer lichtemittierenden Halbleitervorrichtung, die AlGaInP enthält
DE2627355C3 (de) Lichtemittierende Festkörpervorrichtung und Verfahren zu deren Herstellung