[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE2618733C2 - Halbleiterbauelement - Google Patents

Halbleiterbauelement

Info

Publication number
DE2618733C2
DE2618733C2 DE2618733A DE2618733A DE2618733C2 DE 2618733 C2 DE2618733 C2 DE 2618733C2 DE 2618733 A DE2618733 A DE 2618733A DE 2618733 A DE2618733 A DE 2618733A DE 2618733 C2 DE2618733 C2 DE 2618733C2
Authority
DE
Germany
Prior art keywords
silicon layer
polycrystalline
semiconductor component
layer
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2618733A
Other languages
English (en)
Other versions
DE2618733A1 (de
Inventor
Hisao Atsugi Kanagawa Hayashi
Takeshi Sagamihara Kanagawa Matsushita
Mitsuru Hatano Kanagawa Shibazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE2618733A1 publication Critical patent/DE2618733A1/de
Application granted granted Critical
Publication of DE2618733C2 publication Critical patent/DE2618733C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/801—FETs having heterojunction gate electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/298—Semiconductor material, e.g. amorphous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H10D10/861—Vertical heterojunction BJTs having an emitter region comprising one or more non-monocrystalline elements of Group IV, e.g. amorphous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/602—Heterojunction gate electrodes for FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401—Combinations of FETs or IGBTs with BJTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/113—Nitrides of boron or aluminum or gallium
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/918—Special or nonstandard dopant

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

  • Die Erfindung betrifft ein Halbleiterbauelement nach dem Oberbegriff des Patentanspruchs 1. Ein solches Halbleiterbauelement mit einer ersten Siliziumschicht und einer darüber aufgebrachten zweiten polykristallinen Siliziumschicht ist aus der DE-OS 19 47 334 bekannt.
  • Es sind auch Transistoren mit Emittern mit breitem Bandabstand bekannt, d. h. solchen, bei denen die Breite der verbotenen Zone oder die Energie des Bandabstandes für den Emitter größer ist als für die Basis, wobei sich ein Heteroübergang zwischen Emitter und Basis ergibt. Wegen der Bandabstandsdifferenz am Emitter-Basisübergang kann bei solchen Transistoren der Minoritätsladungsträgerstrom im Emitter auch dann noch ausreichend klein werden, wenn die Verunreinigungskonzentration in der Basis über der Größenordnung von 10¹&sup9; Atomen/cm³ liegt. Dies führt zu einem Wirkungsgrad am Emitterübergang von annähernd Eins und der Stromverstärkungsfaktor für Emitter-Basisschaltung h FE wird sehr groß.
  • Für Materialien, die zur Bildung eines Heteroübergangs in Frage kommen, müssen die Unterschiede in der Gitterkonstante und des thermischen Ausdehnungskoeffizienten möglichst klein sein. Bekannt sind Kombinationen von Ga As mit Ge oder Ga Al As mit GaAs.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Halbleiterbauelement der eingangs genannten Art so auszubilden, daß es einen möglichst optimalen Heteroübergang aufweist.
  • Der Patentanspruch 1 gibt die erfindungsgemäße Lösung dieser technischen Aufgabe an; vorteilhafte Weiterbildungen sind in den Unteransprüchen gekennzeichnet.
  • Der Grundgedanke der Erfindung beruht darauf, zur Bildung eines Heteroübergangs mit verbesserten Eigenschaften polykristallines oder amorphes Silicium zu verwenden, das Sauerstoff enthält. Es wurde nämlich überraschenderweise gefunden, daß die Bandabstands- oder Energiezonenbreite von Silicium mit steigender Sauerstoffkonzentration zunimmt und sich derjenigen von Siliciumdioxid annähert. Diese Feststellung ließ sich mit Hilfe optischer Untersuchungsmethoden bestätigen. Im Rahmen der Erfindung ergibt sich daraus die Bildung eines hervorragenden Heteroübergangs zwischen Silicium und sauerstoffdotiertem polykristallinem oder amorphem Silicium.
  • Ausführungsbeispiele der Erfindung werden nachfolgend unter Bezug auf die Zeichnung näher erläutert. Es zeigt:
  • Fig. 1 die vergrößerte Prinzipschnittdarstellung eines ersten Ausführungsbeispiels eines erfindungsgemäßen Halbleiterbauelements in Form eines Transistors;
  • Fig. 2 die Draufsicht auf den Transistor nach Fig. 1;
  • Fig. 3A bis 3D verschiedene Schnittdarstellungen eines Transistors im Verlauf einzelner Stufen des Herstellungsprozesses;
  • Fig. 4 in graphischer Darstellung den Zusammenhang zwischen der Sauerstoffkonzentration in Silicium und den Energiekennwerten des Bandabstands;
  • Fig. 5 in schematischer Darstellung eine Vorrichtung zur Herstellung von Ausführungsbeispielen des erfindungsgemäßen Halbleiterbauelements;
  • Fig. 6 den Bandabstand bei einem zweiten Ausführungsbeispiel der Erfindung;
  • Fig. 7A bis 7D verschiedene Schnittdarstellungen eines anderen Transistors im Verlauf des Herstellungsprozesses;
  • Fig. 8 die graphische Darstellung des Zusammenhangs zwischen der Sauerstoffkonzentration in Silicium und dem spezifischen Widerstand;
  • Fig. 9 ein drittes Ausführungsbeispiel der Erfindung und
  • Fig. 10 verdeutlicht den Bandabstand für ein viertes Ausführungsbeispiel der Erfindung.
  • Die Fig. 1, 2 sowie 3A bis 3D dienen zur Erläuterung eines Ausführungsbeispiels der Erfindung das als Transistor mit einem Emitter aus Halbleitermaterial mit breitem Bandabstand ausgebildet ist. In einem N-leitenden, einen Kollektor 5, 6 bildenden Siliciumsubstrat 1 ist ein P&spplus;-Basis-Bereich 2 durch Diffusion erzeugt, der eine Dotierungskonzentration von über 10¹&sup9; Atomen/cm³ aufweist. Über dem Bereich 2 ist eine polykristalline oder amorphe Siliciumschicht 3 aufgebracht, die Sauerstoff und eine N-Dotierung enthält. Auf der Oberseite der Schicht 3 ist eine polykristalline oder amorphe Siliciumschicht 4 niedergeschlagen, die keinen Sauerstoff, jedoch eine zu N&spplus;-Leitfähigkeit führende Dotierung enthält. Die Verwendung einer solchen Kontaktierungszwischenschicht ist an sich aus der DE-OS 17 64 023 (vgl. dortige Fig. 1) bekannt. Auf der Siliciumschicht 3 und einem P++-Typ Basis-Bereich 7 sind Emitter- bzw. Basiselektroden 9 e bzw. 9 b niedergeschlagen. Besteht die Elektrode 9 e aus Aluminium, so ist die Schicht 4 erforderlich. Wird dagegen als Material für die Elektrode 9 e eine Cr-Au-Legierung vorgesehen, so kann die Schicht 4 erübrigt werden, da diese Legierung einen sehr guten Kontakt zur Schicht 3 ergibt.
  • Die Siliciumschicht 3 bildet den Emitter und zwischen der Basis 2 und dem Emitter 3 liegt ein Heteroübergang J. Eine Siliciumdioxidschicht 10 überdeckt das Substrat 1. Wie die Draufsicht der Fig. 2 erkennen läßt, weisen die Emitter- und Basiselektroden 9 e und 9 b eine kammartig ineinandergreifende Flächenanordnung auf.
  • Das Herstellungsverfahren für den Transistor nach den Fig. 1 und 2 wird nachfolgend unter Bezug auf die Fig. 3A bis 3D erläutert: Die Basis 2 wird in dem N--Kollektor erzeugt; sie weist eine P&spplus;-Verunreinigung in einer Konzentrationsgrößenordnung von 10¹&sup9; bis 10²ºcm-3 auf. Der in Fig. 1 dargestellte P++-Bereich 7 kann vor der Diffusion des Bereichs 2 eindiffundiert sein; er dient als Basis-Anschlußbereich.
  • Die Schicht 3 enthält Sauerstoff und Phosphor in einer Größenordnung von 10²º Atome/cm³; sie weist eine Dicke im Bereich von 100 bis 1000 nm, beispielsweise von 500 nm auf. Die in Fig. 3C dargestellte Schicht 4 besitzt eine Dicke von 500 nm.
  • Die Sauerstoffdotierung für die Siliciumschicht 3 wird so gewählt, daß der Bandabstand um mehr als 0,2 eV größer ist als der des Silicium-Bereichs 2. Die Sauerstoffkonzentration liegt vorzugsweise über 15 Atom%.
  • Aus der graphischen Darstellung der Fig. 4 ist ersichtlich, daß der Bandabstand, d. h. der Abstand der Energiebänder sich jenem für Siliciumdioxid nähert, wenn die Sauerstoffkonzentration ansteigt.
  • Die Korngröße des Siliciums in der sauerstoffdotierten Siliciumschicht 3 beträgt zwischen 5 und 100 nm. Liegt die Korngröße unter 5 nm, so nähern sich die Eigenschaften jenen von Siliciumdioxid an, so daß sich leicht ein unerwünschter Speichereffekt ergibt. Außerdem ist dafür eine niedrige Reaktionstemperatur erforderlich, was zu niedrigen Wachstumsgeschwindigkeiten führt, so daß die Produktivität zu wünschen übrig läßt. Liegt die Korngröße über 100 nm, so steigt der Leckstrom an.
  • Die Fig. 5 verdeutlicht eine Einrichtung zur chemischen Erzeugung eines Dampfniederschlags, insbesondere zur Erzeugung der sauerstoffdotierten Siliciumschicht. Ein Reaktionsofen 11 ist mit einer N&sub2;-Trägergasquelle 12 über ein Ventil 16 und an eine Silicium liefernde SiH&sub4;-Quelle 13 über ein Ventil 17 angeschlossen. Über ein Ventil 18 ist der Reaktionsofen 11 außerdem mit einer Sauerstoff liefernden Quelle (N&sub2;O, NO oder NO&sub2;) verbunden, während eine die gewünschte Dotierung abgebende Quelle 15 (PH&sub3;, AsH&sub3;, B&sub2;H&sub6; + CO&sub2; oder AlCl&sub3;) über ein Ventil 19 angeschlossen ist. Das Substrat 1 wird in den Ofen 11 eingebracht und wird auf eine Temperatur im Bereich zwischen 600 und 750°C, beispielsweise auf 650°C aufgeheizt. Als Siliciumspeisequelle dient Monosilan (SiH&sub4;), da sich damit verhältnismäßig leicht eine gewünschte Siliciumkorngröße bei relativ niedrigen Temperaturen, beispielsweise bei 650°C, erzeugen läßt. Wird SiCl&sub4; als Siliciumlieferant verwendet, so muß die Reaktionstemperatur auf etwa 900°C erhöht werden; dabei jedoch wird die Korngröße leicht zu groß und die Wachstumsgeschwindigkeit ist so stark beschleunigt, daß die Überwachung der richtigen Schichtdicke schwierig wird.
  • Die Sauerstoffkonzentration wird durch Steuerung der Zufluß-Mengenverhältnisse von N&sub2;O zu SiH&sub4; überwacht. Die nachfolgende Tabelle gibt die Beziehung für gleichmäßige Ausbildung der Siliciumschichten 3 und 4 an: °=c:310&udf54;&udf53;vu10&udf54;&udf53;vz29&udf54; &udf53;vu10&udf54;
  • Der so hergestellte Transistor weist eine hohe Verunreinigungskonzentration bei niedrigem Bahnwiderstand von etwa 0,1 Ω/Flächeneinheit in der Basis auf. Ein solcher Transistor zeichnet sich durch einen sehr hohen Stromverstärkungsfaktor bei hoher Grenzfrequenz von etwa 1 GHz aus. Der Unterschied in den thermischen Ausdehnungskoeffizienten der verschiedenen Schichten ist vernachlässigbar.
  • Die Fig. 6 sowie 7A bis 7D verdeutlichen ein zweites Ausführungsbeispiel der Erfindung in Anwendung auf einen Transistor mit Driftfeldbasis und hohen Grenzfrequenzkennwerten. Transistoren mit einer Basis, in der ein Driftfeld für Minoritätsladungsträger aufgrund des Gradienten der Verunreinigungskonzentration auftritt, sind bekannt. Bei dem vorliegenden Ausführungsbeispiel entsteht das Driftfeld durch den Gradienten des Bandabstands, der - wie die Fig. 6 zeigt - auf der Emitterseite größer ist. Der erste, linke Abschnitt der Kurve in Fig. 6 entspricht dem Bandabstand im Emitter eines PNP-Transistors; ersichtlicherweise ergibt sich in diesem Bereich ein flacher Verlauf des Bandabstands. Der nächste mittlere Abschnitt der Kurve verdeutlicht den Bandabstand in der Basis; es ist erkennbar, daß der Bandabstand angrenzend an den Emitter größer ist als auf der rechten, also der Kollektorseite. In der Basis eines Transistors, für den die Bandabstandskurven nach Fig. 6 gelten, werden also die Elektronen in der Tendenz nach "unten" und die Löcher nach "oben" gehen. Je größer der Sauerstoffanteil ist, umso größer wird der Bandabstand.
  • Die Fig. 7A bis 7D verdeutlichen das Verfahren zur Herstellung dieses zweiten Ausführungsbeispiels. Ein Siliciumsubstrat 23 besteht aus einem N&spplus;-Hauptteil 21 und einer darüberliegenden N- leitenden Epitaxialschicht 22. Über der Epitaxialschicht 22 ist eine polykristalline oder amorphe Siliciumschicht 24 aufgebracht. Die Schicht 24 enthält Bor und Sauerstoff und ist durch chemische Dampfabscheidung aufgebracht. Die Sauerstoffdotierung steigt zur Schichtoberfläche hin an und zwar innerhalb eines Bereichs von 0 bis 50 Atom%. Auch die Bordotierung steigt zur Oberfläche hin an, um die Abnahme der Borwirksamkeit aufgrund des vorhandenen Sauerstoffs zu kompensieren. Auf der Schicht 24 ist (vgl. Fig. 7A) eine kontinuierliche polykristalline oder amorphe Siliciumschicht 25 abgeschieden, die Phosphor oder gleichmäßig verteilten Sauerstoff enthält. Die Schicht 24 bildet eine Basis und die Schicht 25 den Emitter.
  • Die Schichten 24 und 25 werden nach Aufbringen von Wachs über dem in Fig. 7B angegebenen Abschnitt selektiv geätzt, wobei ein Emitter-Basisübergang Je verbleibt.
  • Wiederum unter Verwendung einer Wachsschicht 26 werden sodann die Schicht 24 und das Substrat 22 selektiv geätzt, um den in Fig. 7C angegebenen Kollektor-Basisübergang Jc zu erhalten. Ersichtlicherweise ergibt sich damit ein Mesa-Transistor.
  • Wie die Fig. 7D zeigt, wird sodann eine Passivierungsschicht 27 aufgebracht. Diese Passivierungsschicht besteht aus einer polykristallinen oder amorphen Siliciumschicht 28, die Sauerstoff enthält und einer weiteren darüberliegenden Schicht 29 aus polykristallinem oder amorphem Stickstoff enthaltendem Silicium oder aus Siliciumdioxid. Wie in Fig. 7D dargestellt, werden sodann die Emitter- und Basiselektroden 32 und 33 niedergeschlagen. Die Schichten werden kontinuierlich durch ein chemisches Dampfniederschlagsverfahren etwa unter Verwendung der Vorrichtung nach Fig. 5 erzeugt. Soll als Schicht 29 eine stickstoffdotierte polykristalline oder amorphe Siliciumschicht entstehen, so wird eine Stickstoff liefernde Quelle (NH&sub3;) 31 mit dem Reaktionsofen 11 über ein Ventil 30 verbunden.
  • Die Schicht 28 enthält Sauerstoff im Bereich von 2 bis 45 Atom%, vorzugsweise im Bereich von 14 bis 35 Atom%. Die mittlere Siliciumkorngröße beträgt 5 bis 100 nm.
  • Die Fig. 8 veranschaulicht die Sauerstoffkonzentration hinsichtlich ihres Einflusses auf den spezifischen Widerstand der Schicht 28. Die Korngröße beträgt 20 bis 30 nm. Die Schicht 28 weist gute Passivierungseigenschaften auf. Besteht die Schicht 29 aus stickstoffdotiertem polykristallinem oder amorphem Silicium, so sollte der Stickstoffanteil über 10 Atom% liegen. Eine solche Schicht bietet einen sehr guten Schutz gegen Wasser oder Wasserdampfeinflüsse.
  • Die Fig. 9 zeigt einen Sperrschicht- Feldeffekttransistor als Ausführungsbeispiel der Erfindung, bei dem der Gate-Übergang ein Heteroübergang ist. Auf einem P-leitendem Siliciumsubstrat 41 sind drei N-leitende Einzelbereiche 42 A, 42 B und 42 C ausgebildet. Der Einzelbereich 42 B enthält einen P-leitenden Kanal- Bereich 43. Zur Bildung eines Gate-Übergangs 46 ist über dem Kanal-Bereich 43 eine Gate-Schicht 44 aus N-leitendem sauerstoffdotiertem amorphem oder polykristallinem Silicium niedergeschlagen. Die Gate-Source- und die Drainelektrode sowie die untere Gateelektrode 45, 47, 48 bzw. 49 sind wie in der Zeichnung der Fig. 9 erkennbar angebracht. Ein solcher Feldeffektransistor 50 besitzt eine sehr hohe Eingangsimpedanz.
  • Im Inselbereich 42 A liegt ein Transistor 51 mit einem Emitter mit großem Bandabstand und einem Emitter-Heteroübergang J. Weiterhin befindet sich im Inselbereich 42 C ein seitlich daneben angeordneter Transistor 54 mit einem Emitter 52 und einem Kollektor 53, sowie Elektroden 55, 56, 57.
  • Die Fig. 10 verdeutlicht das Bandabstandsmodell für ein viertes Ausführungsbeispiel der Erfindung in Form eines Bipolartransistors, der einen Emitter aus sauerstoffdotiertem polykristallinem oder amorphem Silicium enthält. Die Sauerstoffkonzentration im Emitter steigt zur Oberfläche (gegenüber der Basis) hin an. Das Verfahren zur Erzielung dieser ansteigenden Sauerstoffkonzentration wurde anhand des zweiten Ausführungsbeispiels der Erfindung erläutert. Die Bandabstandsenergie für den Emitter steigt also zur Oberfläche hin an, was in Fig. 10 angedeutet ist. Beim in Fig. 10 links angenommenen Emitter steigt die Kurve ersichtlicherweise von unten nach rechts oben an; dies entspricht einem Potential oder Feld, durch das von der Basis in den Emitter injizierte Minoritätsladungsträger zurückgedrückt werden. Daraus folgt für den Transistor ein hoher Emitterwirkungsgrad und ein sehr hoher Stromverstärkungsfaktor h FE . Bei dem Ausführungsbeispiel nach Fig. 10 besteht der Unterschied zum Ausführungsbeispiel nach Fig. 6 lediglich darin, daß die unterschiedliche Sauerstoffkonzentration im Emitter liegt, anstatt in der Basis. Dadurch werden in den Emitter gelangende Löcher inhibiert bzw. der Potentialgradient im Emitter wirkt den von der Basis injizierten Löchern entgegen.
  • Zur Bildung eines Hetero-Kollektor-Basisübergangs kann auch der Kollektor aus polykristallinem oder amorphem Sauerstoff enthaltendem Silicium bestehen. In diesem Fall wäre der dritte (rechte) Abschnitt der Kurve nach den Fig. 10 bzw. 6 geneigt, da in diesem Fall der dritte Kurvenabschnitt einem variierenden Bandabstand im Kollektor entspricht.

Claims (13)

1. Halbleiterbauelement mit einer ersten Siliciumschicht und einer darüber aufgebrachten polykristallinen oder amorphen zweiten Siliciumschicht, dadurch gekennzeichnet, daß die polykristalline oder amorphe zweite Siliciumschicht (3; 24; 44) mit Sauerstoff dotiert ist, und daß sie mit der ersten Siliciumschicht (2; 22; 43) einen Heteroübergang (J, J c ) bildet.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Sauerstoffkonzentration in der zweiten Siliciumschicht (3; 24; 44) im wesentlichen gleichmäßig verteilt ist.
3. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Sauerstoffkonzentration in der zweiten Siliciumschicht (24; 44) in Abhängigkeit von der Schichtdicke im wesentlichen gleichmäßig zu- oder abnimmt.
4. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß auf der zweiten polykristallinen oder amorphen Siliciumschicht (3; 24; 44) Elektroden (9 e; 33; 45) aus einer Legierung von Chrom und Gold aufgebracht sind.
5. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß über der zweiten Sauerstoff enthaltenden polykristallinen oder amorphen Siliciumschicht (3) eine weitere sauerstofffreie polykristalline oder amorphe Siliciumschicht (4) ausgebildet ist, und daß auf der Oberfläche dieser weiteren Schicht eine Aluminiumelektrode (9 e) angebracht ist.
6. Halbleiterbauelement nach Anspruch 1, gekennzeichnet durch eine über der zweiten Sauerstoff enthaltenden polykristallinen oder amorphen Siliciumschicht (3) aufgebrachte Siliciumdioxidschicht (10).
7. Halbleiterbauelement nach Anspruch 5, gekennzeichnet durch eine über der weiteren sauerstofffreien polykristallinen oder amorphen Siliciumschicht (4) aufgebrachte Siliciumdioxidschicht (10).
8. Halbleiterbauelement nach einem der vorhergehenden Ansprüche 4 bis 7, dadurch gekennzeichnet, daß die zweite polykristalline oder amorphe Siliciumschicht (3; 24, 44) mit Sauerstoff in einer Größenordnung von 10²º Atome/cm³ dotiert ist und zusätzlich Phosphor enthält.
9. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Dicke der zweiten polykristallinen oder amorphen Siliciumschicht (3; 24; 44) im Bereich zwischen 100 und 1000 nm liegt.
10. Halbleiterbauelement nach Anspruch 5, dadurch gekennzeichnet, daß die Dicke der weiteren polykristallinen oder amorphen Siliciumschicht (4) etwa 500 nm beträgt.
11. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Sauerstoffdotierung für die zweite polykristalline oder amorphe Siliciumschicht (3; 24; 44) so gewählt ist, daß der Bandabstand um mehr als 0,2 eV größer ist als der der ersten Siliciumschicht (2; 22; 43).
12. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Sauerstoffkonzentration in der zweiten polykristallinen oder amorphen Siliciumschicht (3; 24; 44) im Bereich von 15 bis 50 Atom-% liegt.
13. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die durchschnittliche Korngröße der zweiten polykristallinen oder amorphen Siliciumschicht (3; 24; 44) im Bereich von 5 bis 100 nm liegt.
DE2618733A 1975-04-30 1976-04-28 Halbleiterbauelement Expired DE2618733C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50052731A JPS51128268A (en) 1975-04-30 1975-04-30 Semiconductor unit

Publications (2)

Publication Number Publication Date
DE2618733A1 DE2618733A1 (de) 1976-11-11
DE2618733C2 true DE2618733C2 (de) 1987-03-26

Family

ID=12923062

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2618733A Expired DE2618733C2 (de) 1975-04-30 1976-04-28 Halbleiterbauelement

Country Status (7)

Country Link
US (1) US4062034A (de)
JP (1) JPS51128268A (de)
CA (1) CA1075373A (de)
DE (1) DE2618733C2 (de)
FR (1) FR2309981A1 (de)
GB (1) GB1542651A (de)
NL (1) NL187461C (de)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7612883A (nl) * 1976-11-19 1978-05-23 Philips Nv Halfgeleiderinrichting, en werkwijze ter ver- vaardiging daarvan.
FR2376513A1 (fr) * 1976-12-31 1978-07-28 Radiotechnique Compelec Dispositif semiconducteur muni d'un film protecteur
DE2730367A1 (de) * 1977-07-05 1979-01-18 Siemens Ag Verfahren zum passivieren von halbleiterelementen
CA1123525A (en) * 1977-10-12 1982-05-11 Stanford R. Ovshinsky High temperature amorphous semiconductor member and method of making same
CA1136773A (en) * 1978-08-14 1982-11-30 Norikazu Ohuchi Semiconductor device
US4289550A (en) * 1979-05-25 1981-09-15 Raytheon Company Method of forming closely spaced device regions utilizing selective etching and diffusion
JPS5619678A (en) * 1979-07-27 1981-02-24 Hitachi Ltd Junction-type field effect semiconductor device
DE3070390D1 (en) * 1979-11-13 1985-05-02 Ibm Process for the formation of the emitter zone of a transistor
IL61678A (en) * 1979-12-13 1984-04-30 Energy Conversion Devices Inc Programmable cell and programmable electronic arrays comprising such cells
EP0035146B1 (de) * 1980-02-15 1988-10-12 Matsushita Electric Industrial Co., Ltd. Photoelektrische Halbleitervorrichtung
JPS5713777A (en) * 1980-06-30 1982-01-23 Shunpei Yamazaki Semiconductor device and manufacture thereof
JPS56124273A (en) * 1980-03-04 1981-09-29 Semiconductor Res Found Semiconductor device
JPS5946103B2 (ja) * 1980-03-10 1984-11-10 日本電信電話株式会社 トランジスタ
JPS6026602Y2 (ja) * 1980-03-19 1985-08-10 ヤンマー農機株式会社 コンバインにおける結束排藁の立体放出装置
JPS56133867A (en) * 1980-03-21 1981-10-20 Semiconductor Res Found Thermoelectric emission transistor
USRE34658E (en) * 1980-06-30 1994-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device of non-single crystal-structure
US5262350A (en) * 1980-06-30 1993-11-16 Semiconductor Energy Laboratory Co., Ltd. Forming a non single crystal semiconductor layer by using an electric current
US6900463B1 (en) 1980-06-30 2005-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US5859443A (en) * 1980-06-30 1999-01-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US4803528A (en) * 1980-07-28 1989-02-07 General Electric Company Insulating film having electrically conducting portions
US4499557A (en) * 1980-10-28 1985-02-12 Energy Conversion Devices, Inc. Programmable cell for use in programmable electronic arrays
EP0101739B1 (de) * 1982-02-19 1990-05-23 Hitachi, Ltd. Transistor mit Heteroübergang und Verfahren zu dessen Herstellung
AU562641B2 (en) 1983-01-18 1987-06-18 Energy Conversion Devices Inc. Electronic matrix array
GB2141579A (en) * 1983-06-17 1984-12-19 Plessey Co Plc Improvements in bipolar transistors
GB2143083B (en) * 1983-07-06 1987-11-25 Standard Telephones Cables Ltd Semiconductor structures
US4620208A (en) * 1983-11-08 1986-10-28 Energy Conversion Devices, Inc. High performance, small area thin film transistor
WO1985003597A1 (en) * 1984-02-03 1985-08-15 Advanced Micro Devices, Inc. A bipolar transistor with active elements formed in slots
US4672413A (en) * 1984-04-16 1987-06-09 Trw Inc. Barrier emitter transistor
JPS60254657A (ja) * 1984-05-31 1985-12-16 Fujitsu Ltd 半導体装置
GB8410252D0 (en) * 1984-04-19 1984-05-31 Plessey Co Plc Shallow source/drain structures
JPS6124275A (ja) * 1984-07-13 1986-02-01 Res Dev Corp Of Japan バイポ−ラトランジスタ
NL8501769A (nl) * 1984-10-02 1986-05-01 Imec Interuniversitair Micro E Bipolaire heterojunctie-transistor en werkwijze voor de vervaardiging daarvan.
JPS6221694A (ja) * 1985-07-23 1987-01-30 河野　隆志 扛重機械制御装置
GB2180688B (en) * 1985-09-21 1989-09-13 Stc Plc Transistors
JPH0722130B2 (ja) * 1985-11-25 1995-03-08 松下電器産業株式会社 シリコン薄膜およびその作成方法
US4682407A (en) * 1986-01-21 1987-07-28 Motorola, Inc. Means and method for stabilizing polycrystalline semiconductor layers
US4755865A (en) * 1986-01-21 1988-07-05 Motorola Inc. Means for stabilizing polycrystalline semiconductor layers
US5042917A (en) * 1986-04-25 1991-08-27 Matsushita Electric Industrial Co., Ltd. Liquid crystal matrix display unit
US4771326A (en) * 1986-07-09 1988-09-13 Texas Instruments Incorporated Composition double heterojunction transistor
JPH0616556B2 (ja) * 1987-04-14 1994-03-02 株式会社東芝 半導体装置
US4983534A (en) * 1988-01-05 1991-01-08 Nec Corporation Semiconductor device and method of manufacturing the same
JPH01283838A (ja) * 1988-05-10 1989-11-15 Toshiba Corp 半導体装置
US5028973A (en) * 1989-06-19 1991-07-02 Harris Corporation Bipolar transistor with high efficient emitter
GB8926414D0 (en) * 1989-11-18 1990-01-10 Lsi Logic Europ Bipolar junction transistors
US5298455A (en) * 1991-01-30 1994-03-29 Tdk Corporation Method for producing a non-single crystal semiconductor device
EP0501279A1 (de) * 1991-02-28 1992-09-02 Texas Instruments Incorporated Mikrowellen-Heterojunction-Bipolartransistoren, anwendbar für niedrige und hohe Leistungen sowie für Anwendungen mit niedrigem Rauschen, und deren Herstellungsverfahren
US5446294A (en) * 1991-07-31 1995-08-29 Texas Instruments Incorporated Microwave heterojunction bipolar transistors suitable for low-power, low-noise and high-power applications and method for fabricating same
US5576222A (en) * 1992-01-27 1996-11-19 Tdk Corp. Method of making a semiconductor image sensor device
US5285083A (en) * 1992-04-27 1994-02-08 The University Of British Columbia Inverted heterojunction bipolar device having undoped amorphous silicon layer
US5387813A (en) * 1992-09-25 1995-02-07 National Semiconductor Corporation Transistors with emitters having at least three sides
JPH0851103A (ja) * 1994-08-08 1996-02-20 Fuji Electric Co Ltd 薄膜の生成方法
JP2904341B2 (ja) * 1996-03-06 1999-06-14 日本電気株式会社 半導体装置およびその製造方法
US5930658A (en) * 1996-11-26 1999-07-27 Advanced Micro Devices, Inc. Oxidized oxygen-doped amorphous silicon ultrathin gate oxide structures
US7060582B2 (en) * 2001-06-05 2006-06-13 Sony Corporation Adjusting the germanium concentration of a semiconductor layer for equal thermal expansion for a hetero-junction bipolar transistor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1184178B (de) * 1960-02-20 1964-12-23 Standard Elektrik Lorenz Ag Verfahren zum Stabilisieren der Oberflaeche von Halbleiterkoerpern mit pn-UEbergaengen durch Vakuumbedampfen
US3443175A (en) * 1967-03-22 1969-05-06 Rca Corp Pn-junction semiconductor with polycrystalline layer on one region
US3460007A (en) * 1967-07-03 1969-08-05 Rca Corp Semiconductor junction device
US3519901A (en) * 1968-01-29 1970-07-07 Texas Instruments Inc Bi-layer insulation structure including polycrystalline semiconductor material for integrated circuit isolation
US3651385A (en) * 1968-09-18 1972-03-21 Sony Corp Semiconductor device including a polycrystalline diode
US3664896A (en) * 1969-07-28 1972-05-23 David M Duncan Deposited silicon diffusion sources
US3611070A (en) * 1970-06-15 1971-10-05 Gen Electric Voltage-variable capacitor with controllably extendible pn junction region
BE792589A (fr) * 1971-10-06 1973-03-30 Ibm Procede d'obtention de structures semiconductrices par implantation d'ions
JPS5314420B2 (de) * 1973-05-14 1978-05-17
JPS523277B2 (de) * 1973-05-19 1977-01-27
JPS5824951B2 (ja) * 1974-10-09 1983-05-24 ソニー株式会社 コウガクソウチ
US3961997A (en) * 1975-05-12 1976-06-08 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Fabrication of polycrystalline solar cells on low-cost substrates

Also Published As

Publication number Publication date
JPS51128268A (en) 1976-11-09
US4062034A (en) 1977-12-06
JPS5637702B2 (de) 1981-09-02
GB1542651A (en) 1979-03-21
FR2309981B3 (de) 1980-07-18
NL7604558A (nl) 1976-11-02
DE2618733A1 (de) 1976-11-11
NL187461C (nl) 1991-10-01
CA1075373A (en) 1980-04-08
NL187461B (nl) 1991-05-01
FR2309981A1 (fr) 1976-11-26

Similar Documents

Publication Publication Date Title
DE2618733C2 (de) Halbleiterbauelement
DE2455730C3 (de) Feldeffekt-Transistor mit einem Substrat aus einkristallinem Saphir oder Spinell
DE2526429C2 (de) Verfahren zur pyrolytischen Herstellung eines Dünnschichtwiderstands
DE69322565T2 (de) Diamant-Halbleiteranordnung
DE3853351T2 (de) Siliciumcarbidsperre zwischen einem Siliciumsubstrat und einer Metallschicht.
DE1544329A1 (de) Verfahren zur Herstellung epitaxialer Schichten bestimmter Form
DE2605830C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2618965A1 (de) Bipolares halbleiterbauelement
DE69128364T2 (de) Lateraler Bipolartransistor
DE2617855A1 (de) Halbleiterbauelement mit schottky- sperrschicht
DE3046358A1 (de) Feldeffekt-transistor
DE69212339T2 (de) Dünnschicht-Halbleiter-Vorrichtung aus Polysilizium
DE2211709C3 (de) Verfahren zum Dotieren von Halbleitermaterial
DE2154386C3 (de) Verfahren zum Herstellen einer epitaktischen Halbleiterschicht auf einem Halbleitersubstrat durch Abscheiden aus einem Reaktionsgas/Trägergas-Gemisch
DE2063952A1 (de) Bipolartransistor
DE2832153C2 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE3012119A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE1297763B (de) Verfahren zum Herstellen eines Transistors fuer sehr hohe Frequenzen
DE2732582C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE1764829B1 (de) Planartransistor mit einem scheibenfoermigen halbleiter koerper
DE10341806B4 (de) Verfahren zur Herstellung einer epitaktischen Silizium-Germanium Basisschicht eines heterobipolaren pnp Transistors
DE3545239C2 (de) Verfahren zur Herstellung eines Kontaktierungsbereichs auf einem strukturierten Halbleiterkörper
DE1764765A1 (de) Halbleiter-Bauelement
DE1035780B (de) Transistor mit eigenleitender Zone
DE1564427A1 (de) Doppeldiffusions-Halbleiterelement und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 29/267

8126 Change of the secondary classification

Ipc: H01L 29/72

D2 Grant after examination
8364 No opposition during term of opposition