DE2614698A1

DE2614698A1 - Halbleiterspeicher

Info

Publication number: DE2614698A1
Application number: DE19762614698
Authority: DE
Inventors: Shakir Ahmed Abbas; Robert Charles Dockerty
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1975-04-10
Filing date: 1976-04-06
Publication date: 1976-10-21
Also published as: JPS51118340A; GB1507820A; FR2307334B1; JPS5751193B2; FR2307334A1; US3992701A; DE2614698C2

Description

Amtliches Aktenzeichen:

Neuanme!dung

Aktenzeichen der Anmelderin:

FI 974 073

Halbleiterspeicher

Die Erfindung betrifft einen von dauernder äußerer Energiezufuhr unabhängigen, überwiegend für den Lesebetrieb bestimmten Halbleiterspeicher, dessen Speicherzellen je FET-Strukturen mit in einem Halbleitersubstrat eines ersten Leitfähigkeitstyps beabstandet angeordneten Source- und Drain-Gebieten eines zweiten Leitfähigkeitstyps sowie einem mit Ladungsspeichereigenschaft ausgestatteten Gate-Dielektrikum mit einer sich darüber erstreckenf den Gate-Elektrode umfassen. Speicher, deren Speicherinformation auch ohne dauernde Energiezufuhr von außen aufrechterhalten bleibt, werden auch als Permanentspeicher bezeichnet. Für Speicher, die aufgrund ihrer Eigenschaften überwiegend für einen Lesebetrieb bestimmt sind, finden sich ebenfalls weitere Bezeichnungen wie Lesespeicher, schreibbarer bzw. programmierbarer Festwertspeicher etc.

6098 4 37 106 T.

26U698

Halbleiterschaltungen sind für die Anwendung als Speicher bzw. Speicherelemente von besonderem Interesse, weil sie eine hohe Schaltgeschwindigkeit aufweisen, relativ billig sind und nur eine geringe Leistungsaufnahme beim Betrieb zeigen. Derartige Halbleiterschaltungen lassen in integrierter Form die Ausbildung einer sehr großen Anzahl von Speicherzellen zu einer umfangreichen Speicheranordnung in einem einzigen Halbleiterkörper zu. übliche Speicherzellen benutzen bistabile Schaltungen, die

jaus zahlreichen aktiven Halbleiterelementen zusammengebaut sind. Derartige Speicherzellen bringen wegen ihrer Komplexität nicht J unbeträchtliche Herstellungsprobleme mit sich. In integrierten j Schaltungen vom Bipolartyp läßt man eine Epitaxieschicht erster Leitfähigkeit auf einem Substrat vom dazu entgegengesetzten Leitfähigkeitstyp aufwachsen. Innerhalb dieser Epitaxieschicht werden dann die Schaltkreiselemente wie Transistoren, Dioden, Widerstände usw. gebildet, die ihrerseits elektrisch voneinander durch Isolationsgebiete vom Leitfähigkeitstyp des Substrats getrennt !sind. Da man bei diesen integrierten Schaltungen vom Bipolartyp !zahlreiche Diffusionsprozesse vorsehen muß, gestaltet sich die Herstellung solcher Schaltkreise relativ kompliziert und die Ausbeute an guten Schaltkreisen ist demzufolge nur relativ mäßig. 'Bei Speicherzellen dieses Typs muß zudem der Nachteil berücksichtigt werden, daß ein erheblicher Oberflächenbereich der Epitaxieschicht durch die Isolationsgebiete in Anspruch genommen wird, so daß sich die Forderung nach möglichst hoher Integration bereits deshalb nicht ohne weiteres erfüllen läßt. Schließlich ist bei solchen Schaltungen unbedingt zu berücksichtigen, daß mit einem Ausfall der Betriebsspannungsversorgung der Verlust der Speicherinformation verbunden ist.

Fi 974 073 609843/10 6"T

Es ist bereits bekannt, daß im Idealfall eine Speicherzelle aus einem einzigen Bauelement aufgebaut sein kann. Solche Ein-Element-Speicherzellen wurden auch in zahlreichen Versionen entwickelt. So ist beispielsweise ein von äußerer Energiezufuhr unabhängiges Speicherelement in der Form eines Avalanche-Injek£ions-FET mit elektrisch "offenen Gate" bekannt; als Bezeichnung dafür findet sich häufig "FAMOS". Ein solches Bauelement besteht typisch aus einem N-dotierten Silizium-Substrat mit darin beabstandet angeordneten stark P-Typ dotierten Source- und Drain-Gebieten. Eine Oxidschicht ist über dem Substrat zwischen Source und Drain, d.h. über dem Kanalgebiet, vorgesehen und stellt das Gate-Dielektrikum ;des FET dar. Die Gate-Elektrode besteht aus pyrolithisch niedergeschlagenem polykristallinen Silizium, das stark P-Typ leitfähig •gemacht wird, was vorzugsweise durch Diffusion gleichzeitig mit der Bildung der Source- und Drain-Gebiete geschieht. Solche Schaltungen waren jedoch relativ langsam, schwierig herzustellen und im allgemeinen hinsichtlich der Anzahl Schreib- und Löschzyklen begrenzt. Eine nähere Erläuterung dieser Art von Speicherzellen findet sich in der US-Patentschrift 3 836 992.

Eine weitere im wesentlichen aus einem Bauelement gebildete Speicherzelle ist vom Metall-Nitrid-Oxid-Halbleiter (MNOS)-Typ und '. benutzt einen Isolierschicht-Feldeffekttransistor mit einer zusammengesetzten Gate-Isolierschicht. Eine nähere Beschreibung dieser Speicherelemente findet sich beispielsweise in "Proc. of the IEEE", Bd. 58, Nr. 8, August 1970, Seiten 1207 bis 1219. Diese ^! MNOS-Typ Halbleiterbauelemente lassen ebenfalls mit nur einem Bauelement auskommende Speicherzellen zu. Sie funktionieren derart,' daß durch Anlegen einer einen bestimmten kritischen Wert übersteigenden Spannung an die Metall-Elektrode der MNOS-Struktur \ relativ zum Halbleitersubstrat die Ladungsdichte im Gate-Di- i elektrikum geändert und die Ladungen für eine bestimmte Zeit j örtlich fixiert werden. Entfernt werden können diese Ladungen ;

974 073 609843/1061

26U698

durch Anlegen einer entgegengesetzt gerichteten Spannung an die Metall-Elektrode. Das Vorhandensein oder Fehlen von Ladung wird durch Messen des Kanalstromes festgestellt, wobei eine Vorspannung an die Gate- und Drain-Elektroden angelegt wird. Diese Strukturen erfordern für einen optimalen Betrieb eine sehr dünne Isolierschicht mit typischen Werten von kleiner 75 2. Eine solche dünne Oxidschicht ist jedoch nur schwer unter Einhaltung der erforderlichen Toleranzen herzustellen.

Es ist die Aufgabe der Erfindung, einen von äußerer Energiezufuhr unabhängigen Speicher anzugeben, der demgegenüber weiter verbessert ist. Zur Lösung dieser Aufgabe sieht die Erfindung einen Halbleiterspeicher der im Patentanspruch 1 gekennzeichneten Art vor. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Zuhilfenahme der Zeichnungen näher erläutert.

Es zeigen:

Fig. 1 einen Querschnitt durch eine Speicherzelle

nach einem bevorzugten Ausführungsbeispiel der Erfindung;

Fig. 2 eine weitere mehr schematische Darstellung

der erfindungsgemäßen Speicherzelle zur Erläuterung der bei einem Schreibvorgang auftretenden Phänomene;

Fig. 3 ein Impulsdiagramm der Speicherzelle während ·

eines Schreibvorgangs;

Fi 974 073 609843/106 1

26U698

Fig. 4 eine zu Fig, 2 entsprechende Darstellung zur

Illustration der bei einem Löschvorgang auftretenden Phänomene;

Fig. 5 ein entsprechendes Impulsdiagramm für den Löschbetrieb;

Fig. 6 eine Draufsicht auf eine Speicheranordnung gemäß der Erfindung;

Fig. 7 eine schematische schaltkreismäßige Darstellung

der Speicheranordnung gemäß der Erfindung;

Fig. 8 eine Darstellung der für den Schreib-, Lösch-

und Lesevorgang typischen Impulse und

Fig. 9 die graphische Darstellung des Substratstromes

in Abhängigkeit von der Gate-Spannung, aus der die unterschiedlichen Verhältnisse bei einem geladenen bzw. ungeladenen Gate-Dielektrikum hervorgehen.

Fig. 1 zeigt ein bevorzugtes Ausführungsbeispiel einer Speicherzelle 11 nach der Erfindung. Ein Source-Gebiet und ein Drain-Gebiet 12 eines ersten Leitfähigkeitstyps sind in einem monokristallinem Halbleitersubstrat 14 vom entgegengesetzten Leitfähigkeitstyp gebildet. Vorzugsweise werden die Source- und Drain-Gebiete mit N-Typ Dotierstoffen hergestellt, wobei das Substrat 14 eine P-Typ Grunddotierung mit einem spezifischen Widerstandswert in der Größenordnung von 2 Ω . cm aufweist. Zur Bildung der Source- und Drain-Gebiete 10 und 12 kann jeder geeignete Prozeß, z.B. Ionenimplantation, Diffusion oder dergl., heranjgezogen werden. Die Oberfläche des Substrats 14 ist mit einer geeigneten dielektrischen Schicht 16 bedeckt, die vorzugsweise in den sog. Feldbereichen, d.h. außerhalb der Kanalbereiche,eine

Fi 974 073 6 0 9 8 A 3 /T06T

größere Dicke als in den Kanalbereichen aufweist, über dem Kanalbereich 19 zwischen Source und Drain ist ein Gate-Dielektrikum vorgesehen, das eine elektrische Ladung zu halten gestattet. Als typisches Dielektrikum mit dieser Eigenschaft ist eine zusammengesetzte Schichtstruktur aus verschiedenen Materialien anzusehen, z.B. eine Struktur mit einer unteren Schicht 18 aus SiO₂ und einer darüberliegenden Schicht 20 aus Si₃N₄. Diese Schichten 18 und 20 können je nach den umständen eine geeignete Dicke aufweisen, wobei typisch die Dicke einer jeden Schicht etwa im Bereich von 100 bis 1000 S liegt. Besonders vorteilhafte Strukturen sehen für die Dicke der Schichten 18 und 20 jeweils größenordnungsmäßig Werte von 150 bis 500 A* vor. Wie noch näher zu erläutern sein wird, entsteht an der Grenzfläche zwischen den Schichten 18 und 20 ein Bereich, der Ladungen, d.h. Elektroden oder Löcher (Defektelektronen), zu binden in der Lage ist. Man spricht in diesen Fällen von Ladungshaft stellen, Ladungstraps, Fangstellen usw. Für ein derart zusammengesetztes Gate-Dielektrikum können noch zahlreiche weitere Kombinationen Verwendung finden, z. B. die Kombination von ■ SiO₂ mit einer darüberliegenden Al₃O₃-Schicht oder eine SiO₂-Schicht mit einer darüberliegenden SiO N -Schicht. Die Elektro- j den 22, 24 und 26 für Source, Drain und Gate können in bekannter j Weise durch Aufdampfen und übliche Fotolithographie- und Maskierverfahren hergestellt werden. Eine Substrat-Elektrode 28 kann an der Unterseite oder an einer anderen geeigneten Stelle auf der Oberfläche der Halbleiterschaltung vorgesehen werden. Gespeichert wird eine Information in der Speicherzelle 11 nach der Erfindung durch Injektion von Ladungen in das Gate-Dielektrikum, wo die Ladungen an der Grenzschicht festgehalten werden und von wo aus sie die Arbeitsweise des Bauelements beeinflussen. In Fig. 3 sind die Spannungsimpulse dargestellt, die an die Gate- und Drain-Elektroden 26 und 24 angelegt werden, um Ladungen zu injizieren. In dem dargestellten Ausführungsbeispiel sind das Source- und Drain-Gebiet vom N-Leitfähigkeitstyp, während das

Fi 974 073 6098 A3/ 10 61

26H698

Substrat vom P-Leitfähigkeitstyp .ist. Unter diesen Umständen werden Elektronen in das Gate-Dielektrikum injiziert, wenn an die Gate-Elektrode 26 ein Spannungsimpuls 30 angelegt wird. Die an die Gate-Elektrode angelegte Spannung ist deutlich größer : als die Schwellenspannung und bildet im Gate-Bereich eine Inversionsschicht. Wie durch den Impuls 32 angedeutet ist, wird dann ! an die Drain-Elektrode 24 eine Spannung angelegt, die kleiner ' ' als die Avalanche-Spannung ist und die einen Kanalstrom I_CR verursacht. Unter diesen Bedingungen werden Elektronen erzeugt, die ; ; in das Gate-Dielektrikum übergehen können und darin gehalten wer- ; den. Die Größe der Gate- und Drain-Spannungen wird durch die geoj metrischen Verhältnisse der jeweiligen Bauelementstruktur und die , Dotierungsgrade der Source-, Drain- und Substratbereiche bestimmt.

In den Fign. 4 und 5 sind die Verhältnisse beim Löschen der in der Speicherzelle 11 gespeicherten Information dargestellt. Entfernt wird die Ladung im Gate-Dielektrikum, indem eine Ladung vom entgegengesetzten Typ injiziert und dadurch die erste anfängliche Ladung neutralisiert wird. Dies wird durch eine an die Drain-Elektrode 24 angelegte Spannung der mit 34 bezeichneten Impulsform entsprechend Fig. 5 erreicht. Die an die Drain-Elektrode angelegte Spannung muß dabei mindestens den Wert der Avalanche-Spannung erreichen und einen solchen Avalanche-Effekt herbeiführen. Wird die Gate-Spannung auf Null gehalten, was durch die Linie 36 angedeutet ist, werden Löcher (Defektelektronen) in das Gate-Dielektrikum injiziert und die Elektronen neutralisiert.

pi 974 073 6Ö9843/1061

26U698

Werden die Leitfähigkeitstypen des Substrats sowie der Source- und Drain-Gebiete vom entgegengesetzten Leitfähigkeitstyp gewählt, als das in den Fign. 1, 2 und 4 dargestellt ist, müssen die angelegten Spannungen die entgegengesetzte Polarität aufweisen. In diesem Fall würden anfänglich Löcher in das Gate-Dielektrikum injiziert und dort zur Darstellung der (Speicher-) Information festgehalten. Diese Löcher würden während der in den Fign. 4 und 5 dargestellten Löschoperation durch Injektion von Elektronen im Rahmen eines Avalanche-Betriebes neutralisiert werden.

In Fig. 6 ist dargestellt, wie aus den Speicherzellen der in Fig. 1 dargestellten Art eine typische integrierte Speicheranordnung zusammengestellt ist. Die Source- und Drain-Gebiete 10 und 12 sind langgestreckte, an der Oberfläche verlaufende Diffusionszonen. Das Gate 26 wird jeweils von einer quer dazu verlaufenden Aluminium-Metallisierung gebildet, die mit relativ geringem Abstand zum Kanalbereich 19 und mit einem größeren Abstand vom Substrat 14 in den übrigen Gebieten vorgesehen ist. Wie in Fig. 6 angedeutet ist, können jeweils zwei Spalten von Speicherzellen denselben Diffusionsstreifen 10 als gemeinsame Source benutzen. Zwischen zwei Spalten ist ein Abstand 40 vorgesehen, in dem die Metallisierung 26 durch ein in diesem Bereich dickeres Feld-Dielektrikum 16 vom Substrat 14 beabstandet ist. Das daraus resultierende elektrische Schaltungsbild ist in Fig.7 dargestellt. Die Gate-Elektroden in jeder Zeile, sind mit einem X-Dekodierer 42 verbunden, über den an die Gate-Elektroden Spannungen von entweder OV , +3V oder +15V angelegt werden können. Der X-Dekodierer 42 wird in Abhängigkeit von Signalen an seinen Eingangen 44 betrieben. Die Source-Gebiete sind in Fig. 7 als auf : Massepotential liegend dargestellt. Die Drain-Gebiete 12 sind mit einem Y-Dekodierer 46 verbunden. Ober den Y-Dekodierer 46 können entweder 15V oder 20V Impulse an die Drain-Gebiete der Speicher-' anordnung angelegt werden. Der Dekodierer 46 wird durch an den

Fi 974 073 609843/1061

26U698

Eingängen 48 anliegende Signale gesteuert. Der Substratstrom ; wird durch ein mit 50 bezeichnetes Strommeßgerät erfaßt:

Der Betrieb der Speicherzelle nach der Erfindung wird anhand von ! Fig. 8 erläutert. Bei (willkürlicher) Zuordnung des Speicherzu-Standes "Null" zu dem Zustand, bei dem Elektronen in das Dielektrikum injiziert sind, werden zum Schreiben einer "Null" ein Impuls 30 an das Gate und gleichzeitig ein Impuls 32 an Drain an- ; gelegt. Daraus resultiert hinsichtlich des Substratstromes ein Impuls 51, der jedoch belanglos ist, da er nicht gemessen wird. Um eine "Eins" einzuschreiben, wird vom Dekodierer 46 ein Impuls 34 an Drain angelegt, während vom Dekodierer 42 die Gate-Spannung auf 0 gehalten wird. Durch das Meßgerät 50 ist dabei ein Stromimpuls 52 feststellbar, der jedoch ebenfalls nicht wesentlich ist, da er während einer Schreiboperation nicht gemessen wird. Um die Speicherzelle auszulesen, d.h. abzufühlen, ob eine "Null" oder "Eins" darin gespeichert ist, wird über den Dekodierer 46 ein Drain-Spannungsimpuls 53, der kleiner ist als die zur Verursachung eines Avalanche-Effektes erforderliche Spannung, und über den Dekodierer 42 ein Gate-Spannungsimpuls 54 zugeführt, wie das in Fig. 8 dargestellt ist. Der zugehörige Wert des Impulses 54 geht aus Fig. 9 hervor. Sind im Gate-Dielektrikum Elektronen gespeichert, fließt entsprechend Fig. 8 kein Strom zwischen Drain und Substrat. Das Fehlen eines Substratstromes wird über das Meßgerät 50 festgestellt. Dieses Betriebsverhalten läßt sich unter Zuhilfenahme von Fig. 9 besser erläutern. Die Kurve 56 besagt, daß ein Substratstrom etwa bei einer Gate-Spannung von 4 V zu fließen beginnt, wenn Elektronen in das Gate-Dielektrikum eingeführt sind. Das entspräche dem Schreibvorgang für eine "Null". Wird an die Gate-Elektrode ein 3V-Impuls entsprechend der Linie 58 angelegt, fließt in diesem Fall kein Strom. Andererseits wird beim Lesen einer Speicherzelle mit dem eingespeicherten Zustand "Eins", d.h. es befinden sich keine Elektronen im Gate-Dielektrikum, ein Drain-Impuls 53 und gleichzeitig ein Gate-Impuls 54 angelegt. Unter diesen

Fi 974 073 6098 43/106 1

Bedingungen wird vom Meßgerät 50 ein Substrat-Stromimpuls 62 fest-t gestellt. Fig. 9 zeigt für diesen Fall, daß ein Substratstrom · fließt, weil entsprechend der Kurve 64, die für die Verhältnisse j ohne Elektroneninjektion gilt, bereits bei einer Gate-Spannung j von kleiner 3V ein Substrat-Stromfluß zu erwarten ist.

Ein Substratstrom fließt nur, wenn" am drainseitigen Kanalende ein Avalanche-Vervielfachungseffekt auftritt, dessen Größe von der elektrischen Feldverteilung im Kanal abhängt. Die im Gate-Dielektrikum gespeicherte Ladung beeinflußt die elektrische Feldverteilung am drainseitigen Kanalende und ändert folglich das Verhältnis zwischen dem Substratstrom und den angelegten Gate- und Drain-Spannungen. Dieser Zusammenhang geht aus Fig. 9 hervor.

Fi 974 073 6098 A3/ 1 06 1

Claims

PATENTANSPRÜCHE

Von dauernder äußerer Energiezufuhr unabhängiger, überwiegend für den Auslesebetrieb bestimmter Halbleiterspeicher, dessen Speicherzellen je FET-Strukturen mit in einem Halbleitersubstrat eines ersten Leitfähigkeitstyps beabstandet angeordneten Source- und Drain-Gebieten eines zweiten Leitfähigkeitstyps sowie einem mit Ladungsspeicher-! eigenschaft ausgestatteten Gate-Dielektrikum mit einer sich darüber erstreckenden Gate-Elektrode umfassen, gekennzeichnet durch Einrichtungen zur Injektion einer elektrischen Ladung in das Gate-Dielektrikum durch Bereit- ^! stellung einer die FET-Schwellenspannung überschreiten- j den und eine Oberflächeninversion bewirkenden Gate-Spannung sowie einer unter der Avalanche-Spannung bleibenden und einen Kanalstromfluß bewirkenden Drain-Sperrspannung, durch weitere Einrichtungen zur Beseitigung der Speicher- ! ladung aus dem Gate-Dielektrikum durch Bereitstellung einer einen Avalanche-Effekt bewirkenden, die Avalanche- I Spannung erreichenden oder überschreitenden Drain-Spannung sowie durch Abfühleinrichtungen zur Bestimmung des Vorhandenseins oder Fehlens von Ladungen im Gate-Dielektrikum durch Bereitstellung einer deutlich unterhalb der Avalanche-Spannung bleibenden Drain-Spannung und einer dabei etwas über der Schwellenspannung liegenden Gate-Spannung sowie durch eine Einrichtung zur Erfassung des Substratstromes während eines Lesevorgangs als Anzeige für die jeweilige Speicherinformation.

073 eo 9 8 41/1 0 6 1
2. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet,, daß das Substrat Halbleitermaterial vom P-Typ und die Source- und Drain-Gebiete solche vom N-Typ sind.
3. Halbleiterspeicher nach einem der vorhergehenden Ansprüche,₍ dadurch gekennzeichnet, daß das Gate-Dielektrikum eine ! zusammengesetzte Schichtstruktur aus SiO₂ mit einer da- j rüberliegenden Schicht aus Si₃N₄ ist. !
4. Halbleiterspeicher mindestens nach Anspruch 1, dadurch gekennzeichnet, daß das Gate-Dielektrikum aus einer zusammengesetzten Schicht aus SiO₂ und einer darüberliegenden Schicht aus Al₃O- besteht.
5. Halbleiterspeicher mindestens nach Anspruch 1, dadurch gekennzeichnet, daß das Gate-Dielektrikum aus einer zusammengesetzten Schicht aus SiO₂ und einer darüberliegenden Schicht aus Silizium-Oxynitrid besteht.
6. Halbleiterspeicher nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß die Teilschichten des Gate-Dielektrikums jeweils zwischen 100 und 1000 8 dick sind.
7. Halbleiterspeicher nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß in einer integrierten Anordnung die Source- und Drain-Gebiete als parallel angeordnete beabstandete Dotierungsstreifen und die Gate-Elektroden aus quer darüber verlaufenden Metallisierungsstreifen ausgebildet sind.

Fl 974 073 609843/ 1 061