DE2528591A1

DE2528591A1 - Verfahren und vorrichtung zur analyse eines frequenzspektrums

Info

Publication number: DE2528591A1
Application number: DE19752528591
Authority: DE
Inventors: Nuggehally Sampath Jayant
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1974-06-27
Filing date: 1975-06-26
Publication date: 1976-01-15
Also published as: FR2276735A1; GB1517583A; CA1020278A; FR2276735B1; US3903401A; JPS5118581A

Description

BLUMBACH · WESER · BERGEN · KRAMER ZWIRNER · HIRSCH

PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN

Postadresse München: Patentconsult 8 München 60 Radeckestraße 43 Telefon (089) 883603/883604 Telex 05-212313 Postadresse Wiesbaden: Patentconsult 62 Wiesbaden Sonnenberger Straße 43 Telefon (06121)562943/561998 Telex 04-186237

Western Electric Company, Inc. N. S. Jayant 2 New York, N. Y., USA

Verfahren und Vorrichtung zur Analyse eines Frequenzspektrums

Die Erfindung betrifft Verfahren und eine Vorrichtung zur Analyse eines Frequenzspektrums·

Eine FrequenzSpektrumsanalyse wird im allgemeinen in digitaler oder analoger Form durchgeführt, was von den besonderen Anforderungen der Anlage hinsichtlich Kosten, Genauigkeit, Stabilität, Form des zugeführten Signals und der erforderlichen Analysenauflösung abhängt. Beispielsweise wird die schnelle Fourier-Transformations- (FFT) -Näherung der Spektrumsanalyse generell verwendet, wenn stabile und genaue Messungen bei einer Vielzahl Frequenzen erforderlich sind. Andererseits werden Analog- oder Digitalfilter

München: Kramer - Dr. Weser · Hirsch — Wiesbaden: Blumbach · Dr. Bergen · Zwirner

509883/0904

verwendet, wenn Frequenzbänder oder wenige Einzelfrequenzen analysiert werden müssen. Sowohl bei der Analog- als auch der Digitalfilternäherung ist die Vielseitigkeit der Filter etwas begrenzt, entweder durch Variationsbegrenzungen der Analogkomponenten im Analogfall oder durch Modifikationsgrenzen des Rückkopplungsweges im Digitalfall.

Diese Probleme lassen sich erfindungsgemäß lösen mit einer Vorrichtung zur Erzeugung eines Signals, das die Leistung bei einer vorbestimmten Frequenz eines Eingangssignals darstellt, das dadurch gekennzeichnet ist, daß das Eingangssignal eine Digitalsignalfolge umfaßt und die Vorrichtung eine erste Multipliziereinrichtung aufweist zum Multiplizieren der Digitalsignalfolge mit einem Cosinussignal, dessen Argument von der vorbestimmten Frequenz abhängt, sowie eine zweite Multipliziereinrichtung zur Multiplikation der Digitalsignalfolge mit einem Sinussignal, dessen Argument ebenfalls von der vorbestimmten Frequenz abhängt, und eine auf die Ausgangssignale von erster bzw. zweiter Multipliziereinrichtung ansprechende Generatoreinrichtung zur Erzeugung eines Signals, das die Leistung bei der vorbestimmten Frequenz der Digitalsignalfolge darstellt.

Die erfindungsgemäße Vorrichtung kann eine Umsetzereinrichtung zum Umsetzen eines analogen Eingangssignals in die Digitalsignalfolge umfassen, und die Generatoreinrichtung kann eine erste Akkumulator- und Quadrier-Einrichtung zum Aufsummieren und Quadrieren des Ausgangssignals der ersten Multipliziereinrichtung

SG9 83 3/G9CU

umfassen sowie eine zweite Akkumulator- und Quadrier-Einrichtung zum Aufsummieren und Quadrieren des Ausgangssignals der zweiten Multipliziereinrichtung und eine Addiereinrichtung zum Addieren der Ausgangssignale der ersten bzw. zweiten Akkumulator- und Quadrier-Einrichtung. Die Generatoreinrichtung kann eine Multipliziervorrichtung aufweisen zum Multiplizieren des Ausgangssignals der Addiereinrichtung mit einem von der vorbestimmten Frequenz abhängenden konstanten Signal.

Die Konvertereinrichtung kann einen Delta-Modulator umfassen, der auf einen Zeitabschnitt NT des Analogsignals und auf ein Taktsignal mit der Periode T, das zur Erzeugung der Digitalsignalfolge dient, anspricht, wobei die Folge b_r lautet, r im Bereich von 1 bis N liegt und das Cosinus- und das Sinussignal den Wert (cos 2^rk - cos 27tk), bzw. (sin 2^rk τ sin 2rk) aufweist, in

~S TT "H N

welchem k = NTf und f die vorbestimmte Frequenz ist. Dabei dient die erste und die zweite Multipliziereinrichtung zur Erzeugung des Ausgangssignals b„ (cos 2-*rk - cos 27rk) bzw. des Ausgangs-

^r TT"" "TT signals b„ (sin 2yrk - sin 2jrk) vorgesehen, die erste und die

^r ΊΪ TT
zweite Akkumulator- und Quadrier-Einrichtung zur Erzeugung des

Ausgangssignals P(k)² bzw. Q(k)², mit

P(k) = Σ br (cos 2rrk - cos 27rk) r-1 ~N~~" "F"

und Q(k) β Γ br (sin 2Trk - sin 2ttTc),

r-1 ΊΓ~ "NT

die Addiereinrichtung zur Erzeugung des Ausgangssignals

509883/0904

P P

P(k) + Q(Ic) und die Multipliziervorrichtung der Generatoreinrichtung zur Erzeugung des Ausgangssignals

4 ein*(}£

fp(k)² + Q(k)

Die Ziffern der Digitalsignalfolge b können einen Wert +1 oder -1 aufweisen.

Ein erfindungsgemäßes Verfahren zur Erzeugung eines Signals, das die Leistung bei einer vorbestimmten Frequenz eines analogen Eingangssignals darstellt, ist dadurch gekennzeichnet, daß ein Zeitabschnitt NT des Analogsignals umgesetzt wird in eine Digitalsignalfolge br, die Werte +1 bei einer Polgefrequenz von ψ Hz aufweist, wobei r ein variabler Bereich von 1 bis N ist, daß zur Entwicklung einer Folge erster Signale Jede Ziffer der Folge br mit einem Cosinussignal multipliziert wird, dessen Argument von der vorbestimmten Frequenz abhängt, daß zur Entwicklung einer Folge zweiter Signale Jede Ziffer der Folge br mit einem Sinussignal multipliziert wird, dessen Argument ebenfalls von der vorbestimmten Frequenz abhängt, daß die Folgen der ersten und der zweiten Signale aufsummiert und quadriert werden, daß die quadrierten Signale addiert werden und daß zur Erzeugung des die Leistung darstellenden Signals die addierten Signale mit einem von der vorbestimmten Frequenz abhängenden Signal multipliziert werden.

Die Erfindung wird nun anhand von Ausführungsbeispielen näher er-

509883/0904

-P-

läutert. In der zugehörigen Zeichnung zeigen: Pig. 1 ein Blockdiagramm eines die Erfindung umfassenden Spektrum-

analysators; und
Fig. 2 ein ausführlicheres Blockdiagramm des Analysators der Pig.

Die Prinzipien der linearen Delta-Modulation (LDM),wie sie beispielsweise von J. E. Abate in dem Artikel "Linear and Adaptive Delta Modulation", Proceedings of the IEEE, März I967, Seiten 298 bis 308 beschrieben worden sind, sind im Bereich der Nachrichtentechnik wohlbekannt. Kurz zusammengefaßt handelt es sich bei LDM um eine Quantisierungsmethode, bei welcher ein bandbegrenztes Eingangssignal x(t) durch ein Treppensignal y(t) angenähert wird. Das Treppensignal weist Stufen der Größe Δ auf, die bezüglich ihrer Polarität dem Vorzeichen des Differenzsignals (x_r-y_r ι) hei einer LDM-Taktfrequenz von =■ folgen. Die Signale χ und y_ri beziehen sich auf den Wert von Signalen x(t) bzw. y(t) bei den r-ten und den (r-l)-ten Taktperioden. Mathematisch ausgedrückt:

^Abr

für r>0, mit

sgn (X^y-P_-1) « + 1, (2)

oder y_r = Γ

u=l

Wenn ein Segment des Signals y ausgewählt worden ist, das N Takt perioden aufweist, kann eine Fourier-Transformation des Segments

50S883/090A

- if-

X'(f) für jede Frequenz f = ψρ- definiert werden als

Man kann zeigen, daß X'(f) eine dichte Annäherung an die Transformation des Eingangssignals x(t) darstellt, wenn das Treppensignal
y(t) eine dichte Annäherung an das Eingangssignal x(t) darstellt.
Unter Verwendung der Gleichung (j5) kann X'(f) umgeschrieben werden in

Χ'(ί)-ΔΣ Σ b_u exp(-j ψ&), (5)

r=l u=l ^{u N}

und durch Auseinanderziehen der doppelten Summierung und Zusammenfassen der mit einem gegebenen b verknüpften Terme läßt sich dar

stellen, daß

l-exp C-⁷

exp(-j2Trkr/N)

Γ 1 1 ^N - exp(-j2irk 1+ w ) Σ

L «J r=l

(6)

Multipliziert man Zähler und Nenner mit l-exp(J2*k/N) und zieht
man in Betracht, daß für alle k exp(-j2*k) = 1 ist, kann Gleichung (6) umgeschrieben werden in

ψ)

exp(-j)

Definiert man P(k) = Z

b_r (cos

- cos

509883/0904

- ψ-

Q(fc) -Σ ^br <^sin Ψ^ - ^sin ΤΓ"> ' (9)

r=l

kann man zeigen, daß das Leistungsspektrum Y(f) des y -Signals, die durch

X'(f)

definiert-ist, ausgedrückt werden kann durch

Y(f) =

Demgemäß kann das Leistungsspektrum eines zugeführten Signals bei einer bestimmten Frequenz dadurch abgeleitet werden, daß das Signal x(t) in eine Folge von b -Signalen umgesetzt wird und daß die b Signale entsprechend den Gleichungen (8), (9) und (10) verarbeitet werden. Diese Verarbeitungen umfassen das Quadrieren und Addieren der beiden unabhängigen Faktoren P(k) und Q(k), sowie die Multiplikation der Summe mit einer Konstanten, welche von der besonderen, zu analysierenden Frequenz abhängt. Die Terme P(k) und Q(k) sind einfache Suramierungen von Cosinus- und Sinus-Termen, die mit den b -Signalen multipliziert sind, welche die Werte +1 annehmen.

Es sei nun Fig. 1 betrachtet, welche ein Blockdiagramm eines die Erfindung einschließenden Spektrumanalysators darstellt. Ein linearer Modulator 10 setzt ein zugeführtes Singangssignal in eine Folge von b -Signalen gemäß Gleichung (3) um. Die b -Signale werden auf Multiplizierer 11 und 14 gegeben, wo jedes b -Signal mit einem (cos £—£ - cos^)-Signal bzw. einem (sin ^p*- - sin ^)-Signal multipliziert wird. Die Signale des resultierenden Produktes werden N-mal in Akkumulatoren 12 und 15 aufsummiert, um die Signale P(k)

509883/09(U

-JST-

bzw. Q(k) entsprechend den Gleichungen (8) und (9) zu entwickeln. Die Signale P(k) und Q(k) werden in Quadrierern 13 und 16 quadriert, und deren Ausgangssignale werden in einem Addierer 17 summiert. Das Ausgangssignal des Addierers 17 wird auf einen Multiplizierer 18 gegeben, wo es mit einem konstanten Signal

A² multipliziert wird, welches die Größe ^4—r darstellt,

4 ²(g£)

um das gewünschte Leistungsspektrumssignal gemäß Gleichung (10) zu entwickeln.

Eine sorgfälige Untersuchung der obigen Cosinus- und Sinus-Multiplikationsfaktoren läßt eine Reihe von Wechselbeziehungen erkennen, die entweder bei einer gerätemäßigen oder programmmäßigen Ausführung der Vorrichtung der Pig. I vorteilhaft verwendet werden können. Speziell sind für jede Aufsummierungsfolge in den Akkumulatoren 12 und 15 die einzigen variablen Größen b und der rk-Paktor in den Termen cos ■ und sin ■ ■ ■« Die Terme

2tk 2rk
cos -w— und sin -«— sind während eines jeden Aufsummierungslaufs konstant, da beide Größen k und N konstant sind. Da die Terme 2t rk 2irrk

cos -jt— und sin -w— wiederholt für verschiedene rk-Werte abgeleitet werden müssen, wenn der Wert von r während eines Aufsummie rungslaufs von 1 bis N zunimmt, können die Werte der Terme cos

2rk
und sin =&- deshalb einfach in ein Paar Register geleitet werden, wenn die Terme cos und sin für r=l abgeleitet worden sind.

Außerdem ist es wohlbekannt, daß Sinusterme leicht von Cosinustermen abgeleitet werden können und daß, da die Cosinusfunktion

509883/0904

eine gerade Funktion mit Amplitudensymmetrie ist, der Wert der Cosinusfunktion in jedem Quadranten leicht dadurch bestimmt werden kann, daß die entsprechende Cosinusfunktion im ersten Quadranten bewertet wird. Demgemäß kann die Bewertung von cos und

dadurch bewirkt werden, daß in einem Festwertspeicher

(mit -ξ Speicheradressen) die cos ■ -Werte innerhalb des ersten Quadranten gespeichert werden, und zwar für einen Bereich von rk

N
von 1 bis ^, und daß die Speicheradressen und das Vorzeichen des Speicherausgangssignals gemäß Tabelle 1 verarbeitet werden.

Tabelle 1

Argument	Cosinus	Vorzeichen	Sinus	Vorzeichen
O < rk < ^	Adresse	+	Adresse	+
?<rk<!	rk		I-ι*
	I - rk	-	Ik-J	-
N + rk	*-?

Wenn das Argument rk in binärer Form geliefert wird, unterteilen die beiden höchstwertigen Bits in der Darstellung von rk, ra- und m₂, das Cosinus-Argument direkt in die obigen vier Quadranten. Man kann zeigen, daß dann, wenn man die m.- und nu-Bits von der Darstellung von rk wegnimmt und eine rk¹-Darstellung bildet, alle die Adressenwerte der Tabelle 1 zu Komplementen(2-er-Kömplement) des

5G9883/09CU

-Signals entarten. Man kann außerdem zeigen, daß die Ausgangssignalnegationen durch einfache logische Kombinationen der m- - und nu-Bits gesteuert werden können. Um schließlich die Bewertung der Cosinus- und Sinus-Terme von einem Pestwertspeicher auszuführen, kann jeder Bewertungszyklus in zwei Hälften geteilt werden. Während der ersten Hälfte des Bewertungszyklus kann der Cosinus-Term berechnet werden, und während der zweiten Hälfte des Bewertungszyklus kann der Sinus-Term bewertet werden. Dies kann durch die Verwendung eines symmetrischen Taktsignals durchgeführt werden, welches mit den verschiedenen Steuersignalen in UND-Verknüpfung steht. Die obigen Bewertungsvereinfachungen sind in Tabelle 2 aufgelistet.

Tabelle 2

»Λ	Adresse	Cosinus	(Takt)	Steue rung	Adresse	Sinus (Takt)	Vorzei chen	Steue rung
	rk'	Steue rung	Vorzei chen		rk¹"	Steue rung	+
O O	rk⁷"		+		rk		+	^ml
O 1	rk¹	^m2	-		rk⁷
1 O	rk⁷		-		rk
1 1		+

Das detaillierte Blockdiagramm der Fig. 2 enthält die obigen Vereinfachungen bei der Bewertung der Cosinus- und Sinus-Multiplikationsfaktoren. Ein Element 200 umfaßt die Schaltungsanordnung zur Erzeugung der geeigneten Cosinus- und Sinus-Terme. In diesem speichert ein k-Register 20 die gewünschte Analysierungsfrequenz,

509883/0904

wie sie durch die variable k=NTf wiedergegeben wird. Der Wert von k wird in das Register 20 durch den Benutzer eingegeben, oder er kann alternativ dazu nach jedem Lauf automatisch vergrößert werden, was eine Erhöhung der Analysierungsfrequenz bewirkt. Ein Binärzähler 21 erhält den laufenden Wert der variablen r in den Gleichungen (8) und (9) aufrecht und wird durch ein von einem Steuertaktgeber 22 abgeleiteten symmetrischen Taktsignal in Modulo-N-Weise erhöht. Das Taktsignal tritt in T periodisch auf. Ein Multiplizierer 23, bei dem es sich um einen einfachen binären Multiplizierer handelt, wie er beispielsweise in der US-PS 3 730 425 beschrieben ist, ist mit dem Zähler 21 und dem k-Register 20 verbunden, um das Produktsignal rk zu bilden. Im Anschluß an die Verarbeitung entsprechend den Tabellen 1 und 2 bildet das rk-Produktsignal die Adresse für einen Festwertspeicher (ROM) 32, welcher geeignete Cosinuswerte enthält. Spezieller ausgedrückt werden die beiden höchstwertigen Bits des rk-Produktsignals am Ausgang des Multiplizierers 23, m. und nu, gemäß Tabelle 2 verknüpft, um ein Steuersignal zur Durchführung einer 2-er-Komplementinversion der Speicheradresse, wie durch das rk¹-Produktsignal definiert, und ein Steuersignal zur Durchführung einer 2-er-Komplementinversion des mit Vorzeichen versehenen Ausgfoigssignals vom ROM 32 zu bilden.

Entsprechend Tabelle 2 werden deshalb das m₂-Signal und das Taktsignal auf ein Exklusiv-ODER-Gatter 24 gegeben, dessen Ausgang mit einem Inverter 31 verbunden ist. Der Inverter 31 ist zwischen dem rk¹-Signal des Multiplizierers 23 und dem Adressentor des ROM 32 angeordnet. Bei dem Inverter 31 handelt es sich um einen

509883/0904

einfachen 2-er-Komplementinverter, wie er in der Technik wohlbekannt ist, der durch das Ausgangssignal des Gatters 24 gesteuert wird. Somit wird in Übereinstimmung mit Tabelle 2 der Inverter 31 durch mg gesteuert, wenn das Taktsignal L ist, wohingegen der Inverter yi durch πΰ gesteuert wird, wenn das Taktsignal H ist,und ebenfalls in Übereinstimmung mit Tabelle 2 sind Gatter 25 bis einschließlich 29 angeordnet, um den Bool'sehen Ausdruck

am Ausgang des Gatters 29 zu bilden; und das Ausgangssignal des Gatters 29 wird verwendet, um die Negation des Signalwertes am Ausgang des ROM 32 zu steuern. Die Negation des Ausgangssignals des ROM 32 wird durch einen 2-er-Komplementinverter 33 ausgeführt, welcher auf das Ausgangssignal des ROM 32 anspricht, und unter Steuerung des Ausgangssignals vom Gatter· 29. Das Ausgangssignal des Inverters 33 ist auf Register 3^ und 35 und auf Binärsummierer 36 und 37 geführt.

Zusätzliche Steuersignale, die zum Eingeben der Signale cos ^jT^und sin =|p und für die Ingangsetzung der nachstehend beschriebenen Akkumulatoren 12 und 15 nötig sind, werden mit Hilfe eines Kipp- oder Durchlaufdetektors 38 gebildet, welcher mit dem Zähler 21 verbunden ist. Beim Detektor 38 handelt es sich um einen einfachen Wortdetektor, der den Zustand r=l im Zähler 21 festzustellen vermag. Das Ausgangssignal des Detektors 38 ist ein kurzer

Impuls, möglicherweise im Bereich von ητ Sekunden, der jegliche Ausgangssignale negiert, deren Erzeugung durch den Inverter 33 erfor-

509883/0904

derlich ist, und der die negierten Signale zu den Registern 34 und 35 durchschaltet. Demzufolge sind die Register 34 und 35 zur Speicherung des Wertes von -cos —rr- bzw. -sin -rr- geschaffen. Die Negation der ROM-Cosinus- und -Sinus-Ausgangssignale in Abhängigkeit vom Ausgangssignal des Kippdetektors 38 wird dureh ein Exklusiv-ODER-Gatter 30 bewirkt, welches auf das Ausgangssignal des Detektors 38 reagiert und zwischen dem ODER-Gatter 29 und dem Kompleraentbildungs-Steuertor des Inverters 33 angeordnet ist. Wenn der Kippdetektor 38 als Ausgangssignal eine logische 1 erzeugt, bewirkt das Gatter 30 demzufolge die Negation für jegliches Vorzeichen des ROM-Ausgangssignals in Abhängigkeit vom Steuersignal des Gatters 29.

Das Ausgangssignal des ROM 32 und das Ausgangssignal des Registers 34 werden in einem binären Summierer 36 addiert. Wenn das Taktsignal L ist und geeignete Inversionssteuersignale auf den Inverter 33 gegeben werden, stellt das Ausgangssignal des Summierers 36 das Signal (cos ' - cos τρ) dar. Gleichermaßen werden das Ausgangssignal des ROM 32 und das Ausgangssignal des Registers 34 in einem Binärsummierer 37 addiert, und wenn das Taktsignal H ist, stellt

das Ausgangssignal des Summierers clas Signal (sin -tt sin -n—)

dar. Die Ausgangssignale der Summierer 36 und 37 enthalten die Ausgangssignale des Elementes 200.

Pig. 2 umfaßt außerdem einen linearen Delta-Modulator 10, der ein angelegtes Analogsignal in eine Folge von Binärsignalen b umwandelt, die zwischen einer logischen ⁿlⁿ und "0" wechseln, und

509883/0904

zwar unter der Steuerung des Signals vom Taktgeber 22 mit der Periode T. Die Periode T muß natürlich genügend lang sein, um ein richtiges Arbeiten des Systems sicherzustellen. Man hat beispielsweise gefunden, daß, wenn es erwünscht ist,die Resonanzen der Kurzzeitspektren eines zugeführten Sprachsignals zu erhalten, ein Wert von T ausreicht, der gleich etwa 0,1 T_Q ist, wobei T₀ die Nyquist-Periode des bandbegrenzten Sprachsignals ist. Die Signale b entsprechen der theoretischen Folge b der Gleichung (5) mit der Ausnahme, daß die +1- und -1-Werte von b_r durch logische ^Ml"-bzw. logische "C^-Pegel ersetzt sind. Die b -Folge wird in Fig. 2 den 2-er-Komplementinvertern 41 und 42 zugeführt, welche als Multiplizierer 11 und 14 der Fig. 1 dienen. Der Inverter 41

42 ist mit dem·Summierer 36 und der Inverter/mit dem Summierer 37 verbunden. Somit stellen die Ausgangssignale der Inverter 41 und 42 die Signale b_r (cos *ψ& - cos ²^-) bzw. b_p (sin ^J^ - ^~) dar. Diese Signale werden den Akkumulatoren 12 bzw. 15 zugeführt, um die aufsummierten oder akkumulierten Summen P(k) und Q(k) zu bilden, wie sie durch Gleichungen (8) und (9) definiert sind. Das Steuer takt signal auf Ader 33 ist auf den Akkumulator 12 geführt, um das Ausgangssignal des Inverters 41 zu akkumulieren und in den Akkumulator 12 durchzuschalten, wenn das Taktsignal H ist. Das Steuertaktsignal der Ader 33 wird durch ein Invertergatter 50 invertiert, und das invertierte Taktsignal am Ausgang des Gatters wird auf den Akkumulator 15 gegeben, um das Ausgangssignal des Inverters 42 zu akkumulieren und durchzuschalten, wenn das Steuertaktsignal L ist. Das Ausgangssignal des Kippdetektors 38 löscht die Akkumulatoren 12 und 15 am Beginn eines jeden Analysedurchlaufs, wenn r=l.

509883/0904

-Vf-

Die Ausgangssignale der Akkumulatoren 12 und 15 werden auf Quadrierer 13 bzw. 16 geführt. Die Quadrierer 13 und 16 sind binäre Multiplizierschaltungen, die dem Multiplizierer 23 gleich sind, und sie vermögen das Quadrat eines Einzeleingangssignals zu bilden. Die Ausgangssignale der Quadrierer 13 und 16 werden in einem BinäraddJa*er 17 summiert, und das Ausgangssignal des Addierers 17 wird im binären Multiplizierer 18 multipliziert mit einem konstanten Signal, welches die Größe

2
A

darstellt. Das Ausgangssignal des Multiplizierers 18 repräsentiert das gewünschte Leistungsspektrumssignal der Gleichung 13. Das dem Multiplizierer 18 zugeführte konstante Signal ist in einem Register 48 enthalten, in welchem es durch den Benutzer eingegeben worden ist, und zwar zur selben Zeit und in derselben Weise, wie der k-Wert in das Register 20 eingegeben worden.ist.

Zahlreiche Abwandlungen der die Erfindung enthaltenden Vorrichtung sind möglich. Wenn beispielsweise die Zahl N relativ klein ist, kann ein Y(f)-Signal in Übereinstimmung mit GMchung 10 erhalten werden durch Zugriff zu einer ROM-Tabelle, welche 2 Speieherplätze aufweist, unter einer Adresse, welche durch die Nb -Signale definiert ist, unter welcher Adresse das Y(f)-Signal zuvor gespeichert worden ist. Die interessierende Analysierungsfrequenz kann leicht geändert werden. Außerdem kann die Erfindung zum Analysieren von Analogsignalen verwendet werden, indem diese mit einem oben beschriebenen

609883/0904

Ein-Bit-Delta-Jfodulator !codiert werden« oder sie kann auch zum direkten Analysieren von deltaaodulierten Signal en verwendet werden.

509883/0904

Claims

BLUMBACH · WESER - BERGEN · KRAMER

PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN

-JFf.

Postadresse München: Patentconsuit 8 München 60 Radeckestraße 43 Telefon (089) 883605/883604 Telex 05-212313
Postadresse Wiesboden: Patentconsuit 62 Wiesbaden Sonnenberger StraBe 43 Telefon (06121) 562943/561998 Telex 04-186237

Patentansprüche

../Vorrichtung zur Erzeugung eines Signals, das die Leistung bei einer vorbestimmten Frequenz eines Eingangssignals darstellt, dadurch gekennzeichnet, daß das Eingangssignal eine Digital-Signalfolge (br) umfaßt und die Vorrichtung eine erste
Multipliziereinrichtung (ll) aufweist zum Multiplizieren der Digital-Signalfolge mit einem Cosinus-Signal, dessen Argument von der vorbestimmten Frequenz abhängt, sowie eine zweite
Multipliziereinrichtung (14) zur Multiplikation der Digital-Signalfolge mit einem Sinus-Signal, dessen Argument ebenfalls von der vorbestimmten Frequenz abhängt, und eine auf die Ausgangssignale von erster (11) bzw. zweiter (14) Multipliziereinrichtung ansprechende Generatoreinrichtung (12, 13» 15» 3.6 17» l8) zur Erzeugung eines Signals, das die Leistung bei der vorbestimmten Frequenz der Digital-Signalfolge darstellt.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß eine Umsetzereinrichtung (10) zum Umsetzen eines analogen Eingangssignals In die Digital-Signalfolge vorgesehen ist, daß die
Oeneratoreinrichtung eine erste Akkumulator- und Quadrierein-

Mündien: Kramer - Dr. Weser · Krsdi — Wiesbaden: Blumbach - Or. Bergen - Zwirner

509883/0904

richtung (12, 1J>) zum Auf summieren und Quadrieren des Ausgangssignals der ersten Multipliziereinrichtung aufweist, ferner eine zweite Akkumulator- und Quadriereinrichtung (15* 16) zum Aufsummieren und Quadrieren des Ausgangssignals der zweiten Multipliziereinrichtung und eine Addiereinrichtung (17) zum Addieren der Ausgangssignale der ersten bzw. zweiten Akkumulator- und Quadriereinrichtung.
3· Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Generat or einrichtung eine Multipliziervorrichtung (l8) aufweist, zum Multiplizieren des Ausgangssignals der Addiereinrichtung (17) mit einem von der vorbestimmten Frequenz abhängenden konstanten Signal.
4· Vorrichtung nach Anspruch 3» dadurch gekennzeichnet, daß die Umsetzereinrichtung einen Delta-Modulator (lO) umfaßt, der auf einen Zeitabschnitt NT des Analogsignals und auf ein Taktsignal mit der Periode T, das zur Erzeugung der Digital-Signalfolge dient, anspricht, wobei die Folge b lautet, r im Bereich von 1 bis N liegt, und das Cosinus- und das Sinus-Signal den Wert (cos ^j- - cos ^p) bzw. (sin ~j~ - sin ^) aufweist, in welchem k = NTf und f die vorbestimmte Frequenz ist, daß die erste (11) und die zweite (14) Multipliziereinriehtung zur Erzeugung des Ausgangssignals b_r (cos -j?— - cos -jj— bzw. b

(sin —^ - sin ^p) vorgesehen ist, die erste (12, 1J>) und die zweite (15, 16) Akkumulator- und Quadriereinrichtung zur Erzeugung des Ausgangssignals F(k) bzw. Q(k) , mit

509883/0904

2 b, (cos -^ cos

-Σ b_r (sin

die Addiereinrichtung (l?) zur Erzeugung des Ausgangssignals P(k)² + Q(Ic)², und die Multipliziervorrichtung (18) der Generatoreinriehtung zur Erzeugung des Ausgangssignals

Δ²

^₅- f

H ^} L

sin²(
5, Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Ziffern der Digital-Signalfolge b einen Wert +1 oder -1 aufweisen·
6. Verfahren zur Erzeugung eines Signals, das die Leistung bei einer vorbestimmten Frequenz eines analogen Eingangssignals darstellt, dadurch gekennzeichnet, daß ein Zeitabschnitt NT des Analogsignals umgesetzt wird in eine Digital-Signalfolge b_r, die Werte +1 bei einer Folgefrequenz ^ aufweist, wobei r ein variabler Bereich von 1 bis N ist, daß zur Erzeugung einer Folge erster Signale jede Ziffer der Folge b mit einem Cosinus-Signal multipliziert wird, dessen Argument von der vorbestimmten Frequenz abhängt, daß zur Erzeugung einer Folge zweiter Signale jede Ziffer der Folge b mit einem Sinus-Signal multipliziert wird, dessen Argument ebenfalls von der vorbestimmten Frequenz abhängt, daß die Folgen der ersten und

509883/0904

der zweiten Signale aufsummiert und quadriert werden, daß die quadrierten Signale addiert werden, und daß zur Erzeugung des die Leistung darstellenden Signals die addierten Signale mit einem von der vorbestimmten Frequenz abhängenden Signal multipliziert werden.

509883/0904

Leerseite