DE2528000B2 - Verfahren zur Herstellung einer Lötfläche relativ großer Abmessungen - Google Patents
Verfahren zur Herstellung einer Lötfläche relativ großer AbmessungenInfo
- Publication number
- DE2528000B2 DE2528000B2 DE2528000A DE2528000A DE2528000B2 DE 2528000 B2 DE2528000 B2 DE 2528000B2 DE 2528000 A DE2528000 A DE 2528000A DE 2528000 A DE2528000 A DE 2528000A DE 2528000 B2 DE2528000 B2 DE 2528000B2
- Authority
- DE
- Germany
- Prior art keywords
- grid
- carrier
- solder
- area
- soldering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/099—Coating over pads, e.g. solder resist partly over pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10166—Transistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2081—Compound repelling a metal, e.g. solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/044—Solder dip coating, i.e. coating printed conductors, e.g. pads by dipping in molten solder or by wave soldering
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Lötfläche relativ
großer Abmessungen zur Erzeugung großer Berührungsflächen zwischen einem Träger, nämlich eiinem
Substrat einer Dick- und/oder Dünnfilmschaltung oder einem Kühlelement, und einem elektronischen Bauteil.
Bei Schaltkreisen in Dick- oder Dünnfilmtechnik ist es
bei größeren Verlustleistungen erforderlich, für eine gute Wärmeabgabe zu sorgen. Dies wird erreicht durch
Anlöten einer Wärmeleitfläche oder durch Auflöten des Substrates mit einer relativ großen Oberfläche auf einen
die Wärme gut leitenden Träger. Hierzu wird das Substrat auf einer entsprechend großen Flache,
meistens der Rückseite, mit einer lötfähigen Schicht versehen, auf die Lötzinn aufgebracht ist. Diese Schicht
aus Lötzinn muß zum einfachen und sicheren Verlöten mit der Kühlfläche eine bestimmte Dicke aufweisen,
damit eine großflächige Berührung der beiden gewährleistet ist
Es ist auch bereits z. B. aus der DE-OS 23 23 992 und der US-PS 34 29 040 bekannt, auf einem Substrat
Kuppen aus einem Lot aufzubringen, um damit das Anlöten von Anschlußelementen oder von Mikrominiaturelementen
zu ermöglichen bzw. zu erleichtern. Hierbei handelt es sich jedoch um eine möglichst genaue
ίο Positionierung der Lötstelle und um eine gute
Bemessung der Lötmenge zu dem angegebenen Zweck, nämlich der Herstellung einer elektrischen Kontaktierung
sehr kleiner Kontaktflächen.
Die vorliegende Erfindung befaßt sich mit der Aufgabe, ein>.n Weg zu zeigen, wie zur Erzeugung
großer Lötflächen in einfacher Weise die erforderliche Menge Lötzinn auf das Substrat aufgebracht werden
kann.
Gelöst wird diese Aufgabe dadurch, daß auf dem als Lötfläche vorgesehene Bereich des Trägers ein Gitter
aus Lotmetall nicht benetzbaren Linien gebildet und anschließend auf die zwischen die Linien frei bleibenden
Teilflächen Lotmetall aufgebracht wird. Durch diese erfindungsgemäße Aufteilung der Lötflächen in kleinere,
nicht zusammenhängende Teilflächen kann sich infolge der Oberflächenspannung des z. B. aufgeschmolzenen
Löt?.inns auf den Teilflächen je eine Lotkuppe bilden, deren Höhe u. a. von den Abmessungen der
TeilHäche abhängt. Hierdurch kann die Lötmenge so
M eingestellt werden, daß beim Verlöten kein Zinn mehr
abfließt
Weiterbildungen der Erfindung sind in den Unteransprüchen genannt. Ausführungsbeispiele der Erfindung
sind nachfolgend beschrieben.
F i g. 1 zeigt die Draufsicht auf einen Träger, der mit einer Lötfläche versehen werden soll,
F i g. 2 denselben vergrößert von der Seite im Schnitt, Fig. 3 wieder eine Draufsicht nach aufgebrachtem
Raster,
F i g. 4 den vergrößerten Querschnitt nach dem Aufbringen des Rasters,
F i g. 5 denselben nach dem Aufbringen des Lotes und F i g. 6 eine perspektivische Ansicht mit einem
aufzulötenden elektronischen Bauelement.
In den Fig. 1 und 2 ist mit 1 ein z.B. isolierender Träger bezeichnet, der in dem in Fig.! gestrichelt
gezeichneten Bereich 2 mit einer Lötschicht versehen werden soll. Zumindest dieser Bereich 2 wird vorteilhaft
zunächst von allen Verunreinigungen wie z. B. Fetten, Staub etc. befreit. Anschließend wird dieser Bereich 2
mit einer lötbaren Schicht 3 z. B. Versilberungspaste und
danach mit einem Gitter 4, z.B. in Strichform, Karoform, Rautenform oder dergl. versehen, indem ein
Material aufgebracht, z. B. aufgedruckt oder aufgestrichen wird, das kein Lotmetall annimmt. Als Gittermaterial
dient vorteilhaft ein Lötstopplack. Hierauf wird z. B. durch einen Tauch- oder Flow-Solder-Prozeß die
Oberfläche des Trägers 1 mindestens im Bereich 2 mit Lotmetall beschichtet, wobei das Gitter 4 von Lotmetall
frei bleibt. In den durch das Gitter 4 gebildeten Teilflächen 5 oder Kammern bilden sich Lotkuppen 6
aus, deren Höhe von der Größe der Kammern abhängt. Hierdurch kann durch geeignete Wahl des Gitters die
Lotmenge bestimmt werden. Gleichzeitig wird vermie-
t>5 den, daß z. B. bei schräger Lage, in der das Lot noch
flüssig ist, dieses nach einer Kante weglaufen kann, wodurch eine sehr ungleichmäßige Lotverteilung
auftreten würde. Durch die Erfindung wird also auch
eine gleichmäßige Lotverteilung erreicht, ohne daß besondere Maßnahmen beim Auftragen des Lotes
getroffen werden müssen. Beispielsweise kann der Auftrag auch mit einem Lötkolben erfolgen.
Das Gitter 4 kann so aufgebracht werden, daß die Teilflächen 5 Kreis- oder z. B. Ellipsenform aufweisen.
Hierdurch werden die Lotkuppen 6 mehr der Halbkugelform angepaßt
Bei Verwendung eines elektrisch isolierenden Trägers 1 kanu anstelle der Auftragung eines Gitters 4 der
als Lötfläche auszubildende Bereich 2 in Form von Teilflächen 5 mit kleinen rechteckigen, quadratischen,
runden etc. lötfähigexi Flächen versehen werden. Das
nicht von Lotmetall benetzbare Gitter wird in diesem Fall durch die freibleibenden Teile des Trägers 1 selbst
gebildet.
Fig.6 zeigt einen mit einer Lötfläche versehenen
Träger !, auf den ein Leistungstransistor 7 mit seiner lötfähigen Kühlfläche 8 aufgelötet werden soll. Dies
geschieht zweckmäßig durch Erhitzen des Trägers 1 zumindest im Bereich 2 von unten her bis zum
Schmelzen der Lotkuppen 6 und durch Auflegen des Leistungstransistors 7 mit seiner Kühlfläche 8 auf die
Lotkuppen 6. Nach dem Abkühlen ist dieser gut wärmeleitend, großflächig und über die gesamte
Kühlfläche 8 gleichmäßig mit dem Träger 1 verlötet. Der Träger 1 kann ein Wärmeableitblech oder ein
Isolierkörper, z. B. ein Träger einer Dickschichtschaltung sein. Falls letzterer zur guten Wärmeableitung
dienen soll, besteht er vorteilhaft in an sich bekannter Weise aus Aluminiumoxidkeramik.
Bei Verwendung eines isolierenden Trägers 1 kann der Bereich 2 mit einem Anschluß 9 (gestrichelt, F i g. 6)
z. B. in Form eines in Dickschichttechnik gedruckten oder eines aufgedampften Leiters versehen sein, so daß
der Bereich 2 und damit die spätere Lötfläche mit einem gewünschten elektrischen Potential verbunden werden
kann.
Hierzu 1 Blatt Zeichnungen
Claims (11)
1. Verfahren zur Herstellung einer Leitfläche relativ großer Abmessungen zur Erzeugung großer
Berührungsflächen zwischen einem Träger, nämlich einem Substrat einer Dick- und/oder Dünnfilmschaltung
oder einem Kühlelement und einem elektronischen Bauteil, dadurch gekennzeichnet,
daß auf dem als Leitfläche vorgesehenen Bereich (2) des Trägers (1) ein Gitter (4) aus mit Lotmetall nicht
benetzbaren Linien gebildet und anschließend auf die zwischen den Linien frei bleibenden Teilflächen
Lotmetall aufgebracht wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Metallträger verwendet wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein elektrisch isolierender Träger (1)
im als Lötfläche vorgesehenen Bereich (2) mit lötbaren Teilflächen (5) versehen wird und diese
anschließend mit Lotmetall benetzt werden.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß ein Träger (1) im als Lötfläche vorgesehenen Bereich (2) mit einer lötbaren Schicht
(3) versehen wird, auf diese das Gitter (4) aufgebracht und danach die gebildeten freien
Teilflächen (5) mit Lotmetall benetzt werden.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die lötbare Schicht (3) mit einem
elektrischen Anschluß (9) versehen wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet,
daß der Anschluß (9) in Druck- oder Aufdampftechnik hergestellt wird.
7. Verfahren nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß ein
quadratisches Gitter (4) gebildet wird.
8. Verfahren nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß ein
Gitter(4) in Streifenform gebildet wird.
9. Verfahren nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß ein
Gitter (4) in Raulenform gebildet wird.
10. Verfahren nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß ein
derartiges Gitter (4) gebildet wird, daß kreis- oder ellipsenförmige Teilflächen (5) entstehen.
11. Verfahren nach zumindest einem der Ansprüche
1 bis 10, dadurch gekennzeichnet, daß die Linien des Gitters (4) Lötstopplack verwendet wird.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2528000A DE2528000B2 (de) | 1975-06-24 | 1975-06-24 | Verfahren zur Herstellung einer Lötfläche relativ großer Abmessungen |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2528000A DE2528000B2 (de) | 1975-06-24 | 1975-06-24 | Verfahren zur Herstellung einer Lötfläche relativ großer Abmessungen |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2528000A1 DE2528000A1 (de) | 1977-01-20 |
| DE2528000B2 true DE2528000B2 (de) | 1979-12-20 |
Family
ID=5949782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2528000A Withdrawn DE2528000B2 (de) | 1975-06-24 | 1975-06-24 | Verfahren zur Herstellung einer Lötfläche relativ großer Abmessungen |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE2528000B2 (de) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997046059A1 (fr) * | 1996-05-29 | 1997-12-04 | Rohm Co., Ltd. | Procede de montage d'une borne sur une plaquette de circuit et plaquette de circuit |
| DE29616339U1 (de) * | 1996-09-19 | 1997-03-13 | Siemens AG, 80333 München | Leiterplatte |
| DE19723409A1 (de) * | 1997-06-04 | 1998-12-10 | Bosch Gmbh Robert | Steuergerät |
| DE19736962B4 (de) * | 1997-08-25 | 2009-08-06 | Robert Bosch Gmbh | Anordnung, umfassend ein Trägersubstrat für Leistungsbauelemente und einen Kühlkörper sowie Verfahren zur Herstellung derselben |
| JP4265578B2 (ja) * | 2005-06-30 | 2009-05-20 | オムロン株式会社 | 回路基板 |
| RU2436266C2 (ru) * | 2006-06-14 | 2011-12-10 | Басф Се | Способ изготовления электропроводящих поверхностей на носителе |
| DE102006059127A1 (de) | 2006-09-25 | 2008-03-27 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Anordnung optoelektronischer Bauelemente und Anordnung optoelektronischer Bauelemente |
| DE102008063325A1 (de) * | 2008-12-30 | 2010-07-01 | Osram Opto Semiconductors Gmbh | Verfahren zur Fertigung von Leuchtmitteln |
| EP2408284A1 (de) * | 2010-07-14 | 2012-01-18 | Research In Motion Limited | Anordnung und zugehöriges Verfahren zur Bildung einer Lötverbindung |
-
1975
- 1975-06-24 DE DE2528000A patent/DE2528000B2/de not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| DE2528000A1 (de) | 1977-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3818894C2 (de) | ||
| DE2442159A1 (de) | Verfahren zum verbinden von flachseiten miteinander und durch das verfahren hergestellte bauteile | |
| EP0358867A1 (de) | Flip-Chip-Montage mit einer Lötstoppschicht aus einem oxidierbaren Metall | |
| EP0016925B1 (de) | Verfahren zum Aufbringen von Metall auf Metallmuster auf dielektrischen Substraten | |
| DE4304858A1 (de) | ||
| DE1956501C3 (de) | Integrierte Schaltungsanordnung | |
| DE4432774A1 (de) | Verfahren zur Belotung von Anschlußflächen, sowie Verfahren zur Herstellung einer Lotlegierung | |
| DE2202802A1 (de) | Halbleiteranordnung | |
| DE2817480A1 (de) | Hybridschaltung, die mit einer halbleiterschaltung versehen ist | |
| DE2528000B2 (de) | Verfahren zur Herstellung einer Lötfläche relativ großer Abmessungen | |
| DE2218230A1 (de) | Halbleiterbauelement mit guter Wärmeableitung | |
| DE2340142B2 (de) | Verfahren zur massenproduktion von halbleiteranordnungen mit hoher durchbruchspannung | |
| DE3237391A1 (de) | Solarzellenanordnung und verfahren zur herstellung derselben | |
| DE1639262A1 (de) | Halbleiterbauelement mit einer Grossflaechen-Elektrode | |
| EP0484756B1 (de) | Widerstandsanordnung in SMD-Bauweise | |
| DE3211408C2 (de) | ||
| DE3040867A1 (de) | Halbleiteranodnung und verfahren zu ihrer herstellung | |
| DE2238569C3 (de) | Verfahren zum Löten einer Halbleiterplatte | |
| DE2410849B2 (de) | Verfahren zum Auflöten von Miniatur-Bauelementen | |
| DE2653650B1 (de) | Verfahren zum flaechenhaften Verloeten zweier metallischer Koerper | |
| DE1465736B2 (de) | Funktionsblock, insbesondere für datenverarbeitende Anlagen | |
| DE3342279C1 (de) | Lötverfahren und Einrichtung zur Durchführung des Verfahrens | |
| DE10014308B4 (de) | Vorrichtung zum gleichzeitigen Herstellen von mindestens vier Bondverbindungen und Verfahren dazu | |
| EP0144413A1 (de) | Leiterplatte zum auflöten von integrierten miniaturschaltungen und verfahren zur herstellung von solchen leiterplatten | |
| DE1439529B2 (de) | : Halbleiterbauelement mit einem planaren Halbleiterelement auf einer Kontaktierungsplatte und Verfahren zum Herstellen desselben |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OD | Request for examination | ||
| 8239 | Disposal/non-payment of the annual fee |