[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE2218230A1 - Halbleiterbauelement mit guter Wärmeableitung - Google Patents

Halbleiterbauelement mit guter Wärmeableitung

Info

Publication number
DE2218230A1
DE2218230A1 DE19722218230 DE2218230A DE2218230A1 DE 2218230 A1 DE2218230 A1 DE 2218230A1 DE 19722218230 DE19722218230 DE 19722218230 DE 2218230 A DE2218230 A DE 2218230A DE 2218230 A1 DE2218230 A1 DE 2218230A1
Authority
DE
Germany
Prior art keywords
solder
plate
contact
metal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19722218230
Other languages
English (en)
Inventor
Brian Anthony Martinsville; Trevail Lewis Herbert Indianapolis; Ind. Hegarty (V.StA.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE2218230A1 publication Critical patent/DE2218230A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

RCA Corporation New York, N. Y., V. St. A. ,
Halbleiterbauelement mit guter Wärmeableitung.
Bei der Herstellung sogenannter Hybrid - Schaltungen müssen Halbleiterbauelemente und andere einzelne Schaltungskomponenten auf Anschlußteile von Leitungszügen montiert werden, die auf einer isolierenden Trägerplatte aufgedruckt sind. Die genaue und kostensparende Montage von Bauelementen wie zum Beispiel Transistoren ist dabei zu einem Problem geworden. Früher hat man bei diesen Hybridschaltungen die Elektroden der Bauelemente durch Drähte mit den richtigen Anschlußleitungen auf der Trägerplatte verbunden.. Diese Verbindungsart erfordert jedoch viel Sorgfalt seitens einer geschulten Arbeitskraft und trägt wesentlich zu den Kosten des Produkts bei,
209Ö.4 6/1Ö70
Später sind dann verschiedene Montageverfahren für die Bauelemente "bei Hybridschaltungen entwickelt worden, um ohne die Drahtverbindung auszukommen und ein das Halbleiterbauelement enthaltendes Plättchen oder "Chip" durch Hart- oder . Weichlöten direkt mit den Anschlußleitern auf der Trägerplatte zu verbinden. Eines dieser Verfahren ist die sogenannte "Flip-Chip"-Technik, bei welcher man am Halbleiterplättchen in elektrischer Verbindung mit den Elektroden des Bauelements erhabene Höcker oder Kuppen aus Lot vorsieht und am Leitermuster auf der Trägerplatte entsprechende mit Lot benetzbare Anschlußstellen schafft. Eine Maschine oder ein Arbeiter setzt das Halbleiterplättchen dann mit den Lotkuppen auf die benetzbaren Anschlußstellen, worauf Wärme zugeführt wird, um das Lot zu schmelzen und das Bauelement mit der Trägerplatte dauerhaft zu verbinden.
Versuche haben gezeigt, daß es für die Montage in mechanischer Hinsicht am besten ist, die Lotkuppen an den Ecken des Plättchens anzuordnen, weil hierbei die Toleranz für das Ausrichten des Bauelements bezüglich der Anschlußkontakte auf der Trägerplatte am günstigsten ist.
Wenn es sich bei den Bauelementen zum Beispiel um Transistoren handelt, liegen jedoch die Emittergebiete und somit die Emitter-Basis-Ubergänge im mittleren Bereich des Plättchens. Bei einem Transistor wird die meiste Wärme am Kollektor-Basis-Übergang unterhalb der Emitterflächen erzeugt, und es ist wünschenswert, einen Weg vorzusehen, über den die Wärme schnell aus diesem Teil des Bauelements fortgeleitet werden kann, wenn das Bauelement in Betrieb ist. Da sich der einzige kurze und direkte metallische Kontakt zwischen dem Plättchen und den Leitern der Trägerplatte jeweils an den Ecken des Plättchens befindet, ist für die unterhalb des Emittergebiets (oder der Emittergebiete) erzeugte Wärme ein sehr unzureichender Ableit-
209846/1070
weg vorhanden. Bei Verwendung der bisher bekannten kreisförmigen Lötkontaktflächen ist es nicht zweckmässig, die Lotkuppen soweit auszudehnen, daß sie sowohl den mittleren Teil als auch die Ecken des Plättchens einnehmen.
Ein Bauelement wie ein Transistor besteht in der erfindungsgemässen Ausführungsform aus einem Plättchen aus Halbleitermaterial mit einer Hauptfläche und verschiedenen Dotierungsgebieten, deren jedes zum Teil bis an die Hauptfläche reicht und dort freiliegt. Auf jedem dieser verschiedenen an der Hauptfläche liegenden Teile befindet sich eine Metallisierung als Elektrodenkontakt. Eine die Hauptfläche des Plättchens und die Elektrodenkontakte bedeckende Schutzschicht aus Glas enthält einzelne Öffnungen, die zu den verschiedenen Elektrodenkontakten führen. Auf der Glasschicht befinden sich metallisierte Kontaktflächen, und von jeder dieser Flächen aus reicht Metall durch eine zugeordnete Öffnung in der Glasschicht. Jede Kontaktfläche hat in der Nähe der Ecken des Plättchens einen verhältnismässig breiten Teil, der eine relativ dicke freistehende Schicht aus geschmolzenem Lot aufnehmen kann. Jede Kontaktfläche hat ausserdem einen zweiten Teil, der ein verhältnismässig großes wärmeentwickelndes Gebiet des Bauelements überdeckt und so ausgebildet ist, daß er eine relativ dünne freistehende Schicht aus geschmolzenem Lot aufnehmen kann.
Ein Ausführungsbeispiel der Erfindung wird nachstehend anhand von Zeichnungen erläutert.
Figur 1 zeigt in einer Draufsicht ein Halbleiterplättchen in einem frühen Verfahrensstadium auf dem Wege zu einem erfindungsgemässen Transistor;
Figur 2 ist ein Querschnitt in der Ebene 2-2 der Figur 1;
Figur 3 zeigt in einer Draufsicht das in den Figuren 1 und dargestellte Halbleiterplättchen in einem Verfahrensstadium, wo Emittergebiete in das Basisgebiet diffundiert sind;
209846/1070
Figur 4 ist ein Querschnitt in der Ebene 4-4 der Figur 3; Figur 5 zeigt eine Draufsicht des in den vorhergehenden Figuren dargestellten Bauelements mit einer darüber befindlichen Maske, in welcher sich Öffnungen für den Niederschlag der metallenen Elektrodenkontakte befinden;
Figur 6 ist ein Querschnitt in der Ebene 6-6 der Figur 5;
Figur 7 zeigt eine Draufsicht auf das Bauelement nach dem Aufbringen der metallenen Elektrodenkontakte;
Figur 8 ist ein Querschnitt entlang der Schnittlinie 8-8 der Figur 7;
Figur 9 zeigt in einer ähnlichen Schnittansicht wie Figur 8 das Bauelement nach dem Aufbringen einer Schutzschicht aus Glas;
Figur 10 zeigt in einer Draufsicht das Bauelement mit den aufgebrachten Kontaktflächen;
Figur 11 ist ein Querschnitt längs der Schnittlinie 11-11 der Figur 10;
Figur 12 zeigt in einer Draufsicht das Bauelement mit den von Lot bedeckten Kontaktflächen;
Figur 13 zeigt einen Schnitt längs der Schnittlinie 13-13 der Figur 12;
Figur 14 ist eine Draufsicht auf eine Anordnung von Zuleitungskontakten, die das bisher dargestellte Bauelement aufnehmen können;
Figur 15 zeigt das montierte Bauelement im Querschnitt.
Eine bevorzugte Ausführungsform eines erfindungsgemässen Bauelements und ein erfindungsgemässes Herstellungsverfahren werden nachstehend ausführlich beschrieben. Das Verfahren wird anhand der Herstellung eines bipolaren Transistors mit mehreren in ein Basisgebiet diffundierten getrennten Emittergebieten erläutert, es kann jedoch auch ebensogut für einen Transistor mit einem einzigen großen Emittergebiet angewendet werden. Der Transistor soll mit Anschlußleitungen verbunden werden, die von
209846/1070
2278230
Lot benetzbar sind und im Siebdruck auf eine keramische Trägerplatte aufgebracht sind.
Wie in den Figuren 1 und 2 gezeigt, besteht das Halbleiterbauelement aus einem η-leitenden Siliziumplättchen 2, in dessen Mitte ein Basisgebiet 4 diffundiert ist. Das Plättchen ist in Wirklichkeit in diesem Stadium der Herstellung ein Teil einer viel größeren Scheibe, sodaß mehrere Hundert solcher Plättchen gleichzeitig hergestellt werden. Eine Passivierungsschicht 8 aus Siliziumdioxyd bedeckt die obere Fläche 6 des Plättchens mit Ausnahme desjenigen Bereichs, wo das Basisgebiet 4 durch Diffusion von p-Störstoff in das n»leitende Plättchen gebildet wird. Der Transistor hat daneben ein n-leitendes Kollektorgebiet 5.
Der nächste Verfahrensschritt besteht in der Diffusion mehrere Emittergebiete in das Basisgebiet. Hierzu lässt man zunächst eine passivierende Schicht 8' (Figur 4) aus Siliziumdioxyd über die ganze Oberfläche 6 des Plättchens erneut wachsen oder sich niederschlagen, worauf man mittels der herkömmlichen Photomasken- und Ätztechnik Öffnungen in der Siliziumdioxydschicht 8' vorsieht, um Störstoffe in das Plättchen diffundieren zu lassen. Wie in den Figuren 3 und 4 gezeigt, hat die Siliziumdioxydschicht 8' Öffnungen 10a, 10b, 10c und 10d, in welche man n-Störstoffe diffundieren lässt, um getrennte Emittergebiete 12a, 12b, 12c und 12d zu bilden.Bei dem dargestellten Bauelement haben die Emittergebiete etwa halbmondförmige Gestalt, es sind jedoch auch andere geometrische Formen möglich. Rings um den Umfang des Plättchens 2 wird in der Siliziumdioxydschicht 8' eine ringförmige Öffnung 14 gebildet, und durch diese Öffnung wird ein Ring von n-Störstoffen 16 in das Kollektorgebiet 5 diffundiert, um einen umleitenden Kontakt zum Kollektorgebiet zu schaffen«,
209846/1070
Als nächstes wird wiederum eine Passivierungsschicht aus Siliziumdioxyd 8'' aufgetragen und mit Öffnungen versehen, sodaß Emitter, Basis und Kollektor durch Metallisierung mit Kontakten versehen werden können. Wie in den Figuren 5 und 6 gezeigt, entsprechen die Emitterkontaktöffnungen 18a,b,c,d den Emittergebieten 12a,b,c und d. Die Kontaktöffnung 20 für die Basis besteht aus einem Schlitz, der einen schmalen Teil des Basisgebieifcs nahe an dessen Rand freilegt und dabei auch den Konturen der vier getrennten Emittergebiete. 12a bis 12d folgt. Ferner ist eine KontaktÖffnung 14· für den Kollektor vorgesehen, die einen Teil des n+-leitenden Kollektorkontakts 16 freilegt.
Der nächste Verfahrensschritt besteht darin, durch die oben beschriebenen Öffnungen hindurch Metall für die Emitter-, Basis- und Kollektorkontakte niederzuschlagen. Dies geschieht durch Aufdampfen einer Aluminiumschicht auf die gesamte obere Fläche des Plättchens und, unter Anwendung der Masken- und Ätztechnik, anschließendes Entfernen des Metalls mit Ausnahme derjenigen Stellen, die zur Herstellung der Kontakte und Verbindungen mit Metall bedeckt bleiben können. Wie die Figuren 7 und 8 zeigen, berühren die Aluminiumteile 22a bis 22d die Emittergebiete 12a bis 12d. Um alle die getrennten Emittergebiete miteinander zu verbinden, verläuft über der Siliziumdioxydschicht 8'· ein leitender Aluminiumstreifen 24, der über Halsteile mit den Emitterkontakten 22a bis 22d verbunden ist. Mit dem Metallkontakt 26 für das Basisgebiet, der innerhalb des Schlitzes verläuft, ist ein metallener Arm 26 verbunden, der sich über der Siliziumdioxydschicht 811 zur Mitte des Plättchens erstreckt. Ein Ring 30 aus Metall (aufgedampftes Aluminium) umgibt den die Emitter verbindenden Kontaktstreifen 24 und stellt den Kontakt mit de» n+-leitenden Gebiet 16 des Kollektors her. Ein Teil dieses Kollektor-Metallkontakts 30 liegt auf der Siliziumdioxydschicht 8'f. Rund um den Umfang des Bauelemtns wird eine freie Fläche 31 gelassen, sodaß die einzelnen Plättchen,
209846/1070
«» ξ mm
von denen sich Hunderte auf einer Scheibe befinden und gleichzeitig hergestellt werden, später voneinander getrennt v/erden können.
Wie in Figur 9 gezeigt, wird als nächstes auf die gesamte Oberfläche des Plättchens eine dünne Glassicht 32 aufgebracht. Das Glas kann ein Borosilicat-Glas sein, welches durch Überströmen der erhitzten Oberfläche des Plättchens mit einer Mischung aus Diboran und Silan, verdünnt mit Argon, niedergeschlagen wird. Die Glasschicht 32 sei etwa 2 bis 7 /um dick. Das Glas bildet bei relativ kleinen Schichtdicken einen guten Schutz gegen Feuchtigkeit. Es können auch andere Glassorten wie beispielsweise Bleiglas verwendet werden.
Zur Herstellung elektrischer Kontakte zum Emitter-, Basis- und Kollektorgebiet des Bauelements v/erden Öffnungen in die Glasschicht geätzt, wofür eine Ätzlösung verwendet werden kann, die pro Liter 300 ml Fluorwasserstoffsäure (48 % HF) und 5 Tropfen Natriumlaurylsulfat (als Netzmittel) enthält. Dieser Ätzlösung wird eine lösliche Metallverbindung hinzugefügt, die sich auf der Aluminiumfläche der Metallkontakte schnell genug niederschlägt, um die Bildung von Aluminiumoxyd zu verhindern. Bei der Metallverbindung kann es sich um Zinksulfat in der Form von ZnSO^* 6H2O bei einer Konzentration von 170 Gramm pro Liter handeln. Wenn man nicht verhindert, daß sich während des Ätzvorgangs auf den Aluminiumkontakten eine dünne Schicht aus Aluminiumoxyd bildet, dann läßt sich eine gute niederohmige Metallverbindung zu den Metallkontakten an den Emitter-, Basis- und Kollektorgebieten nur schwer erreichen. Die Konzentration der Fluorwasserstoffsäure-Lösung sollte so stark sein, daß das Glas mit einer Abtragungsgeschwindigkeit von 100 £ bis 200 £ pro Sekunde geätzt wird, und das Metall der zugegebenen löslichen Verbindung sollte ein Elektrodenpotential haben, das in der elektrochemischen Spannungsreihe unter demjenigen des Aluminiums liegt. Der Gehalt
- 8 209846/ 1070
der Metallverbindung muß so hoch sein, daß sich das Metall schneller niederschlägt als es aufgelöst wird.
Mit diesem Ätzverfahren werden, wie Figur 10 zeigt, an gegenüberliegenden Ecken des Plättchens Löcher 34 und 38 in die Glasschicht 32 geätzt, um Kontaktöffnungen zu der Metallauflage 30 zu schaffen. In der Nähe einer anderen, dazwischenliegenden Ecke wird ein Loch 36 in die Glassicht 32 geätzt, welches die Kontaktöffnung zu dem Emitter-Kontaktstreifen 24 bildet. Ein weiteres in der Mitte des Plättchens in die Glasschicht 32 geätztes Loch 40 bildet eine Öffnung zum Basiskontakt 28.
Als nächstes werden auf die Oberfläche der Glasschicht 32 Emitter-, Basis- und Kollektorkontaktflächen niedergeschlagen, wobei jeweils ein Teil des Metalls auch in den geätzten Öffnungen abgelagert wird, um den Kontakt zu den Emitter-, Basis- und Kollektorgebieten herzustellen. Wie in Figur 10 gezeigt, haben diese metallenen Kontaktflächen eine ganz bestimmte Form, die für das erfindungsgemässe Prinzip wesentlich ist. Es wird zunächst eine Aluminiumschicht auf die gesamte Glasoberfläche aufgedampft, worauf durch herkömmliche Photomasken- und Ätztechnik das Aluminium soweit wieder entfernt wird, daß nur die für die Kontaktflächen benötigten Teile übrig bleiben. Eine dieser Kontaktflächen 42 hat einen relativ breiten Teil 44, auf dem ein verhältnismässig hoher Hügel oder Hocker aus Lot gebildet werden kann. Die Kontaktfläche 42 hat ausserdem einen weiteren verhältnismässig schmal ausgebildeten Teil 46, der sich über das Emittergebiet 12 a ausbreitet. Dieser Teil kann nur eine dünne Lotschicht aufnehmen. Die Kontaktfläche 42 hat ferner einen kreisförmigen Teil 48, der nur als Fortsatz zur Erfassung der geätzten öffnung 34 dient, durch welche ein Kontakt zu der streifenförmigen Metallauflage 30 und somit zum Kollektorgebiet herstellt wird.
- 9 209846/ 1070
ßfö [cfä so
eingcgeivfjxrj am . </?< ß, Μ33φ40
Die Kontaktfläche 42 befindet sich in einer Ecke des HaIbleiterplättchens.
In der gegenüberliegenden Ecke des Plättchens befindet sich eine ähnliche Kontaktfläche 56 mit einem verhältnismässig breiten Teil 58, einem verhältnismässig schmal ausgebildeten und das Emittergebiet 12c überdeckenden Teil 60 und einem kreisförmigen Ansatz 62, der über die geätzte Öffnung 38 reicht und ebenfalls einen Kontakt zum Kollektor-Streifen 30 herstellt.
In einer weiteren Ecke des Plättchens befindet sich eine dritte Kontaktfläche 50 mit einem verhältnismässig breiten Teil.52 und einem verhältnismässig schmal ausgebildeten und das Emittergebiet 12b überdeckenden Teil 54. Diese Kontaktfläche ist durch die Öffnung 36 in der Glasschicht 32 mit der die Emitter verbindenden Metallauflage 24 verbunden.
In der Ecke des Plättchens, die der Emitter-Kontaktflache jS€T gegenüberliegt, befindet sich eine vierte Kontaktfläche 64«, Die Kontaktfläche 64 hat einen verhältnismässig breiten Teil 66 in der Nähe der Ecke des Plättchens und einen weiteren, verhältnismässig schmal ausgebildeten Teil 68, der das Emittergebiet 12d überdeckt. Der Teil 68 ist ausserdem mit einem Metallstreifen 70 verbunden, dessen verbreitertes Ende 72 über der Öffnung 40 in der Glassicht 32 liegt. Durch die Öffnung führt eine Metallverbindung zu dem unterhalb der GlasscMcht verlaufenden metallenen Arm 28 des Basiskontakts 26.
Jede der metallenen Kontaktflächen 42, 50, 56 und 64 wird mit einem anderen Metall überzogen, welches die Kontaktflächen für Lot benetzbar macht. Dies kann auf herkömmliche Weise dadurch geschehen, daß man zunächst eine dünne Schicht aus Zink chemisch ablagert und diese dann dünn stromlos vernickelt. Die hierdurch entstandene zusammengesetzte Schicht ist in den Fi-
- 10 209846/1070
guren 12 und 13 je nach den Kontaktflächen 42, 50, 56 und 64 mit 74a,b,c und d bezeichnet.
Die Metallkontaktflächen erhalten als nächstes einen Überzug aus Lot. Dies kann durch Eintauchen des gesamten Plättchens in ein Bad aus geschmolzenem Lot geschehen. Eine dünne Lotschicht bleibt an allen vernickelten Flächen, jedoch nicht an der Glasoberfläche haften. Anschließend wird auf jeden der Flächenabschnitte 44, 52, 58 und 66 jeweils eine Lotperle gelegt, worauf man das Lot schmelzen läßt, sodaß es auf den metallisierten Flächen zerfließt. Hierbei entstehen Lotschichten 76a, b,c, und d auf den Kontaktflächen 42, 50, 56 und 64. Wie in Figur 13 gezeigt, bilden sich verhältnismässighohe Lotkuppen auf den Abschnitten 44, 52, 58 und 66 dieser Metallflächen. Auf den Teilen 46, 54, 60 und 68, die über den Emittergebieten liegen, bleibt jedoch wegen ihrer schmäleren Abmessungen die Lotschicht verhältnismässig dünn. Auf den Teilen 48, 62, 70 und 72 der Kontaktflächen bildet das Lot ebenfalls eine verhältnismässig dünne Schicht.
Die Halbleiterscheibe wird nun in einzelne getrennte Plättchen zerteilt, und jedes Plättchen ist so weit fertig, daß es mit den zugeordneten Kontaktenden der Leiter auf einer Schaltungsplatte verbunden werden kann. Ein kleiner Ausschnitt aus einer gedruckten Schaltungsplatte ist in Figur 14 dargestellt. Sie besteht aus einem keramischen Substrat 86 mit darauf aufgebrachten Leitern 88, 90, 92 und 94. Diese Leiter sind flache Streifen einer Cermet-Leitermasse, die durch ein Siebdruckverfahren aufgebracht sind. Die Enden dieser Leiter seien mit einem dünnen Nickelüberzug 96, 98, 100 und 102 versehen, der sie für Lot benetzbar macht.
Zur Montage auf der Schaltungsplatte wird das Plättchen mit der Oberseite nach unten derart angeordnet, daß jede Kontaktfläche 42, 50, 56 und 64 eines der metallisierten Enden 98,
209 846/10.7 0 - 11 -
96, 102 und 100 berührt (Figur 15). Die Anordnung wird dann bis zum Schmelzen des Lots erwärmt. Da die benetzbaren Flächen der Leiterenden etwas größer sind als die von Lot bedeckten Kontaktflächen des Plättchens, fließen beim Schmelzen des Lots die hohen Lotkuppen auseinander, und das -von ihnen ausgehende Lot verteilt sich über die metallisierten Flächen der auf dem Substrat befindlichen Leiter. Hierdurch entsteht eine gleichmässig dünne Lotschicht zwischen den Kontaktflächen des Plättchens und den Anschlußenden dieser Leiter. Lot ist ein verhältnismässig schlechter Wärmeleiter, da jedoch die Lotschicht zwischen den beiden Teilen dünn ist, ist ein guter Wärmeflußweg zwischen den Emittergebieten und der Trägerplatte vorhanden. Hierdurch ist die Wärmeableitung vom Emitter zur Trägerplatte viel besser als bei Anordnungen, die nach den bisher bekannten Arten der "Flip-Chip" -Technik hergestellt worden sind. Eine schnelle Wärmeabfuhr von den Metallflächen 70 und 72 ist nicht notwendig,und daher braucht das Lot auf diesen Flächen nicht in direkter Berührung mit den benetzbaren Teilen der auf der Trägerplatte befindlichen Leiter zu stehen.
209846/1070

Claims (4)

  1. Patentansprüche.
    M./Halbleiterbauelement zum Verlöten mit Metallkontakten auf einer isolierenden Trägerplatte, bestehend aus einem Plättchen aus Halbleitermaterial mit einer Hauptfläche und Dotierungsgebieten, die jeweils mit.einem Teil bis zur Hauptfläche reichen und dort jeweils einen Metallbelag als Elektrodenkontakt tragen, und die mindestens eine beim Betrieb des Bauelements starke Wärme entwickelnde Zone haben, und einer die Hauptfläche und die Metallbeläge bedeckenden dünnen Glaeschicht mit zu den einzelnen Metallbelägen führenden Öffnungen, dadurch gekennzeichnet , daß auf der Glasschicht (32) metallene Kontaktflächen (42, 50, 56, 64) angeordnet sind, von denen jeweils ein erster Teil (44, 52, 58, 66) nahe einer Ecke des Plättchens verhältnismässig breit zur Aufnahme einer relativ dicken, freistehenden Schicht geschmolzenen Lots (76a bis 76d) ausgebildet ist, und von denen jeweils ein zweiter Teil (46, 54, 60, 68) über einer verhältnismässig großen wärmeentwickelnden Zone (12a bis 12d) des Bauelements liegt und zur Aufnahme einer relativ dünnen freistehenden Lotschicht ausgebildet ist, und daß von jeder Kontaktfläche (42, 50, 56, 64) Metall durch eine der Öffnungen (34,36,38,40) in der Glasschicht greift.
  2. 2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß sich die verhältnismässig große wärmeentwickelnde Zone unter dem Emittergebiet (12 a bis 12d) eines Transistors befindet.
  3. 3. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet, daß das Emittergebiet in mehrere voneinander getrennte Abschnitte (12a, 12b,12c,12d) aufgeteilt ist.
    209846/ 1070 _ 2 -
    - 4L -
  4. 4. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß es ein mittels der Flip-Chip-Technik an metallisierte Flächen auf einem isolierenden Substrat anzuschließender Transistor ist, der aus einem im wesentlichen rechteckigen Plättchen (2) aus Halbleitermaterial mit einer Hauptfläche (6) besteht; und daß das Plättchen ein Kollektorgebiet (5) eines ersten Leitungstyps aufweist, welches einen am Aussenrand des Plättchens bis zur Hauptfläche reichenden Teil hat und dort einen rings um das Plättchen verlaufenden Metallbelag (30) als Kollektorkontakt trägt; und daß sich innerhalb des Kollektorgebiets (5) ein Basisgebiet (4) von !entgegengesetztem Leitungstyp mit einem ebenfalls bis an die Hauptfläche reichenden Teil befindet, der einen ringsum am Aussenrand des Basisgebiets verlaufenden Metallbelag (26) als Basiskontakt trägt; und daß sich innerhalb des Basisgebiets (4) ein Emittergebiet (12a bis 1Sd) vom ersten Leitungstyp mit einem ebenfalls Ms an die Hauptfläche reichenden Teil befindet, der einen Metallbelag (22 a bis 22 d) als Emitterkontakt trägt; und daß über der Hauptfläche (6) und den Metallbelägen (30, 26, 22a bis 22d) eine Schutzschicht aus Glas (32) liegt, die zu den einzelnen Metallbelägen führende Öffnungen (34, 36, 38, 40) aufweist; und daß auf der Glasschicht (32) in der Nähe der Ecken des Plättchens metallene Kontaktflächen (42, 50, 56, 64) angeordnet sind, von denen Metall durch die Öffnungen greift und die einzelne Abschnitte (12a bis 12d) des Emittergebiets überdeckende Teile haben; und .daß jede der Kontaktflächen einen Teil (44, 52, 58, 66) aufweist, der zur Aufnahme einer relativ dicken freistehenden Lotschicht (76a bis 76d) verhältnismässig breit ausgebildet ist, während ein über dem Emittergebiet liegender Teil (46, 54, 60, 68) zur Aufnahme einer relativ dünnen Lotschicht verhältnismässig schmal ausgebildet ist.
    „ 3 _ 209846/1070
    Verfahren zur Montage eines als Plättchen ausgebildeten Halbleiterbauelements mit Dotierungsgebieten und mit einer wärmeentwiekelnden Zone an ein Leitermuster auf einer isolierenden Trägerplatte» wobei die den Leitern auf der Trägerplatte zuzuwendende Oberfläche des Bauelements mit einer dünnen Isolierschicht aus Glas überzogen wird, durch welche Öffnungen zu den Dotierungsgebieten führen, und wobei auf der Glassicht von Lot benetzbare Kontaktflächen gebildet werden, die durch die Öffnungen mit den Dotierungsgebieten elektrisch verbunden sind und die in der Nähe der Ecken des Plättchens relativ breit ausgebildete Teile und über der wärmeentwickelnden Zone relativ schmal ausgebildete Teile haben, dadurch gekennzeichnet , daß den Kontaktflächen (42, 50, 56, 64) Lot derart zugeführt wird, daß es sich auf den breit ausgebildeten Teilen (44, 52, 58, 66) zu verhältnismässig hohen Kuppen (76a bis 76d) und auf den schmaler ausgebildeten Teilen (46, 54, 60, 68) zu einer dünnen Schicht ansammelt; und daß auf dem Leitermuster (88, 90, 92, 94) der Trägerplatte (86) von Lot benetzbare Flächen (96, 98, 100, 102) gebildet werden, die größer als die von Lot bedeckten Teile des Plättchens (2) sind; und daß das Plättchen mit den Lotkuppen (76a bis 76d) nach unten derart auf die Trägerplatte gelegt wird, daß die Lotkuppen die benetzbaren Leiterflächen berühren, worauf durch Erhitzen das Lot wieder zum Fließen gebracht wird, sodaß die Lotkuppen auseinanderfließen und die schmaler ausgebildeten Teile der Kontaktflächen des Plättchens in guten elektrischen und wärmeleitenden Kontakt mit den benetzbaren Flächen der Leiter auf der Trägerplatte kommen.
    209846/1070
    AS
    Leerseite
DE19722218230 1971-04-28 1972-04-14 Halbleiterbauelement mit guter Wärmeableitung Pending DE2218230A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13824471A 1971-04-28 1971-04-28

Publications (1)

Publication Number Publication Date
DE2218230A1 true DE2218230A1 (de) 1972-11-09

Family

ID=22481133

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19722218230 Pending DE2218230A1 (de) 1971-04-28 1972-04-14 Halbleiterbauelement mit guter Wärmeableitung

Country Status (10)

Country Link
US (1) US3772575A (de)
AU (1) AU467540B2 (de)
BE (1) BE782752A (de)
CA (1) CA975870A (de)
DE (1) DE2218230A1 (de)
ES (2) ES401934A1 (de)
FR (1) FR2134553B1 (de)
GB (1) GB1374848A (de)
IT (1) IT950041B (de)
NL (1) NL7205728A (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53147968A (en) * 1977-05-30 1978-12-23 Hitachi Ltd Thick film circuit board
US4376287A (en) * 1980-10-29 1983-03-08 Rca Corporation Microwave power circuit with an active device mounted on a heat dissipating substrate
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
JP2598328B2 (ja) * 1989-10-17 1997-04-09 三菱電機株式会社 半導体装置およびその製造方法
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US7198969B1 (en) 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5258330A (en) * 1990-09-24 1993-11-02 Tessera, Inc. Semiconductor chip assemblies with fan-in leads
GB2255672B (en) * 1991-05-10 1994-11-30 Northern Telecom Ltd Opto-electronic components
US7073254B2 (en) 1993-11-16 2006-07-11 Formfactor, Inc. Method for mounting a plurality of spring contact elements
US5820014A (en) * 1993-11-16 1998-10-13 Form Factor, Inc. Solder preforms
US5874782A (en) * 1995-08-24 1999-02-23 International Business Machines Corporation Wafer with elevated contact structures
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US5994152A (en) * 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US5937276A (en) 1996-12-13 1999-08-10 Tessera, Inc. Bonding lead structure with enhanced encapsulation
CN114407502A (zh) * 2022-03-01 2022-04-29 苏州通富超威半导体有限公司 印刷治具以及印刷方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE636316A (de) * 1962-08-23 1900-01-01
DE1627762B2 (de) * 1966-09-17 1972-11-23 Nippon Electric Co. Ltd., Tokio Verfahren zur Herstellung einer Halbleitervorrichtung
US3539882A (en) * 1967-05-22 1970-11-10 Solitron Devices Flip chip thick film device
US3567506A (en) * 1968-03-22 1971-03-02 Hughes Aircraft Co Method for providing a planar transistor with heat-dissipating top base and emitter contacts
JPS4831507B1 (de) * 1969-07-10 1973-09-29
US3631307A (en) * 1970-02-13 1971-12-28 Itt Semiconductor structures having improved high-frequency response and power dissipation capabilities
US3697828A (en) * 1970-12-03 1972-10-10 Gen Motors Corp Geometry for a pnp silicon transistor with overlay contacts

Also Published As

Publication number Publication date
FR2134553B1 (de) 1977-09-30
AU4097072A (en) 1972-10-18
GB1374848A (en) 1974-11-20
US3772575A (en) 1973-11-13
NL7205728A (de) 1972-10-31
AU467540B2 (en) 1972-10-18
CA975870A (en) 1975-10-07
ES401934A1 (es) 1975-11-01
FR2134553A1 (de) 1972-12-08
IT950041B (it) 1973-06-20
ES406660A1 (es) 1975-09-16
BE782752A (fr) 1972-08-16

Similar Documents

Publication Publication Date Title
DE2218230A1 (de) Halbleiterbauelement mit guter Wärmeableitung
DE4000089C2 (de)
DE1933547B2 (de) Traeger fuer halbleiterbauelemente
DE2813968A1 (de) Halbleiteranordnung mit kontaktwarzen-anschluessen
DE2554398A1 (de) Lichtemissionsdiodenelement und -anordnung
DE1764155C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper
DE2033532C3 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE1810322A1 (de) Halbleiterbauelement mit einer Vielzahl von streifenfoermigen zueinander parallelen Emitterbereichen und mit mehreren Kontaktierungsebenen und Verfahren zu seiner Herstellung
DE2315710B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2500235C2 (de) Ein-PN-Übergang-Planartransistor
DE1564534A1 (de) Transistor und Verfahren zu seiner Herstellung
DE2306842C3 (de) Verfahren zum Herstellen einer Vielzahl von Halbleiterelementen aus einer einzigen Halbleiterscheibe
DE2716205B2 (de) Elektrolumineszenzanzeigevorrichtung und Verfahren zu deren Herstellung
DE1639262A1 (de) Halbleiterbauelement mit einer Grossflaechen-Elektrode
DE3209666A1 (de) Halbleitervorrichtung und verfahren zum herstellen eines aufbaumetallkontaktes derselben
DE2608813C3 (de) Niedrigsperrende Zenerdiode
DE1812130B2 (de) Verfahren zum herstellen einer halbleiter- oder dickfilmanordnung
DE1764171A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE2528000B2 (de) Verfahren zur Herstellung einer Lötfläche relativ großer Abmessungen
DE1952499A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE3780660T2 (de) Thyristor mit einem mit seinem gate gekoppelten widerstandselement und verfahren zu dessen herstellung.
DE1439529B2 (de) : Halbleiterbauelement mit einem planaren Halbleiterelement auf einer Kontaktierungsplatte und Verfahren zum Herstellen desselben
DE3331298A1 (de) Leistungsthyristor auf einem substrat
DE1514943C3 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE2331534A1 (de) Verfahren zum anbringen eines elektrischen leiters

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee