DE1764056C2 - Verfahren zum Herstellen einer Halbleiteranordnung - Google Patents
Verfahren zum Herstellen einer HalbleiteranordnungInfo
- Publication number
- DE1764056C2 DE1764056C2 DE1764056A DE1764056A DE1764056C2 DE 1764056 C2 DE1764056 C2 DE 1764056C2 DE 1764056 A DE1764056 A DE 1764056A DE 1764056 A DE1764056 A DE 1764056A DE 1764056 C2 DE1764056 C2 DE 1764056C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- silicon
- diffusion
- channel
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 238000000034 method Methods 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 28
- 229910052710 silicon Inorganic materials 0.000 claims description 28
- 239000010703 silicon Substances 0.000 claims description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 45
- 238000005530 etching Methods 0.000 description 24
- 235000012239 silicon dioxide Nutrition 0.000 description 22
- 239000000377 silicon dioxide Substances 0.000 description 22
- 229910052581 Si3N4 Inorganic materials 0.000 description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 13
- 230000005669 field effect Effects 0.000 description 12
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- MIMUSZHMZBJBPO-UHFFFAOYSA-N 6-methoxy-8-nitroquinoline Chemical compound N1=CC=CC2=CC(OC)=CC([N+]([O-])=O)=C21 MIMUSZHMZBJBPO-UHFFFAOYSA-N 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000000354 decomposition reaction Methods 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical class F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004028 SiCU Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- FRIKWZARTBPWBN-UHFFFAOYSA-N [Si].O=[Si]=O Chemical compound [Si].O=[Si]=O FRIKWZARTBPWBN-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 238000009415 formwork Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/043—Dual dielectric
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/053—Field effect transistors fets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/106—Masks, special
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/113—Nitrides of boron or aluminum or gallium
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/114—Nitrides of silicon
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/151—Simultaneous diffusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/957—Making metal-insulator-metal device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Light Receiving Elements (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
wobei auf dem Halbleiterkörper die Isolierschicht und auf dieser die Siliciumschicht gebildet werden
und letztere durch eine Ätzbehandlung ausgeformt und dann als Maske bei der Ausbildung der Diffusionszone
verwendet wird, dadurch gekennzeichnet, daß
— die Isolierschicht aufgebaut wird aus einer unteren Siliciumdioxid-Teilschicht (13) auf dem
Halbleiterkörper (10), einer Siliciumnitrid-Teilschicht
(14) auf der Siliciumdioxid-Teilschicht und einer oberen Siliciumdioxid-Teilschicht (15)
auf der Siliciumnitrid-Teilschicht,
— in der oberen Siliciumdioxid-Teilschicht vor dem Aufbringen der Siliciumschicht (16) durch
Ätzung mit einem die Siliciumnitrid-Teilschicht nicht wesentlich angreifenden Ätzmittel eine
kanalartige Ausnehmung (22) gebildet wird,
— dann die Siliciumschicht (16) auf die gesamte Oberfläche aufgebracht und anschließend innerhalb
der kanalartigen Ausnehmung unter Freilegung der darunter befindlichen Siliciumnitrid-Teilschicht
teilweise ausgeätzt wird, so daß ein Abschnitt der Siliciumschicht bestehen bleibt, der
sich streifenförmig über einen wesentlichen Teil der Längsausdehnung dieser Ausnehmung erstreckt,
mit Abstand von den Seitenkanten der kanalartigen Ausnehmung angeordnet ist und
die benachbarte obere Siliciumdioxid-Teilschicht (15) wenigstens an einem Ende überlappt,
die benachbarte obere Siliciumdioxid-Teilschicht (15) wenigstens an einem Ende überlappt,
— anschließend der frei liegende und die Diffusionszone bestimmende Abschnitt der Siliciumnitrid-
und der unteren Siliciumdioxid-Teilschicht unter Verwendung der ausgeformten Siliciumschicht
als Ätzmaske ausgeätzt werden,
— zum Ausbilden der Diffusionszone Fremdstoffe in den nunmehr frei liegenden Abschnitt des
Halbleiterkörpers diffundiert werden,
— gleichzeitig oder anschließend die Siliciumschicht durch Diffundieren von Fremdstoffen in
den leitenden Zustand übergeführt wird und
— in gleichzeitiger Anwendung der Verfahrensschritte auf eine Mehrzahl von Halbleiterbauelementen
die Siliciumschicht für Verbindungsleitungen zwischen mindestens zwei Halbleiterbauelementen
eingesetzt und hierzu selektiv ausgeätzt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß
— die Ausätzung des zu entfernenden Teils der Siliciumschicht (16) innerhalb der kanalartiger;
Ausnehmung (22) durchgeführt wird mit Hilfe einer auf fotografischem Wege hergestellten
Maske (21), die eine öffnung breiter als die kanalartige Ausnehmung aufweist und damit auch
die Ränder der kanalartigen Ausnehmung einer Nachätzung unterworfen werden, so daß der
streifenförmige Abschnitt der Siliciumschicht in der kanalartigen Ausnehmung unabhängig von
einer Lageabweichung dieser Maske stets mittig ausgerichtet ist
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zum Ausätzen der oberen Siliciumdioxid-Teilschicht
(15) ohne wesentlichen Angriff an der darunter liegenden Siliciumnitrid-Teilschicht
(14) Ammoniumbifluorid verwendet wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß eine sich längs der
Kante der kanalartigen Ausnehmung erstreckende Zone zur Verbindung mit den Diffusionszonen (11,
12) mit einem Metallüberzug versehen wird.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die aus Silicium bestehenden Verbindungsleitungen
mit einem Metallüberzug versehen werden.
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Halbleiteranordnung der im Oberbegriff
des Anspruchs 1 angegebenen Art.
Bei bestimmten Halbleiterbauelementen kommt es im Hinblick auf die Geringhaltung der Ausschußquote und auf die Zuverlässigkeit im Betrieb entscheidend auf die genaue Einhaltung vorgegebener Maßverhältnisse und gegenseitiger Ausrichtung der einzelnen Teile an. Ein typisches Beispiel hierfür ist die Gate-Elektrode eines Feldeffekttransistors, die einen genau einzuhaltenden (vertikalen) Abstand von der Source- und der Drainzone und eine ebenso genaue Ausrichtung gegenüber diesen Zonen bei geringfügigem und gleichfalls genau einzuhaltenden (seitlichen) Überlappungsgrad haben soll. Bei Nichterfüllung dieser Genauigkeitsforderungen kommt es unvermeidlich zu unerwünschten Schwankungen in den Betriebskenngrößen und zu hohen Ausschußquoten. Man muß sich hierbei auch vergegenwärtigen, daß im Zuge der Mikrominiaturisierung integrierter Halbleiterschaltungen Tausende solcher Bauelemente (z. B. Feldeffekttransistoren mit isoliertem Gate — sog. IGFETs) gleichzeitig auf einem Halbleiterchip hergestellt werden und die angesprochenen Forderungen an die Gate-Elektrode bei einem jeden dieser Bauelemente bzw. Transistoren zu erfüllen sind. Entsprechendes gilt auch für andere Schaltungselemente mit einem Aufbau vom Typ Metall-Isolierstoff-Halbleiter(MIS-Elemente).
Als Beispiel für letztere seien eltktrooptische Anordnungen genannt, die für die Funktion eines Bildaufnahmeelementes in Betracht kommen und größere Anzahlen von lichtempfindlichen Dioden mit Diffusionssperrschicht aufweisen, welch letztere durch einen Isolierfilm
Bei bestimmten Halbleiterbauelementen kommt es im Hinblick auf die Geringhaltung der Ausschußquote und auf die Zuverlässigkeit im Betrieb entscheidend auf die genaue Einhaltung vorgegebener Maßverhältnisse und gegenseitiger Ausrichtung der einzelnen Teile an. Ein typisches Beispiel hierfür ist die Gate-Elektrode eines Feldeffekttransistors, die einen genau einzuhaltenden (vertikalen) Abstand von der Source- und der Drainzone und eine ebenso genaue Ausrichtung gegenüber diesen Zonen bei geringfügigem und gleichfalls genau einzuhaltenden (seitlichen) Überlappungsgrad haben soll. Bei Nichterfüllung dieser Genauigkeitsforderungen kommt es unvermeidlich zu unerwünschten Schwankungen in den Betriebskenngrößen und zu hohen Ausschußquoten. Man muß sich hierbei auch vergegenwärtigen, daß im Zuge der Mikrominiaturisierung integrierter Halbleiterschaltungen Tausende solcher Bauelemente (z. B. Feldeffekttransistoren mit isoliertem Gate — sog. IGFETs) gleichzeitig auf einem Halbleiterchip hergestellt werden und die angesprochenen Forderungen an die Gate-Elektrode bei einem jeden dieser Bauelemente bzw. Transistoren zu erfüllen sind. Entsprechendes gilt auch für andere Schaltungselemente mit einem Aufbau vom Typ Metall-Isolierstoff-Halbleiter(MIS-Elemente).
Als Beispiel für letztere seien eltktrooptische Anordnungen genannt, die für die Funktion eines Bildaufnahmeelementes in Betracht kommen und größere Anzahlen von lichtempfindlichen Dioden mit Diffusionssperrschicht aufweisen, welch letztere durch einen Isolierfilm
abgeschirmt bzw. abgedeckt ist Eine auf diesem Isolierfilm angeordnete Metallschicht hat hier die vorteilhafte
Funktion der Ableitung von elektrischen Ladungen von der Isoüeroberfläche. Diesen und anderen Halbleiteranordnungen
ist gemeinsam die Bildung eines Halbleiterkörpers mit einer dotierten Diffusionszone sowie mit
einer auf bestimmten Abschnitten des Halbleiterkörpers angebrachten Isolierschicht und mit einer metallischen
oder sonstigen Leitschicht, die wenigstens einen Teil der Isolierschicht bedeckt
Beispielsweise erfolgte der bisher übliche Aufbau eines IGFETs durch Eindiffusion der Source- und Drainzonen,
gefolgt vom Anbringen des Gate über dem Kanalgebiet Damit das gesamte Kanalgebiet durch das
dem Gate zugeführte Signal moduliert werden kann, muß das Gate die Source- und Drainzone um einen
Betrag überlappen, wie sich dieser aus der Maskenausrichtungstoleranz ergibt Diese relativ große Überlappung
liefert unerwünschte parasitäre Kapazitäten zwischen Source und Gate und Drain und Gate und steht
überdies einer weiteren Miniaturisierung entgegen. Zur Beseitigung dieser Ausrichtschwierigkeiten ist es durch
den veröffentlichten Kurzbericht über einen Vortrag von Dill et al. auf dem »I.E.E.E. Electron Devices Meeting«
in Washington D.C. am 28. Oktober 1966 bekannt, die Source- und Drainzone unter Verwendung des Gate
selber als Maske für den Kanal zu erzeugen, um so das Gate-Ausrichtungsproblem zu beseitigen und parasitäre
Gate-Kapazitäten zu verringern. Nach einer ersten Alternative soll dabei mit Ionenimplantation zur Ausbildung
von Source und Drain gearbeitet werden, hierzu wird eine Gateelektrode aus Metall vor der Ausbildung
von Source und Drain erzeugt. Das Metallgate wirkt dann während der Implantation als Maske gegen eine
Dotierung der unter dem Gate liegenden Kanalzone. Es werden also die Source- und Drainübergänge automatisch
für eine minimale Gate/Source- und Gate/Drainüberlappung plaziert Diese Methode ist jedoch nur in
Verbindung mit Ionenimplantation wegen der diesem Dotierungsverfahren eigenen niedrigen Verfahrens-Temperatur
anwendbar. Bei einer Ausbildung von Source und Drain im Diffusionsdotierverfahren wären
nämlich die hierfür erforderlichen Temperaturen viel zu hoch, die Gate-Metallisierung würde schmelzen, dabei
zu einzelnen Perlen schrumpfen, und könnte nicht länger als Maske wirken. Zur Beseitigung dieser Schwierigkeit
wird deshalb in dem Kurzbericht als zweite Alternative angegeben, das Metallgate durch e;ne Schicht aus
polykristallinem Silicium zu ersetzen, so daß dann auch herkömmliche Diffusionstechnik angewandt werden
könne.
Aufgabe der Erfindung ist es, das im Oberbegriff des Anspruchs 1 angegebene Herstellungsverfahren für eine
Halbleiteranordnung so weiterzubilden, daß Elektroden und Signalleitungen so einfach wie möglich gehalten
werden können, um dadurch die Ausbeute erhöhen und die Kosten senken zu können, für bessere Stabilität
der solcherart hergestellten Bauelemente gesorgt wird sowie unerwünscht viel Oberflächenzustände im Halbleiterkörper
oder oft zu hohe Betriebs-Schwellenwertspannungen vermieden werden.
Erfindungsgemäß ist diese Aufgabe durch die im Kennzeichen des Anspruchs 1 angegebenen Merkmalskombination gelöst.
Es ergibt sich, daß bei der Herstellung der Diffusionszonen im Halbleiterkörper die an sich ausgesprochen
schlecht leitende Polysiliciumschicht so gut leitfähig wird, daß eine gesonderte Metallisierung der Polysiliciumleitschicht
überflüssig wird und darüber hinaus diese Schicht auch zur Ausformung erforderlicher Verbindungsleitungen
zwischen den einzelnen Schaltungselementen einer integrierten Schaltung benutzt werden
kann. Diese Metallisierung kann daher weitgehend e>ngespart werden. Aus IBM Technical Disclosure Bulletin
Vol. 9, Nr. 7, 1966, Seiten 922 und 923 ist es an sich bekannt, stark dotiertes Polysilicium für vergrabene
Leiterstrecken in monolithisch integrierten Schaltungen
ίο zu verwenden.
Da erfindungsgemäß weiterhin die Isolierschicht zunächst aus einer unteren SiO2-Teilsschicht, gefolgt von
einer Siliciumnitrid(Si3N4)-Teilschicht und einer oberen SiO2-Teilschicht aufgebaut wird, ergibt sich der Vorteil,
daß die Siliciumnitridschicht in zweierlei Hinsicht ausgenutzt werden kann. Sie dient bei der Ausformung der
das Halbleiterbauelement, z. B. einen FET, aufnehmenden
kanalartigen Ausnehmung zunächst als Ätzstoppschicht; die Dreierschichtfolge kann daher ohne Unterbrechung
in derselben Reaktionskammer lediglich durch entsprechende Änderung der Reaktionsgasatmosphäre
vorab aufgebaut werden, wodurch die Gefahr, daß Verunreinigungen eingeschleppt werden, vermieden
und die Herstellung vereinfacht wird, weil sowohl die üblicherweise dünne Isolierschicht unterhalb der
Elektrode als auch der umgebende üblicherweise viel dickere sog. Feldoxidbelag in einem Durchgang erzeugt
werden können. Die Siiliciumnitridschicht dient zugleich aber auch in an sich bekannter Weise als Diffusionssperrschicht
gegen Verunreinigungen (Alkali-Ionen) und vermag den Felddurchgriff zu vergrößern, was im
Falle eines FETs eine Herabsetzung der oft unerwünscht hohen Gateschwellenwertspannung ermöglicht.
Außerdem eröffnet die untere SiO2-Teilsschicht die Möglichkeit, Oberflächenzustände des Halbleiterkörpers
einfach dadurch gering zu halten, daß diese SiO2-Schicht durch thermische Oxidierung des Halbleitermaterials
selber erzeugt werden kann, so daß schließlich eine absolut einwandfreie Halbleiteroberfläche unter
der SiO2-Schicht erhalten wird.
Um jede Ausrichtschwierigkeiten der Siliciumelektrode innerhalb dtr kanalartigen Ausnehmung zu vermeiden,
wird zweckmäßig weiterhin wie nach Anspruch 2 gearbeitet, also die Ausätzung des zu entfernenden
Teils der Siliciumschicht innerhalb der kanalartigen Ausnehmung mit Hilfe einer auf fotografischem Wege
hergestellten Maske durchgeführt, die eine breitere Öffnung als die kanalartige Ausnehmung aufweist. Es werden
damit auch die Ränder der kanalartgigen Ausnehmung einer Nachätzung unterworfen, so daß der streifenförmige
Abschnitt der Siliciumschicht in der kanalartigen Ausnehmung unabhängig von einer Lageabweichung
dieser Maske stets mittig ausgerichtet ist.
Die Erfindung wird weiter an Hand eines Ausführungsbeispiels erläutert, das in den Zeichnungen veranschauchlicht ist. Hierin zeigt
Die Erfindung wird weiter an Hand eines Ausführungsbeispiels erläutert, das in den Zeichnungen veranschauchlicht ist. Hierin zeigt
F i g. 1 eine Schrägansicht eines im Verfahren nach der Erfindung hergestellten Feldeffekttransistors als
Teil einer Halbleiteranordnung mit einer Mehrzahl von Halbleiterbauelementen und
Fig.2 eine schematische Darstellung der aufeinanderfolgenden
Arbeitsschritte zur Herstellung des Feldeffekttransistors nach Fig. 1.
Bei dem in Fig. 1 dargestellten Halbleiterbauelement handelt es sich um einen Feldeffekttransistor mit isoliertem Gate, wobei nachstehend Gate, Source und Drain dieses Feldeffekttransistors als Steuerelektrode, Quelle bzw. Senke bezeichnet sind. Aufbau und Herstel-
Bei dem in Fig. 1 dargestellten Halbleiterbauelement handelt es sich um einen Feldeffekttransistor mit isoliertem Gate, wobei nachstehend Gate, Source und Drain dieses Feldeffekttransistors als Steuerelektrode, Quelle bzw. Senke bezeichnet sind. Aufbau und Herstel-
lung dieses Feldeffekttransistors sollen nun als typisches Anwendungsbeispiel des erfindungsgemäßen Verfahrens
näher erläutert werden. Die beim erfindungsgemäßen Verfahren hergestellten Verbindungsleitungen zwischen
Halbleiterbauelementen sind dabei nur als Ausschlußleitungen dargestellt.
Gemäß F t g. 1 ist als Grundlage der Anordnung ein Halbleiterkörper 10 aus p-!eitendem Silicium mit n-leitenden
Diffusionszonen 11 und 32 vorgesehen. Hierüber ist eine erste Schicht 13 aus Siliciumdioxid mit einer
Stärke in der Größenordnung von 60 nm aufgebracht. Über dieser Oxidschicht liegt eine Isolierteilschicht 14
aus Silliciumnitrid in einer Stärke von etwa 40 nm. Eine weitere stärkere Isolierteilschicht 15 (1000 nm) aus Siliciumoxid
bedeckt die vorgenannte Nitridschicht. Hierüber iiegt eine Schicht 16 aus polykristallinen! Silicium,
welche auch eine mit 17 bezeichnete Steuerelektrode bildet Weiter ist ein Quellenelektrodenanschluß 18 und
ein Senkenelektrodenanschluß 19 sowie ein Steuerelektrodenanschluß 20 vorhanden. Bei diesen Anschlüssen
handelt es sich um stärkere Metallelemente.
Bei der dargestellten Anordnung bietet die Steuerelektrode 17 das wesentlichste Herstellungsproblem.
Die Teilisolierschicht 14 muß nämlich im Bereich der Steuerelektrode die von den Diffusionszonen 11 und 12
gebildeten Quellen- und Senken-Grenzschichten überlappen, während die darüberliegende Leitschicht in ihrer
Ausdehnung ohne Überlappung und Verkürzung der Diffusionszonen mit der Isolierschicht zusammenfallen
muß. Gemäß üblicher Verfahrensweise wird die Leitschicht in Form einer Metallschicht nach der Diffusion
auf die Isolierschicht 14 aufgedampft Hierbei kann die Metallschicht verständlicherweise wegen der schädlichen
Auswirkungen der Anwesenheit von Metall bei der Hochtemperaturdiffusion nicht vor dem Diffusionsschritt aufgebracht werden. Andererseits macht die
Aufbringung der Leitschicht in einem von der Diffusion getrennten Arbeitsschritt eine Zwischenoxydation sowie
einen Maskierungs- und Ätzschritt zur Erfüllung der Genauigkeitsanforderungen sowie eine weitere
Maskierung zur Bestimmung des auszuätzenden Abschnitts der aufgebrachten Metallschicht notwendig.
Diese zusätzlichen Maskierungs- und Ätzvorgänge rufen eine unerwünschte Erhöhung der Grenzschicht- sowie
Eingangskapazitäten und damit eine entsprechende Herabsetzung der oberen Grenzfrequenz hervor. Bei
Feldelektransistoren der angegebenen Art und Größe stößt die genaue Ausrichtung der Masken über der gesamten
Anordnung, die, wie erwähnt, zur Vermeidung unzulässiger Überlappungen erforderlich ist, in vielen
Fällen auf unüberwindbare Schwierigkeiten.
Nach dem Ausführungsbeispiei wird über der isolierschicht
eine Schicht 16 aus polykristallinem Silicium aufgebracht und das Diffusions-Flächenmuster mittels
Ausätzens durch beide Schichten gebildet Die Diffusionszonen werden dabei in üblicher Weise hergestellt
Während der Diffusion wird die Silliciumschicht ferner derart mit Fremdstoffen dotiert daß sich eine für die
Funktion als Leitschicht auf der Steuerelektrodenanordnung ausreichende elektrische Leitfähigkeit ergibt
Hierbei kommt es erfindungsgemäß wesentlich darauf an, daß die Schicht 16 während der Bildung der Diffusionszonen
bereits an Ort und Stelle vorhanden ist und als Diffusionsmaske wirkend die genaue gegenseitige
Ausrichtung der drei Schichten sichert
Die Aufeinanderfolge der verschiedenen Arbeitsschritte des beanspruchten Herstellungsverfahrens für
den Feldeffekt-Transistor gemäß F i g. 1 wird nun an Hand von F i g. 2 näher erläutert.
Der als Grundlage dienende Halbleiterkörper 10 besteht aus einkristallinem Silicium in (lll)-Orientierung,
der nach dem Schneiden und Läppen mit einer Mischung aus jodgesättigter Fluorwasserstoffsäure, Salpetersäure
und Essigsäure poliert wird. Die Siliciumdioxidschicht 13 wird in einer Dampfatmosphäre bei 10500C
gezüchtet. Die Schichtstärke beträgt zwischen 10 und einigen 100 nm. Bei einer Vorrichtung der dargestellten
ίο Art ist jedoch eine Schichtstärke von 20 bis 100 nm
besonders vorteilhaft. Für die Schicht 13 kommen auch andere geeignete oder übliche Aufbringungsverfahren
in Betracht, z. B. die Zersetzung von Tetraäthoxisilan oder durch Plasmaentladung. Durch Dampfoxydation
gezüchtete Schichten dürften für Anordnungen der dargestellten Art jedoch besonders zweckmäßig sein. Diese
oder ähnliche Verfahren bilden den Arbeitsschritt 1 gemäß F i g. 2.
Im zweiten Arbeitsschritt gemäß F i g. 2 wird die SiIiciumnitridschicht 14 über der Oxidschicht 13 aufgebracht, und zwar z. B. durch pyrolytische Zerlegung von Silan und Ammoniak bei etwa 10000C. Auch hier können statt dessen bekannte, mit Plasmaentladung arbeitende Verfahren angewendet werden.
Im zweiten Arbeitsschritt gemäß F i g. 2 wird die SiIiciumnitridschicht 14 über der Oxidschicht 13 aufgebracht, und zwar z. B. durch pyrolytische Zerlegung von Silan und Ammoniak bei etwa 10000C. Auch hier können statt dessen bekannte, mit Plasmaentladung arbeitende Verfahren angewendet werden.
Die Stärke der Schicht 14 ist mit derjenigen der Schicht 13 vergleichbar. Beide Schichten bilden zusammen
eine Zwischenschicht des Feldeffekttransistors. Die Gesamtstärke dieser beiden Schichten liegt vorzugsweise
in einem Bereich von 40 bis 400 nm Feldeffekttransistören. Es hat sich herausgestellt daß die Anwendung
von kombinierten Siliciumdioxid-Siliciumnitrid-Schichten die elektrischen Eigenschaften der Steuerelektrode
durch Herabsetzung der Schwellspannung und Stabilitätsverbesserung
günstig beeinflußt
Die stärkere, im Arbeitsschritt 3 aufgebrachte und im Beispielsfall aus Siliciumdioxid bestehende Schicht 15
bildet eine elektrisch isolierende Oberfläche zur Aufnahme von Leitelementen und sorgt für eine Verminderung
der parasitären Kapazitäten. Im Beispielsfall beträgt die Stärke der Schicht 15 etwa 1000 nm. Die Herstellung
kann z. B. durch Zerlegung von Tetraäthoxisilan bei 5500C erfolgen. Bei einer solchen Temperatur ist
eine Behandlungsdauer von etwa 7,5 Stunden zum Abscheiden der Schicht erforderlich. Hinsichtlich des hier
angewendeten Verfahrens bestehen keine kritischen Einschränkungen. Da die Schicht 15 im wesentlichen nur
eine Abstandsfunktion erfüllt, ist die Schichtstärke ebenfalls wenig kritisch. In der Praxis wird ein Mindestwert
von 200 nm kaum unterschritten werden, während ein sinnvoller Höchstwert bei 4 bis 5 · 10~3 mm liegt
Die Zusammensetzung der Schichten 14 und 15 ist nicht nur nach Isoliercigcnschaften, sondern vor allem
auch nach den chemischen Eigenschaften hinsichtlich der Ätzung ausgewählt Eine aus Siliciumdioxid beste-
hende Schicht 15 kann mit einem Ätzmittel entfernt werden, welches das Siliciumnitrid der Schicht 14 nicht
wesentlich angreift Letztere wirkt somit als räumliche
Begrenzung für den Ätzvorgang.
Im Arbeitsschritt 4 wird die Siliciumdioxidschicht 15 in üblicher Weise auf photographischem Wege mit einer
Maske 25 versehen. Eine geeignete Maskenflüssigkeit wird z. B. mittels einer Spritze auf den mit einer Drehzahl
von 15 000 min-' rotierenden Halbleiterkörper in einer gleichmäßigen Stärke von 0,65 · 10~3mm aufgebracht
und anschließend 20 Minuten bei 800C in einer Stickstoffatmosphäre von 0,5 bar getrocknet Die so erhaltene
Maskenschicht wird in engem Kontakt mit einer vorgesehenen Belichtungsmaske hoher Auflösung ge-
halten und mit kollimiertem Ultraviolettlicht bestrahlt.
Anschließend wird das Negativbild entwickelt, gespült und in Aceton gehärtet. Nach einer Wärmebehandlung
von 20 Minuten bei 1200C in einer Stickstoffatmosphäre ist der Halbleiterkörper fertig zur Ätzung.
Im Arbeitsschritt 5 wird das Siliciumdioxid der zu entfernenden Schichtabschnitte mittels Ammoniumbifluorid
ausgeätzt. Da das Siliciumnitrid der Schicht 14 diesem Ätzmittel widersteht, findet die Ätzung an der
Oberfläche der Schicht 14 ihr Ende. Das Verhältnis der Ätzgeschwindigkeiten bezüglich beider Schichtstoffe
liegt bei dem genannten Ätzmittel über 10:1. Für die vorliegenden Zwecke sind Ätzmittel mit einem Verhältnis
der Ätzgeschwindigkeiten von mehr als 5 :1 ausreichend. Die somit erzielte selbsttätige Begrenzung des
Ätzvorganges, die einen weiteren Vorteil darstellt, läßt sich in entsprechender Weise auch mit anderen Schichtstoffen
verwirklichen. Nach dem Ätzvorgang wird die Maske 25 entfernt.
Im Arbeitsschritt 6 wird die Siliciumschicht 16 über die gesamte Oberfläche aufgebracht, und zwar z. B. mittels
eines üblichen Aufdampfverfahrens, durch pyrolytische Zerlegung von SiCU und H2, durch Aufsprühen
mittels Kathodenentladung od. dgl.
Im Arbeitsschritt 7 wird eine zweite Photomaske 21 aufgebracht und mit dieser die Siliciumschicht 16 geätzt,
wozu ein Verfahren der vorerwähnten Art angewendet werden kann. Der danach verbleibende Teil der Schicht
16 wird anschließend als Diffusionsmaske zur Bestimmung der Flächenabschnitte der Quellenelektrode, der
Senkenelektrode und der Steuerelektrode verwendet. Die Ätzung der Siliciumschicht 16 erfolgt mit einer Mischung
voi. jodgesättigter Fluorwasserstoffsäure, Salpetersäure und Essigsäure. In diesem und dem folgenden
Arbeitsschritt wird die geometrische Struktur der Steuerelektrode 17 bestimmt bzw. gebildet. Hierbei besteht
ein wesentliches Merkmal darin, daß die zweite Photomaske 21 zum Ätzen der Steuerelektrode keiner
hochgenauen Ausrichtung bedarf. Im wesentlichen ist nur dafür zu sorgen, daß der die Steuerelektrode bestimmende
Teil der Maske 21 innerhalb der kanalartigen Ausnehmung 22 der Siliciumdioxidschicht 15 liegt
(siehe Arbeitsschritt 5). Im Arbeitschritt 7 gemäß F i g. 2 ist die Maske 21 mit einer deutlichen Lageabweichung
dargestellt, um die unkritische Ausrichtung zu veranschaulichen.
Die Steuerelektrode 17 kommt zwangsläufig in ihre endgültige, nur durch die Maske 21 bzw. deren Mittelabschnitt
bestimmte Lage innerhalb der ebenfalls durch die Maske 21 bestimmten kanalartigen Ausnehmung 22
der Schicht 15. Dies ist dadurch bedingt, daß die gegenüber
der im Arbeitsschritt 5 erzeugten Ausnehmung der Schicht 15 größere, endgültige Breite dieser Ausnehmung
22 der Schicht 15 zusammen mit der Lage und Ausdehnung der Steuerelektrode 17 durch die Maske 21
bestimmt ist
Im Arbeitsschritt 7 werden gleichzeitig in nicht näher dargestellter Weise auch die Anschlüsse der Quellen-,
Senken- und Steuerelektrode sowie die Schaltverbindungen durch Ätzung gebildet Abschließend wird die
Maske 21 entfernt
Im Arbeitsschritt 8 wird das nach der Ätzung im Arbeitsschritt 7 frei liegende Siliciumdioxid der Schicht 15
mit Ammoniumbifluorid ausgeätzt
Im Arbeitsschritt 9 wird das frei liegende Siliciumnitrid der Schicht 14 mit heißer Phosphorsäure ausgeätzt,
welche die anderen Schichten nicht wesentlich angreift Das darunterliegende Siliciumdioxid der Schicht 13 wird
mit Ammoniumbifluorid entfernt, wodurch die Oberfläche des Halbleiterkörpers 10 im Bereich zwischen der
Steuerelektrode 17 und den Rändern der kanalartigen Ausnehmung 22 in den darüberliegenden Schichten 13
bis 16 freigelegt wird.
Im Arbeitsschritt 10 werden die Diffusionszonen 11 und 12 nach einem üblichen Verfahren in den_Halbleiterkörper
eingebracht. Da dieser Diffusionsvorgang nach der endgültigen Ausbildung der Steuerelektrode
durchgeführt wird, ist die Einhaltung hoher Genauigkeit in der Überlappung zwischen diesen Diffusionszonen
und den entsprechenden Grenzschichten einerseits und den Rändern der Steuerelektrode andererseits gewährleistet.
Gleichzeitig wird die oberste Siliciumschicht 16 durch Diffusion auf den gewünschten Wert des Quadrat-Flächenwiderstandes
von z. B. 10 Ohm dotiert.
Bei dem Ausführungsbeispiel nach F i g. 1 handelt es sich, wie erwähnt, um einen p-leitenden Silicium-Halbleiterkörper
mit η-leitender Quellen- und Senkenelektrode. Hierzu inverse Halbleiteranordnungen sind ebenfalls
herstellbar, wobei ein η-leitender Halbleiterkörper und ein p-leitender Fremdstoff wie Bor an Stelle eines
η-leitenden Fremdstoffs wie dem üblichen Phosphor verwendet wird.
Nach den beschriebenen Photomaskierungs- und Ätzvorgängen erfolgt mit entsprechender weiterer Photomaskierung
und Ätzung die Herstellung der Anschlüsse 18, 19 und 20 (s. Fig. 1) mit entsprechendem
Metallauftrag. Die oberste Siliciumschicht ist zwar selbst leitend, stärkere Metallüberzüge aus Gold oder
Aluminium verbessern jedoch die elektrischen Verbindungen wesentlich. Das Vorhandensein einer dementsprechend
doppelten Leitverbindung verringert außerdem die Ausfallquote im Fall von Unterbrechungen
oder Leitfähigkeitsverminderungen in einer von beiden Schichten. Außerdem wurde gefunden, daß die elektrischen
Eigenschaften der so hergestellten Halbleiteranordnungen durch Wärmebehandlung in einer Wasserstoffatmosphäre
von wenigstens 3000C bei einer Einwirkdauer
von mindestens einer Stunde wesentlich verbessert werden können. Dieses Ausglühen sollte vor
dem Metallauftrag durchgeführt werden.
Im vorliegenden Verfahren wurden Feldeffektransistoren mit η-Kanal wie auch mit p-Kanal hergestellt.
Die einzelnen Feldeffektransistoren wurden hinsichtlich ihrer Kenndaten durchgemessen, nämlich hinsichtlich
der Oberflächen-Ladungsträgerdichte unterhalb der Steuerelektrode, der Schwellspannung, der Steuersteilheit
und der wirksamen Ladungsträgerbeweglichkeit.
Für die n- wie auch die p-Kanal-Transistoren wurde im Beispielsfall ein vergleichsweise großflächiger, rechteckförmiger
Aufbau gewählt. Die Abmessungen der Steuerelektrode betrugen 0,025 · 0,2 mm, diejenigen
der Quellen- und Senkenelektrode 0.1 ■ 0,2 mm. Die n-Kanal-Transistoren
wurden aus p-leitendem, (lll)-orientiertem Silicium mit einer spezifischen Leitfähigkeit
von 1,3 Ohm · cm, die p-Kanal-Transistoren aus η-leitendem, ebenfalls (1 Umorientiertem Silicium
mit einer spezifischen Leitfähigkeit von 0,8 Ohm · cm hergestellt Die Isolierung an der Steuerelektrode bestand
aus einer Siliciumdioxidschicht von 60 nm und einer Siliciumnitridschicht von 40 nm Stärke. Die Tiefe
der durch Diffusion hergestellten Quellen- und Senken-Grenzschichten betrug 2 · ΙΟ-3 mm mit einer Oberflächen-Ladungsträgerkonzentration
von mehr als 1019 Atomen pro cm2 für die n- und p-Diffusion. Die aufgedampfte
Siliciumschicht hatte eine Stärke von 500 nm. Nach der Diffusion betrug der Quadrat-Flächenwider-
stand dieser Schicht etwa 10 Ohm.
Die Kenndaten dieser Transistoren sind denjenigen von nach üblichen Verfahren hergestellten Transistoren
entsprechender Art gleichwertig.
Hierzu 2 Blatt Zeichnungen
Claims (1)
1. Verfahren zum Herstellen einer Halbleiteranordnung mit
— einem Silicium-Halbleiterkörper,
— einer Diffusionszone im Halbleiterkörper, die gegenüber diesem den entgegengesetzten Leitungstyp
aufweist, und
— einer Isolierschicht nebst einer darüber liegenden
ausgeformten Leitschicht in Form einer (polykristallinen) Siliciumschicht, die auf dem
Halbleiterkörper in genau einzuhaltendem (vertikalen) Abstand von der Diffusionszone und
ebensolcher (seitlicher) Überlappung mit der Diffusionszone aufgebracht sind,
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US62605667A | 1967-03-27 | 1967-03-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1764056B1 DE1764056B1 (de) | 1972-03-09 |
DE1764056C2 true DE1764056C2 (de) | 1984-02-16 |
Family
ID=24508770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1764056A Expired DE1764056C2 (de) | 1967-03-27 | 1968-03-27 | Verfahren zum Herstellen einer Halbleiteranordnung |
Country Status (7)
Country | Link |
---|---|
US (1) | US3475234A (de) |
BE (1) | BE712551A (de) |
DE (1) | DE1764056C2 (de) |
FR (1) | FR1559352A (de) |
GB (1) | GB1219986A (de) |
NL (1) | NL151839B (de) |
SE (1) | SE364142B (de) |
Families Citing this family (89)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3979768A (en) * | 1966-03-23 | 1976-09-07 | Hitachi, Ltd. | Semiconductor element having surface coating comprising silicon nitride and silicon oxide films |
US3544399A (en) * | 1966-10-26 | 1970-12-01 | Hughes Aircraft Co | Insulated gate field-effect transistor (igfet) with semiconductor gate electrode |
US3710204A (en) * | 1967-05-20 | 1973-01-09 | Telefunken Patent | A semiconductor device having a screen electrode of intrinsic semiconductor material |
USRE31580E (en) * | 1967-06-08 | 1984-05-01 | U.S. Philips Corporation | Insulated gate field-effect transistor comprising a mesa channel and a thicker surrounding oxide |
USRE30251E (en) * | 1967-06-08 | 1980-04-08 | U.S. Philips Corporation | Semiconductor device comprising an insulated gate field effect transistor and method of manufacturing the same |
US3676921A (en) * | 1967-06-08 | 1972-07-18 | Philips Corp | Semiconductor device comprising an insulated gate field effect transistor and method of manufacturing the same |
NL162250C (nl) * | 1967-11-21 | 1980-04-15 | Philips Nv | Halfgeleiderinrichting met een halfgeleiderlichaam, waarvan aan een hoofdoppervlak het halfgeleideroppervlak plaatselijk met een oxydelaag is bedekt, en werkwijze voor het vervaardigen van planaire halfgeleider- inrichtingen. |
US3590272A (en) * | 1968-09-25 | 1971-06-29 | Westinghouse Electric Corp | Mis solid-state memory elements unitizing stable and reproducible charges in an insulating layer |
US3604107A (en) * | 1969-04-17 | 1971-09-14 | Collins Radio Co | Doped oxide field effect transistors |
US3649888A (en) * | 1969-05-14 | 1972-03-14 | Itt | Dielectric structure for semiconductor device |
US3632436A (en) * | 1969-07-11 | 1972-01-04 | Rca Corp | Contact system for semiconductor devices |
US3660735A (en) * | 1969-09-10 | 1972-05-02 | Sprague Electric Co | Complementary metal insulator silicon transistor pairs |
NL96608C (de) * | 1969-10-03 | |||
US3633078A (en) * | 1969-10-24 | 1972-01-04 | Hughes Aircraft Co | Stable n-channel tetrode |
US3772102A (en) * | 1969-10-27 | 1973-11-13 | Gen Electric | Method of transferring a desired pattern in silicon to a substrate layer |
BE756646A (fr) * | 1969-11-07 | 1971-03-01 | Semi Conduttori S P A S G S So | Procede pour la fabrication de dispositifs discrets a semi-conducteurs ou de circuits integres, et dispositifs obtenus par sa mise en oeuvre |
DE2040180B2 (de) * | 1970-01-22 | 1977-08-25 | Intel Corp, Mountain View, Calif. (V.St.A.) | Verfahren zur verhinderung von mechanischen bruechen einer duennen, die oberflaeche eines halbleiterkoerpers ueberdeckende isolierschichten ueberziehenden elektrisch leitenden schicht |
US3714525A (en) * | 1970-03-02 | 1973-01-30 | Gen Electric | Field-effect transistors with self registered gate which acts as diffusion mask during formation |
US3670403A (en) * | 1970-03-19 | 1972-06-20 | Gen Electric | Three masking step process for fabricating insulated gate field effect transistors |
US4015281A (en) * | 1970-03-30 | 1977-03-29 | Hitachi, Ltd. | MIS-FETs isolated on common substrate |
DE2020531C2 (de) * | 1970-04-27 | 1982-10-21 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren |
DE2021923B2 (de) * | 1970-05-05 | 1976-07-22 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zum herstellen eines feldeffekttransistors mit isolierter gateelektrode |
US3755721A (en) * | 1970-06-15 | 1973-08-28 | Intel Corp | Floating gate solid state storage device and method for charging and discharging same |
US3753806A (en) * | 1970-09-23 | 1973-08-21 | Motorola Inc | Increasing field inversion voltage of metal oxide on silicon integrated circuits |
US3724065A (en) * | 1970-10-01 | 1973-04-03 | Texas Instruments Inc | Fabrication of an insulated gate field effect transistor device |
US3745647A (en) * | 1970-10-07 | 1973-07-17 | Rca Corp | Fabrication of semiconductor devices |
JPS4929785B1 (de) * | 1970-10-30 | 1974-08-07 | ||
US3700976A (en) * | 1970-11-02 | 1972-10-24 | Hughes Aircraft Co | Insulated gate field effect transistor adapted for microwave applications |
US4646119A (en) * | 1971-01-14 | 1987-02-24 | Rca Corporation | Charge coupled circuits |
US3771217A (en) * | 1971-04-16 | 1973-11-13 | Texas Instruments Inc | Integrated circuit arrays utilizing discretionary wiring and method of fabricating same |
JPS5443356B2 (de) * | 1971-06-16 | 1979-12-19 | ||
JPS5432314B1 (de) * | 1971-07-14 | 1979-10-13 | ||
US4011653A (en) * | 1971-08-23 | 1977-03-15 | Tokyo Shibaura Electric Co., Ltd. | Method for manufacturing a semiconductor integrated circuit including an insulating gate type semiconductor transistor |
NL161305C (nl) * | 1971-11-20 | 1980-01-15 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderin- richting. |
JPS4859781A (de) * | 1971-11-25 | 1973-08-22 | ||
JPS5121751B2 (de) * | 1971-12-24 | 1976-07-05 | ||
US3747200A (en) * | 1972-03-31 | 1973-07-24 | Motorola Inc | Integrated circuit fabrication method |
DE2314260A1 (de) * | 1972-05-30 | 1973-12-13 | Ibm | Ladungsgekoppelte halbleiteranordnung und verfahren zu ihrer herstellung |
US3873373A (en) * | 1972-07-06 | 1975-03-25 | Bryan H Hill | Fabrication of a semiconductor device |
US3891190A (en) * | 1972-07-07 | 1975-06-24 | Intel Corp | Integrated circuit structure and method for making integrated circuit structure |
US3771218A (en) * | 1972-07-13 | 1973-11-13 | Ibm | Process for fabricating passivated transistors |
JPS4953776A (de) * | 1972-09-27 | 1974-05-24 | ||
US3865654A (en) * | 1972-11-01 | 1975-02-11 | Ibm | Complementary field effect transistor having p doped silicon gates and process for making the same |
US3836409A (en) * | 1972-12-07 | 1974-09-17 | Fairchild Camera Instr Co | Uniplanar ccd structure and method |
US3841926A (en) * | 1973-01-02 | 1974-10-15 | Ibm | Integrated circuit fabrication process |
IT999786B (it) * | 1973-01-15 | 1976-03-10 | Fairchild Camera Instr Co | Procedimento per la fabbricazione di transistori a semiconduttore di ossido metallico e prodotto ottenuto con il procedimento |
US3853634A (en) * | 1973-05-21 | 1974-12-10 | Fairchild Camera Instr Co | Self-aligned implanted barrier two-phase charge coupled devices |
US4042953A (en) * | 1973-08-01 | 1977-08-16 | Micro Power Systems, Inc. | High temperature refractory metal contact assembly and multiple layer interconnect structure |
US3888706A (en) * | 1973-08-06 | 1975-06-10 | Rca Corp | Method of making a compact guard-banded mos integrated circuit device using framelike diffusion-masking structure |
GB1447675A (en) * | 1973-11-23 | 1976-08-25 | Mullard Ltd | Semiconductor devices |
US3947298A (en) * | 1974-01-25 | 1976-03-30 | Raytheon Company | Method of forming junction regions utilizing R.F. sputtering |
DE2445030C2 (de) * | 1974-09-20 | 1982-09-02 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum Herstellen eines integrierten MOS-Feldeffekttransistors mit einem elektrisch isolierten schwebenden Gate und einem Steuergate und Verwendung des Verfahrens zur Herstellung eines programmierbaren Festwertspeichers |
JPS5193874A (en) * | 1975-02-15 | 1976-08-17 | Handotaisochino seizohoho | |
JPS5220312B1 (de) * | 1975-07-29 | 1977-06-02 | ||
US3974003A (en) * | 1975-08-25 | 1976-08-10 | Ibm | Chemical vapor deposition of dielectric films containing Al, N, and Si |
JPS531633B1 (de) * | 1975-10-08 | 1978-01-20 | ||
JPS5214592B1 (de) * | 1976-08-17 | 1977-04-22 | ||
JPS54380B1 (de) * | 1976-10-20 | 1979-01-10 | ||
JPS5233473B1 (de) * | 1976-12-20 | 1977-08-29 | ||
JPS5313079U (de) * | 1977-03-31 | 1978-02-03 | ||
IT1110843B (it) * | 1978-02-27 | 1986-01-06 | Rca Corp | Contatto affondato per dispositivi mos di tipo complementare |
US4148133A (en) * | 1978-05-08 | 1979-04-10 | Sperry Rand Corporation | Polysilicon mask for etching thick insulator |
US4192059A (en) * | 1978-06-06 | 1980-03-11 | Rockwell International Corporation | Process for and structure of high density VLSI circuits, having inherently self-aligned gates and contacts for FET devices and conducting lines |
US4229755A (en) * | 1978-08-15 | 1980-10-21 | Rockwell International Corporation | Fabrication of very large scale integrated circuits containing N-channel silicon gate nonvolatile memory elements |
JPS606110B2 (ja) * | 1978-08-30 | 1985-02-15 | ティーディーケイ株式会社 | 半導体装置の作製方法 |
JPS5522878A (en) * | 1978-08-30 | 1980-02-18 | Tdk Corp | Insulation gate type field effect semiconductor device |
JPS597231B2 (ja) * | 1978-08-30 | 1984-02-17 | ティーディーケイ株式会社 | 絶縁ゲイト型電界効果半導体装置の作製方法 |
US4305973A (en) * | 1979-07-24 | 1981-12-15 | Hughes Aircraft Company | Laser annealed double conductor structure |
US4299862A (en) * | 1979-11-28 | 1981-11-10 | General Motors Corporation | Etching windows in thick dielectric coatings overlying semiconductor device surfaces |
US4364167A (en) * | 1979-11-28 | 1982-12-21 | General Motors Corporation | Programming an IGFET read-only-memory |
US4370669A (en) * | 1980-07-16 | 1983-01-25 | General Motors Corporation | Reduced source capacitance ring-shaped IGFET load transistor in mesa-type integrated circuit |
US4363109A (en) * | 1980-11-28 | 1982-12-07 | General Motors Corporation | Capacitance coupled eeprom |
US4318936A (en) * | 1981-01-23 | 1982-03-09 | General Motors Corporation | Method of making strain sensor in fragile web |
US4359817A (en) * | 1981-05-28 | 1982-11-23 | General Motors Corporation | Method for making late programmable read-only memory devices |
US4358889A (en) * | 1981-05-28 | 1982-11-16 | General Motors Corporation | Process for making a late programming enhanced contact ROM |
US4365405A (en) * | 1981-05-28 | 1982-12-28 | General Motors Corporation | Method of late programming read only memory devices |
US4364165A (en) * | 1981-05-28 | 1982-12-21 | General Motors Corporation | Late programming using a silicon nitride interlayer |
US4402128A (en) * | 1981-07-20 | 1983-09-06 | Rca Corporation | Method of forming closely spaced lines or contacts in semiconductor devices |
US4486943A (en) * | 1981-12-16 | 1984-12-11 | Inmos Corporation | Zero drain overlap and self aligned contact method for MOS devices |
US4547959A (en) * | 1983-02-22 | 1985-10-22 | General Motors Corporation | Uses for buried contacts in integrated circuits |
US4633572A (en) * | 1983-02-22 | 1987-01-06 | General Motors Corporation | Programming power paths in an IC by combined depletion and enhancement implants |
US4516145A (en) * | 1983-08-31 | 1985-05-07 | Storage Technology Partners | Reduction of contact resistance in CMOS integrated circuit chips and the product thereof |
US4728617A (en) * | 1986-11-04 | 1988-03-01 | Intel Corporation | Method of fabricating a MOSFET with graded source and drain regions |
US5091326A (en) * | 1988-03-02 | 1992-02-25 | Advanced Micro Devices, Inc. | EPROM element employing self-aligning process |
US5293073A (en) * | 1989-06-27 | 1994-03-08 | Kabushiki Kaisha Toshiba | Electrode structure of a semiconductor device which uses a copper wire as a bonding wire |
US5102816A (en) * | 1990-03-27 | 1992-04-07 | Sematech, Inc. | Staircase sidewall spacer for improved source/drain architecture |
US6201283B1 (en) * | 1999-09-08 | 2001-03-13 | Trw Inc. | Field effect transistor with double sided airbridge |
US9484546B2 (en) | 2013-05-15 | 2016-11-01 | Universal Display Corporation | OLED with compact contact design and self-aligned insulators |
US9515181B2 (en) | 2014-08-06 | 2016-12-06 | Qualcomm Incorporated | Semiconductor device with self-aligned back side features |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3295030A (en) * | 1963-12-18 | 1966-12-27 | Signetics Corp | Field effect transistor and method |
DE1231355B (de) * | 1963-08-20 | 1966-12-29 | Siemens Ag | Verfahren zur Herstellung einer Halbleiter-anordnung mit einem legierten pn-UEbergang |
US3299329A (en) * | 1963-07-05 | 1967-01-17 | Westinghouse Electric Corp | Semiconductor structures providing both unipolar transistor and bipolar transistor functions and method of making same |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3355637A (en) * | 1965-04-15 | 1967-11-28 | Rca Corp | Insulated-gate field effect triode with an insulator having the same atomic spacing as the channel |
US3402081A (en) * | 1965-06-30 | 1968-09-17 | Ibm | Method for controlling the electrical characteristics of a semiconductor surface and product produced thereby |
US3427514A (en) * | 1966-10-13 | 1969-02-11 | Rca Corp | Mos tetrode |
-
1967
- 1967-03-27 US US626056A patent/US3475234A/en not_active Expired - Lifetime
-
1968
- 1968-03-19 FR FR1559352D patent/FR1559352A/fr not_active Expired
- 1968-03-19 GB GB03203/68A patent/GB1219986A/en not_active Expired
- 1968-03-21 BE BE712551D patent/BE712551A/xx not_active IP Right Cessation
- 1968-03-26 SE SE03998/68A patent/SE364142B/xx unknown
- 1968-03-26 NL NL686804240A patent/NL151839B/xx not_active IP Right Cessation
- 1968-03-27 DE DE1764056A patent/DE1764056C2/de not_active Expired
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3299329A (en) * | 1963-07-05 | 1967-01-17 | Westinghouse Electric Corp | Semiconductor structures providing both unipolar transistor and bipolar transistor functions and method of making same |
DE1231355B (de) * | 1963-08-20 | 1966-12-29 | Siemens Ag | Verfahren zur Herstellung einer Halbleiter-anordnung mit einem legierten pn-UEbergang |
US3295030A (en) * | 1963-12-18 | 1966-12-27 | Signetics Corp | Field effect transistor and method |
Non-Patent Citations (10)
Title |
---|
Bell Laboratories Record, 1966, S. 299-303 * |
Electronics, 10. Jan. 1966, S.156-164 * |
Electronics, 23. Jan. 1967, S. 38-40 * |
Electronics, Bd. 36, 1963, H. 44, S. 30-33 * |
Funktechnik, 1966, Nr. 5, S. 163-164 * |
IBM Technical Disclosure Bulletin, Vol. 8, Nr. 4, Sept. 1965, S. 675-676 * |
IBM Technical Disclosure Bulletin, Vol. 9, No. 7, Dec. 1966, S. 922-923 * |
IEEE Electron Devices Meeting, 28.10.66, Washington, S. 21-22 * |
Integrated Circuits, Design Prinaples and Fabrication, 1965, S. 136-137 * |
Solid State Electronics, 1964, Vol. 7, S. 707-702 * |
Also Published As
Publication number | Publication date |
---|---|
DE1764056B1 (de) | 1972-03-09 |
SE364142B (de) | 1974-02-11 |
NL6804240A (de) | 1968-09-30 |
GB1219986A (en) | 1971-01-20 |
BE712551A (de) | 1968-07-31 |
NL151839B (nl) | 1976-12-15 |
US3475234A (en) | 1969-10-28 |
FR1559352A (de) | 1969-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1764056C2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE2253702C3 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes | |
DE2212049C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors | |
DE2745857C2 (de) | ||
DE3780369T2 (de) | Verfahren zum herstellen einer halbleiterstruktur. | |
DE3019850C2 (de) | ||
DE2661098C2 (de) | ||
DE4224793C2 (de) | Dünnfilmfeldeffektelement und Herstellungsverfahren dafür | |
DE3437512C2 (de) | Integrierte Halbleiterschaltung mit Isolationsbereichen und Verfahren zu ihrer Herstellung | |
DE3245064C2 (de) | ||
DE68911715T2 (de) | Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren. | |
DE2707693C3 (de) | Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation | |
DE2153103B2 (de) | Verfahren zur Herstellung integrierter Schattungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung | |
DE2915024C2 (de) | Verfahren zum Herstellen eines MOS-Transistors | |
DE2928923C2 (de) | ||
DE2247975C3 (de) | Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren | |
DE3334337A1 (de) | Verfahren zur herstellung einer integrierten halbleitereinrichtung | |
DE3334333A1 (de) | Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten | |
DE3939305C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE2726003A1 (de) | Verfahren zur herstellung von mis- bauelementen mit versetztem gate | |
DE2103468C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE4101130C2 (de) | MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung | |
DE2447354A1 (de) | Verfahren zur herstellung eines feldeffekttransistors | |
DE3427293A1 (de) | Vertikale mosfet-einrichtung | |
DE3421927C2 (de) | Vertikal-MOS-Transistor und Verfahren zu dessen Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8281 | Inventor (new situation) |
Free format text: KERWIN, ROBERT EUGENE, WESTFIELD, N.J., US KLEIN, DONALD LEE, POUGHKEEPSIE, N.Y., US SARACE, JOHN CARL, SOMERVILLE, N.J., US |
|
8328 | Change in the person/name/address of the agent |
Free format text: BLUMBACH, P., DIPL.-ING., 6200 WIESBADEN WESER, W., DIPL.-PHYS. DR.RER.NAT. KRAMER, R., DIPL.-ING.,PAT.-ANW., 8000 MUENCHEN |