[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE2457612C3 - Mikroprogrammier-Steuereinrichtung - Google Patents

Mikroprogrammier-Steuereinrichtung

Info

Publication number
DE2457612C3
DE2457612C3 DE2457612A DE2457612A DE2457612C3 DE 2457612 C3 DE2457612 C3 DE 2457612C3 DE 2457612 A DE2457612 A DE 2457612A DE 2457612 A DE2457612 A DE 2457612A DE 2457612 C3 DE2457612 C3 DE 2457612C3
Authority
DE
Germany
Prior art keywords
address
microinstruction
branch
register
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2457612A
Other languages
English (en)
Other versions
DE2457612B2 (de
DE2457612A1 (de
Inventor
Yasunori Dipl.-Ing. Kawasaki Kanda (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE2457612A1 publication Critical patent/DE2457612A1/de
Publication of DE2457612B2 publication Critical patent/DE2457612B2/de
Application granted granted Critical
Publication of DE2457612C3 publication Critical patent/DE2457612C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22Microcontrol or microprogram arrangements
    • G06F9/26Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
    • G06F9/262Arrangements for next microinstruction selection
    • G06F9/264Microinstruction selection based on results of processing
    • G06F9/267Microinstruction selection based on results of processing by instruction selection on output of storage

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Advance Control (AREA)

Description

Die Erfindung betrifft eine Mikroprogrammier-Steuereinrichtung.
Daein Auslesen, eine Interpretation und eine Ausführung von Mikrobefehlen zusammen durch mehrere zig Kombinationen von Grundoperationen ausgeführt werden kann, wie eine Übertragung zwischen Registern, ein Starten eines Hauptspeichers, ein Versetzen, die Verwendung eines Addierers usw., ist bisher eine solche Mikroprogrammverarbeitung angewendet worden, bei der Befehle (Mikrobefehle), welche die Grundoperationen bezeichnen, gesammelt, in einem Steuerspeicher gespeichert und aufeinanderfolgend in der Einheit jedes Mikrobefehls für die Ausführung ausgelesen werden. Die Gruppe der gesammelten Mikrobefehle wird Mikroprogramm genannt und die Steuereinrichtung für dieses Mikroprogramm wird Mikroprogrammier-Steuereinrichtung genannt.
Unter Bezugnahme auf die Fig. 1 und 2 wird eine bekannte Mikroprogramm-Steuereinrichtung besgh rieben..
Gemäß Fig. 1 wird eine Anfangsadresse eines Mikroprogramms entsprechend einem Mikrobefehl in einem Adressenregister AR eingestellt. Die Anfangsadresse wird durch einen Decodierer DEC decodiert und einem Steuerspeicher CM zugeführt, von dem ein Mikrobefehl entsprechend der Anfangsadresse ausgelesen wird. Der Auslese-Mikrobefehl wird in einem Datenregister DR gespeichert. Ein Teil des in dem Datenregister DR gespeicherten Mikrobefehls wird dem Adressenregister AR zum Bezeichnen der Adresse des nächsten Mikrobefehls zugeführt und der verbleibende Teil des Mikrobefehls wird als Steuersignal zum Steuern der Operation eines Computers verwendet.
Da in diesem Fall die Verarbeitungsgeschwindigkeit des Computers von der Lesegeschwindigkeit des Mikrobefehls abhängt, ist es erwünscht, die Mikrobefehl-Lesegeschwindigkeit soweit als möglich zu erhöhen. Zu diesem Zweck wird ein Speicher mit hoher Verarbeitungsgeschwindigkeit verwendet, da ein Speicher, der als Steuerspeicher CM verwendet wird, üblicherweise den größeren Teil der Mikrobefehl-Lesezeit belegt. Ein solcher Speicher mit einer Verarbeitung mit hoher Geschwindigkeit ist jedoch sehr teuer. Bei der Einrichtung nach Fig. 1 wird des weiteren im Falle einer bedingten Verzweigung entsprechend einer bestimmten Bedingung eine neue Adresse entsprechend der Bedingung bestimmt und der nächste Mikrobefehl wird in Übereinstimmung mit der Adresse ausgelesen. Demgemäß wird der Mikrobefehl, der in Übereinstimmung mit dem vorangehenden Mikrobefehl zu dem Zeitpunkt ausgelesen wird, zu dem die Adresse entsprechend der Bedingung bestimmt ist, ungültig gemacht und der nächste Mikrobefehl entsprechend der Adresse wird für die Verzweigung verwendet. Dies ergibt eine wesentliche Begrenzung der Verarbeitung mit hoher Geschwindigkeit. Auch wenn eine Verzweigung in der Verarbeitung vorhanden ist, wird der nächste Schritt gemäß der Verzweigung bestimmt, so daß ein Befehl, der der Verzweigung folgt, ohne Rücksicht auf die Bedingung ausgelesen werden kann.
Um den vorstehenden Zustand zu vermeiden, ist eine in Fig. 2 gezeigte Einrichtung bekanntgeworden (so auch DE-OS 2227761), wobei Fig. 2 als Blockschaltbild diese Einrichtung und Fig. 3 ein Zeitdiagramm ihrer Operation zeigt. Di.,: Steuereinrichtung
4u der Fig. 2 ist derart ausgebildet, daß eine Adresse, die durch das Adressenregister AR bezeichnet ist, durch den Decodierer DEC decodiert und dem Steuerspeicher CM zugeführt wird, wodurch zwei Mikrobefehle ausgelesen werden können. In Ubereinstimmung mit dem Lrgebnis einer Steuerung, wie einer Operation od. dgl. durch den vorangehenden Mikrobefehl, wird dann einer der beiden so ausgelesenen Mikrobefehle dem Datenregister DR zugeführt und die Anlegung des anderen Mikrobefehls wird verhindert. Durch die Verwendung der Auswahl eines von zwei Mikrobefehlen, wie oben beschrieben, ermöglicht es die Steuereinrichtung der Fig. 2, daß, obwohl eine Verzweigung durch das Ergebnis der Steuerung, wie eine Operation od. dgl. gemäß dem vorangehenden Mikrobefehl, bewirkt worden ist, ein Mikrobefehl bei der Bestimmung der Verzweigung ohne Leerzeit erhalten werden kann, indem lediglich der vorher erwähnte andere Mikrobefehl ausgewählt wird, d. h. der Mikrobefehl bei der Bestimmung der Verzweigung
bo anstelle des vorstehend erwähnten einen Mikrobefehls, d. h. des Mikrobefehls der Adresse, der dem vorangehenden Mikrobefehl, wie oben beschrieben, folgt. Als Ergebnis wird die Leerzeit im Falle der Verzweigung bei der Steuereinrichtung der Fig. 1 elimi-
b5 niert. Auch im Falle der Verwendung der Steuereinrichtung der Fig. 2 ist es jedoch noch notwendig, einen Speicher, der eine Operation mit hoher Geschwindigkeit ausführen kann, als Steuerspeicher CM
zu verwenden.
Fig. 3 ist ein Zeitdiagramm zum Erläutern der Operationen der jeweiligen Teile der in Fig. 2 dargestellten Einrichtung. /0, rl, /2,... bezeichnen Zeitzyklen durch einen Grundtakt des Computers. Nach dem Einstellen der nächster, Adresse in das Adressenregister AR zu Beginn des Zeitzyklus fl werden bezeichnete Mikrobefehle jeweils von den Teilen NICHTVERZWEIGUNG und VERZWEIGUNG des Steuerspeichers CM ausgelesen und gemäß dem Ergebnis einer Operation durch den vorangehenden Mikrobefehl wird ein Flip-Flop F/Fbetätigt und Auslesedaten von einem der Teile NICHTVERZWEIGUNG oder VERZWEIGUNG werden in das Datenregister DR am Beginn des nächsten Zeitzyklus ti eingestellt.
Somit erfordert die Einrichtung der Fig. 2 eine Betätigungsgeschwindigkeit zum Auslesen jedes Mikrobefehls von jedem der Teile NICHTVERZWEIGUNG und VERZWEIGUNG des Steuerspeichers CM in jedem Zeitzyklus des Grundtaktes und erfordert die Verwendung eines Steuerspeiche.s mit sehr guter Leistung als Steuerspeicher CM. Aus diesem Grunde ist es notwendig, einen teueren Speicher zu verwenden.
Es ist auch bekannt, mit einem einzigen schnellarbeitenden zentralen Rechner mehrere langsam arbeitende externe Geräte zu verbinden (Proceedings of the Eastern Joint Computer Conference, 1959, Seiten 48 bis 58). Bei dieser bekannten Einrichtung, die sich auf die Makro- und nicht Mikroprogrammierung bezieht und zwei Modulo-2-überlappte Befehlsspeicher aufweist, werden zwei Befehlsworte gleichzeitig abgerufen und die Befehlsausführung erfolgt parallel und gleichzeitig mit dem Abruf.
Der Erfindung liegt die Aufgabe zugrunde, eine Mikroprogrammier-Steuereinrichtung nach dem Oberbegriff des Patentanspruchs 1 zu schaffen, die ohne Verwendung eines schnellarbeitenden Steuerspeichers Jie Steuergeschwindigkeit aufrechterhält. Gelöst wird diese Aufgabe durch die Merkmale des Kennzeichens des Patentanspruchs 1. Eins Weiterbildung der Erfindung ist im Unteranspruch angegeben.
Die Erfindung wird beispielhaft anhand der Zeichnung beschrieben, in der ist
Fig. 1 ein Blockschaltbild eines Beispiels einer bekannten Mikroprogrammier-Steuereinrichtung,
Fig. 2 ein Blockschallbild eines weiteren Beispiels einer bekannten Mikroprogrammier-Steuereinrichtung,
Fig. 3 ein Zeitdiagramm zum Auslesen eines Mikrobefehis bei dem Beispiel der Fig. 2,
Fig. 4 ein Blockschaltbild eines Beispiels der Mikroprogrammier-Steuereinrichtung nach der Erfindung,
Fig. 5 ein Zeitdiagramm zum Auslesen eines Mikrobefehls bei dem Beispiel der Fig. 4,
Fig. 6 und 7 Dctailschaltbilder der in Fig. 4 dargestellten Einrichtung,
Fig. 8 ein Schaltbild eines Beispiels der Bedingung für eine Verzweigung, die durch das Ergebnis der Steuerung, wie einer Operation od. dgl. durch den vorangehenden Mikrobefehl, bestimmt ist,
Fig. 9 ein Schaltbild zum Erläutern der Operation einer Einheit, die durch die Schaltung der Fig. 4 gesteuert ist,
Fig. 1OA, 1OB, IOC und IOD Darstellungen der Mikobefehl-Aiislesezustiinde bei dem Beispiel der Fig. 4,
Fig. IlA und HB Darstellungen zum Erläutern der Verzweigungsoperation bei dem Beispiel der Fig. 4,
Fig. 12 ein Blockschaltbild eines weiteren Beispiels der Erfindung, und
Fig. 13 ein Zeitdiagramm für das Mikrobefehlauslesen bei dem Beispiel der Fig. 12.
Fig. 4 zeigt in Blockform ein Beispiel der Mikrobefehl-Ausleseeinrichtung, die zwei Bänke verwendet, die jeweils einen Steuerspeicher darstellen.
In Fig. 4 bezeichnen CAi Steuerspeicher bzw. BKO und BKl Bänke, DECl und DECl Decodierer, AHRO und AHRl Adressenhalteregister, DR ein Datenregister, AR ein Adressenregister, ID einen Mikrobefehlauswahl-Bezeichnungskreis, BC einen Verzweigungsbedingungseinstellki eis, ODERl,
ODERl und ODER3 OD£Ä-(logische Summe)-Kreise, UNDl, UNDZ, UND3 und UND* LWD-(Iogisches Produkt)-Kreise und Il :.A Il Sperrkreise in Form von Invcrtcrn.
Wie in Fig. 4 gezeigt ist, besteht der Steuerspeicher CM aus den Steuerspeicherbänken BKO und BKl, denen jeweils Adressen 0, 1, 4, 5, 8, 9, 12, 1j,...4/i und 4n+ 1 und Adressen 2, 3, 6, 7, 10, 11, 15,... 4/1+2 und An+ 3 zugewiesen werden. Die obigen Adressen jeder Bank sind paarweise angeordnet, wobei mit der kleinsten Adresse begonnen wird, und die kleinere Adresse (der Teil NICHTVERZWEI-GUNG) jedes Paars wird von dem jeweiligen Adressenregister über den jeweiligen Decodierer DECl. oder DECl an die jeweilige Bank angelegt, von der ein Mikrobefehl entsprechend der angelegten Adresse und ein Mikrobefehl entsprechend der Adresse des Teils VERZWEIGUNG abgeleitet wird. Die nachfolgende Beschreibung geht von der Annahme aus, daß jede Steuerspeicherbank in Fig. 4 so aufgebaut ist, daß der Mikrobefehl, der ohne Rücksicht auf dis Operation, wie beispielsweise eine Verzweigung, erhalten wird, in dem Bereich entsprechend der Adresse des TdIs NICHTVERZWEIGUNG aufgezeichnet wird und daß der Mikrobefehl, welcher der Verzweigung folgt, in dem Bereich entsprechend der Adresse des Teils VERZWEIGUNG aufgezeichnet wird, und zwar wie im Falle mit dem in Fig. 2 gezeigten Steuerspeicher.
Wenn im Ausführungsbeispiel der Fig. 4 eine Anfangsadresse eines Mikroprogramms entsprechend einem Mikrobefehl dem Adressenregister AR zugeführt wird, wird diese Adresse in dem Adressenhalteregister AHRO oder AHRl in Übereinstimmung mit einem vorbestimmten Bankbezeichnungsbereich B in aer Anfan°sadresse gehalten. Dann werden zwei Mikrobefehle von dem Steuerspeicher mit Hilfe des Deco-
dierers DECl (oder DECl) in Übereinstimmung mit der obigen Adresse ausgelesen. Die so ausgelesenen Mikrobefehle werden einem Eingangsanschluß jedes UND-Kreises UNDl und UND! jeweils über die ODER-Kreise CDERlund ODERlzugeführt. Dem
bo anderen Eingangsanschluß der UND-Kreise UNDl und UNDl werden das Ausgangssignal von dem Mikrobefehlauswahl-Bezeichnungskreis JD zugeführt, der die Bedingung bezeichnet, ob eine Verzweigung auf der Basis des Ergebnisses einer Operation od. dgl.
entsprechend dem vorangehenden Mikrobefehl ausgeführt wird oder nicht. Unter der Wirkung dieses Ausgangssignals wird einer der vorstehend erwähnten beiden Mikrobefehle dem Datenregister DR züge-
führt. Der Mikrobefehlauswahl-Bezeichnungskreis ID ist z. B. mit einem Flip-Flop gebildet. Wenn sich der Kreis ID in seinem Rückstellzustand befindet, ist keine Verzweigung vorhanden, und der UND-Kreis UNDl ist leitend, um die Information des Teils "> NICHTVERZWEIGUNG der Bank dem Datenregister DR über den ODER-Kreis ODERZ zuzuführen. Wenn sich der Kreis ID in seinem Einstellzustand befindet, ist eine Verzweigung vorhanden, und der UND-Kreis UNDI ist leitend, um die Information des Teils VERZWEIGUNG der Bank dem Datcnregistei DR über den ODER-Kreis ODERT1 zuzuführen.
Danach wird der nächste Adressenteil des in dem Datenregister DR gespeicherten Mikrobefehls zu dem Adressenregister AR gegeben und der Steuerteil wird i"> zu den jeweiligen Teilen des Computers übertragen. Im wesentlichen zur selben Zeit, wie der Adressenteil in dem Adrcsscnrcgisicr AR gespeichert wird, Wirt! er in dem Adressenhalteregistcr AHRO oder AHR0\ in Übereinstimmung mit der Steuerung der Informa- -° tion des Bankbezeichnungsbereiches, der in dem Adressenteil vorgesehen ist, gespeichert. Der Adressenteil wird nämlich in dem Adressenhaltekreis Λ//«0 oder/IWKl über den UND-Kreis UND4 oder UNDTi in Abhängigkeit davon gespeichert, ob der -> Bankbezeichnungsbereich »0« oder »1« ist. Danach werden die obigen Operationen wiederholt, was nicht beschrieben wird.
Als nächstes wird der Grund erläutert, warum die Leistung der Mikroprogrammicr-Steuereinrichtung m gleich der oder besser als die Leistung der bekannten Mikroprogrammier-Steucreinrichtung der Fig. 2 trotz der Verwendung eines Steuerspeichers mit geringer Leistung ist. Es wird angenommen, daß die Steuerspeicher CM in Fig. 4 durch die Bänke ßA'O und ßAl gebildet sind, deren Kapazität halb so groß wie die des Steuerspeichers in Fig. 2 ist und deren Zyluszeit doppelt so lang wie die des Steuerspeichers in Fig. 2 sein soll.
Fig. 5 ist ein Zeitdiagramm zum Auslesen des Mikrobefehls im Beispiel der Fie. 4. rO. rl. /2 bezeichnen Zeitzyklen des Computers. Für jeden Zyklus wird eine Adresse in dem Adressenregister AR eingestellt.
In Abhängigkeit von dem Bankbezeichnungsbc- -ti reich B in dem Adressenregister AR wird den Steuerspeichern CM die Adresse der Bank ßA'O oder ßAl zugeführt. Da aber die Speicherauslesezykluszeit jeder der Bänke ßA'O und ßAl zwei Zyklen des Computertakts, wie oben beschrieben, sein soll, wird die Adresse zeitweilig in den Adressenhaltcegistern AHRO und AHRl zum halten der Adresse für die beiden Zyklen gespeichert.
Wie in Fig. 5 dargestellt ist, wird die Adresse von dem Adressenregister AR in das Adressenhalteregister AHRO zu Beginn der Zyklen rl, r3, i5,... und in das Adressenhalteregister AHRl zu Beginn der Zyklen ti, r4, r6,... eingesetzt. Die in das Adressenhalteregister AHRO eingesetzte Adresse wird durch den Decodierer DECl decodiert, wonach Daten von den Adressen des Speichers der Bank ßA'O ausgelesen werden, d. h. deren Teile NICKTVERZWEIGUNG und VERZWEIGUNG werden in etwa zwei Zyklen (siehe CMßO-Lesen in Fig. 5) bezeichnet. Die Daten nur des Teils NICHTVERZWEIGUNG werden in das Datenregister DR mittels des Flip-Flops des Mikrobefehlauswahi-Bezeichnungskreises ID eingesetzt. Der nächste Adressenteil in dem Datenregister DR wird in das Adressenregister mit Beginn des Zyklus (3 eingesetzt.
Der Prozeß, bei dem eine Adresse von dem Adressenregister AR ausgesandt wird und dann die nächste Adresse in das Adressenregister AR wieder eingesetzt wird, erfordert zwei Zyklen, wie durch die Pfeile mit ausgezogenen Linien gezeigt. Eine Adresse, die in gleicher Weise von dem Adressenregister AR dem Adressenhalteregister AHRl zugeführt wird, um darin zu Beginn des Zyklus /2 eingestellt zu werden, wird zum Auslesen der Daten von den Teilen NICHTVERZWEIGUNG und VERZWEIGUNG des Steuerspeichers der Bank BKl in zwei Zyklen verwendet Da in diesem Fall der Flip-Flop des Mikrobefehlauswahl-Bczcichnungskrcises ID sich in seinem Rückstellzustand befindet, werden nur die Daten des Teiles NICHTVERZWEIGUNG in das Datenregister I)R ciii^eset/t u".J der "Ochste Adresseniei! ί**γ Du!'t wird in das Adressenregister AR zu Beginn des Zyklu* r4 eingesetzt.
Die Operation zum Auslesen der Bank Hi erfordert auch zwei Zyklen, wie durch die Pfeile in gestrichelten Linien angegeben ist.
Die Ausleseoperation der Bänke BKO und WAl der Steuerspeicher CM werden abwechselnd ausge führt unci überlappen einander zeitlich, so daß, obwoh die Leseg schwindigkcit jeder Bank zwei Zyklen beträgt, die gesamte Lesegeschwindigkeit ein Zyklus ist
Fig. 6 ist ein Detailschaltbild der Schaltung zurr Auslesen der Daten von den St<:uerspeichcrn dei Fig. 4.
Beim vorliegenden Beispiel bilden Bits 0 bis 12 ii dem Datenregister DR den nächsten Adressenteil und wenn dieser Teil in das Adressenregister AR ein gesetzt wird, wird die Adresse der Bits 0 bis 11 dcrr Adressenhalteregistcr AHROodcr AHRl auf der Ba sis des Wertes des Bankbezeichnungsbcrcichs B de: zwölften Bits zugeführt.
Die Zahl der Adressen, die durch die zwölf Bit: 0 bis 11 bezeichnet werden können, betrag 2i: = 2048. Andererseits weisen die Bänke BKO um SAl der Steuerspeicher CM jeweils zwei Teilt NICHTVERZWEIGUNG und VERZWEIGUNG auf, in denen Worte W mit 32 Bits durch 4K Work (4096) gespeichert werden können. Demgemäß kön nen 16KW insgesamt in den Steuerspeichern gespci chert werden, jedoch kann durch Bezeichnen dei Adressen der Bits 0 bis 11 gemeinsam mit den Teilei NICHTVERZWEIGUNC· und VERZWEIGUNG der Bank ßA'O oder BKl die Hälfte der Adre .--er von 16 KW bezeichnet werden. Das vorliegende Bei spiel verwendet dann Daten von geraden Adressen wie unter Bezugnahme auf die Fig. 10 und 11 be schrieben werden wird. Die Adressen, die durch di< Bits 0 bis 12 des Datenregisters bezeichnet werdei können, d. h. die dreizehn Bits, betragen 18 KW. Da zwölfte Bit (der Bankbezeichnungsbereich ß) win jedoch zum Schalten der Bänke ßA'O und BKl ver wendet und die Teile NICHTVERZWEIGUNG um VERZWEIGUNG werden durch den Mikrobefehl auswahl-Bezeichnungskreis ID geschaltet, so daß wenn die Bits 0 bis 11 als Adresseninformation ver wendet werden, nur eines der Daten, die von den Tei len NICHTVERZWEIGUNG und VERZWEI GUNG jeder Bank ausgelesen worden sind, letztiici bezeichnet werden kann.
Zweiunddreißig Paare von ODER-Gatten ODERl und ODER2zum Datenauslesen sind vorge
sehen und das ODER-Oatter ODERi des ersten Paares wird mit dein nullten Bit der Teile NICHTVERZWEIGUNG jeder Bank gespeist und das ODER-Gatter ODERl des ersten Paares wird mit dem nullten Bit des Teils VERZWEIGUNG jeder Bank gespeist. In gleicher Weise werden die ODER-Gatter ODER! und ODERl des zweiten Paares jeweils r-lit den ersten Bits der Teile NICHTVERZWEIGUNG und VERZWEIGUNG der beiden Bänke gespeist und die verbleibenden Bits werden aufeinanderfolgend den ODFR-Gattern ODFRi und ODER! der nachfolgenden Paare zugeführt.
Durch Bezeichnen des Bankbezeichnungsbereichs Ii werden die Bits 0 bis 31 der Teile NICHT-VI-:R7.WEIGUNG und VIiRZWEiIGUNG jeder der Bänke (z. B. ΟΛΟ) den zweiunddreißig Paaren der UND-Gatter UND\ und UNDl über die ODER-Gatter ODERX und ODER! zugeführt. Die anderen [.;..„;;„„„ j^j. ij ν μ Gatter 1JNDX üivJ. L1NDl werden mit dem Flip-Flop des Mikrobefehlauswahl-Be-/cichnungskrciscs ID verbunden. Wenn der Flip-Flop sich in seinem Rückstellszutand befindet, ist ki'ine Verzweigung vorhanden und das UND-Gatter UNDX wird geöffnet, um nur die Daten des Teils NICHTVERZWEIGUNG durchzulassen. Wenn sich der Flip-Flop in seinem Einstellzustand befindet, ist eine Verzweigung vorhanden und das UND-Gatter UNDl wird geöffnet, um nur die Daten des Teils VFR-ZWEIGUNG durchzulassen. Demgemäß werden die Auslcscdaten eines Wortes in das Datenregister DR über die zweiunddreißig ODER-Gatter eingestellt. Die Bits 0 bis 12 des nächsten Adressenteils werden dem Adressenregister AR zugeführt und Bits 13 bis 31 des Funktionsteils werden dem Decodierer zum Steuern einer Operation od. dgl. zugeführt.
Fig. 7 zeigt ein Schaltbild eines Kreises zum Schalten der Bänke BKO und BKl und ein Diagramm zum Erläutern der Verzweigungssteuerung.
Wenn die Bits 0 bis 12 des Datenregisters DR als nächste Adresse in das Adressenregister eingestellt werden, wie oben beschrieben wurde, werden die oberen Bits 0 bis 11 jeweils einem Eingang jedes der UND-Gatter UISUM bis UHUIl zugetuhrt und nur das zwölfte Bit wird mit den anderen Eingängen der UND-Gatter UNDO bis UNDU direkt oder über einen Inverter / verbunden.
Wenn demgemäß das zwölfte Bit (der Bankbezeichnungsbereich B) »0« ist. werden die UND-Gatter UNDO bis UNDIl an der Seite der Bank BKO geöffnet, so daß die Bits 0 bis 11 dem Adressenhalte register AHRO zugeführt werden. Wenn andererseits das zwölfte Bit »1« ist, werden die UND-Gatter UNDO bis UNDU an der Seite der Bank BKl geöffnet, so daß die Adresse der Bits 0 bis 11 dem Adressenhalteregister AHRl zugeführt wird.
Die Bits 13 bis 16 des Datenregisters DR bilden einen Verzweigungssteuerfunktionsteil, der die Bedingung für die Verzweigung durch die Kombination dieser Bits feststellt.
Wie an der rechten Seite der Fig. 7 veranschaulicht ist, wird in dem Fall, daß die Bits des Verzweigungssteuerfunktionsteils »0000« sind, »0« dem Mikrobefehlauswahl-Bezeichnungskreis ID zugeführt. Im Falle von »0001« wird »1« vorgesehen. Im Falle von »0010« wird ein Signal nur erzeugt, wenn der Wert eines Registers Z (siehe Fig. 8) »0« als Ergebnis einer Operation ist. Im Falle »0011« wird »1« nur geliefert, wenn der Wert des Registers Z als Ergebnis der Ope-
ration positiv ist. Im Falle von »0100« wird »1« nur geliefert, wenn ein Übertrag als Ergebnis der Operation vorhanden ist. In dieser Weise wird die Bedingung für eine Verzweigung festgestellt.
Fig. 8 ist ein Detailschaltbild der Verzweigungsbedingung.
Die Blöcke sind gesteuerte Kreise des Computers. LS bezeichnet lokale Speicher. A REG und B REG bezeichnen Register zum Einstellen von zu bearbeitenden Zahlen. ALU bezeichnet eine arithmetische und logische F.inheit. Z REG \<ite\n Register zum Einstellendes Ergebnisses einer Operation. D bezeichnet einen Entscheidiingskreis und O' zeigt ein Gattersignal von dem Decodierer.
Die Bits 17 bis 31 des Datenregisters DR in Fig. 7 werden dem Decodierer zugeführt, um ein Gattcrsteuersignal G' des Registers zu liefern, das den Adressenregistern der lokalen Speicher LS. den Registern A REG und /< REG '.'der'.!cm Register 7 RI·'G zugeführt wird.
Durch Anlegen des Gattersteuersignals werden die Daten in den lokalen Speichern LS ausgewählt und in die Register A REG und /} REG engesetzt und das Ergebnis der Operation, die in der arithmetischen und logischen Einheit ALU ausgeführt wird, wird in das Register Z REG eingesetzt. Das Ergebnis einer Operation für eine Addition, eine logische Summe, ein logisches Produkt od. dgl., wird z. B. von dem Register Z REG anderen Steucrkrcisen zugeführt und darin ausgenutzt oder wieder in den lokalen Speichern LS gespeichert.
Die Bits 13 bis 16 des Datenregislcrs DR in Fig. 7 bilden einen Bereich zum Feststellen der Bedingung für eine Verzweigung. Wie bei dem vorangehenden Beispiel, wo dieser Bereich »0000« ist. wird die nächste Verzweigungsbezeichnung, d. h. »0«, dem Mikrobefehlauswahl-Bezeichnungskreis ID ohne Rücksicht auf das Ergebnis der Operation zugeführt und auch in dem Falle »0001« wird »1« als nächste Verzweigungsbedingung ausgesandt. In den Fällen »0010«, »0011«, »0100«,... folgt die Verzweigungsbedingung dem Ergebnis der Operation. Wenn nämlich der Inhalt des Registers ζ REG entschieden isi, wird der Entscheidungskreis D mit dem Register Z REG verbunden, um Z = 0, Z>0, usw. zu entscheiden. Wenn der Inhalt des Registers Z REG sich in Übereinstimmung mit der obigen.Beziehung befindet, wird ein Signal »1« ausgesandt? In dem Fall, daß der Anwesenheit oder der Abwesenheit eines Übertrags gefolgt wird, wird des weiteren ein Ubertragssignal von der oberen Ziffer der arithmetischen und logischen Einheit abgenommen und einem UND-Gatter zugeführt, um das Signal »1« dem Mikrobefehlauswahl-Bezeichnungskreis ID zuzuführen.
Fig. 9 ist ein Schaltbild zum Erläutern des Prinzips der Mikroprogrammierung.
Wenn z. B. die Verzweigungssteuerbits des Datenregisters DR »0100« sind und der Inhalt der Gattersteuerfunktion eine Bezeichnung A + B -»Z ist, wird das Gattersteuerfunktionsbit durch einen Decodierer DEC decodiert, um ein Gattersignal an ausgewählte Register A REG und B REG, die in Sammelschienen A und B eingesetzt werden sollen, anzulegen. Das Ergebnis der Addition der Inhalte der Sammelschienen A und B wird von einer Ausgangssammelschiene abgeleitet und in. das Register Z REG eingesetzt. An einen Eingang eines der UND-Gatter UND in einem Verzweigungsbedingungs-Herstellkreis BC wird ein
Signal von dem Verzweigungssteuerfunktionsteil des Datenregisters DR angelegt und an den anderen Eingang wird ein Übertragsausgangssignal von der arithmetischen und logischen Einheit ALU angelegt. Wenn demgemäß ein Übertrag als Ergebnis der Operation A*+ B vorhanden ist, wird das UND-Gatter UND geöffnet, um ein Verzweigungsbefehleinstellsignal an den Mikrobefehlauswahl-Bezeichnungskreis ID anzulegen, um den Flip-Flop in seinen Einstellzustand zu bringen, wodurch der Teil VERZWEIGUNG der Steuerspeicher CM zur Zeit des Auslesens des nächsten Mikrobefehls ausgewiihlt wird, im Falle keines Übertragungsalisgangs wird das UND-Gatter UND nicht geöffnet und es wird kein Kinstellsignal ausgesandt, so daß der Flip-Flop des Mikrohefehlauswahl-BezeichiHingskreises II) in seinen Rüekstellzustand gestellt wird und der Teil NICHTVERZWEIGUNG der Steuerspeicher CM ausgewählt wird.
Da die Entscheidung der Verzweigimgshedingung in der vorderen Hälfte der Zykluszeit ausgeführt wird, ist es notwendig, den Entscheidiingszustand bis zu der letzteren Hälfte der Zykluszeit zu halten, in welcher der Mikrobefehl ausgelesen wird. Dies kann erreicht werden, indem der Flip-Flop des Mikrobefehlauswahl-Bezeichnungskreises ID in seinen Hinstell- oder Rückstellzustand gestellt wird.
Fig. K) ist eine Darstellung zur Erläuterung der Mikrobefchlausleseoperation. Fig. K)A und 1OB /eigen jeweils die Folge der Operationen der Mikrobefehle zum Vergleich einer bekannten Einrichtung mit der Einrichtung nach der Erfindung. Fig. K)C und IOD zeigen jeweils ein Verfahren zum Bezeichnen der nächsten Adresse zum Vergleich einer bekannten Einrichtung mit der Einrichtung nach der Erfindung.
Fig. K)A und K)B zeigen beide ein Beispiel, bei dem vier kontinuierliche Operationen (Steuerinformation) ausgeführt werden. Diese vier Operationen (Steuerinformation) werden mit FN2, FN4, FjV 6 und FjV8 bezeichnet, die jeweils Funktionen der Mikrobefehle entsprechend der Datenübertragung zwischen Registern, einer Addition usw. sind.
Gemäß Fig. K)A werden fünf Mikrobefehle in den
jedes Mikrobefehls, der als nächster ausgeführt werden soll, wird durch das Bitmuster jedes Mikrobefehls angezeigt, der unmittelbar vorangeht, und die Mikrobefehle werden einer nach dem anderen ausgeführt. Um dies zu leisten, ist ein Steuerspeicher mit hoher Geschwindigkeit erforderlich.
Gemäß Fig. 1OB werden fünf Mikrobefehle in den Adressen 0,2,4,6 und 8 wie in dem Fall der Fig. K)A gespeichert, jedoch werden bei diesem Beispiel zwei Bänke SKO und BKl verwendet, wobei in jeder Bank Mikrobefehle gespeichert werden, von denen jeder die Adresse nach der nächsten Adresse bezeichnet. Wie sich aus Fig. 1OB ergibt, bezeichnet nämlich der Mikrobefehl bei der Adresse 0 in der Bank BKO die Adresse 4 der Bank BKO, welche die Adresse nach der nächsten Adresse ist. Der Mikrobefehl bei der Adresse 2 der Bank BKl bezeichnet die Adresse 6 der Bank BKl, welche die Adresse nach der nächsten Adresse ist. Wie sich hieraus ergibt, können bei der Mikroprogrammiersteuereinrichtung der Erfindung, auch wenn Steuerspeicher mit niedriger Operationsgeschwidigkeit verwendet werden, die Operationen der Bänke BKO und BKl zyklisch ausgeführt werden da die folgenden Mikrobefehle jeweils von der anderen Bank ausgelesen werden. Als Ergebnis ist die Verarbeitungszeit die Hälfte der Zykluszeit jeder Bank. Auch wenn die Zykluszeit jeder Bank gemäß Fig. K)A doppelt so lang wie die gemäß Fig. 1OB ist, sind nämlich die Lesezykluszeiten der beiden Ein-". richtungen einander gleich.
Unter Bezugnahme auf die Fig. 11 A und 11 B wird nachfolgend die Verarbeitungsoperation im Falle einer Verzweigung beschrieben.
Das dargestellte Beispiel zeigt den Fall, bei dem
to die Operation zur Adresse 4 oder 5 auf der Basis des Ergebnisses der Steuerung durch die Steuerinformation FNI des Mikrobefehls, der von der Adresse 2 ausgelesen ist, verzweigt ist. Bei der bekannten Einrichtung der Fig. 1IA, bei der das Darstellungsbit
ι. »1« in Übereinstimmung mit der Verzweigungsbedingung des Mikrobefehls der Steuerinformation FN2 wird, wird der Mikrobefehl von der Adresse 5 <Jer Mikrobefehl des Ausgangs des Teils VERZWEIGUNG) in dem Datenregister gespeichert. Andercr-
jii seiis rücki bei tier in Fig. Ί i B ge/eigicii Eiiu'khiüiig nach der Erfindung die Operation zur Adresse 4 oder 5 entsprechend der Verzweigungs'K'ilingung des Mikrobefehls der Steuerinformation FNl vor. Der Mikrobefehl der Adresse 4 (der Teil NICHTVER-
:■> ZWEIGUNG) oder 5 (der Teil VERZWEIGUNG) startet, um einen Zyklus vorher ausgelesen zu werden, jedoch wird, unmittelbar bevor er an das Datenregister angelegt wird, nur der Mikrobefehl der Adresse 5 ausgewählt und in dem Datenregister durch die Darin stellung des Mikrobefehlauswahl-Bezeichnungskreises ID auf der Basis des Ergebnisses der Steuerung des Mikrobefehls gespeichert, d. h. da ein Darstellungsbit » 1« in dem Fall ausgesandt wird, in dem eine Verzweigung vorhanden ist.
ι. Die Verarbeitungsoperation wird wie oben beschrieben ausgeführt, so daß bei der Mikroprogrammiersteuereinrichtung der Erfindung dieselbe Verarbeitungsgeschwindigkeit wie bei dem bekannten System mit einem billigen Speicher ohne Rücksicht auf die Anwesenheit oder Abwesenheit einer Verzweigung erhalten werden kann.
Fig. 12 und 13 zeigen jeweils ein Flockschaltbild (μπρλ weiteren Beispiels der Erfindung unter Verwendung von vier Bänken und ein Zeitdiagramm für eine
4, Mikrobefehlsausleseoperation.
Die vorangehende Beschreibung bezieht sich auf den Fall, bei dem zwei Bänke der Stcucrspeicher CjV/ vorgesehen sind. Im Falle der Verwendung von Steuerspeicher mit längerer Zykluszeit kann jedoch die
-,ο Leerzeit eliminiert werden, indem die Zahl der Bänke auf drei, vier,., erhöht wird, und kann eine Verarbeitung mit hoher Geschwindigkeit ausgeführt werden. Fig. 12 zeigt den Fall der Verwendung von vier Bänken BKO bis BKi. Adressen 0, 8, 16, 24,... 8/i
γ, und 1,9, 17, 25... 8η + 1 werden jeweils den Teilen NICHTVERZWEIGUNG und VERZWEIGUNG der Bank BKO zugeteilt. Adressen 2, 10, 18, 26,... Sn + 2 und 3, 11, 19, 27,... 8/: + 3 werden jeweils den Teilen NICHTVERZWEIGUNG und VER-
Mi ZWEIGUNG der Bank BKl zugeteilt. In gleicher Weise werden Adressen 8«+ 4 und 8«+ 5 jeweils den Teilen NICHTVERZWEIGUNG und VERZWEIGUNG der Bank BKl und Adressen 8/1 + 6 und 8n + 7 jeweils den Teilen NICHTVERZWEI-
GUNG und VERZWEIGUNG der Bank BK3 zugeteilt. In den Bereichen entsprechend den Adressen des Teils NICHTVERZWEIGUNG werden Mikrobefehle aufgezeichnet, die ohne Berücksichtigung der
Operation, wie einer Verzweigung, od. dgl., ausführbar sind, und in den Bereichen, die den Adressen des Teils VERZWEIGUNG entsprechen, werden Mikrobefehle auf der Grundlage einer Verzweigung aufgezeichnet.
Wenn eine Anfangsadresse eines Mikroprogramms entsprechend einem Mikrobefehl dem Adressenregister AR zugeführt wird, wird zuerst die auszulesende Bank in Übereinstimmung mit einem vorbestimmten Bankbezeichnungsbereich B in der Anfangsadresse im wesentlichen zur selben Zeit wie die Anlegung der Anfangsadresse zu Beginn des Zyklus t\ bezeichnet. Bei dem vorliegenden Beispiel werden von den Bits 0 bis 13 des Adressenregisters AR die beiden niedrigen Bits =ils Bankbezeichnungsbereich B verwendet. '■ Entsprechend dem Bitmuster 00, 01. 10 oder 11 des Bereichs B wird die Adresse (das Bit 0 bis 1 1) einem der Adressenhalteregister AHRQ bis AHR3 zugeführt. Adressen werden nämlich aufeinanderfolgend
»·< ""«ft ">' i;i"iii
das Register AHRl zu Beginn des Zyklus ti und in das Register AHRl zu Beginn des Zyklus /3 eingesetzt und in den Registern AHRO bis AHR3 wird die Adresse für vier Zyklen gehalten. In der obigen Weise werden die Adressen in die Adressenhalteregister AHRQ bis AHR3 parallel eingesetzt, während sie /.eitlich um einen Zyklus getrennt verschoben sind, wodurch die Daten von den Bänken BKQ bis BK3 ausgelesen werden, während sie um einen Zyklus zeitlich entsprechend getrennt verschoben sind [C/V/(ßK)-l.esen in Fig. 13].
Die Mikrobefehle des Teils VERZWEIGUNG oder NICHTVERZWEIGUNG, die von jeder Bank ausgelesen sind, werden ausgewählt und in Abhängigkeit davon angelegt, ob der Flip-Flop des Mikrobefehlauswahl-Bezeichnungskreises ID in seinen Einsteli- oder Rückstellzustand durch das Signal von dem Verzweigungsbedingungs-Herstellkreis BC eingestelltist. Fig. 13 zeigt den Fall, bsi dem die Flip-Flops sich alle in ihrem Einstellzustand befinden.
Auf diese Weise wird ein Mikrobefehl in das Dutenregister DR von jeder Bank für jeden Zyklus eingestellt, so daß die vier Bänke das Datenregister DR zyklisch verwenden.
Danach wird der nächste Adressenteil jedes Mikrobefehls, der in dem Datenregister DR gespeichert ist, /.u dem Adressenregister AR übertragen. In diesem Fall bezeichnet der nächste Adressenteil die Adresse nach vier Schritten. Der Mikrobefehl der Adresse 2 der Bank BKl bezeichnet z. B. die Adresse 10 der nk BKl,
lche
Adre
ch vier Schritte»
Auch wenn Speicher mit niedriger Zykluszeit als Steuerspeicher verwendet werden, können demgemäß die Operationen der vier Bänke zyklisch ausgeführt werden, so daß eine Verarbeitung innerhalb ' 4 der Zykluszeit jeder Bank ausgeführt werden kann.
Wie vorstehend beschrieben wurde, kann gemäß der Erfindung ein Auslesen mit derselben Geschwindigkeit wie bei dem bekannten MikrobefehlsausKson durch Verwendung von billigen Steuerspeichern mit niedriger Leistung ausgeführt werden.
Hierzu 10 Blatt Zeichnungen

Claims (2)

Patentansprüche:
1. Mikroprogrammier-Steuereinrichtung mit einem Steuerspeicher, von dem mehrere Mikrobefehle mit einer einzigen Adressenbezeichnung ausgelesen werden, mit einem Auswahlgatter zum Auswählen eines der Mikrobefehle, wobei das Auswählen auf der Grundlage des Ergebnisses der Ausführung des unmittelbar vorangehenden Mikrobefehls erfolgt, und mit einem Datenregister zum Speichern des Mikrobefehls, der durch das Auswahlgatter abgeleitet ist, wobei der nächste Mikrobefehl auf der Basis einer Adresse erhalten wird, die in dem unmittelbar vorangehenden Mikrobefehl enthalten ist, der in dem Datenregister gespeichert ist, dadurch gekennzeichnet, daß der Steuerspeicher (BKO) und zumindest ein weiterer Steuerspeicher (BKl) zyklisch mit dem einen Datenrigister (DR) verbunden sind, daß der von einem Steuerspeicher abgegebene Mikrobefehl die Adresse des nächsten Mikrobefehls bezeichnet, der von demselben Steuerspeicher während der Ausführung von Befehlen des/der anderen Steuerspeicher(s) abgegeben wird, und daß der Steuerspeicher durch einen Teil der Adresse des unmittelbar vorangehenden Mikrobefehls ausgewählt wird.
2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß ein Adressenhalteregister (AHR 1,0) cür jeden der Steuerspeicher vorgesehen ist und daß die übertragene Adresse zeitweilig in dem Adressenhalteregister für eine Zeitperiode gespeichert wird, die zum Au^iesen des Mikrobefehls von jedem Steuerspeicher notwendig ist.
DE2457612A 1973-12-07 1974-12-05 Mikroprogrammier-Steuereinrichtung Expired DE2457612C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13921173A JPS5410219B2 (de) 1973-12-07 1973-12-07

Publications (3)

Publication Number Publication Date
DE2457612A1 DE2457612A1 (de) 1975-06-19
DE2457612B2 DE2457612B2 (de) 1979-10-11
DE2457612C3 true DE2457612C3 (de) 1980-07-17

Family

ID=15240105

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2457612A Expired DE2457612C3 (de) 1973-12-07 1974-12-05 Mikroprogrammier-Steuereinrichtung

Country Status (5)

Country Link
US (1) US4008462A (de)
JP (1) JPS5410219B2 (de)
DE (1) DE2457612C3 (de)
FR (1) FR2254062B1 (de)
GB (1) GB1465159A (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4099231A (en) * 1975-10-01 1978-07-04 Digital Equipment Corporation Memory control system for transferring selected words in a multiple memory word exchange during one memory cycle
US4133028A (en) * 1976-10-01 1979-01-02 Data General Corporation Data processing system having a cpu register file and a memory address register separate therefrom
GB1564088A (en) * 1977-04-26 1980-04-02 Plastkarosser Ab Vehicle bodies
US4161026A (en) * 1977-11-22 1979-07-10 Honeywell Information Systems Inc. Hardware controlled transfers to microprogram control apparatus and return via microinstruction restart codes
US4155120A (en) * 1977-12-01 1979-05-15 Burroughs Corporation Apparatus and method for controlling microinstruction sequencing by selectively inhibiting microinstruction execution
US4262330A (en) * 1978-10-23 1981-04-14 International Business Machines Corporation I-phase controls for a computer
US4307445A (en) * 1978-11-17 1981-12-22 Motorola, Inc. Microprogrammed control apparatus having a two-level control store for data processor
US4325121A (en) * 1978-11-17 1982-04-13 Motorola, Inc. Two-level control store for microprogrammed data processor
US4459666A (en) * 1979-09-24 1984-07-10 Control Data Corporation Plural microcode control memory
DE3003465C2 (de) * 1980-01-31 1981-10-01 Siemens AG, 1000 Berlin und 8000 München Einrichtung zur Erzeugung von Bedingungscodes in mikroprogrammgesteuerten Universalrechnern
GB2077010B (en) * 1980-06-02 1984-10-31 Hitachi Ltd Microprogramme control method and apparatus therefor
US4587611A (en) * 1980-09-04 1986-05-06 Amdahl Corporation Multiple module control store for use in a data processing system
JPS5748139A (en) * 1980-09-04 1982-03-19 Nec Corp Microprogram control device
JPS6057090B2 (ja) * 1980-09-19 1985-12-13 株式会社日立製作所 データ記憶装置およびそれを用いた処理装置
CA1180457A (en) * 1981-04-17 1985-01-02 Peter N. Crockett Pipelined control apparatus with multi-process address storage
US4531199A (en) * 1981-06-01 1985-07-23 International Business Machines Corporation Binary number substitution mechanism in a control store element
US4493045A (en) * 1981-10-19 1985-01-08 Fairchild Camera & Instrument Corp. Test vector indexing method and apparatus
US4674063A (en) * 1982-10-18 1987-06-16 Nec Corporation Information processing apparatus having a sequence control function
US4586127A (en) * 1982-11-03 1986-04-29 Burroughs Corp. Multiple control stores for a pipelined microcontroller
US4551798A (en) * 1982-11-03 1985-11-05 Burroughs Corporation Multiple control stores in a pipelined microcontroller for handling nester subroutines
US4546431A (en) * 1982-11-03 1985-10-08 Burroughs Corporation Multiple control stores in a pipelined microcontroller for handling jump and return subroutines
US4685058A (en) * 1983-08-29 1987-08-04 Amdahl Corporation Two-stage pipelined execution unit and control stores
JPS618785A (ja) * 1984-06-21 1986-01-16 Fujitsu Ltd 記憶装置アクセス制御方式
WO1986005015A1 (en) * 1985-02-20 1986-08-28 Magellan Corporation (Australia) Pty. Ltd. Microprogram controller
US5058007A (en) * 1987-11-05 1991-10-15 Raytheon Company Next microinstruction generator in a microprogram control unit
US5081609A (en) * 1989-01-10 1992-01-14 Bull Hn Information Systems Inc. Multiprocessor controller having time shared control store
US6253307B1 (en) * 1989-05-04 2001-06-26 Texas Instruments Incorporated Data processing device with mask and status bits for selecting a set of status conditions
JPH07104996A (ja) * 1993-10-05 1995-04-21 Kofu Nippon Denki Kk マイクロプログラム制御装置
US7739481B1 (en) * 2007-09-06 2010-06-15 Altera Corporation Parallelism with variable partitioning and threading

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3292151A (en) * 1962-06-04 1966-12-13 Ibm Memory expansion
US3270324A (en) * 1963-01-07 1966-08-30 Ibm Means of address distribution
US3354430A (en) * 1965-06-30 1967-11-21 Ibm Memory control matrix
US3389380A (en) * 1965-10-05 1968-06-18 Sperry Rand Corp Signal responsive apparatus
US3395392A (en) * 1965-10-22 1968-07-30 Ibm Expanded memory system
US3601812A (en) * 1969-01-22 1971-08-24 Rca Corp Memory system
US3602896A (en) * 1969-06-30 1971-08-31 Ibm Random access memory with flexible data boundaries
US3609700A (en) * 1970-02-24 1971-09-28 Burroughs Corp Data processing system having an improved fetch overlap feature
US3737860A (en) * 1972-04-13 1973-06-05 Honeywell Inf Systems Memory bank addressing
US3812473A (en) * 1972-11-24 1974-05-21 Ibm Storage system with conflict-free multiple simultaneous access
US3813652A (en) * 1973-01-15 1974-05-28 Honeywell Inf Systems Memory address transformation system

Also Published As

Publication number Publication date
US4008462A (en) 1977-02-15
FR2254062B1 (de) 1979-04-27
JPS5410219B2 (de) 1979-05-02
FR2254062A1 (de) 1975-07-04
GB1465159A (en) 1977-02-23
DE2457612B2 (de) 1979-10-11
JPS5087747A (de) 1975-07-15
DE2457612A1 (de) 1975-06-19

Similar Documents

Publication Publication Date Title
DE2457612C3 (de) Mikroprogrammier-Steuereinrichtung
DE2817183C2 (de) Datenverarbeitungsanlage mit einer durch Mikroprogramm gesteuerten Zentraleinheit
DE2306115A1 (de) Datenprozessor mit ablage-mikrosteuerung
DE3638572C2 (de)
DE2758830A1 (de) Rechenvorrichtung
DE2819571A1 (de) Datenverarbeitungsanlage mit mehreren prozessoren
DE2355993B2 (de) Programmierbare datenverarbeitungsanlage
DE2234867A1 (de) Anordnung in datenverarbeitungsanlagen zum steuern der verarbeitung zweier voneinander unabhaengiger programme
DE2715073A1 (de) Mikroprogrammierte rechner-steuervorrichtung
DE2036729A1 (de) Digital Datenverarbeiter
DE2539211A1 (de) Zugriffssteuereinheit
DE2556617C2 (de) Schiebe- und Rotierschaltung
DE3043653A1 (de) Datenverarbeitungsanlage
DE2064383C3 (de) Datenverarbeitungsanlage mit mehreren zentralen Verarbeitungseinrichtungen
DE69500748T2 (de) Elektronischer Schaltkreis und Verfahren für die Verwendung mit einem Koprozessor
DE2227761B2 (de) Speichersystem
DE2617485A1 (de) Verfahren und schaltungsanordnung zur abarbeitung von mikrobefehlsfolgen in datenverarbeitungsanlagen
DE2418921C2 (de) Vorrichtung zum Speichern von Mikroprogrammen in einer Datenverarbeitungsanlage
DE2245284A1 (de) Datenverarbeitungsanlage
DE3314139A1 (de) Mikrobefehlgesteuerte arithmetische steuereinheit
DE2632277A1 (de) Mikroprogrammierbarer computer fuer eine numerische steuervorrichtung
DE2759120A1 (de) Prozessor fuer datenverarbeitungssysteme
DE1957600C3 (de)
DE1212748B (de) Datenverarbeitende Maschine mit Programmunterbrechung
DE2727188A1 (de) Anordnung zum adressieren eines speichers

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8328 Change in the person/name/address of the agent

Free format text: REINLAENDER, C., DIPL.-ING. DR.-ING., PAT.-ANW., 8000 MUENCHEN

8339 Ceased/non-payment of the annual fee