[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE2326751C3 - Halbleiterbauelement zum Speichern und Verfahren zum Betrieb - Google Patents

Halbleiterbauelement zum Speichern und Verfahren zum Betrieb

Info

Publication number
DE2326751C3
DE2326751C3 DE2326751A DE2326751A DE2326751C3 DE 2326751 C3 DE2326751 C3 DE 2326751C3 DE 2326751 A DE2326751 A DE 2326751A DE 2326751 A DE2326751 A DE 2326751A DE 2326751 C3 DE2326751 C3 DE 2326751C3
Authority
DE
Germany
Prior art keywords
gate electrode
semiconductor
junction
insulating layer
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2326751A
Other languages
English (en)
Other versions
DE2326751A1 (de
DE2326751B2 (de
Inventor
Cornelis Albertus Nijmegen Bosselaar
Olof Erik Hans Nijmegen Klaver
Johannes Gerrit Van Eindhoven Santen
Jan Florus Eindhoven Verwey
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2326751A1 publication Critical patent/DE2326751A1/de
Publication of DE2326751B2 publication Critical patent/DE2326751B2/de
Application granted granted Critical
Publication of DE2326751C3 publication Critical patent/DE2326751C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B69/00Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/788Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881Programmable transistors with only two possible levels of programmation
    • H01L29/7884Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885Hot carrier injection from the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Thin Film Transistor (AREA)

Description

Die Erfindung betrifft ein Halbleiterbauelement zum Speichern mit einem Halbleiterkörper mit einem an eine Oberfläche des Halbleiterkörpers grenzenden Gebiet, das wenigstens teilweise mit einer elektrisch isolierenden Schicht bedeckt ist, mit einer oberhalb dieses Gebietes angeordneten Gate-Elektrode, die durch die isolierende Schicht von der Halbleiteroberfläche getrennt ist, und mit Mitteln zum Anlegen einer Spannung um in diesem Gebiet unter der Gate-Elektrode vorübergehend eine an die isolierende Schicht grenzende Verarmungszone zu bilden, um dadurch Ladungsträger aus dem Halbleiterkörper in die isolierende Schicht zu injizieren.
Halbleiterbauelemente dieser Art. bei denen die elektrischen Eigenschaften des Bauelements durch Injektion von Ladung in eine auf der Halbleiteroberfläche vorhandene isolierende dielektrische Schicht geändert werden, sind bekannt. Dabei wird die Ladung in Form von Ladungsträgern vom Halbleiterkörper aus in die elektrisch isolierende Schicht injiziert. Diese Injektion geschieht in der Praxis durch Anwendung von zwei prinzipiell verschiedenen Mechanismen.
Erstens kann die Injektion durch einen Tunneleffekt erfolgen. Dies ist zum Beispiel bei den sogenannten MNOS-Transistoren der Fall, wie u. a. in »Proceedings I.E.E.E.«, Vol.28, August 1970 Seiten 1207-1219 beschrieben. Es handelt sich hierum einen Feldeffekttransistor mit isolierter Gate-Elektrode, wobei die isolierende Schicht zwischen der Gate-Elektrode und dem Substratgebiet aus einer dünnen, z. B. 2 nm dicken, auf dem Substratgebiet liegenden Schicht Siliziumoxyd besteht, worauf eine Schicht Siliziumnitrid und darauf die Gate-Elektrode angebracht ist. Durch einen Spannungsimpuls an der Gate-Elektrode werden Ladungsträger durch einen Tunnelprozeß vom Substratgebiet aus durch die dünne Oxydschicht transportiert und in Einfangzentren festgehalten, die sich vor allem bei der Oxydnitrid-Grenzfläche befinden. Durch die so in der isolierenden Schicht unter der Ga'c-Elektrode entstandene elektrische Ladung ändert sich u. a. die SchwelIwertspannung des Feldeffekttransistors, d. h. die Spannung zwischen der Gate-Elektrode und dem Kanalgebiet, bei der sich ein Stromkanal zwischen der Source- und Drainzone zu bilden beginnt. Durch z. B. einen Spannungsimpuls mit entgegengesetzter Polarität körnen die Ladungsträger durch Tunneln in umgekehrter Richtung wieder aus der isolierenden Schicht entfernt werden.
Diese Bauelemente haben u. a. den schwerwiegenden Nachteil, daß die seS;.7 dünne Oxydschicht, die den Tunnelprozeß ermöglichen muß, sich technisch äußerst schwierig reproduzierbar herstellen läßt.
Ein anderes Verfahren, um Ladungen in eine dielektrische Schicht zu injizieren, das in der Praxis besser durchführbar ist, ist die Injektion infolge eines Lawinendurchbruchs im Halbleitermaterial, in »I.E.E.E. Journal of Solid State Circuits«, Volume SC6, Oktober 1971, Seiten 301 bis 306 wird ein auf diesem Prinzip beruhendes Halbleiterbauelement zum Speichern beschrieben, das unter dem Namen FAMOS-Struktur bekannt ist. Es handelt sich hier um einen Feldeffekttransistor mit isolierter Gate-Elektrode, die eine »schwebende« Gate-Elektrode in Form einer leitenden Schicht ohne Anschlußleiter enthält, die meistens ganz von isolierendem Material umgeben ist. Wenn nun an den Source-Substratübergang oder an den Dnin-Substratübergang eine so hohe Spannung in Sperrichtung angelegt wird, dall der Lawinendurchbruch auftritt, werden an dem betreffenden Übergang Ladungsträger erzeugt, die durch das am Übergang liegende elektrische Feld eine so
ί hohe Energie erhalten, daß sie in der Lage sind, von dem Energieband, in dem sie sich im Halbleitermaterial befinden, auf das entsprechende Energieband der isolierenden Schicht unter der Gate-Elektrode überzuwechseln und sich durch diese isolierende Schicht
ι» hin nach der schwebenden Gate-Elektrode zu begeben, wodurch diese aufgeladen wird. So können »heiße« Elektronen vom Leitungsband im Halbleiterkörper in das Leitungsband der isolierender. Schicht überwechseln. Umgekehrt können »heiße« Löcher
!"> von dem Valenzband im Halbleiterkörper in das Valenzband der isolierenden Schicht überwechseln. Unter »heißen« Ladungsträgern werden, wie in der Halbleitertechnik üblich, Ladungsträger verstanden, deren Energie höher, und zwar nach Möglichkeit
-» einige Male höher, als die ist, die der Temperatur des Kristallgitters des Halbleiterkörpers entspricht.
Die injizierten heißen Ladungsträger bleiben als elektrische Ladung in der isolierenden Schicht, und vor allem auf der schwebenden Gate-Elektrode zu-
r> rück, wodurch z. B. unter der Gate-Elektrode von einem ursprünglich keinen leitenden Kanal besitzenden Feldeffekttransistor (was bei einem Transistor vom sogenannten Anreicherungstyp der Fall ist) ein leitender Kanal im Feldeffekttransistor gebildet werden
»ι kann, oder, wenn ursprünglich bereits ein derartiger leitender Kanal vorhanden war (was bei einem Transistor vom sogenannten Verarmungstyp der Fall ist), dieser Kanal eliminiert werden kann. Der Transistor kann deshalb durch die genannte Injektion von heißen
r> Ladungsträgern vom nichtleitenden Zustand in den leitenden Zustand kommen oder umgekehrt. Dieser neue Zustand ist praktisch permanent. Ein derartiges Speicherelement ist insbesondere für die Verwendung in den sogenannten »read-only« Speichern geeignet.
in Von einem derartigen Element ist auch eine Ausführung bekannt, bei der über der schwebenden Gate-Elektrode eine durch eine isolierende Schicht davon getrennte Gate-Elektrode angebracht ist, an die ein Potential gelegt werden kann, um die Injektion von
Γι Ladungsträgern vom Halbleiterkörper aus in die isolierende Schicht zu fördern (International Solid State Circuits Conference, Februar 1972, Seiten 52-53). Auch ist bekannt, Ladungsträger in eine isolierende Schicht zu injizieren, die den Emitter-Basisübergang
'.(i eines planaren bipolaren Transistors bedeckt, mit oder ohne Hilfe einer Gate-Elektrode auf der isolierenden Schicht, indem der Emitter-Basisübergang zeitweilig so in Sperrichtung vorgespannt wird, daß eine Lawinenvervielfachung auftritt, siehe z. B. »Applied Phy-
-.· s;cs Deiters«, 15. Oktober 1969, Seiten 270-272. Hierdurch wird u. a. der Verstärkungsfaktor des Transistors geändert.
Die Anwendung der Lawinenvervielfachung an einem PN-Übergang, wie oben beschrieben, hat aber
ho auch Nachteile, Hie die praktische Anwendbarkeit dieser Bauelemente als Speicherelemente unter Umständen stark verringern können.
So ist z. B. diese Injektion durch LavvineiiVervielfachung lokal sehr begrenzt und tritt nur in der unmittel-
h) baren Nähe des PN-Überganges auf. Dies ergibt Probleme, wenn homjgene Injektion in einem relativ großen Oberflächenbereich, z. B. über die gesamte Kanallänge eines Feldeffekttransistors mit isolierter
23 2b 751
Gate-Elektrode, erwünscht ist. Dies kann zwar durch Anwendung einer schwebenden Gate-Elektrode, wie oben beschrieben, die als Äquipotentialfläche dient und nahezu alle injizierte Ladung trägt, abgestellt werden, doch auch dann sind für das Einschreiben eines derartigen Speicherelements verhältnismäßig hohe Spannungsimpulse erforderlich.
Der Erfindung liegt die Aufgabe zugrunde, ein Halbleiterbauelement zum Speichern zu schaffen, bei dem die oben angedeuteten, bei den bekannten Bauelementen auftretenden Nachteile vermieden oder zumindest in hohtrri Maße verringert werden, d. h. bei den in kürzerer Zeit größere informationstragende Ladungen als bei den bekannten Bauelementen eingeschrieben werden können, und das mehr Steuerungsmöglichkeiten für die einzuschreibende Ladung als die bekannten Bauelemente bietet.
Diese Aufgabe wird bei einem Halbleiterbauelement zum Speichern der eingangs genannten Art dadurch gelost, daß die über der Verarmungszone anliegende Spannung niedriger als die Spannung ist, bei der eine Lawinenvervielfachung auftritt, doch höher als die Potentialbarriere für die Ladungsträger an der Grenzfläche zwischen dem Halbleiterkörper und der isolierenden Schicht ist, daß Mittel zum Injizieren von Ladungsträgern in die Verarmungszone vorgesehen sind, und daß Mittel zum gleichzeitigen Anlegen einer Spannung an die Gate-Elektrode vorgesehen sind, derart, daß auf die Ladungsträger in der Verarmungszone eine Kraft in Richtung dieser Grenzfläche ausgeübt wird.
Durch die Erfindung können durch Verwendung von relativ niedrigen Spannungsimpulsen in Verbindung mit einer kontrollierten Zufuhr von in die isolierende Schicht zu injizierenden Ladungsträgern wichtige Verbesserungen und Erweiterungen der Anwendungsmöglichkeiten in den beschriebenen bekannten Halbleiterbauelementen zum Speichern erhalten werden.
Die Erfindung beruht auf der Überlegung, daß heiße Ladungsträger mit genügend hoher Energie, um die Energie barriere zwischen dem Halbleitermaterial linH iior auf t\f>r
^r* icr»li*»rf»nHf»r\
Schicht zu überwinden, nicht durch einen Lawinenprozeß entstanden zu sein brauchen, sondern auch durch Beschleunigung in einer Verarmungszone, an der ein geringerer Spannungsabfall herrscht als der, bei dem die Lawinenvervielfachung auftritt, erhalten werden können.
Da bei diesem Prozeß, in Gegensatz zu den genannten Lawinenprozessen, die zu beschleunigenden Ladungsträger nich* in genügend großem Maße in der Verarmungszone erzeugt werden, werden sie in die Verarmungszone injiziert. Dadurch werden nicht nur die genannten, mit einer Lawineninjektion verbündenen Nachteile eliminiert, sondern man erhält gleichzeitig einen zusätzlichen Sicherheitsgrad für die Steuerung der zu injizierenden informationstragenden Ladung. Durch das Anlegen der Spannung an die Gate-Elektrode während der Injektion wird ferner ein homogenes elektrisches Feld geschaffen, das die Ladungsträger in dem gesamten von der Gate-Elektrode überstrichenen Gebiet in die Richtung der Grenzfläche zwischen dem Halbleiterkörper und der isolierenden Schicht treibt.
Die Verarmungszone, in der die zu injizierenden Ladungsträger beschleunigt werden, wird nach einer Weiterbildung der Erfindung dadurch gebildet, daß ein gleichrichtender Übergang, z. B. ein PN-Übergang vorhanden ist, der an der Grenzfläche zwischcr dem Halbleiterkörper und der isolierenden Schichi unter der Gate-Elektrode endet, wobei wenigstens eir Teil der Verarmungszone durch vorübergehende Anlegen einer Spannung in Sperrichtung an der gleichrichtenden Übergang gebildet wird. Hierbe kann die Energie der zu injizierenden Ladungsträgei durch Ändern der Sperrspannung am gleichrichtenden Übergang geregelt werden, während zwischen dei Gate-Elektrode und der Halbleiteroberfläche eine Spannung angelegt wird, die die zu injizierenden Ladungsträger in die Richtung der Halbleiteroberfläche treibt.
Eine andere Weiterbildung der Erfindung ist dadurch gekennzeichnet, daß wenigstens ein Teil der Verarmungszone durch das zeitweilige Anlegen einet solchen Spannung zwischen der Gate-Elektrode und dem Gebiet des Halbleiterkörpers gebildet ist, dali Überschußiadungstrager aus einer (Jberfiachenzone des Gebietes vertrieben werden.
Die obengenannten Methoden, oder eine Kombination davon, um die benötigte Verarmungszone zn bilden, sind die in der Praxis am besten anwendbare Methoden, obgleich es selbstverständlich möglich ist, auch in anderer Weise ein elektrisches Feld von solcher Stärke in den Halbleiterkörper zu induzieren, daß eine Verarmungszone gebildet wird, in der den in die isoliere.nie Schicht zu injizierenden Ladungsträgern genügend Energie zugeführt werden kann.
Auch das Injizieren der in die Verarmungszone zu beschleunigenden Ladungsträger kann durch Verwendung verschiedener Techniken erfolgen. Nach einer entsprechenden ersten Weiterbildung der Erfindung ist ein weiterer vorübergehend in Durchlaßrich tung vorgespannter PN-Übergang vorgesehen, durch den die Ladungsträger in die Verarmungszone injiziert. Dieser PN-Übergang injiziert z. B. Elektronen in die Verarmungszone in dem N-Ieitenden Gebiet eines anderen PN-Übergangs, der so in Sperrichtung vorgespannt ist, daß diese Elektronen genügend Energie erhalten, um in das Leitungsband einer auf
H hflh 1il hi lfiHli
chen isolierenden Schicht, z. B. eine Oxydschicht, injiziert zu werden.
Um eine effektive Injektion in die Verarmungszone zu erhalten, ist es dabei erwünscht, daß der Abstand zwischen dem vorübergehend in Durchlaßrichtung vorgespannten PN-Übergang und dem gleichrichtenden Übergang höchstens eine Diffusionstiefe von den zu injizierenden Ladungsträgern im Gebiet des Halbleiterkörpers beträgt.
Als injizierender PN-Übergang kann z. B. in einem Planar-Transistor vorteilhaft der KoIIektor-Basisübergang verwendet werden. In diesem Zusammenhang ist eine Weiterbildung der Erfindung dadurch gekennzeichnet, daß der vorübergehend in Sperrichtung vorgespannte PN-Übergang der Emitter-Basis-Übergang, und der vorübergehend in Durchlaßrichtung vorgespannte, injizierende PN-Übergang der Kollektor-Basis-Übergang eines bipolaren Transistors ist.
Nach einer zweiten Methode werden die zu beschleunigenden Ladungsträger durch vorübergehend auf den Halbleiterkörper fallende Strahlung, die in der Verarmungszone Elektronen-Löcher-Paare erzeugt, in die Verarmungszone injiziert. Diese Strahlung kann sowohl elektromagnetischer als auch kor-
23 2b
puskularcr Art sein.
Eine sehr wichtige und in der Praxis besonders brauchbare Weiterbildung der Erfindung ist dadurch gekennzeichnet, daß die Gate-Elektrode und die isolierende Schicht zu einem Feldeffekttransistor mit isolierter Gatc-niektrode und mit Source- und Drain-Elektroden gehören und daß die Verarmungszone in dem zwischen der Source- und der Drain-Elektrode gelegenen Kanalgebiet des Feldeffekttransistors gebildet wird. Derartige Feldeffekttransistoren sind für die Verwendung in Spcichersclialtungen besonders geeignet. Eine entsprechende Weiterbildung der Erfindung ist dadurch gekennzeichnet, daß der Feldeffekttransistor vom Verarmungstyp ist und durch die Injektion der informationstragenden Ladungsträger in einen Transistor vom Anrcichcrungstyp umgewandelt wird oder umgekehrt.
Obgleich die zu beschleunigenden Ladungsträger im Kanalgebiet auch in anderer Weise, z. U. durch Lichteinstrahiung, erhalten werden können, ist diese Weiterbildung vorteilhaft so eingerichtet, daß der Feldeffekttransistor ein an die die Gate-Eilcktrode tragende Oberfläche des Halbleiterkörper grenzendes schichtförmiges Karialgebict vom ersten Leitungstyp enthält, das mit einem darunter gelegenen Gebiet vom zweiten Leitungstyp den injizierenden PN-Übergang bildet, der praktisch parallel zu dieser Olxrrf lache verläuft.
Die Source- und Drainelektroden der hier genannten Feldeffekttransistoren können Oberflächenzonen vom dem Kanalgebict entgegengesetzten Leitungstyp entfalten, doch kann bei Bedarf die Drainelcktrodc durch einen gleichrichtenden Metallhalbleiterübergang (Schottky-Diode) gebildet werden.
Die isolierende Schicht zwischen den Gatc-Elckt rode η und der Halbleiteroberfläche kann eine homogene Zusammenstellung haben. Unter Umständen kann diese Schicht jedoch vorteilhaft aus zwei oder mehr übereinanderliegenden Schichten aufgebaut werden, z. B. einer auf der Halbleiteroberfläche liegenden Schicht Siliziumoxyd und einer darübcrliegenden Schicht Siliziumnitrid, wodurch an der Oxyd-NJJlriH-Or^nTflu^Hf» i^inp orr»R*» Anvol·»! F~infanirc-7f»n-
tren für die zu injizierenden informationstragenden Ladungsträger vorhanden sind.
Unter anderem, weil es bei einem Feldeffekttransistor der beschriebenen Art sehr erwünscht ist, daß die informationstragenden Ladungen homogen in dem gesamten sich zwischen der Source- und Drainelektrode und der Halbleiter-Oberfläche angebracht werden, wird dazu vorteilhaft eine zwischen der Gate-Elektrode und der Halbleiteroberfläche gelegene »schwebende« Elektrode benutzt. Eine wichtige Weiterbildung der Erfindung ist deshalb dadurch gekennzeichnet, daß zwischen der Gate-Elektrode und der Halbleiteroberfläche eine durch die isolierende Schicht der Gate-Elektrode und der Halbleiteroberfläche getrennte leitende Schicht ohne Anschlußleitung angebracht ist. Diese Schicht wird nach Möglichkeit ganz von isolierendem Material umgeben und kann aus einem beliebigen leitenden Material bestehen, besteht jedoch vorteilhaft aus polykristallinen! Silizium, was bei der Herstellung der Bauelemente oft wichtige Vorteile ergibt. Dieses polykristalline Silizium kann nach Bedarf dotiert werden, um die Leitfähigkeit zu erhöhen, die selbstverständlich beträchtlich höher als die der isolierenden Schicht sein muß.
Einige Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher beschrieben.
Fig. 1 stellt eine schematische Draufsicht auf ein Halbleiterbauelement mit einem Feldeffekttransistor dar;
Fig. 2 ist ein schematischer Querschnitt in der Ebene 11-11 des Bauelements nach Fig. I;
in Fig. 3 sind die Kennlinien der Bauelemente nach Fig. 1 und 2 graphisch dargestellt;
Fig. 4 gibt eine graphische Darstellung der Kennlinien eine anderen Bauelements mit einem Feldeffekttransistor;
Fig. 5 zeigt eine schematische Draufsicht auf ein Halbleiterbauelement mit einem bipolaren Transistör;
FMg. 6 gibt einen schematischen Querschnitt in der Ebene VI-VI des Bauelements nach Fig. 5;
Fig. 7 gibt einen schematischen Querschnitt einer weiteren Ausführungsform eines Halbleiterbauelements.
Die Figuren sind schematisch und nicht maßstabgerecht gezeichnet. Die Ränder der Metallschichten sind in den Draufsichten der Fig. 1 und 5 gestrichelt gezeichnet.
Fig. 1 zeigt schematisch eine Draufsicht auf, und Fig. 2 schematisch einen Querschnitt in der Ebene H-II von Fig. 1 durch eine Halbleiterbauelement mit einem Feldeffekttransistor. Das Bauelement enthält (siehe Fig. 2) einen Halbleiterkörper 1 aus Silizium mit einem an Oberfläche 2 grenzenden Gebiet 3 in Form einer Siliziumschicht vom P-Typ mit einer Dicke von 6,6 μιη und einem spezifischen Widerstand von 0,2 Ω cm, die epitaxial auf dem Substrat 4 vom N-Typ mit einem spezifischen Widerstand von 0,01 Ω cm und einer Dicke von 200 μηι aufgewachsen ist. Das Gebiet 3 ist größtenteils mit der elektrisch isolierenden Schicht 5 aus Siliziumoxyd bedeckt. Das Bauelement enthält ferner die elektrisch leitende Gate-Elektrode 6, die durch das Siliziumoxyd 5 von der Halbleiteroberfläche 2 getrennt ist. Diese Gate-Elektrode kann, wie z. B. in diesem Beispiel, aus Metall sein, z. B. Aluminium, doch ohne weiteres auch 7 R !9uc hru7HHntiprtf*m nrtlultrictnllinpm £ili7iiim
Die genannte Gate-Elektrode 6 gehört zu einem Feldeffekttransistor mit einer an die Oberfläche 2 grenzenden Source-Zone 7 vom N-Typ, die eine ebenfalls an die Oberfläche 2 grenzende Drain-Zone 8 vom N-Typ ganz umringt. Die sich zwischen den Source- und Drainzonen 7 und 8 befindenden Teile der epitaxialen Schicht 3 vom P-Typ bilden das Kanalgebiet des Feldeffekttransistors. Die Zonen 7 und 8 haben eine Dicke von etwa 2 μιη. Die Schicht 3 bildet mit dem darunterliegenden Gebiet 4 vom N-Typ den PN-Übergang 9. Die Source- und Drainzoncn 7 und 8 bilden mit dem Kanalgebiet 3 die PN-Übergänge 10 und 11. Zwischen der Gate-Elektrode 6 und der Oberfläche 2 befindet sich ferner die durch die Oxydschicht 5 von der Gate-Elektrode 6 und der Oberfläche 2 getrennte leitende Schicht 12 aus polykristallinem Silizium. Die Schicht 12 besitzt keinen Anschlußleiter und ist völlig von dem Oxyd 5 umgeben. Die Dicke des Oxyds zwischen den Schichten 12 und 6 beträgt 0,11 um, zwischen der Schicht 12 und der Siliziumoberfläche 2 0,14 μιη.
Die Gebiete 3 und 4 und die Zonen 7 und 8 sind mit Metallschichten, z. B. aus Aluminium, 13 bis 16 in der üblichen Weise kontaktiert.
Der oben beschriebene Feldeffekttransistor bildet
ein Halbleiterbauelement zum Speichern. Dieses Speicher-Bauelement enthält (siehe Fig. 2) ferner Mittel, u. a. die schematisch angegebenen Spannungsquellen Vx und V1, um in der Schicht 3 unter der Gate-Elektrode 6 vorübergehend eine an die isolierende Schicht 5 grenzende Verarmungszone zu bilden. Die gezeiciineten Schaltungen gelten für den Zustand während des Einschreiben« der Information. Die Grenze dieser Verarmungszone in Schicht 3 ist in Fig. 2 schematisch mit der gestrichelten Linie 17 angegeben. Diese Verarmungszone wird dadurch gebildet, daß an die PN-Übergängc 10 und 11 die Sperrspannung V2 und an die Gate-Elektrode 6 eine positive Spannung gegenüber der Schicht 3 angelegt wird, so daß an der Stelle der Verarnuings/one I .öcher aus dem Gebiet 3 vertrieben werden.
Nun können Elektronen von der Schicht 3 in das Siliziumoxyd 5 unter die Gate-Elektrode 6 injiziert werden, die schwebende Elektrode 12 aufladen und nort senr ι auge resigenaiien werueii. uauuicn Kann die Schwellenspannung des Feldeffekttransistors erheblich geändert werden.
Bei den bisher bekannten Halbleiter-Spcicherbauclementcn erfolgte diese Elektroneninjektion, wie bereits angegeben, indem an die Verarmungszone 17, wenigstens ortlich begrenzt, z. B. am Rand der PN-Übcrgänge 10 und/oder 11, eine möglichst hohe Spannung angelegt wurde, so daß eine Lawinenvervielfachung auftrat. Die dabei entstandenen Elektronen-Löcher-Paare liefern die Ladungsträger, die dann mit oder ohne Hilfe eines elektrischen Feldes zwischen der Gate-Elektrode 6 und der Schicht 3 in das Oxyd injiziert.
Bei dem beschriebenen Alisführungsbeispiel nach der Erfindung wird jedoch zum Injizieren der Elektronen diese Lawineninjektion nicht ausgenutzt, sondern es werden vorübergehend zwischen der Gate-Elektrode 6 und der Siliziumschicht 3, wie an den PN-Übergängen 10 und 11, Spannungen V1 und V1 angelegt, die so niedrig sind, daß in der Verarmungszone 17 noch keine Lawinenvervielfachung auftritt, doch höher als die Potentialbarriere für Elektronen
und der Oxydschicht 5. Die Potentialbarriere beträgt etwa 3,25 Volt. Die Durchspruchspannung der PN-Ubergänge 10 und 11 beträgt etwa 17 Volt.
Die Spannung V1 wird deshalb während des Injizierens gleich oder höher als etwa 4 Volt, doch niedriger als 17 Volt (die Durchspruchspannung der Übergänge 10 und 11) gewählt, während die maximale Spannung zwischen der Gate-Elektrode 6 und der Schicht 3 von der Dicke und der Art des sich zwischen Elektrode 6 und der Halbleiteroberfläche 2 befindenden Materials abhängt, doch wegen des oben bereits Gesagten, ebenfalls mindestens etwa 4 Volt betragen muß. Die obere Grenze der Spannung Vx wird von der Bedingung bestimmt, daß die dadurch in der Schicht 3 erzeugte maximale Feldstärke niedriger als die sein muß, bei der Lawinenvervielfältigung auftritt.
Während der Injektion wird außerdem der PN-Übergang 9 in Durchlaßrichtung mit der Spannungsquelle V3 vorgespannt. Dadurch werden vom Substrat 4 Elektronen in die Verarmungsschicht 17 injiziert. Dies ist erforderlich, weil über die gesperrten PN-Übergänge 10 und 11 pro Zeiteinheit mit Hilfe des bloßen Leckstromes an diesen Übergängen nur sehr wenig Elektronen von den Zonen 7 ued 8 in die Verarmungszone 17 gelangen. Der PN-Übergang 9 muli deshalb selbstverständlich in geringem Abstand, möglichst weniger als eine Diffusionslänge für Elektronen von den Übergängen 10 und 11, bzw. von der Verarmungszone 17 entfernt liegen. Diese Bedingung ist in diesem Beispiel erfüllt.
Die »schwebende« Elektrode 12 dient als Äquipotentialfläche und fördert das Entstehen einer homogenverteilten Ladung zwischen der Gate-Elektrode 6 und der darunterliegenden Fläche 2.
Von den Drain- und Sourcezonen kann wenigstens die Drainzone 8 eventuell durch eine Schottky-Diode ersetzt werden.
Die Wirkungsweise des oben beschriebenen Bauelements kann an dem folgenden Beispiel illustriert werden. Wahrend 5 Sekunden wurden eine Spannung V2 von 6 Volt und eine Spannung V1 von 35 Volt angelegt, wobei gleichzeitig die DurchlaUspamumg ", am PN-Übergang 9 einen Wert von 0,6 Volt hatte. Danach wurden diese Spannungen Vx, V1 und V^ abgeschaltet UiKi ii'iit uCil Üblichen NiCÜiMCihwdcn WX\U
bei kurzgeschlossenem Übergang 9 die Schwellenspannung Vlh des Feldeffekttransistors gemessen. Diese Spannung war von dem ursprünglichen Wert von f 5 Volt auf einen Wert von etwa + 15 Volt verschoben.
Die Verschiebung A Vlh der Schwellenspannung hängt stark von der Höhe der Sperrspannung V1 an den Source- und Drainübergängen und von der Höhe der Gate-Spannung Vx bei einer bestimmten Injektionszeit und einem bestimmten Wert der Spannung V1 am PN-Übergang 9 in Durchlaßrichtung ab. So betrug die Verschiebung in Λ Vlh bei obenstehendem Beispiel, unter übrigens gleichen Injektionsbedingungen doch bei einer mit Bezug auf die Schicht 3 positiven Gate-Elektrodenspannung Vx von 60 Volt, nicht 10 Volt, sondern etwa 26 Volt. Dies kann auch Fig. 3 entnommen werden, wo für zwei verschiedene Werte von Vx der zwischen A Vlh und V2 gemessene Zusammenhang dargestellt ist.
Die nicht-kontaktierte Gate-Elektrode 12 kann weggelassen werden; dies erfordert jedoch längere Injektionszeiten, um vergleichbare Verschiebungen der Srhwellensnanmingzu erhalten. Siehe z. B. Fik. 4, wo die Kennlinien für ein Bauelement analog dem der Fig. 1 und 2 dargestellt sind, jedoch ohne schwebende Elektrode 12 und mit einer Oxyddicke von 0,26 um unter der Gate-Elektrode. Die Injektionszeiten sind hier etwa 6()mal länger.
Aus Obenstehendem geht hervor, daß es möglich istj bei dem beschriebenen Ausführungsbeispiel der Erfindung ohne Ausnutzung eines Lawinenprozesses die Schwellenspannung eines Feldeffekttransistors mit isolierter Gate-Elektrode erheblich zu ändern. Man kann sogar einen derartigen Transistor, der vor der Injektion ein Verarmungsfeldeffekttransistor war, (d. h. der ohne Gate-Elektrodenspannung bereits zwischen Source- und Drainzone leitet), in einen Anreicherungstransistor verändern, bei dem für die Entstehung eines Stromkanals zwischen der Source- und Gate-Zone eine bestimmte Gate-Spannung erforderlich ist.
Bei Verwendung einer Anzahl dieser Feldeffekttransistoren in einem elektronischen Speicher kann man, indem bei einigen Transistoren die oben beschriebene Injektion angewendet wird, und bei anderen nicht, eine Information in die Schaltung einschreiben, die daraus anschließend, z. B. durch Messen der Schwellenspannung der Transistoren, nicht-destruktiv
ausgefesen werden kann. Auch kann man die Ladungsinjektion bei den diversen Transistoren de;, Speichers in unterschiedlichem Maße anwenden.
Das Leschen der Information, d. h.,die Entfernung der zwischen der Gate-Elektrode 6 und der Oberfläche 2 injizierten Ladung, kann auf verschiedenen Wegen erfolgen, z. B. durch Bestrahlung der Gate-Elektrodenoxydschieht mit ionisierender Strahlung, z. B. Röntgenstrahlung oder ultraviolette Strahlung. Die dadurch verursachte Ionisation neutralisiert die genannte Ladung. Eine derartige Löschmethode ist jedoch sehr umständlich.
In einfacherer Weise läßt sich die gespeicherte Information dadurch löschen, daß vorübergehend die PN-Übcrgänge iO und/oder 11 so weit in Sperriehtung polarisiert werden, daß ein Lawinendurchbruch erfolgt, wodurch Löcher in das Oxyd 5 injiziert werden, die mit den die Information tragenden Elektronen, re kombiniere η.
^ιι.ηιιυιιι<ιι ill ιι«-ι
ι til iiiun
den Kollektorbasisübergang 31.
Auf der Oxydschicht 25 ist über den gesamten Umfang des Emitter-Basisüberganges 30 die metallene Gate-Elektrode 29 angebracht. Die Dicke der Oxydschicht 25 unter der Gate-Elektrode 29 beträgt 0,6 μην, die Oberfläche der Basiszone 22, die unter der Gate-Elektrode 29 liegt, beträgt etwa 3,5· IO2 mm2.
Fig. 6 zeigt schematisch die beim Einschreiben der Information verwendete Schaltung und die Spannungen. Der Emitter-Basisübergang 30 wird mit der Spannungsquelle V2 vorübergehend in Sperriehtung vorgespannt. Hierdurch bildet sich an diesem Übergang eine Verarmungszone, deren Grenze in der Basiszone 22 in Fig. 6 schematisch mit der gestrichelten Linie 32 angegeben ist. Die Spannung V1 ist höher als etwa 4 Volt, d. h., sie ist höher als die Energie'iarriere von 3,25 Volt für Elektronen an der Grenzfläche Silizium-SiO2. Die Spannung V, ist jedoch erheblich Ji ! di Dhbh Üb
/<)nc 17 ist auch dadurch möglich, daß Strahlung auf die Oberfläche 2 unter der Oate-Elektrode einfällt, wobei die Strahlung durch die Gate-Elektrode hindurchdringt oder durch Beugung und Reflexion unter den Rand der Gate-Elektrode kommt. Hierdurch werden in der Verarmungszone 17, bei richtig gewählter Strahlung, Elektronenlochpaare erzeugt. Noch ein weiterer Löschvorgang ist möglich, wenn die Isolierschicht zwischen den Elektroden 6 und 12 einen nichtlinearen Widerstand aufweist, wodurch deren Leitung bei hohen Werten der Spannung an der Gate-Elektrode 6 derart zunimmt, daß die an der Elektrode 12 vorhandene Ladung durch die Isolierschicht hindurch zu der Elektrode 6 abgesaugt wird. Es hat sich herausgestellt, daß die Schwellwertspaniiiing durch wiederholtes Einschreiben und Löschen auf reproduzierbare Weise viele Male zwischen z. B. O und ■+- 20 V variiert werden kann.
In dem oben beschriebenen Beispiel wird die Verarmungszone 17 teilweise durch die in Sperrichtung vorgespannten PN-Ubergänge 10 und 11 und teilweise durch die zwischen der Gate-Elektrode 6 und der Schicht 3 angelegte Spannungsdifferenz gebildet. Es ist aber auch möglich, Bauelemente herzustellen, in denen die Verarmungszone praktisch entweder nur über einen PN-Übergang oder nur mit einer Gate-Elektrodenstruktur erhalten wird, wie in folgendem näher erläutert werden soll.
So zeigt Fig. 5 schematisch in einer Ansicht von oben, und Fig. 6 schematisch im Querschnitt in der Ebene VI-VI von Fig. 5, ein anderes Ausführungsbeispiel eines Halbleiterbauelements nach der Erfindung. Dieses Bauelement hat die Form eines bipolaren planaren Transistors mit der Kollektorzone 21 vom N-Typ, der Basiszone 22 vom P-Typ und der Emitterzone 23 vom N-Typ. Die Zonen 21, 22 und 23 grenzen alle an die Oberfläche 24, die größtenteils mit der Schicht 25 aus Siliziumoxyd bedeckt ist Die Emitterzone 23 hat eine Oberfläche von etwa 10~2 mm2, eine Dicke von etwa 3 μΐη und eine Oberflächendotierungskonzentration von etwa IO2" Atomen pro cm3. Die Basiszone 22 hat eine Dicke von etwa 5 um und eine Oberflächendotierungskonzentration von etwa 6 · IO17 Atomen/cm3. Die Durchbruchspannung des Emitterbasisüberganges beträgt etwa 8,3 Volt. Die Zonen 21, 22 und 23 sind mit den Metallschichten 26,27 und 28 kontaktiert und bilden untereinander den Emitterbasis-PN-Übergang 30 und •i!CiJri"cr
30, die etwa 8,3 Volt beträgt.
Während des Injizierens wird ferner an die Gate-Elektrode 29 gegenüber der Basiszone 22 eine positive Spannung V^ angelegt, ebenfalls von mindestens 4 Volt, wodurch in der Basiszone bei der Oberfläche 24 ein Feld entsteht, durch das die Elektronen in der Basiszone 22 eine zur Oberfläche 24 gerichtete Kraft empfinden und in der Lage sind, sich vom Leitungsband im Silizium in das Leitungsband des SiO2 zu begeben, wo sie in Einfangzentren festgehalten werden. Da jedoch die Zufuhr der Elektronen wegen des geringen Leckstromes von der Emitterzone 23 aus über den in Sperrichtung vorgespannten PN-Übergang 30 zur Basiszone 22 nur sehr langsam erfolgt, werden während des Einschreiben der Information Elektronen in die Verarmungszone 32 injiziert. Dies kann, ebenso wie in dem vorhergehenden Beispiel, auf zwei Arten geschehen, nämlich durch Erzeugung von Elektronenlochpaaren in der Verarmungszone 32 durch in Richtung der Pfeile 33 einfallende Strahlung oder durch Injektion über einen PN-Übergang. In diesem Beispiel wird die letztere Methode angewendet. Als injizierender PN-Übergang wird dabei der Kollektor-Basisübergang 31 verwendet, der während des Einschreibens der informationstragendeii Ladung in die Oxydschicht 25 mit der Spannungsquelle K, in Durchlaßrichtung vorgespannt wird.
Nachdem in der oben beschriebenen Weise negative Ladung in das Oxyd unter der Gate-Elektrode 29 eingebaut ist, werden die dafür benötigten Spannungen und eventuell die Strahlung ausgeschaltet. Man kann dann, indem in der üblichen Weise die Kennlinien gemessen werden, feststellen, daß die elektrischen Eigenschaften des Transistors sich im
, Vergleich zu dem Zustand vor der Injektion geändert haben, wie dies bereits für bekannte Bauelemente dieser Art beschrieben wurde, z. B. in in der bereits genannten Zeitschrift »Applied Physics Letters«, vom 15. Oktober 1969, Seiten 270-272, bei denen die La-
i dungsinjektion mit Hilfe eines Lawineneffektes erfolgte. Diese Änderung kann man auf verschiedene Weise messen, z. B. als Änderung des Verstärkungsfaktors, bei gleichen Werten des Emitter-Basis- und Kollektorpotentials, in Abhängigkeit vom Gate-Po-
, tential vor und nach der Injektion, oder als Änderung des Verlaufs des Basisstromes in Abhängigkeit von der Gate-Spannung, unter sonst gleichen Bedingungen vor und nach der Injektion.
Das Löschen der Information, d. h-, das Neutralisieren der injizierten informationstragenden Ladung, kann ebenfalls wie in dem vorigen Beispiel erfolgen, und zwar entweder durch ionisierende Strahlung oder durch Injektion von Löchern in die Oxydschicht, indem an den PN-Übergang 30 vorübergehend eine Spannung in Sperrichtung die höher als die Durchbruchspannung ist, und gleichzeitig eine gegenüber der Basiszone 22 negative Spannung an die Gate-Elektrode 29 angelegt wird. ι
In diesem Beispiel wurde während des Injizierens die Verarmungszone 32 nahezu ausschließlich durch das Anlegen einer Spannung in Sperrichtung am PN-Übergang 30 erzeugt.
Eine weitere Möglichkeit besteht darin, daß die ι Verarmungszone praktisch nur durch das Anlegen einer Spannung zwischen der Gate-Elektrode und dem darunterliegenden Siliziumgebiet gebildet wird. Als Beispiel zeigt Fig. 7 schematisch im Querschnitt ein Bauelement mit einem sogenannten »deep-deple- : tion= Feldeffekttransistor mit isolierter Gate-Elektrode. Dieses Bauelement enthält das Substrat 41 aus N-Typ-Silizium mit einem spezifischen Widerstand von 0,01 Ω · cm, auf dem epitaxial die Schicht 42 vom P-Typ mit einem spezifischen Widerstand von 0.2 Ω-cm und einer Dicke von 1 μπι erzeugt ist. In der Schicht 42, und durch die ganze Dicke der Schicht 42, befinden sich die hochdotierten Source- und Drainzonen 43 und 44 vom P-Typ. Diese können bei Bedarf durch ohmsche Meiallkontakte auf der Schicht 42 ersetzt werden. Schicht 42 ist zum größten Teil mit der Schicht 45 aus Siliziumoxyd in einer Dicke von etwa 0,3 μηι bedeckt. Zwischen den Source- und Drainzonen ist auf dieser Schicht eine Gate-Elektrode in Form der leitenden Schicht 46 angebracht, vorzugsweise eine Metallschicht, doch auf Wunsch auch eine Schicht aus z. B. hochdotiertem, polykristallinem Silizium. Die Schicht 42 vom P-Typ bildet mit dem N-Typ-Substrat 41 den PN-Übergang 47.
Während der Injektion der informationstragenden Ladung in das Oxyd 45 unter der Gate-Elektrode 46 erhält letztere das positive Potential Vx gegenüber der Schicht 42, die mittels der Source-Zone 43 mit der Aluminiumkontaktschicht 49 kontaktiert ist, siehe Fig. 7. Dadurch wird im Kanalgebiet von Schicht 40 zwischen den Source- und Drainzonen 43 und 44 eine Verarmungszone gebildet, deren Grenze in Schicht 42 mit der gestrichelten Linie 48 angegeben ist. Außerdem wird dadurch ein Feld gebildet, das die in der Verarmungszone beschleunigten Elektronen in Richtung der Halbleiteroberfläche 50 treibt. Wenn nun Vx so hoch ist, daß über der Verarmungszone 48 ein Spannungsabfall von mindestens etwa 4 Volt liegt, gelangen diese beschleunigten Elektronen vom Leitungsband in Schicht 42 aus in das Leitungsband in Oxyd 45 und werden dort in Einfangzentren festgehalten.
Für die erforderliche Elektronenzufuhr zur Verarmungszone 48 wird hier wieder die Injektion über den PN-Übergang 47 zwischen dem Substrat 41 und der cpitaxialcn Schicht 42 ausgenutzt, indem während der Injektion an diesen PN-Übergang über die Kontaktscnichten 49 und 51 mit Hilfe der Spannungsquelle V3 eine Spannung in Durchlaßrichtung angelegt wird. Wahlweise kann für diese Zufuhr auch wieder eine auf die Oberfläche 50 einfallende Strahlung benutzt werden. Ebenso wie im ersten Beispiel kann nach der Injektion der die Information tragenden Ladung wieder eine Verschiebung der Schwellenspannung gegenüber dem ursprünglichen Zustand festgestellt werden. In diesem Bauelement wird die Verarmungszone 48 ausschließlich durch die Spannung zwischen der Gate-Elektrode 46 und der Schicht 42 gebildet. Bei diesem Bauelement können jedoch durch Bildung einer Inversionsschicht in der Schicht 42 an der Oberfläche 50 zwischen den Source- und Drainzonen 41 und 44 durch Erzeugung von Elektronen in der Verarmungszone 48 Schwierigkeiten entstehen. Die Elektronen werden sich an der Oberfläche 50 konzentrieren und die Ausbreitung der Verarmungszone 48 durch die ganze Dicke des Kanalgebietes erschweren. Dieser Nachteil wird bei den vorhergehenden Beispielen durch die Anwesenheit der in Sperrichtung polarisierten PN-Übergänge 10 und 11 bzw. 30 verhindert, die die bei der Bildung der Verarmungszone erzeugten Elektronen sofort nach ihrem Entstehen absaugen. In der Praxis wird deshalb die Verarmungszone vorzugsweise direkt an einen während des Einschreiben« in Sperrichtung vorgespannten PN-Übergang grenzen, obgleich ein Bauelement, wie es in Fig. 7 dargestellt ist, vor allem bei sehr kurzen Einschreibzeiten und sehr hohen Injektionsströmen am Übergang 47 von Nutzen sein ^ann.
Die beschriebenen Halbleiterstrukturen können durch in der Halbleitertechnik jetzt allgemein übliche Verfahren, wie Diffusion, Ionenimplantation, epitaktisches Anwachsen, thermische Oxydation, pyrolytische Ablagerung von Isolierschichten und photolithographische Ätzverfahren, hergestellt werden. Da der Fachmann aus den zur Verfugung stehenden Verfahren die für jede Anwendung geeignetste Technik wählen kann, wird es nicht für notwendig gehalten, darauf im Detail einzugehen. Es sei nun darauf hingewiesen, daß sehr günstige Ergebnisse dadurch erzielt werden, daß in der Struktur nach Fig. 2 die Oxydschicht zwischen der Oberfläche 2 und der Elektrode 12 durch thermische Oxydation angebracht und für die Isolierschicht zwischen den Elektroden 6 und 12 mit Phosphor dotiertes pyrolytisches Oxyd verwendet wird.
Es ist selbstverständlich möglich, in den beschriebenen Bauelementen die Leitungstypen von allen Halbleiterzonen unter gleichzeitiger Umkehrung dei Polarität der Spannungen durch die entgegengesetzten Typen zu ersetzen. Auch Löcher können nämlich an Stelle von Elektronen in die isolierende Schicht injiziert werden, um die Änderung der Kennlinien dei beschriebenen Bauelemente zu erzielen.
Außerdem kann unter Umständen vorteilhaft die isolierende Schicht zwischen der Gate-Elektrode und der Halbleiteroberfläche aus einer Schicht aus Siliziumdioxyd und einer darauf liegenden Schicht aus SiIi- ziumdioxyd und einer darauf liegenden Schicht au: Siliziumnitrid bestehen, wobei auf der Oxyd-Nitridgrenzschicht Einfangzentren für die zu injizierender Ladungsträger entstehen. Es sei noch darauf hingewiesen, daß das Einschreiben von Information untei
ι Umständen oft vorteilhaft mittels mehrerer Spannungsimpulse kurzer Dauer statt durch das Anleger einer kontinuierlichen Spannung V. erfolgen kann Schließlich kann die Geometrie des Bauelement; anders gewählt werden, z. B. kann der Feldeffekttran
-, sistor von Fig. 1 und 2 kreisförmig und konzentrisch ausgeführt werden, während auch andere Halbleitermaterialien als Silizium und andere isolierende Mate rialien als Siliziumoxyd verwendet werden können.
Hierzu 3 Blatt Zeichnungen

Claims (15)

  1. Pate ntansprüche:
    !,Halbleiterbauelement zum Speichern mit einem Halbleiterkörper mit einem an eine Oberfläche des Halbleiterkörpers grenzenden Gebiet, das wenigstens teilweise mit einer elektrisch isolierenden Schicht bedeckt ist, mit einer oberhalb dieses Gebietes angeordneten Gate-Elektrode, die durch die isolierende Schicht von der Halbleiteroberfläche getrennt ist, und mit Mitteln zum Anlegen einer Spannung, um in diesem Gebiet unter der Gate-Elektrode vorübergehend eine an die isolierende Schicht grenzende Verarmungszone zu bilden, um dadurch Ladungsträger aus dem Halbleiterkörper in die isolierende Schicht zu injizieren, dadurch gekennzeichnet, daß die über der Verarmungszone (17, 32, 48) anliegende Spannung niedriger als die Spannung ist, bei der eine Lawinenvervielfachung auftritt, doch höher als die Potentialbarrierc für die Ladungsträger an der Grenzfläcfc_(2,24, SG) zwischen dem Halbleiterkörper (1, 21, 41) und der isolierenden Schicht (5,25,45) ist, daß Mittel (9,31, 33,47) zum Injizieren von Ladungsträgern in die Verarmungszone vorgesehen sind, und daß Mittel zum gleichzeitigen Anlegen einer Spannung (K1) an die Gate-Elektrode (6,29,46) vorgesehen sind, derart, daß auf die Ladungsträger in der Verarmungszone eine Kraft in Richtung dieser Grenzfläche (2, 24, 50) ausgeübt wird.
  2. 2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß ein gleichrichtender Übergang (10, 11; 30) z. B. ein PN-Übergang vorhanden ist, der an der Grenzfläche zwischen dem Halbleiterkörper und der isolierenden Schicht unter der Gate-Elektrc Je endet, und daß wenigstens ein Teil der Verarmungszone (17, 32) durch vorübergehendes Anlegen einer Spannung in Sperrichtung an den gleichrichtenden Übergang gebildet wird (Fig. 1, 2; 5, 6).
  3. 3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß wenigstens ein Teil der Verarmungszone durch das vorübergehende Anlegen einer solchen Spannung zwischen der Gate-Elektrode (46) und dem Gebiet (42) des Halbleiterkörpers gebildet ist, daß Majoritätsladungsträger aus einer Oberflächenzone (48) des Gebietes vertrieben werden (Fig. 7).
  4. 4. Halbleiterbauelement nach Anspruch I, 2 oder 3, dadurch gekennzeichnet, daß ein weiterer vorübergehend in Durchlaßrichtung vorgespannter PN-Übergang (9,31,47) vorgesehen ist, durch den die Ladungsträger in die Verarmungszone (17, 32, 48) injiziert werden.
  5. 5. Halbleiterbauelement nach Anspruch 2 und 4, dadurch gekennzeichnet, daß der Abstand zwischen dem vorübergehend in Durchlaßrichtung vorgespannten PN-Übergang (9,31) und dem genannten gleichrichtenden Übergang (10, 11; 30) höchstens eine Diffusionslänge der zu injizierenden Ladungsträgern in dem Gebiet (3, 22) des Malbieiterkörpers beträgt.
  6. 6. Halbleiterbauelement nach Anspruch I, 2 oder 3, dadurch gekennzeichnet, daß eine vorübergehend auf den Halbleiterkörper einfallende Strahlung (33) vorgesehen ist, die in der Verarmungszone Elektronen-Loch-Paare erzeugt und dadurch Ladungsträger in die Verarmungszone injiziert,
  7. 7. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, daß die Gate-Elektrode (6, 46) und die isolierende Schicht (5, 45) zu einem
    ι Feldeffekttransistor mit isolierter Gate-Elektrode und mit Source- und Drain-Elektroden (7, 8; 43, 44) gehören und daß die Verarmungszone (17,48) in dem zwischen der Source- (7; 43) und Drain-Elektrode (8; 44) gelegenen Kanalgebiet des
    in Feldeffekttransistors gebildet wird.
  8. 8. Halbleiterbauelement nach Anspruch 7, dadurch gekennzeichnet, daß der Feldeffekttransistor vom Verarmungstyp ist und durch die Injektion von die Information tragenden Ladungsträger in einen Transistor vom Anreicherungstyp umgesetzt wird, oder umgekehrt.
  9. 9. Halbleiterbauelement nach Anspruch 4 und 8, dadurch gekennzeichnet, daß der Feldeffekttransistor ein an die die Gate-Elektrode tragende
    -'ei Oberfläche (2, 50) des Halbleiterkörpers grenzendes schichtförmiges Kanalgebiet vom ersten Leitungstyp enthält, das mit einem darunterliegenden Gebiet (4, 41) vom zweiten Leitungstyp den injizierenden PN-Übergang (9,47) bildet, der
    .'-. praktisch parallel zu dieser Oberfläche (2,50) verläuft.
  10. 10. Halbleiterbauelement nach Anspruch 7, 8 oder 9, dadurch gekennzeichnet, daß zwischen der Gate-Elektrode (6) und der Halbleiteroberfläche
    in (2) eine durch die isolierende Schicht (5) von der Gate-Elektrode und von der Halbleiteroberfläche getrennte leitende Schicht (12) ohne Anschlußleiter angebracht ist (Fig. 2).
  11. 11. Halbleiterbauelement nach Anspruch K), r> dadurch gekennzeichnet, daß die leitende Schicht
    (12) aus polykristallinem Silizium besteht.
  12. 12. Halbleiterbauelement nach einem oder mehreren der obengenannten Ansprüche, dadurch gekennzeichnet, daß die isolierende Schicht
    in zwischen der Gate-Elektrode yid der Halbleiteroberfläche mindestens zwei aufeinanderliegende Schichten aus Siliziumoxid und Siliziumnitrid enthält.
  13. 13. Halbleiterbauelement nach den Anspriiii chen 2 und 4, dadurch gekennzeichnet, daß der
    vorübergehend in Sperrichtung vorgespannte PN-Übergang der Emitter-Basis-Übergang (30), und der vorübergehend in Durchlaßrichtung vorgespannte, injizierende PN-Übergang der Kollek-.M tor-Basis-Übergang (31) eines bipolaren Transistors ist (Fig. 6).
  14. 14. Halbleiterbauelement nach einem oder mehreren der vorhergehenden Ansprüche, bei dem der Halbleiterkörper aus Silizium besteht und
    ν. bei dem wenigstens der an die Siliziumoberfläche grenzende Teil der isolierenden Schicht aus Siliziumdioxid besteht, dadurch gekennzeichnet, daß die an der Verarmungszone anliegende Spannung mindestens gleich 4 Volt ist.
    mi
  15. 15. Verfahren zum Betrieb eines Halbleiterbauelements nach Anspruch 2, dadurch gekennzeichnet, daß die durch Injektion von Ladungsträgern in die isolierende Schicht eingeschriebene Information dadurch gelöscht wird, daß der
    t,-, gleichrichtende Übergang vorübergehend so weit in Sperrichtung vorgespannt wird, daß eine Lawinenvervielfachung auftritt.
DE2326751A 1972-06-13 1973-05-25 Halbleiterbauelement zum Speichern und Verfahren zum Betrieb Expired DE2326751C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7208026A NL7208026A (de) 1972-06-13 1972-06-13

Publications (3)

Publication Number Publication Date
DE2326751A1 DE2326751A1 (de) 1974-01-03
DE2326751B2 DE2326751B2 (de) 1979-04-12
DE2326751C3 true DE2326751C3 (de) 1979-12-13

Family

ID=19816265

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2326751A Expired DE2326751C3 (de) 1972-06-13 1973-05-25 Halbleiterbauelement zum Speichern und Verfahren zum Betrieb

Country Status (11)

Country Link
US (1) US3893151A (de)
JP (2) JPS5331583B2 (de)
AU (1) AU476893B2 (de)
CA (1) CA1022678A (de)
CH (1) CH558086A (de)
DE (1) DE2326751C3 (de)
FR (1) FR2188314B1 (de)
GB (2) GB1425985A (de)
IT (1) IT984680B (de)
NL (1) NL7208026A (de)
SE (1) SE387460B (de)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4004159A (en) * 1973-05-18 1977-01-18 Sanyo Electric Co., Ltd. Electrically reprogrammable nonvolatile floating gate semi-conductor memory device and method of operation
NL7308240A (de) * 1973-06-14 1974-12-17
US4123771A (en) * 1973-09-21 1978-10-31 Tokyo Shibaura Electric Co., Ltd. Nonvolatile semiconductor memory
JPS5513426B2 (de) * 1974-06-18 1980-04-09
DE2638730C2 (de) * 1974-09-20 1982-10-28 Siemens AG, 1000 Berlin und 8000 München n-Kanal-Speicher-FET, Verfahren zum Entladen des Speichergate des n-Kanal-Speicher-FET und Verwendung des n-Kanal-Speicher-FET
DE2812049C2 (de) * 1974-09-20 1982-05-27 Siemens AG, 1000 Berlin und 8000 München n-Kanal-Speicher-FET
DE2513207C2 (de) * 1974-09-20 1982-07-01 Siemens AG, 1000 Berlin und 8000 München n-Kanal-Speicher-FET
DE2525062C2 (de) 1975-06-05 1983-02-17 Siemens AG, 1000 Berlin und 8000 München Matrixanordnung aus n-Kanal-Speicher-FET
US3987474A (en) * 1975-01-23 1976-10-19 Massachusetts Institute Of Technology Non-volatile charge storage elements and an information storage apparatus employing such elements
DE2560220C2 (de) * 1975-03-25 1982-11-25 Siemens AG, 1000 Berlin und 8000 München n-Kanal-Speicher-FET
US4019199A (en) * 1975-12-22 1977-04-19 International Business Machines Corporation Highly sensitive charge-coupled photodetector including an electrically isolated reversed biased diffusion region for eliminating an inversion layer
US4075653A (en) * 1976-11-19 1978-02-21 International Business Machines Corporation Method for injecting charge in field effect devices
NL7700880A (nl) * 1976-12-17 1978-08-01 Philips Nv Naar willekeur toegankelijk geheugen met junctieveldeffekttransistoren.
US4282540A (en) * 1977-12-23 1981-08-04 International Business Machines Corporation FET Containing stacked gates
US4185319A (en) * 1978-10-04 1980-01-22 Rca Corp. Non-volatile memory device
GB8713388D0 (en) * 1987-06-08 1987-07-15 Philips Electronic Associated Semiconductor device
JPH01224634A (ja) * 1988-03-04 1989-09-07 Kanai Shiyarin Kogyo Kk 空気洩れ検査方法並びにその装置
KR910007434B1 (ko) * 1988-12-15 1991-09-26 삼성전자 주식회사 전기적으로 소거 및 프로그램 가능한 반도체 메모리장치 및 그 소거 및 프로그램 방법
DE69019872T2 (de) * 1989-03-31 1996-02-22 Philips Electronics Nv Elektrisch programmierbare Halbleiterspeicher.
US5216269A (en) * 1989-03-31 1993-06-01 U.S. Philips Corp. Electrically-programmable semiconductor memories with buried injector region
US6965142B2 (en) * 1995-03-07 2005-11-15 Impinj, Inc. Floating-gate semiconductor structures
US5875126A (en) * 1995-09-29 1999-02-23 California Institute Of Technology Autozeroing floating gate amplifier
US5990512A (en) * 1995-03-07 1999-11-23 California Institute Of Technology Hole impact ionization mechanism of hot electron injection and four-terminal ρFET semiconductor structure for long-term learning
US5703808A (en) * 1996-02-21 1997-12-30 Motorola, Inc. Non-volatile memory cell and method of programming
US5777361A (en) * 1996-06-03 1998-07-07 Motorola, Inc. Single gate nonvolatile memory cell and method for accessing the same
US6125053A (en) * 1996-07-24 2000-09-26 California Institute Of Technology Semiconductor structure for long-term learning
US5867425A (en) * 1997-04-11 1999-02-02 Wong; Ting-Wah Nonvolatile memory capable of using substrate hot electron injection
US5896315A (en) * 1997-04-11 1999-04-20 Programmable Silicon Solutions Nonvolatile memory
US6153463A (en) * 1999-07-09 2000-11-28 Macronix International Co., Ltd. Triple plate capacitor and method for manufacturing
US6664909B1 (en) 2001-08-13 2003-12-16 Impinj, Inc. Method and apparatus for trimming high-resolution digital-to-analog converter
US6958646B1 (en) 2002-05-28 2005-10-25 Impinj, Inc. Autozeroing floating-gate amplifier
US7372098B2 (en) 2005-06-16 2008-05-13 Micron Technology, Inc. Low power flash memory devices
CN101236970B (zh) * 2007-02-01 2011-08-17 旺宏电子股份有限公司 半导体元件与记忆体及其操作方法
US7652923B2 (en) * 2007-02-02 2010-01-26 Macronix International Co., Ltd. Semiconductor device and memory and method of operating thereof
US7883931B2 (en) * 2008-02-06 2011-02-08 Micron Technology, Inc. Methods of forming memory cells, and methods of forming programmed memory cells

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3577210A (en) * 1969-02-17 1971-05-04 Hughes Aircraft Co Solid-state storage device
US3660819A (en) * 1970-06-15 1972-05-02 Intel Corp Floating gate transistor and method for charging and discharging same
US3755721A (en) * 1970-06-15 1973-08-28 Intel Corp Floating gate solid state storage device and method for charging and discharging same
US3728695A (en) * 1971-10-06 1973-04-17 Intel Corp Random-access floating gate mos memory array
JPS5223531B2 (de) * 1971-10-12 1977-06-24

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Applied Physics Letters, Bd. 15, 1969, Nr. 8, S. 270-272. *
IEEE. J. of Solid State Circuits, Bd. SC6, Okt. 1971, S. 301-306. *
Int, Solid State Circuits Conference, Februar 1972, S. 52-53. *
Proceedings IEEE., Bd. 28, Aug. 1970, S. 1207-1219. *

Also Published As

Publication number Publication date
GB1425985A (en) 1976-02-25
NL7208026A (de) 1973-12-17
DE2326751A1 (de) 1974-01-03
JPS5514548B2 (de) 1980-04-17
FR2188314A1 (de) 1974-01-18
AU476893B2 (en) 1976-10-07
JPS4963352A (de) 1974-06-19
JPS5331583B2 (de) 1978-09-04
CH558086A (de) 1975-01-15
AU5668573A (en) 1974-12-12
CA1022678A (en) 1977-12-13
FR2188314B1 (de) 1978-02-10
US3893151A (en) 1975-07-01
DE2326751B2 (de) 1979-04-12
SE387460B (sv) 1976-09-06
JPS53127277A (en) 1978-11-07
IT984680B (it) 1974-11-20
GB1425986A (en) 1976-02-25

Similar Documents

Publication Publication Date Title
DE2326751C3 (de) Halbleiterbauelement zum Speichern und Verfahren zum Betrieb
DE2235533C3 (de) Halbleiterbauelement mit einem Ladungsspeicherelement
DE2409472C3 (de) Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET
DE3135269C2 (de) Halbleiteranordnung mit herabgesetzter Oberflächenfeldstärke
DE2611338C3 (de) Feldeffekttransistor mit sehr kurzer Kanallange
DE2429705C3 (de) Schottky-Diode und Verfahren zu ihrer Herstellung
DE2143029A1 (de) Halbleiterschaltungsbaustein
DE2838937A1 (de) Rom-speicheranordnung mit feldeffekttransistoren
DE2547828B2 (de) Verfahren zur Herstellung eines Speicherelements mit einem Doppelgate-Isolierschicht-Feldeffekttransistor
DE2412699A1 (de) Halbleiteranordnung
DE1131329B (de) Steuerbares Halbleiterbauelement
DE2347271A1 (de) Strahlungsempfindliche halbleiteranordnung
DE2341899C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrem Betrieb
DE1162488B (de) Halbleiterbauelement mit zwei Elektroden an einer Zone und Verfahren zum Betrieb
DE2252148C3 (de) Ladungsgekoppelte Halbleiteranordnung und Verfahren zu ihrem Betrieb
DE2133979C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1489894B2 (de) In zwei richtungen schaltbares halbleiterbauelement
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE1564524B2 (de)
DE2345686A1 (de) Bildwiedergabe- und/oder -umwandlungsvorrichtung
DE10203820B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE2329570A1 (de) Ladungsgekoppelte vorrichtung
DE2216060A1 (de) Ladungsgekoppelte Baueinheit mit tiefgelegtem Kanal
DE2643948C2 (de) In einer Matrix angeordnete Speicher-FETs und Verfahren zu ihrer Herstellung
DE102020114276A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee