DE2359716A1 - Verfahren zum unterscheiden der buendelfehler vom ausfall der synchronisation zwischen sender und empfaenger von bitfehlermesseinrichtungen und schaltungsanordnung zur durchfuehrung des verfahrens - Google Patents
Verfahren zum unterscheiden der buendelfehler vom ausfall der synchronisation zwischen sender und empfaenger von bitfehlermesseinrichtungen und schaltungsanordnung zur durchfuehrung des verfahrensInfo
- Publication number
- DE2359716A1 DE2359716A1 DE2359716A DE2359716A DE2359716A1 DE 2359716 A1 DE2359716 A1 DE 2359716A1 DE 2359716 A DE2359716 A DE 2359716A DE 2359716 A DE2359716 A DE 2359716A DE 2359716 A1 DE2359716 A1 DE 2359716A1
- Authority
- DE
- Germany
- Prior art keywords
- bit
- signal sequence
- pseudo
- output
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 16
- 108010076504 Protein Sorting Signals Proteins 0.000 claims description 60
- 230000001360 synchronised effect Effects 0.000 claims description 11
- 230000000903 blocking effect Effects 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 description 14
- 238000011156 evaluation Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005923 long-lasting effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- FAPWRFPIFSIZLT-UHFFFAOYSA-M Sodium chloride Chemical compound [Na+].[Cl-] FAPWRFPIFSIZLT-UHFFFAOYSA-M 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/043—Pseudo-noise [PN] codes variable during transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
Deutsche Bundespost 2055
Verfahren zum Unterscheiden der Bündelfehler vom Ausfall der
Synchronisation zwischen Sender und Empfänger von Bitfehlermeßeinrichtungen
und Schaltungsanordnung zur. Durchführung des Verfahrens.
Die Erfindung betrifft ein Verfahren zum Unterscheiden der.
Bündelfehler vom Ausfall der Synchronisation zwischen Sender und Empfänger von Bitfehlermeßeinrichtungen, die als Prüfsignale in autonomen linear rückgekoppelten Schieberegistern erzeugte Pseudozufallssignalfolgen verwenden und eine Schaltungsanordnung zur Durchführung des Verfahrens.
Bündelfehler vom Ausfall der Synchronisation zwischen Sender und Empfänger von Bitfehlermeßeinrichtungen, die als Prüfsignale in autonomen linear rückgekoppelten Schieberegistern erzeugte Pseudozufallssignalfolgen verwenden und eine Schaltungsanordnung zur Durchführung des Verfahrens.
Derartige erzeugte Pseudozufallssignalfolgen werden u.a. verwendet,
um Übertragungseinrichtungen und -verfahren für digitale
Signale zu untersuchen. Im Gegensatz zu echten Zufallssignalfolgen
sind sie periodisch. Ein Zyklus dauert 2n-1
Takte, wenn η die Zahl der Stufen des Schieberegisters ist.
Die Pseudozufallssignalfolgen werden in rückgekoppelten
Schieberegistern erzeugt und zwar im Empfänger nach dem glei-
Takte, wenn η die Zahl der Stufen des Schieberegisters ist.
Die Pseudozufallssignalfolgen werden in rückgekoppelten
Schieberegistern erzeugt und zwar im Empfänger nach dem glei-
50 9823/0451
Deutsche Bundespoet 2053
chen Bildungsgesetz wie im Sender. Die Rückkopplung erfolgt im allgemeinen von zwei bestimmten Stufen des Schieberegisters
über eine Exclusiv-Oder-Schaltung auf die Eingangsstufe.
Der Ausgang der Exclusiv-Oder-Schaltung wird im Folgenden als ßüokkopplungspunkt bezeichnet.
Wenn die im Empfänger vom Sender ankommende und die im Empfänger
nach dem gleichen Bildungsgeaetz erzeugte Pseudozufallssignalfolge
synchron sind, müssen sie bei störungsfreier Übertragung Bit für Bit identisch sein. Damit ist es möglich·,
die tatsächlich übertragene Signalfolge mit der im Schieberegister des Empfängers autonom erzeugten Pseudozufallssignalfolge
bitweise zu vergleichen. Abweichungen sind auf Übertragungsfehler zurückzuführen. Diese werden gezählt
und registriert.
Die notwendige Synchronisierung von Sender und Empfänger erfolgt bekanntlich dadurch, dafl der Eingang des Schieberegisters
im Empfänger kurzzeitig statt mit dem Rückkopplungspunkt mit dem Eingang des Empfängers verbunden wird, so daß die empfangene
Peeudozufallssignalfolge einzulaufen beginnt. Nach einer bestimmten Zahl von Takten, die größer oder mindestens
gleich der Zahl η der Schieberegisterstufen sein muß, enthält das Schieberegister eine Teilfolge von η bit der Pseudozufallssignalfolge,
aus der es dann die gesamte Pseudozufallssignalfolge generieren kann. Daher wird nach mindestens η Takten
der Eingang des Schieberegisters wieder vom Eingang dee Empfängers getrennt und mit- dem Rückkopplungspunkt verbunden.
Die vom Schieberegister im Empfänger autonom erzeugte Pseudozufallssignalfolge
ist nun synchron mit der am Eingang des Empfängers ankommenden.
- 3 -50982 3/0491
.Deutsche Bundespost 2053
Während des Betriebes treten aus verschiedenen Ursachen Synchronisationsausfälle
auf. Die Hauptursache des Ausfalls der Synchronisation zwischen beiden autonomen Schieberegistern
oder Mustergeneratoren ist immer ein Ausfall der Bitsynchronisation. Die Bitsynchronisations- oder Taktrückgewinnungsschaltung
leitet aus den empfangenen Daten den Bittakt für die richtige Abtastung der empfangenen Signale im Regenerator
ab. Starke oder lang andauernde Störungen führen zum Ausfall dieser Taktrüekgewinnungsschaltung.
Aus diesem Grunde muß bei allen derartigen aus zwei PseudozufallssignalfolgengeEeratoren
zusammengesetzten Meßeinrichtungen ein während der Messung auftretender Synchronisationsausfall
festgestellt werden können, um danach einen neuen Synchronisierlauf
zu veranlassen.
Als Kriterium für den Synchronisationsausfall wird in allen
bisher bekannten "Bitfehlermeßeinriohtungen die Bitfehlerrate
benutzt. Es ist bekannt, daß zwei nicht synchrone Pseudozufallssignalfolgen
gleicher Art sich ähnlich wie zwei völlig unkorrelierte Signalfolgen verhalten, d.h. die Bitfehlerrate
1st im Mittel 50 fS. Zusätzliche Übertragungsfehler verändern
bekanntlich diesen Wert unter Umständen etwas (vergl. Schweizers
"Eigenschaften und Anwendungen von binären Quasizufallsfolgen"
in Frequenz, 1970, S. 230 bis 254)> ·
Treten auf einer Übertragungsstrecke Unterbrechungen, oder
starke Störungen auf,so wirken sich diese Störungen als
Bündelfehler (bürste) aus. Während jedes Bündelfehlers treten
ebenso wie beim Synchronisationsausfall sehr hohe Bitfehlerraten
auf, so daß deren Höhe allein noch kein ausreichendes Unterscheidungskriterium liefern kann.
■ ■'.■■■'. ' -4 -
5 09 823/0491
Deutsche Bundespost 2053
Die Aufgabe der Erfindung besteht vornehmlich darin, ein verbessertes
sichereres und schnelleres Verfahren anzugeben, das selbsttätig eine Unterscheidung zwischen Bündelfehlern und
Synchronisationsausfällen bei Bitfehlermeßeinrichtungen liefert. .Diese Unterscheidung ist. u.a. für die Beurteilung neu
entwickelter Modems und für die Anwendung bestimmter Codes wichtig.
Diese Unterscheidung wurde bisher auf G-rund des Umstandes getroffen,
daß ein Bündelfehler (burst) von begrenzter Dauer
ist, während ein Synohronisationsausfall langer andauert, da
er nur durch eine erneute Synchronisierung beendet werden kann. Daher wird in den bisher bekannten Bitfehlermeßeinrichtungen
eine Zeitschranke gesetzt, nach deren Überschreitung eine Fehlerstruktur hoher Bitfehlerrate grundsätzlich zu einem
Synchronisierlauf führt. Das heißt, daß Bündelfehler, die länger als die gesetzte Zeitschranke sind, grundsätzlich
als Synchronisationsausfälle gedeutet werden und daher zu einem Synchronisierlauf führen.
Zur schnellen Erkennung und Behebung der Synchronisationsausfälle wird z.B. in einer bekannten Bitfehlermeßeinrichtung
die Zeitschranke sehr niedrig angesetzt. Es werden 512 Takte abgezählt. Wenn darin mehr als 128 Bitfehler enthalten sind,
wird auf Synchronisationsauefall erkannt und selbsttätig neu synchronisiert (Wellhausen, Martin in NTZ, 1971, S. 553 bis
557).
Damit verursachen aber bereits Bündelfehler von 512 Bittakten Dauer einen Synchronisierlauf. Je nach Struktur und Zeitlage
- 5 -509823/0491
Deutsche Bundespost 2053
des Bündelfehlers wird er als Synchronisationsausfall sogar
bei noch kürzeren Bündelfehlern (minimal 128 Bittakte Dauer) angezeigt. Dieser häufige, aber unnötige Synchronisierlauf
verfälscht die Bündelfehler, so daß eine Beurteilung der Fehlerursachen
anhand der Fehlerstruktur erschwert wird,.
Um die häufigen und unnötigen Synchronisierlaufe zu vermeiden, ist also die Zeitschranke höher anzusetzen^ Dies ist bei
einigen Anwendungen der oben zitierten Bitfehlermeßeinrichtung
auch gemacht,worden.
vYenn mit Synchronisationsauafallen nur selten gerechnet werden
muß. und wenn relativ lange andauernde Bündelfehler auftreten — was insbesondere bei hohen Übertragungabitraten der
Fall ist -,so wird die Zeitschranke sehr hoch anzusetzen
sein, um auch lange Bündelfehler hoch als solche zu erkennen. Beispielsweise werden bei einer bekannten derartigen Bitfehlermeßeinrichtung 100 000 Bittakte abgezählt, und wenn darin
20 000 Bitfehler enthalten sind, dann wird auf Synchronisationsausfall erkannt.
Das hat aber den Nachteil, daß ein Synchronisationsausfall
erst nach 100 000 Takten erkannt wird. Die Erfindung, geht
zur Umgehung der vorstehend geschilderten Schwierigkeiten,
die bei der Unterscheidung zwischen Bündelfehlern und Synchronisationsausfällen auftreten, einen anderen Weg. Sie
geht von der an sich bekannten Tatsache aus, daß eine Addition modulo 2, d.h., eine Verknüpfung zweier zeitlich gegeneinander verschobenen Pseudozufallssignalfolgen gleicher Art
über.eine Exclusiv-Oder-Schaltung wieder eine Pseudozufalls-
."." ■'-. V - "-■■■. . . ■ ■ ■ ■- · - 6 -509823/0491
^
Deutsche Bundespost 2053 .. . *
* geändert
eignalfolge derselben Art ergibt (Schweizer: "Eigenschaften
und Anwendungen von binären Quasizufallsfolgen", Frequenz,
1970, S. 230 bis 234).
In Ausnutzung dieser bekannten Tatsache schlägt die Erfindung zum Unterscheiden der Bündelfehler vom Ausfall der Synchronisation
zwischen zwei jeweils die gleiche Pseudozufalsaignalfolge
erzeugenden rückgekoppelten Schieberegistern im Sender und Empfänger einer Bitfehlermeßeinrichtung, welche
einen bitweisen Vergleich der über die Meßstrecke übertragenen mit der empfangsseitig erzeugten Pseudozufallssignalfolge
durchführt, folgende lösung vor:
Die aus dem bitweisen Vergleich entstehende Fehlersignalfolge wird in einer besonderen Schaltungsanordnung daraufhin untersucht,
ob sie ihrerseits wieder mit der in der Bitfehlermeßeinrichtung verwendeten Pseudozufallssignalfolge übereinstimmt,
Bei Übereinstimmung wird dann auf den Ausfall der Synchronisation geschlossen, wenn gleichzeitig Bitfehler am Auegang der
Bitfehlermeßeinrichtung angezeigt werden.
Die Erfindung unterscheidet sich vom Stand der Technik also dadurch, daß nicht die Höhe der Bitfehlerrate, sondern die
besondere Struktur der Fehleraignalfolge beim Synchronisationsausfall
zur Auswertung benutzt wird. Durch diese Maßnahme gelingt es, zwischen Bündelfehlern und Synchronisationsausfällen
sowohl sehr schnell als auch mit sehr großer Sicherheit
zu unterscheiden. Damit kann gegenüber dem erwähnten Verfahren mit der hohen Zeitschranke die Dauer für die Auswertung
dea Synchronisationaausfalls und für die Neusynchronisie-
- 7 -509823/0491
Deutsche Bundespost 2053
rung um drei Zehnerpotenzen gesenkt werden, ohne daß der
Vorteil der hohen Zei'tschranke, d.h. die Möglichkeit, lange Bündelfehler von Synchronisationsausfallen zu unterscheiden verloren geht. Selbst gegenüber der anderen Bitfehlermeßeinrichtung,
die nur sehr kurze Bündelfehler von Syn-■chronisationsausfallen
unterscheiden kann, erzielt die Erfindung noch eine Verkürzung der Äuswertezeit auf z.B. 100
Takte. Der Aufwand für die Realisierung ist dabei gering;
in einer ausgeführten Anordnung zur Durchführung der Erfindung
ist eine halbbestückte sogenannte Europakarte mit TTL-Schaltkreisen
nötig. Dafür wird aber der Zähler für die Zeitschranke nach dem bekannten Verfahren eingespart.
Eine Schaltungsanordnung zur Durchführung des Verfahrens gemäß der Erfindung sieht vor, daß zusätzlich zum zweiten rückgekoppelten
Schieberegister der Bitfehlermeßeinrichtung im Empfänger ein drittes Schieberegister gleichen Aufbaue vorge·^
sehen ist, in das die am Bitfehlerausgang entstehende Fehlersignalfolge
eingeschoben wird und daß ein weiterer Vergleicher vorgesehen ist, dem einerseits diese am Bitfehlerausgang
entstehende Fehlersignalfolge und andererseits die dieser
entsprechend am Rückkopplungspunkt des dritten Schieberegisters
jeweils entstehende Signalfolge zugeführt wird. Bei Synchronisationsausfall sind beide Signalfolgen gleich der Pseudozufallssignalfolge
und synchron. Am Ausgang des weiteren Vergleichers ist ein erster Zähler angeschlossen, der die bitweise
Übereinstimmung (Nullsignale) zwischen den beiden dem zweiten Vergleicher zugeführten Signalfolgen zählt und nach einer
frei vorgebbaren Anzahl von Takten mit Nullsignal ein den
Synchronisationaausfall anzeigendes Signal auf ein Bperrbares
Ausgangstor gibt. -
- 8 -■ '"'- 50 9 8 237 0491
Deutsche Bundespost 2053
Auch bei fehlerfreiem Synchronbetrieb entseht am Ausgang des zweiten Vergleichers eine Nullfolge. Um in diesem Falle die
Abgabe eines Synchronisationsausfallsignals zu verhindern, ist in der Schaltungsanordnung zur Durchführung der Erfindung
vorteilhafterweise ein weiterer die vorgebbare Anzahl von Takten mit Nullsignalen abzählender Zähler auf einen
Sperreingang des Ausgangstores geschaltet und seinerseits über ein Verzögerungsglied und eine Logik an den Bitfehlerausgang
der Bitfehlermeßeinrichtung angeschlossen.
Bei fehlerfreiem Betrieb steht am Bitfehlerausgang dauernd
Nullsignal. Diese Nullfolge wird in diesem weiteren Zähler aufgezählt. Ein dann an dessen Ausgang auftretendes Signal
sperrt das Ausgangstor und verhindert so die Abgabe des Synchronisationsausfallsignals
bei fehlerfreiem synchronen Betrieb.
Im folgenden wird anhand einer Figur ein Ausführungsbeispiel einer Schaltungsanordnung zur Durchführung des Verfahrens
nach der Erfindung erläutert.
Der obere Teil der Figur stellt links das über eineExklusiv-Oder-Schaltung
rückgekoppelte Schieberegister R1 des Senders dar. Die in diesem durch die Rückkopplung autonom entstehende
Pseudozufallssignalfolge wird über einen die Meßstrecke darstellenden Kanal auf den Empfänger übertragen.
Ein zweites Schieberegister R2 im Empfänger ist wieder über eine Exklusiv-Oder-Schaltung an der gleichen Stelle rückgekoppelt
wie das erste Schieberegister R1. Zum Synchronisieren schaltet ein dargestellter Synchronisationsumechalter
- 9 -509823/0491
Deutsche Bundespost 2053
wie bei der Beschreibung des Standes der Technik erwähnt, den
Eingang des Schieberegisters R2 im Empfänger kurzzeitig vom
Rückkopplungsp.unkt auf den Eingang des Empfängers um.
Die übertragene Pseudozufallssignalfolge wird nun mit der empfangsseitig
im zweiten Schieberegister 3.2 autonom erzeugten Pseudozufallssignalfolge in einer als Vergleicher V1 wirkenden
Exklusiv-Oder-Schaltung verglichen. Im Falle eines fehlerfreien
synchronen Betriebs entsteht dauernd ETullsignal, also eine Nullfolge,
am Ausgang- des Vergleichers Vl. Im Falle von Übertragungsfehlern
werden die auftretenden Einssighale als Bitfehleram
Bitfehlerausgang registriert. . \
Der bisher behandelte Teil der Schaltungsanordnung entspricht
dem Stand der Technik. . ■
Neu an der Schaltungsanordnung ist nun, daß ein weiteres (drittes)
rückgekoppeltes Schieberegister R3 vorgesehen ist, und zwar im Empfänger, das genau wie das erste SchieberegisterRt
und das zweite Schieberegister R2 aufgebaut ist. Die am Ausgang des Vergleichers V1 entstehende Fehlersignalfolge wird in
dieses Schieberegister R3 eingeschoben. Wenn diese eine Pseudozufallssignalf
olge der in der Bitfehlermeßeinrichtung verwendeten Art ist - dies tritt zumindest immer dann ein, wenn die
Synchronisation ausgefallen ist -, so ist die daraufhin entsprechend am Rückkopplungspunkt A des Schieberegisters R3 ents
tehende Signalfolge ebenfalls die Pseudozufalls signalfolge,
also mit der im Vergleicher VI entstandenen Fehlersignalfolge
identisch; am Ausgang eines zweiten Vergleichers V2 entsteht·
daher dauernd Nullsignal. Dies wird als notwendiges, aber nicht
hinreichendes Kriterium zur Erkennung des Synchroniaationsaua-'
falls benutzt und ausgewertet.
.■■■■■■"- - ro -
509823/0491
Deutsche Bundespost 2053
nachträglich geändert
Diese Nullfolge wird vom Zähler Z abgezählt. Jedes in dieser Nullfolge jedoch auftretende Einssignal bedeutet eine Abweichung
der im Vergleicher V1 entstandenen Fehlersignalfolge
von der Pseudozufallssignalfolge und wird daher dazu benutzt,
den Zähler Z zurückzustellen.
Nach einer durcbjdie Zahl 4#r ^eM der Stufen des, Zählers Z
frei vorgebbaren Anzahl aufeinanderfolgender Nullsignale wird auf Synchronisationsausfall erkannt und ein neuer Synchronisierlauf
veranlaßt. Die Zahl der Synchronisationsausfälle und ihre zeitliche Verteilung können am Ausgang des
hinter dem Zähler Z angeordneten sperrbaren Ausgangstores G registriert werden.
Im Falle eineB fehlerfreien synchronen Betriebs wird allerdings
das Schieberegister R3 auf die vom Vergleicher V1 abgegebene Nullfolge synchronisiert. Am Ausgang des Vergleiohers
V2 tritt daraufhin ebenfalls eine Nullfolge auf. Dies würde aber das obengenannte Kriterium darstellen. Um einen
hier ja unnötigen Synchronisierlauf zu verhindern, wird entsprechend
einer weiteren Ausbildung der Erfindung die gleichzeitig am Vergleicher V1 auftretende Nullfolge zur Auswertung
mit herangezogen. Hierzu ist ein weiterer ebenfalls die vorgebbare Anzahl von Takten mit Nullsignal abzählender Zähler Za
auf einen Sperreingang des Ausgangstores G geschaltet und seinerseits über ein Verzögerungsglied fund eine Logik an den
Bitfehlerauagang angeschlossen.
Während der fehlerfreien und synchronen Übertragung wird über den ersten Vergleicher V1 und das Verzögerungsglied 1^ die
60982 37 0491
Deutsche Bundespost 2055
Nullfolge in den zweiten Zähler Za eingezahlt= Jeder Bitfehler
(Einssignal) führt zu einer Huckstellung des zweiten Zählers Za. In seiner Endstellung dagegen.verriegelt er sich
selbst und verhindert über das Ausgängstor G die Abgabe des
Synchronisationsausfallsignals.' .
i)er erste Bitfehler nach einer fehlerfreien Übertragungszeit
stellt über die Vergleicher VT und V2 als Einssignal den Zähler Z und wegen des Verzögerungsgliedes einige Takte später
auch den zweiten Zähler Za zurück, so daß das Ausgangstor G
erst entsperrt wird, nachdem der erste Zähler Z zurückgestellt ist.
Während des Synchronisationsausfalls ist der Zähler Za ohne
Wirkung, da er infolge der dabei auftretenden Bitfehler durch die
diesen entsprechenden Einssignale zurückgestellt wird.
In bestimmten im Betrieb vorkommenden Störungsfällen (Strekkenunterbrechung)
kann statt der erwarteten Pseudozufallssignalfolge durch Liegenbleiben eines Regenerators auf NuIl am
Eingang des Empfängers eine Dauer-Nullfolge auftreten. Da
andererseits voraussetzungsgemäß das Schieberegister R2 im Empfänger im Rückkopplungsbetrieb arbeitet, wird am Ausgang
des ersten Vergleichers V1 die von diesem Schieberegister R2 erzeugte
Pseudozufallssignalfolge unverändert abgegeben.
(Die Addition -modulo 2 eines Nullsignals ist wie die. algebraische
Addition der Zahl Null ohne Einfluß auf eine Zahl).
Eine am Eingang des Schieberegisters R3 auftretende Paeudozufallssignalfolge
läßt aber wie oben bereits erläutert die
-■■■■■■ - 12 -509823/0491
Deutsche Bundespost 2053
Nullfolge am Ausgang des zweiten Vergleichers V2 entstehen. Die daraufhin an sich sonst fällige Abgabe des Synchronisationsausfallsignals
und eine entsprechende Betätigung -des Synchronisationsumschalters wird in diesem Falle verhindert,
indem diese Vorgänge vorteilhafterweise zusätzlich vom Auftreten
eines Einssignals am Eingang des Empfängers abhängig gemacht sind.
Dazu wird die am Eingang auftretende Signalfolge Über ein
weiteres Verzögerungsglied T2 an das Ausgangstor G geführt.
Eine am Eingang des Empfängers dauernd auftretende Nullfolge sperrt also dieses A.uagangstor G, das durch das erste auftretende
Einssignal mit Verzögerung entsperrt wird. Gleichzeitig bewirkt aber dieses Einssignal mit absoluter Sicherheit
in der daraufhin am Ausgang des ersten Vergleichers V1
auftretenden Signalfolge eine Abweichung von der Pseudozufaliasignalfolge
(die Addition, modulo 2 des Einssignals kommt einer Inversion gleich), so daß über den zweiten Vergleicher
V2 der Zähler Z zurückgestellt wird.
Das Verzögerungsglied X2 bewirkt dabei, daß der Zähler Z zurückgestellt,
bevor das Ausgangstor G entsperrt wird, so daß die Abgabe des Synchronieationsausfallsignals und damit der
unnötige Synchronisierversuch verhindert sind.
Ein Haajptnachteil der bisher bekannten Bitfehlermeßverfahren war
es, daß bei kurzen Bündelfehlern (bursts) unnötige Synchronisierläufe veranlaßt wurden. Es muß .daher festgestellt werden,
wie groß die Wahrscheinlichkeit dafür bei dem neuen Verfahren ist.
-509823/0491
13■—■ ."■■ -:. , ■ " -■■■ ■..-■■■,■ = -. :
Deutsche Bundespost 2053 I nacl?irag(Joh
1 geändert
Eine Falschauslösung erfolgt, wenn die Struktur eines Bündelfehlers mit der Pseudozufallssignalfolge übereinstimmt.
Bei einer Stufenzahl η des Schieberegisters sind bis auf das Nullwort alle 2 -. möglichen Binärworte mit η bit in der Pseu-
^ozufallssignalfolge enthalten, d.h. für die Auswertung müssen
mehr als η bit herangezogen werden.
Das jeweils (n+1)-te Bit ist von der Pseudozufallssignalfolge
absolut genau bestimmt, d.h. nur la 50 ^ der Fälle wird eine
Fehlersigrialfolge hierin mit der Pseudozufallssignalfolge
übereinstimmen. Mit jedem weiteren ausgewerteten Bit vermindert sich die Wahrscheinlichkeit weiterum den Faktor 2. Die
Wahrscheinlichkeit, daß ein Bündelfehler einen Synchronisationsausfall
simuliert, ist also ' -..-"_
■' ■ 1 ,■;·■■■■ -; · : -. -
wobei ζ die iMstellang des Zählers Z und η die Zahl; der benutzten
Stufen des Schieberegisters oder Mustergeneratora ist.
Für die vom GCITT als Muster festgelegte 511-bit-Pseudozufallssignalfolge
und eine Zählerendstellung von z=32 ergibt das "eine Wahrscheinlichkeit von
—7
d.h. eine von 10 ' möglichen Fehlersignalfolgen von je 32 bit
d.h. eine von 10 ' möglichen Fehlersignalfolgen von je 32 bit
Dauer führt im Mittel zu einem vorgetäuschten Synchronisati
onsausfall. -.;".- . >
Die üicherheit kann aber mit wenig Aufwand leicht erhöht werden; ein einziges zusätzliches Zähler-Flipflo.p ergibt bereits
50 9823/0491
Deutsche Bundespost 2053
eine Falschauslösungswahrscheinlichkeit von nur noch
Bei Verwendung der handelsüblichen integrierten Bausteine mit
derzeit bis zu 8 Zähler-Flipflops kann also die Sicherheit mit geringstem Aufwand fast beliebig weit gesteigert werden.
Andererseits bedeuten die beiden vorgenannten Zahlen, daß bei der Erfindung schon nach 32 bzw. 64 richtig übertragenen bit
ein Synchronisationsauafall bereits mit sehr großer Sicherheit feststeht.
Es ist auch bekannt (Hewlett Packard Journal, April 1969» 3. 9)»
für Messungen an PCM-Übertragungsstrecken und anderen bfeitbandigen
Übertragungssystemen digitaler Art Pseudozufallsaignalfolgen
mit vorzugaweise wesentlich größerer Zyklusdauer, beispielsweise (2 -1)-bit-Muster zu verwenden.
Will man auch hierbei die gleiche Sicherheit gegen Falschauslösung
haben, wie sie die Erfindung beim 511-bit-Mugter (2-1)
erzielt,' so muß man entsprechend der oben allgemein angegebenen Beziehung ■ die Zahl ζ für die Endeteilung des Zählers Z ent-
sprechend um 15 - 9 = 6 erhöhen. Damit erhöht sich auch die
Auswertungsdauer um lediglich 6 Takte. Der zusätzliche schaltungstechnische Aufwand im Zähler ist vernachlässigbar. Die
Anwendung der Erfindung ist also mit gleichem Erfolg auch bei Pseudozufallssignalfolgen mit wesentlich längerem Zyklus möglich.
Bei ungestörter Übertragung dauert die Erkennung des Synchronisationsausfalls
in den weiter oben betrachteten Fällen 32
- 15 -5 09823/049 1
Deutsche Bundespost 2053
bzw. 64 Takte. Für den Synchronisierlauf wird dann noch einmal
eine etwa gleich große Anzahl von Takten benötigt, so daß der ganze Vorgang in TOO Takten abgeschlossen sein kann.
Wenn während dieser Zeit allerdings Übertragungsfehler auftreten,
dann wird der Ablauf verzögert. Von der Synchronisation ist dieser Effekt bekannt (Telecommunications, 1971,
Nr. 11, S. 28). Um einen neuen SynchronisationsausfaH zu
verhindern, wartet man bekanntlich nach erfolgter Synchronisation im allgemeinen eine Schieberegisterränge ab, während
der man die Fehlerstruktur beobachtet. Erst wenn in dieser
Zeit keine Fehler auftreten, wird' das Schieberegister im Empfänger wieder auf Eigenerzeugung des Musters zurückgeschaltet.
Auch die Erkennung des Synohronisationsausfalles wird durch
zusätzliche übertragungsfehler verzögert, weil der Zähler Z
durch diese zurückgestellt wird. Das geschieht unabhängig
von der Richtung der Verfälschung.
Erst"eine Folge von 32 bzw. 64 richtig übertragenen bit
während des Synchronisationeausfalles führt zu seiner Erken-
nung. Das bedeutet, daß- bei der Erfindung eine Synchronisa-'
—2 tionsausfallerkennung bei sehr hohen Bitfehlerraten (
> TO*" ) also auch während eines normalen Bündelfehlers unmöglich ist.
Das ist aber auch nicht notwendig, da eine Neusynchronisierung.erst
am Ende des Bündelfehlers möglich und sinnvoll ist.
■ ;". - 16 -
50 9823/049 1
Claims (4)
- Deutsche Bundespost 2053Patentansprüche1_y Verfahren zum Unterscheiden der Bündelfehler vom Ausfall der Synchronisation zwischen zwei jeweils die gleiche Pseudozufallssignalfolge erzeugenden rückgekoppelten Schieberegistern im. Sender und Empfänger einer Bitfehlermeßeinrichtung, welche einen bitweisen Vergleich der über die Meßstrecke übertragenen mit der empfangsseitig erzeugten Pseudozufallssignalfolge durchführt, dadurch gekennzeichnet , daß die aus dem bitweisen Vergleich entstehende Fehlersignalfolge in einer "besonderen Schaltungsanordnung daraufhin untersucht wird, ob sie ihrerseits wieder mit der dem bitweisen Vergleich zugrunde liegenden Pseudozufallssignalfolge übereinstimmt, und daß bei Übereinstimmung dann auf den Ausfall der Synchronisa-. tion geschlossen wird, wenn gleichzeitig Bitfehler am Ausgang der Bitfehlermeßeinrichtung angezeigt werden.
- 2. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß zusätzlich zum zweiten rückgekoppelten Schieberegister (R2) der Bitfehlermeßeinrichtung im Empfänger ein drittes Schieberegister (R3) gleichen Aufbaus vorgesehen ist, in das die am Bitfehlerausgang entstehende Fehlersignalfolge eingeschoben wird, und daß ein weiterer Vergleicher (V2) vorgesehen ist, dem einerseits diese am Bitfehlerausgang entstehende Fehlersignalfolge und andererseits die dieser entsprechend am Rückkopplungspunkt (A) des dritten Schieberegisters (R3) jeweils entstehende Signalfolge zugeführt- 17 -60982 3/049 1Deutsche Bundespost 2053wird und an dessen Ausgang ein erster Zähler (Z) angeschlossen ist, der. die bitweise Übereinstimmung (iTullsignal) zwischen den "beiden dem zweiten Vergleicher zugeführten Signalfolgen zählt und nach einer frei vorgebbaren Anzahl von Takten mit Nullsignal ein den Synchronisationsausfall anzeigendes Signal 'auf ein sperrbares Ausgangstor (G) gibt (Fig. 1).
- 3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß ein weiterer die vorgebbare Anzahl von Takten mit ITullsignal abzählender Zähler (Za) auf einen Sperreingang des Ausgangs.tores.,(G-) geschaltet ist und seinerseits über ein Verzögerungsglied (f) und eine Logik an den Bitfehlerausgang der Bitfehlermeßeinrichtung angeschlossen ist und die bitweise Übereinstimmung zwischen der übertragenen und der empfangsseitig erzeugten Pseudozufallssignalfolge zählt und über das Ausgangstpr (G-) die Abgatie des Synchronisationsausfallsignals "bei fehlerfreiem synchronen Betrieb verhindert.
- 4. Schaltungsanordnung nach Anspruch 2 oder 3» dadurch ge-. kennzeichnet, daß der Eingang des Empfängers über ein Verzögerungsglied (t2) unmittelbar· an einen weiteren Eingang des Ausgangstores (G) angeschlossen ist. ' - ■5 09 8 23/0491Leerseite
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19732359716 DE2359716C3 (de) | 1973-11-30 | 1973-11-30 | Verfahren zum Unterscheiden der Bündelfehler vom Ausfall der Synchronisation zwischen Sender und Empfänger von Bitfehlermeßeinrichtungen und Schaltungsanordnung zur Durchfuhrung des Verfahrens |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19732359716 DE2359716C3 (de) | 1973-11-30 | 1973-11-30 | Verfahren zum Unterscheiden der Bündelfehler vom Ausfall der Synchronisation zwischen Sender und Empfänger von Bitfehlermeßeinrichtungen und Schaltungsanordnung zur Durchfuhrung des Verfahrens |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2359716A1 true DE2359716A1 (de) | 1975-06-05 |
| DE2359716B2 DE2359716B2 (de) | 1978-11-16 |
| DE2359716C3 DE2359716C3 (de) | 1979-07-12 |
Family
ID=5899529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19732359716 Expired DE2359716C3 (de) | 1973-11-30 | 1973-11-30 | Verfahren zum Unterscheiden der Bündelfehler vom Ausfall der Synchronisation zwischen Sender und Empfänger von Bitfehlermeßeinrichtungen und Schaltungsanordnung zur Durchfuhrung des Verfahrens |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE2359716C3 (de) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2831545A1 (de) * | 1978-07-18 | 1980-01-31 | Siemens Ag | Verfahren und schaltungsanordnung zur messung von uebereinstimmung oder nichtuebereinstimmung eines empfangssignals und eines referenzsignals |
| EP0393351A2 (de) * | 1989-04-18 | 1990-10-24 | Wandel & Goltermann GmbH & Co | Verfahren und Schaltungsanordnung zum Feststellen eines Zellverlustes und/oder einer Zelleinfügung beim Durchlaufen zellstrukturierter Signale durch eine zellorientierte Übertragungseinrichtung |
| WO1994028652A1 (de) * | 1993-05-28 | 1994-12-08 | Siemens Aktiengesellschaft | Verfahren zum gewinnen eines einen ausfall der synchronisation zwischen einer pseudozufallssignalfolge eines senders und einer referenz-pseudozufallssignalfolge eines empfängers anzeigenden signals |
| US5430746A (en) * | 1992-06-09 | 1995-07-04 | Wandel & Goltermann Gmbh & Co. Elektronische Messtechnik | Method of and circuitry for detecting synchronism failure of two word sequences |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4111176C1 (de) * | 1991-04-06 | 1992-09-17 | Wandel & Goltermann Gmbh & Co, 7412 Eningen, De |
-
1973
- 1973-11-30 DE DE19732359716 patent/DE2359716C3/de not_active Expired
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2831545A1 (de) * | 1978-07-18 | 1980-01-31 | Siemens Ag | Verfahren und schaltungsanordnung zur messung von uebereinstimmung oder nichtuebereinstimmung eines empfangssignals und eines referenzsignals |
| EP0393351A2 (de) * | 1989-04-18 | 1990-10-24 | Wandel & Goltermann GmbH & Co | Verfahren und Schaltungsanordnung zum Feststellen eines Zellverlustes und/oder einer Zelleinfügung beim Durchlaufen zellstrukturierter Signale durch eine zellorientierte Übertragungseinrichtung |
| EP0393351A3 (de) * | 1989-04-18 | 1992-07-15 | Wandel & Goltermann GmbH & Co | Verfahren und Schaltungsanordnung zum Feststellen eines Zellverlustes und/oder einer Zelleinfügung beim Durchlaufen zellstrukturierter Signale durch eine zellorientierte Übertragungseinrichtung |
| US5163057A (en) * | 1989-04-18 | 1992-11-10 | Wandel & Goltermann Gmbh & Co. | Method of and circuit arrangement for determining a cell loss and/or a cell insertion during traversal of a cell oriented transmission device by cell structured signals |
| US5430746A (en) * | 1992-06-09 | 1995-07-04 | Wandel & Goltermann Gmbh & Co. Elektronische Messtechnik | Method of and circuitry for detecting synchronism failure of two word sequences |
| WO1994028652A1 (de) * | 1993-05-28 | 1994-12-08 | Siemens Aktiengesellschaft | Verfahren zum gewinnen eines einen ausfall der synchronisation zwischen einer pseudozufallssignalfolge eines senders und einer referenz-pseudozufallssignalfolge eines empfängers anzeigenden signals |
| US5727018A (en) * | 1993-05-28 | 1998-03-10 | Siemens Aktiengesellschaft | Process for obtaining a signal indicating a synchronization error between a pseudo-random signal sequence from a transmitter and a reference pseudo-random signal sequence from a receiver |
Also Published As
| Publication number | Publication date |
|---|---|
| DE2359716B2 (de) | 1978-11-16 |
| DE2359716C3 (de) | 1979-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0700611B1 (de) | Verfahren zum gewinnen eines einen ausfall der synchronisation zwischen einer pseudozufallssignalfolge eines senders und einer referenz-pseudozufallssignalfolge eines empfängers anzeigenden signals | |
| DE68925140T2 (de) | Gerät zur Prüfung der Bitfehlerrate in einem FDDI-Netz | |
| DE4017494C2 (de) | ||
| DE1954420B2 (de) | Verfahren zum Synchronisieren von einlaufenden binären Daten und Anordnung zur Durchführung eines solchen Verfahrens | |
| EP0393351A2 (de) | Verfahren und Schaltungsanordnung zum Feststellen eines Zellverlustes und/oder einer Zelleinfügung beim Durchlaufen zellstrukturierter Signale durch eine zellorientierte Übertragungseinrichtung | |
| DE69121952T2 (de) | Stabilisierer für die Rahmensynchronisation von Empfangsdaten | |
| CH627032A5 (de) | ||
| DE69106570T2 (de) | Dynamische Schaltungsanordnung zur Fehlermaskierung in einem System mit Verdoppelung des digitalen Kanals. | |
| DE2420440B2 (de) | Verfahren und Schaltungsanordnung zur Prüfung von Übertragungseinrichtungen mit einer Pseudozufalls-Impulsfolge | |
| DE2359716C3 (de) | Verfahren zum Unterscheiden der Bündelfehler vom Ausfall der Synchronisation zwischen Sender und Empfänger von Bitfehlermeßeinrichtungen und Schaltungsanordnung zur Durchfuhrung des Verfahrens | |
| DE68909717T2 (de) | Verfahren zur Synchronisation und Anordnung zur Synchronisationsrückgewinnung für Übertragung in Zeitgetrenntlage. | |
| DE2431975A1 (de) | Vorrichtung zur kontrolle einer multiplex-digital-bitfolge | |
| DE2517481C3 (de) | Verfahren zur Verkürzung der Synchronisierzeit in Zeitmultiplexsystemen, insbesondere Datenmultiplexsystemen | |
| EP3771058B1 (de) | Differentialschutz für ein elektrisches netzwerk | |
| DE4202341A1 (de) | Verfahren zur synchronisierung von schaltungsteilen einer telekommunikationsanlage | |
| DE68918676T2 (de) | Sende-Empfangssynchronisationsvorrichtung einer Station eines Kommunikationsnetzes, insbesondere für ein Kraftfahrzeug. | |
| DE4111176C1 (de) | ||
| DE2855676A1 (de) | Verfahren und schaltungsanordnung zum ableiten und fortlaufenden ueberwachen von synchronisierkriterien | |
| DE3230271C2 (de) | ||
| DE2451794A1 (de) | Verfahren zum pruefen digital arbeitender nachrichtenverbindungen mit zufallsaehnlichen binaerzeichenfolgen | |
| DE19826388A1 (de) | Fehlerverarbeitungsschaltung für eine Empfangsstelle eines Datenübertragungssystems | |
| EP0014370A1 (de) | Verfahren zur adressenfreien Fehlerortung für eine Nachrichtenübertragungsstrecke | |
| DE3325349C2 (de) | ||
| DE3637515C2 (de) | ||
| DE2517480C3 (de) | Verfahren zur Verkürzung der Synchronisierzeit in Zeitmultiplexsystemen, insbesondere Datenmultiplexsystemen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OGA | New person/name/address of the applicant | ||
| C3 | Grant after two publication steps (3rd publication) | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: SIEMENS AG, 1000 BERLIN UND 8000 MUENCHEN, DE AEG |
|
| 8339 | Ceased/non-payment of the annual fee |