DE2203408A1

DE2203408A1 - Verfahren und Vorrichtung zur Datenuebertragung mit Pulszahlmodulation

Info

Publication number: DE2203408A1
Application number: DE19722203408
Authority: DE
Inventors: Widl Walter Herbert Erwin; Mattsson Oerjan Mats
Original assignee: Telefonaktiebolaget LM Ericsson AB
Current assignee: Telefonaktiebolaget LM Ericsson AB
Priority date: 1971-02-05
Filing date: 1972-01-25
Publication date: 1972-08-10
Also published as: SE349716B; NO129066B; DK133920C; GB1385797A; DE2203408B2; US3729590A; DK133920B; IT951886B

Description

Telefonaktiebolaget LM Ericsson, Stockholm / Schweden

Verfahren und Vorrichtung zur Datenübertragung mit Pulszahlmodulation

Die Erfindung bezieht sich auf ein Verfahren und eine Vorrichtung zur Übertragung eines Datenflusses mittels Pulszahlmodulation (PZM)· Die Bits des Datenflusses werden von einem Senderterminal einem Empfängerterminal übermittelt und sind während des gewählten Zeitschlitzes zeitlich auf die Bits des PZM-Flusses abgestimmt.

Anzustreben ist bei dieser Übertragungsart, daß die Bitrate des am Empfängerterminal regenerierten Datenflusses genau

209833/KH9

gleich der Bitrate des Datenflusses am Senderterminal ist· Dies läßt sich dadurch erreichen, daß der PZM-Fluß neben Datenbits auch mit Frequenzintervallen Steuerinformationsbits aur Steuerung der Regeneration der Bittimingimpulse am Empfängerterminal übermittelt. Die bekannten Verfahren waren jedoch zur Kombination häufiger Intervalle zur Übermittlung der Steuerinformation unter wirkungsvoller Ausnutzung der Kapazität des gewählten Zeitschlitzes zur Übertragung der Dateninformation ungeeignet. Eine ausführliche Beschreibung der bekannten Verfahren findet sich beispielsweise in CCITT, COM, Sp.A. - No. 72-E und COM Sp.A. - No. 60-E,

Zur ausführlicheren Erläuterung der Erfindung wird auf die Zeichnung verwiesen. Darin zeigt:

Fig. 1 ein Blockschaltbild des prinzipiellen Aufbaues einer PZM-Anlage gemäß der Erfindung zur Übertragung eines Datenflusses,

Fig. 2 bzw. Fig. 3 Zeitdiagramme zur Erläuterung des Prinzips der Codierung und Decodierung des Datenflusses,

Fig. 4 ein Logikschaltbild der Codiereinrichtung am Senderterminal der PZM-Anlage,

Fig. 5 ein Logikschaltbild einer Decodiereinrichtung am Empfängerterminal der PZM-Anlage und

Fig. 6 eine Tabelle und ein Zeitdiagramm mit einem Beispiel für die Regeneration der Bittimingimpulse des Datenflusses in der Decodiereinrichtung.

Das Prinzip der erfindungsgemäßen PZM-Anlage ist in Fig. 1 dargestellt. Ein Senderterminal 1 umfaßt neben einem PZM-Sender üblicher Bauart einen Codierer 11, der an einem Eingang a einen Datenfluß aufnimmt und so speichert, daß der PZM-Sender 10 den Datenfluß in einem ausgewählten Zeitschlitz auslesen und in Form

209833/1040

von PZM-Signalen einem PZM-Empfänger 20 an einem Empfängerterminal 2 zuführen kann, über einen Decodierer 21 , in dem die PZM-Signale registriert und gespeichert werden, werden sie dann wieder in einen Datenfluß an einem Ausgang w umgeformt.

Nach dem Prinzip der Erfindung wird angenommen, daß das Verhältnis zwischen der Bitfrequenz des Datenflusses am Eingang a des Codierers 11 und der für die Datenübertragung gewählten Frequenz des Zeitschlitzes oder einer Subharmonischen dieser Frequenz nominell ganzzahlig ist. Im vorliegenden Fall wird angenommen, daß genau sechs Datenbits zwischen zwei aufeinanderfolgenden Zeitschlitzen der Datenübertragung vorhanden sind. Bei einer Ausfuhrungsform wird der Datenfluß dann in Gruppen von fünf oder sechs Bitsgesendet, die jeweils in einem individuellen PZM-Wort mit acht PZM-Bits enthalten sind, die sämtlich zur Übertragung verfügbar sein sollen. Die Regel, nach der diese Grupp%von fünf und sieben Datenbits gebildet werden, wird nun dahingehend definiert, daß eine Gruppe von fünf Datenbits gebildet wird, wenn in einem Zeitschlitzintervall die Zeit zum Registrieren von sechs Datenbits im Codierer 11 nicht ausreichte, während dann, wenn die Zeit zum Registrieren von sechs Datenbits ausreichte, auch das siebente Datenbit zur Bildung einer Gruppe von sieben Datenbits noch erwartet wird.

Bei normalerweise sechs Datenbits pro Zeitschlitzintervall wechselt dieser Zustand und die Gruppen werden abwechselnd gebildet. Wenn weniger Datenimpulse als angenommen pro Zeitschlitzintervall ankommen, so ergibt sich jedoch früher oder später, daß in zwei aufeinanderfolgenden Zeitschlitzintervallen die Zeit zum Registrieren von sechs Datenimpulsen im Codierer'11 nicht ausreicht. Das Resultat entspricht der oben gegebenen Regel, wonach eine Fünfergruppe auf eine vorhergehende Fünfergruppe folgt, so daß die Anzahl der übertragenen Datenimpulse

209033/104«

auf die erforderliche Anzahl reduziert wird. Wenn dagegen mehr Datenimpulse als angenommen pro Zeitschlitzintervall ankommen, so ergibt sich mehr oder weniger bald, daß die Zeit zum Registrieren von sechs Datenimpulsen in zwei aufeinanderfolgenden Zeitschlitzintervallen ausreicht. Das Resultat ist dann, daß gemäß obiger Regel auf eine Siebenergruppe eine: weitere Siebenergruppe folgt, so daß die Anzahl der übertragenen Datenimpulse auf die erforderliche Anzahl erhöht wird,

Es zeigt sich somit, daß durch Wiederholung einer Folge kurzer bzw. langer Bitgruppen die Anzahl der übertragenen Datenbits verringert oder vergrößert wird, um auf diese Weise am Empfängerterminal die Anzahl der pro Zeiteinheit empfangenen Datenbits gleich der Anzahl Datenbits zu halten, die pro Zeiteinheit dem Senderterminal zugeführt wurden.

Im Zeitdiagramm nach Fig. 2 zeigt die Linie a einen Datenfluß, der dem Eingang a des Codierers 11 im Senderterminal 1 zugeführt wird. Die Linie b stellt Impulse dar, deren Periodendauer mit dem oben erwähnten ZeitSchlitzintervall übereinstimmt. Die Linien c und d in Fig. 2 zeigen Gruppen von fünf bzw. sieben Datenbits, gebildet vom Datenfluß auf der Linie bzw. Leitung a, in entsprechenden PZM-Wörtern mit acht Bitelementen enthalten, wobei ein letztes Bit R Information darüber enthält, ob die Anzahl der Datenbits fünf oder sieben beträgt. In den PZM-Worten die lediglich fünf Datenbits enthalten, sind weitere Bits P und Q vorhanden. Diese Bits P und Q dienen zur Übermittlung von Steuerinformationsbits zum Empfängerterminal 2 und zur Anzeige, ob die Bitfrequenz des Datenflusses gegenüber der PZM-Bitfrequenz nacheilt, mit dieser synchron ist oder ihr gegenüber vorauseilt. Die Bits P und Q dienen im Empfängerterminal 2 zum Synchronisieren eines lokalen Bittiminggenerators mit dem Datenfluß am Senderterminal 1.

209833/1(HSI

Die PZM-Worte werden während eines bestimmten Zeitschlitzes zur Datenübertragung, dessen Periodizität auf der Linie e dargestellt ist, gesendet. Man erkennt, daß die auf der Linie b gezeigten Impulse gegenüber den Zeitschlitzen auf der Linie e um ein halbes Zeitschlitzintervall phasenverschoben sind. Dies beruht auf der Tatsache, daß die Impulse auf der Linie b zur Entscheidung darüber dienen, ob eine Gruppe fünf oder sieben Datenbits enthalten soll. Diese Entscheidung muß jedoch zeitlich genügend weit vor dem Zeitschlitz eingeleitet werden, injdem die Datenbits gesendet werden sollen. Die Datenbits 11 bis 15 sind beispielsweise bei einem Impuls auf der Linie b angekommen. Nach der oben angegebenen Regel wird dann eine Gruppe von fünf Datenbits gebildet. Die Gruppe wird um die Bits für P, Q und R komplettiert und sämtliche acht Bits werden während des nachfolgenden Zeitschlitiaes als PZM-Wort vom S ender terminal 1 zum Empfängerterminal 2 übermittelt, wo das PZM-Wort gespeichert wird. .Das Auslesen des übertragenen und gespeicherten PZM-Wortes beginnt etwa ein halbes Zeitschlitzintervall nach dem Empfang, wie die Linien f und g in Fig. 2 zeigen.

Fig. 3 zeigt den Verlauf, wenn Fünfer- und Siebenergruppen abwechseln, bedingt durch die Tatsache, daß der Datenfluß entweder langsamer oder schneller ist, als angenommen wurde» Auf der Linie a in Fig. 3 erkennt man die gleichen Impulse wie auf Linie b in Fig. 2. Es sei angenommen, daß während eines bestimmten Zeitschlitzintervalles eine Gruppe von sieben Datenbits gebildet wurde, wie für den Zeitpunkt ti auf der Linie b gezeigt. Während des nächsten Zeitschlitzintervalles wird gemäß Linie c eine Gruppe von fünf Datenbits gebildet. Wenn man nun annimmt, daß der Datenfluß langsamer ist als angenommen wurde und daß in diesem Zeitschlitzintervall die Zeit zum Registrieren des fünften Datenbits, bevor das Zeitschlitzintervall zu Ende ist, gerade ausreichte, so wird eine Gruppe mit fünf Datenbits gebildet. Infolge der Nacheilung des Datenflusses gegenüber der angenommenen

209833/1Ö4Ö

Geschwindigkeit, reicht die Zeit während des nächsten Zeitschlitzintervalles nicht zum Registrieren des sechsten Bits aus, aus welchem Grunde nochmals eine Gruppe mit fünf Dateninformationsbits gebildet wird_t Es wird nochmals an die Grundregel erinnert, die besagt, daß entweder £ün£ Bits, nicht aber das sechste Bit in einem Zeitschlitzintervall registriert wurden, eine Gruppe von fünf Datenbits gebildet wurde, oder daß das sechste Bit registriert wurde und daß dann auch die Registrierung des siebten Bits erwartet wird, um eine Gruppe von sieben Datenbits bilden zu können. Der Vorgang verläuft hiernach nochmals normal, bis während eines Zeitschlitzintervalles die Zeit zum Registrieren von fünf Datenbits genau ausreicht, während im folgenden Zeitschlitzintervall infolgedessen die Zeit zum Registrieren des sechsten Datenbits nicht ausreicht.

Wenn dagegen der Daten£luß schneller ist als angenommen wurde, so ergibt sich in einem bestimmten Zeitschlitzintervall, daß die Zeit gerade zum Registrieren von sieben Datenbits ausreicht, bevor das Intervall zu Ende ist. Die Zeit reicht dann im nächsten Zeitschlitzintervall zum Registrieren von sechs Datenbits vor dem Intervallende aus, was bedingt, daß gemäß der Grundregel eine veitere Gruppe mit sieben Datenbits gebildet wird. Dies ist auf den Linien d und e in Fig. 3 dargestellt. Die Bildung der Gruppen verläuft nun normal mit abwechselnd fünf und sieben Bits, bis nach einer Anzahl Zeitschlitzintervalle das siebte Bit wieder gerade am Ende eines Intervalles registriert wird. Während des nächsten Intervalles reicht die Zeit dann zum Registrieren von sechs ganzen Bits aus, bevor das Intervall zu Ende ist, so daß wieder eine Gruppe von sieben Datenbits gebildet wird.

Im Logikschaltbild nach Fig. 4 ist der Codierer 11 mit dem PZM-Sender 10 im Senderterminal 1 verbunden. Der Codierer 11'besitzt zwei Eingänge a und b für den ankommenden Datenfluß bzw. die

209833/1049

2203A08

Datenbit-Timingimpulse. Der Datenfluß wird in Gruppen bestimmter Anzahl von Bitelementen abwechselnd in zwei Pufferregistern 11A und 11B registriert, deren Wechsel über Und-Gatter A111 bis A114 erreicht wird, gesteuertjvon einem Flipflop V11, das wiederum von einer Logikschaltung L1 gesteuert wird. Der Codierer 11 besitzt außerdem einen Ausgang c, an dem der Inhalt der entsprechenden Pufferregister 11A und 11B in Form von PZM-Bits im PZM-Wort während des Zeitschlitzes des PZM-Senders 10 ausgelesen werden kann, gewählt für die Datenübertragung.· Der Codierer 11 ist zu diesem Zweck mit zwei Eingängen für den PZM-Sender 10 versehen, einem Eingang d, dem die PZM-Bittimingimpulse zugeführt werden, und einem Eingang e, dem gleichzeitig mit dem Zeitschlitzintervall und der gleichen Zeitdauer Impulse zugeführt werden. Das Auslesen erfolgt abwechselnd aus den Pufferregistern 11A und 11B, mittels der Und-Gatter A115 bis A118, gesteuert von dem erwähnten Flipflop V11 .

Gemäß dem Ausführungsbeispiel sollen genau sechs Datenbits aus dem Datenfluß in dem Zeitintervall zwischen zwei aufeinanderfolgenden Zeitschlitzen für die Datenübertragung nominell vorhanden sein. Im Codierer 11 wird das Registrieren in den Pufferregistern 11A und 11B entsprechend gesteuert, um zu erreichen, daß abwechselnde Gruppen von fünf und sieben Datenbits registriert werden. Man erreicht dies dadurch, daß man die Zeitschlitzimpulse vom Eingang e über eine Zeitverzögerungsstufe T, deren Aufgabe noch erläutert wird, der Logikschaltung L1 zuführt, wo sie ein Steuersignal für das Flipflop V11 erzeugen, zum Schalten der Registrierung zwischen den Pufferregistern 11A und 11B beim Auftreten eines Zeitschlitzimpulses, wenn in dem in diesem AugenblicK angeschlossenen Pufferregister fünf und nicht sechs Datenbits registriert sind. Wenn dagegen die Zeit zum Registrieren von sechs Datenbits nicht ausreichte, wenn der Zeitschlitzimpuls erscheint, so liefert die Logikschaltung L1 so lange kein Steuersignal zum

209833/KU9

-^ö~ 2203A08

Flipflop V11, bis das siebte Datenbit registriert ist.

Die ünd-Gatter A119 bis A1 22 der Logikschaltung L1 dienen zur Feststellung, wieviele Datenbits in dem augenblicklich zum Registrieren angeschlossenen Pufferregister registriert sind» Die Und-Gatter Alis bis A120 liefern ein Ausgangssignal, wenn fünf und nicht sechs Datenbits iir; entsprechenden Pufferregister registriert sind und die ünd--3atter 121 bis 122 liefern ein Ausgangssignal, wenn sieben Datenbits registriert sind. Die Ausgänge der ünd-Gatter A119 bis 120 sind .rät ein and demselben Eingang eines Und-Gatters A123 verbunden, an dessen anderen Eingang die Verzögerungsstufe T angeschlossen ist. Das ünd-Gatter A1 23 liefert infolgedessen ein Ausgangssignal beim. Auftreten eines Zeitschlitzimpulses von der Verzögerungsstufe T nur dann, wenn gleichzeitig entweder das Und-Gatter Al 19 oder das Und-Gatter Al 20 ein Ausgangssignal abgibt, wobei das Ausgangssignal les Und-Gatters A123 über ein Oder-Gatter E11 als Steuersignal sum Flipflop V11 gegeben wird und die Registrierung zwischen den Pufferregistern 11A und 11B geschaltet wird. Wird dagegen kein Steuersignal vom Und-Gatter A123 geliefert, so erfolgt die Registrierung weiter in· dem zu diesem Zeitpunkt angeschlossenen Pufferregister so lange, bis das Und-Gatter A121 oder das Und-Gatter A122 ein Ausgangssignal liefert, das über das Oder-Gatter E11 als Steuersignal auf das Flipflop VI1 gegeben wird, so daß die Registrierung auf das andere Pufferregister umgeschaltet wird.

Da die Registrierung einer Gruppe von fünf oder sieben Datenbits mit einem gewissen Spielraum abgeschlossen sein muß, bevor das Auslesen der gleichen Gruppe durch einen Impuls am Eingang e am Ausgang c eingeleitet werden kann, müssen diejam Eingang e ankommenden Impulse eine gewisse Zeitverzögerung erhalten, bevor sie zur Logikschaltung L1 gelangen. Da dieser Spielraum die Registrierungsdauer der kürzeren Gruppe mit fünf Datenbits jedoch nicht überschreiten darf, um zu verhindern, daß der Impuls am

209833/1043

2203A08

Eingang e das Auslesen in ein Register einleitet, während die Registrierung noch im gleichen Register erfolgt, wird die Zeitverzögerung beim gleichen Beispiel gemäß drei Datenbits gewählt, entsprechend der halben Periode der Zeitschlitzimpulse. Aufgabe der Verzögerungsstufe T ist es diese genaue Zeitverzögerung von einer halben Periode in den Zeitschlitzimpulsen zu bewirken.

Infolge der Tatsache, daß die Bittimingfrequenz des Datenflusses und die Bittimingfrequenz des PZM-Flusses als nicht unbedingt synchron angenommen wurden, müssen zu Zeiten Unregelmäßigkeiten der in Verbindung mit Fig. 3 erwähnten Art durch die Logikschaltung L1 im Verlauf der normalen Registrierung der Pufferregister 11A und 11B erzeugt werden, bestehend aus alternativen Gruppen von fünf und sieben Datenbits, um zu erreichen, daß die am Ausgang c . des Codierers 11 erzeugten PZM-Worte eine Anzahl Datenbits übermitteln, gleich der Anzahl der dem Eingang a zugeführten Datenbits. Infolge dieser Unregelmäßigkeit ist es jedoch erforderlich, daß die Gruppen aus fünf oder sieben Datenbits bei Regenerierung des ursprünglichen Datenflusses wechselseitig identifiziert werden können. Man erreicht dies dadurch, daß, wenn das Und-Gatter A123 einen Impuls zum Flipflop V11 gegeben hat und somit eine Gruppe von fünf Datenbits gebildet wurde, der gleiche Impuls über ein Oder-Gatter E12 in einem Flipflopregister V12 registriert wird, das nach dem Schalten des Flipflops V11 über ein Oder-Gatter A124 oder A125 eine binäre "1" in der achten Zelle des zum Auslesen angeschlossenen Pufferregisters registriert. Dadurch zeigt in dem PZM-Wort von acht Bitpositionen eine binäre 1 an der letzten Stelle an, daß die Bitpositionen 1 bis 5 Datenbits enthalten. Mienn eine Gruppe von sieben Datenbits gebildet wurde, da eines der Und-Gatter A121 oder A122 ein Ausgangssignal liefert, so gelangt dieses nicht nur zum Oder-Gatter E11 sondern über eine Umkehrschaltung N auch zum Oder-Gatter E1 2 und von da zum Flipflopregister V12, das dadurch auf Null gestellt wird. Nach dem Schalten des Flipflops V11 registriert das Flipflopregister V12 nun über das Und-Gatter A124

209833/104$

oder A125 eine binäre 0 in der achten Zelle des zuvor angeschlossenen Pufferregisters. Eine binäre 0 in der letzten Bitposition des PZM-Wortes gibt somit an, daß die Bitpositionen 1 bis 7 Datenbits enthalten.

Nach der Regenerierung des ursprünglichen Datenflusses aus dem übermittelten PZM-FIuB sei angenommen, daß die Bitrate des Datenflusses mit sehr hoher Präzision regeneriert werden soll. Diese Anforderung läßt sich dadurch erfüllen, daß der übermittelte PZM-Fluß neben den Datenbits auch Steuerinformationsbits mit Frequenzintervailen zum Regenerieren der Bitrate enthält, wobei die Genauigkeit der Regenerierung dem Zeitabstand zwischen zwei aufeinanderfolgenden Übermittlungen von Steuerinformation umgekehrt proportional ist. Infolge des Prinzips des Codierers 11 die Datenbits in Gruppen von fünf oder sieben zu registrieren oder auszulesen, kann man gemäß der Erfindung diesen zeitlichen Abstand auf lediglich zwei Zeitschlitzintervalle verringern, namentlich indem man jeder Gruppe von fünf Datenbits zwei Steuerinformationsbits hinzufügt. Man kann dadurch gemäß der Erfindung die Kapazität des PZM-Zeitschlitzes zur Übermittlung von Datenfluß mit einer sehr hohen Präzision bei der Regenerierung der Bitrate des Datenflusses kombinieren.

Die besagten Steuerinformationsbits werden von zwei Ausgängen k und 1 einer Vergleichsschaltung 11C im Codierer 11 abgeleitet, deren Prinzip an sich bekannt ist. Die Vergleichsschaltung 11C enthält einen Phasenkomparator K, der eine gewählte Subharmonische der Bitfrequenz des Datenflusses mit einer variablen Subharmonischen der Bitfrequenz des PZM-Flusses vergleicht. Der eine Eingang des Phasenkomparators K ist mit dem Eingang b des Codierers 11 verbunden und sein zweiter Eingang steht in Verbindung mit '. dem Ausgang eines variablen Frequenzteilers VFD, der vom Eingang d des Codierers 11 gespeist wird. Der Phasenkomparator K besitzt zwei Ausgänge m und η die anzeigen, ob der

209833/1049

Datenfluß gegenüber dem PZM-Pluß vor- oder nacheilt oder mit ihm synchron ist. Synchronisation wird durch eine binäre O an den beiden Ausgangen m und η angezeigt, während Nacheilung bzw» Vorauseilung durch eine binäre 1 am Ausgang η bzw» am Ausgang rn angezeigt werden.

Wenn der Phasenkomparator K Synchronisation festgestellt hat, . erzeugt der variable Frequenzteiler VFD eine bestimmte Subharmonische der Bitfrequenz des PZM-Flusses, die bei nomineller Bitfrequenz des PZM-Flusses gleich der gewählten Subharmonischen der nominellen Bitfrequenz des Datenflusses ist» Wenn dagegen der Phasenkomparator K ein Nacheilen oder Vorauseilen anzeigt, erzeugt der variable Frequenzteiler VFD während einer vorgegebenen Zählperiode eine kleinere bzw. eine höhere Subharmonische der Bitfrequenz im PZM-Fluß. Um dies zu erreichen, wird die Frequenzteilung des variablen Frequenzteilers VFD periodisch von den Ausgängen m und η des Phasenkomparator gesteuert, indem zwei Und-Gatter A126 und A127 mittels eines Und-Gatters A128 bei einer definierten Position in variable Frequenzteiler VFD und in einen binären Zähler B1, mit diesem in Kaskadenschaltung, geöffnet werden. Danach wird die Steuerinformation des Phasenkomparator κ in zwei Flipflopregistern V1 3 und V14 registriert. Die registrierte Steuerinformation erhält man über die bereits erwähnten Ausgänge k und 1, Der Komparator K wird durch einen Eingang vom Und-Gatter A12ö auf einen Rückstelleingang χ auf Null zurückgestellt.

Die Steuerinformationsbits von den Ausgängen k und 1 der Vergleichsschaltung 11C können über zwei Und-Gatter A1 29 bis A130 in der sechsten und der siebten Zelle des Pufferregisters 11A registriert werden oder über ein anderes Paar von Und-Gattern A1 31 bis A132 in der sechsten und der siebten Zelle des Pufferregisters 11B. Zum Öffnen eines der beiden Und-Gatter zum Registrieren in seinem zugeordneten Pufferregister muß die Bedin-

209833/1049

gung erfüllt sein, daß das Pafferregister zum Auslesen angeschlossen ist und daß das Und-Gatter A123 zuvor das Plipflop V12 auf 1 gestellt hat, was bedingt, daß eine Gruppe von fünf Daten* bits im Pufferregister gebildet wurde. Nach Registrierung in einem der Pufferregister werden die Flipflops V1 3 und V14 auf O gestellt, und zwar über Rückstelleingänge, die. über Oder-Gatter El 3 und E14 an die entsprechenden Zellen in den Pufferregistern 11A und 11B angeschlossen sind.

Fig. 5 zeigt ein Schaltungsprinzip des Codierers 21 in Verbindung mit dem PZM-Empfänger 20 am Empfangerterminal 2. Der Decodierer 21 besitzt drei Eingänge f, g bzw, h zur Aufnahme des übermittelten PZM-Flusses, der Bittimingimpulse entsprechend der PZM-Bitfrequenz und Impulse, die gleichzeitig mit dem gewählten Zeitschlitz für die Datenübertragung und der gleichen Dauer auftreten. Die PZM-Worte in aufeinanderfolgenden Zeitschlitzen werden abwechselnd in zwei Pufferregistern 21A und 21B registriert. Das Schalten der Register wird erreicht mittels Und-Gattern A211 bis 214, gesteuert von einer bistabilen Schaltung V21 , die wiederum von einer Logikschaltung L2 gesteuert wird. Der Decoder 21 besitzt ferner zwei Ausgänge w und ζ zum Liefern eines Datenflusses entsprechend dem Datenfluß am Senderterminal bzw. Bittimingimpulsen für den gelieferten Datenfluß. Das Auslesen erfolgt abwechselnd aus den Pufferregistern 21A und 21B, mittels der Und-Gatter A215 bis 218, die von der bistabilen Schaltung V21 gesteuert werden.

Wie bereits erwähnt, enthalten die PZM-Worte, die fünf Datenbits übermitteln, auch zwei Steuerinformationsbits zum Regenerieren der Bitrate im Datenfluß. Diese Steuerinformationsbits werden über zwei Paar Und-Gatter A229 bis 230 bzw. A231 bis 232 aus den Pufferregistern 21A und 21B gelesen und dadurch identifiziert, daß die achte Bitposition des PZM-Wortes eine binäre 1

209833/1049

enthält, die die Und-Gatter A229 bis 232 aktiviert« Die Steuerinformationsbits gelangen zu den Eingängen s und t in einer Qeneratorschaltung 21C mit »wei Flipflopregistern ¥22 und V23_P in denen die entsprechenden Steuernnformationsbits registriert werden. Die Generatorschaltung 21C₅ deren Aufbau noch erläutert wird, erhält an einem Eingang u Bittiminginpulse entsprechend der PZM-Bitfrequenz. und liefert an einem Ausgang ν Bittiming= impulse entsprechend der Datenbitfrequenz aiii Senderterminalo

Die Logikschaltung L2 enthält vier Und-Gatter A219 bis 222 zur Feststellung, wieviele Datenbits in den augenblicklich zum Auslesen angeschlossenen Pufferregister ausgelesen v/erden₀ Die Und-Gatter 219 bis 220 liefern ein Ausgangssignal _s wenn fünf Datenbits aus dem zugehörigen Pufferregister gelesen werden. Die Und-Gatter· A221 bis 222 liefern ein Ausgangssignalp wenn sieben Datenbits gelesen werden₀ Die Ausgänge der Und-Gatter A219 bis 220 sind mit einem Hingang eines Und-Gatters A223 eines anderen Einganges verbunden _g dessen achte Zelle im zugehörigen Pufferregister über- ein Und--Gatter A224 bzw₀ A225 angeschlossen ist. Das Und-Gatter A223 liefert somit ein Ausgangssignal, wenn das Und-Gatter A2i 9 oder A220 ein Ausgangssignal abgibt, wenn gleichseitig in der achten Bitposition des PZi-I-Wortes in dem zur Zeit zum Auslesen angeschlossenen Puffer-' register eine binäre 1 enthalten ist₃ so daß eine Gruppe von fünf Datenbits ausgelesen wird« Das Ausgangssignal gelangt als Steuersignal zum zuvor erwähnten Flipflop V21 und das Auslesen wird zwischen den Pufferregistern 21A und 21B geschaltet. Wenn dagegen die achte Bitposition im PZM-Wort eine binäre 0 enthält geht das Auslesen so lange weiter, bis das Flipflop. V21 vom Und-Gatter A221 oder 222 ein Steuersignal erhält, das das Auslesen einer Gruppe von sieben Datenbits anzeigt.

Wie schon früher erwähnt, wird beim Prinzip der Erfindung angenommen, daß das Verhältnis der Datenbitfrequenz und der

209833/1049

uiig gewanxt

■\elü :.:^:):ί s..;.. .. V-;=..' : :;.:; siVs. iiis v.'ird beispielsweise an-- :s;;;en, s.a3 -";" >.-·. VV ' /" ·' Vs .-: ■■■ -sss VV.. ■-. 10 Si v/s und die -ubicVs ::U^C:.. - V " ' . " .:: :V s, s is :s so daß das Verhältnis : ;hej. Vine.;, ν - V ν ^:". :'v . ..:;. Sei: ::er::ern;inal 1 erfolgt dann Phase:; '■ ero ■ -d ■ " ■';;■■ -■;■.;" -.:.-;":.' ■■""" den Frequenzen derart, cö.o

■·;· di.". V(iV;;;■■"".:::; s;V?::.. V :..^: - VV :v^: v-frsqu.-■::::■ verglichen ■, vcv; " "-./e :.?■;.::""■, δ ·*..'. d; e ;■ ; ■.. ":. :; ;.tor i erzeugten und ax seci;iv"·-·: ·^:"".ν si ei; "neu '^P:sis: ■::. i-s P3I-;-Wortes Td er: mittel ten

ί te^erind; j::.i?V :V suisxts aus binären Vullen bestehen, was Synchroni sation anseici,* '^erui dagecen die Bteuerinforr.iationsbits an der sechsten b.~v. der siebten Bitposition des übermittelten PZI-I-Wortes aus einer binären 1 bastenen verwendet der Pnasenver-jleicn a:ri Sender cerminal 1 die .3ubhar:nonische 127 bzw« die Subharruonische 129 der PVJM-Bitfrequenz entsprechend den Zuständen für Voreilen bzw, Nacheilen.

Bittimingimpulse entsprechend der Datenbitfrequenz am Sender·-= terminal 1 werden in der Generatorschaltung 21C am Empfängerterminal 2 erzeugt. Der Eingang u wird gespeist mit den PZM-Bittimingimpulsen zum Erzeugen der Subharmonischen i2ö/3 V42 2/3) _t wenn die Steuerinformationsbits in den Flipflopregistern V22 uns. V23 beide binäre Nullen sind, der Subharmonischen 129/3 (43), wenn das Steuerinformationsbit im Flipflopregister V23 eine binäre 1 ist und der Subharmonischen 127 (42 1/3), wenn stattdessen das Steuerinformationsbit im Flipflopregister V22 eine binäre 1 ist. Am Ausgang ν werden Impulse geliefert, deren Bittimingrate mit den entsprechenden Subharmonischen übereinstimmt. Gemäß der Ausführungsform der Erfindung nach Fig. 5 werden diese Subharmo-

209833/1040

■ο

13 -

nischen als Mittelwerte der Subharnioni sehen 42 und 43 in einem Zyklus mit drei aufeinanderfolgenden Bittiming-lmpulsperioden bestimmt.

Die Generatorschaltung 21C umfaßt einen Frequenzteiler PD zur Erzeugung der Subharmonischen 42 und ein Und-Gatter A224 zur Erzeugung der Subharmonischen 43, durch Sperren des 43. Impulses für den Frequenzteiler FD. Ferner ist ein Binärzähler B2 vorhanden, in Kaskade mit dem Frequenzteiler FD, zur Erzeugung in Abhängigkeit von den Steuerinformationsbits in den Flipflopregistern V22 und V23, wobei dieser Zyklus drei aufeinanderfolgende Bittimingimpulse umfaßt und der jeweilige Bittimingimpuls entweder durch die Subharmonische 42 oder die Subharmonische 43 gebildet wird. Der Frequenzteiler B2 ist mit drei Ausgängen tr 1 , "f 2 und X3 versehen, die nacheinander aktiviert werden und von denen jeder eine entsprechende Bittimingimpulsperiode im Zyklus bestimmt.

Fig. 6 enthält eine Tabelle und ein Zeitdiagramm zur Erzeugung der gewünschten Subharmonischen als Mittelwert der Subharmonischen 42 und 43 in einem Zyklus von drei aufeinanderfolgenden Bittimingimpulsen. Wenn beide Flipflopregister V22 und V23 binäre Nullen enthalten, was nach der erwähnten Bedingung Synchronisation zwischen dem Datenfluß und dem PZM-Fluß anzeigt, wird der erste Bittimingimpuls im Zyklus von der Subharmonischen 43, der zweite Bittimingimpuls ebenfalls von der Subharmonischen 43 und der dritte und letzte Bittimingimpuls von der Subharmonischen 42 gebildet woraus man den Mittelwert 128/3 (42 2/3) erhält. Man erkennt weiter, daß durch das Und-Gatter A224 der Mittelwert auf 129/3 (43) oder 127/3 (421/3) verändert werden kann.

Die Funktion der Generatorschaltung 21C wird nun anhand der Fig. 5 und 6 erläutert. Es sei angenommen, daß beide Flipflop-

209833/1049

register V22 und V23 binäre Nullen enthalten und daß der Ausgang Z des Frequenzteilers FD und der Ausgang ΐ 1 des binären Zählers B2 gerade aktiviert wurden, an den Ausgang ζ liegt ein Umkehreingang eines Und-Gatters A225, dessen Ausgang in Verbindung steht mit einem Eingang eines Und-Gatters A226, das über einen Umkehrausgang das erwähnte Und-Gatter A224 steuert. Das Und-Gatter A224 kann dadurch den Eingang zum Frequenzteiler FD so lange nicht sperren, wie der Ausgang ζ des letzteren aktiviert ist, was der Fall ist, während einer Folge von 21 PZM-Bittimingimpulsen vom Eingang u.

Ein Flipflopregister V24 steht mit dem Und-Gatter A225 in Verbindung und ist mit einem Takteingang versehen, dem die PZM-Bittimingimpulse vom Eingang u zugeführt werden zum Registrieren des binären Wertes am Ausgang des Und-Gatters A225 im Flipflopregister V24 mittels der hinteren Kanten der Impulse. Das Und-Gatter A225 besitzt zwei Eingänge. Der Umkehreingang ist mit dem Ausgang ζ des Frequenzteilers FD und ein zweiter Eingang mit dem Ausgang einer Oder-Schaltung E21 verbunden, von der ein erster Eingang verbunden ist mit dem Ausgang "t 1 des binären Zählers B2. So lange der Ausgang ζ aktiviert ist, ist im Flipflopregister V24 der binäre Wert 0 vom Ausgang des Und-Gatters A225 registriert.

Wenn nach dem Auftreten von 21 PZI-I-Impulsen der Ausgang ζ des Frequenzteilers FD auf O gestellt ist und das Und-Gatter A225 aktiviert ist, das bewirkt, daß der nächste PZM-Impuls nicht im Frequenzteiler FD registriert wird, infolge der Tatsache, daß der zuletzt registrierte Wert im Flipflopregister V24 gleich Null ist, und daß der Ausgang des Und-Gatters A225 nun den binären Wert "eins" besitzt, wobei der Umkehrausgang des Und-Gatters A226 das Und-Gatter A224 sperrt. Durch die Hinterkante des nicht registrierten PZM-Impulses wird jedoch im Flipflopregister V24 der binäre Wert "eins" am Ausgang des

209833/1049

Und-Gatters A225 registriert, was bedeutet, daß das Und-Gatter A224 für die PZM-Impulse während einer Folge von 21 ankommenden Impulsen wieder öffnet. Der Ausgang ζ wird dann wieder auf 1 gestellt und der Ausgang t2 des binären Zählers aktiviert. Die Periode des ersten Bittimingimpulses im Zyklus mit drei Bittimingimpulsperioden ist dadurch nach insgesamt 43 PZM-Impulsen bestimmt.

Der Vorgang beim zweiten Bittimingimpuls stimmt mit obigen Ausführungen überein. Der Ausgang eines Und-Gatters A227 ist mit einem zweiten Eingang des Oder-Gatters E21 verbunden und wird aktiviert abhängig davon, daß der Ausgang X 2 des binären Zählers B2 aktiviert ist und daß, wie hier angenommen wurde, die Flipflopregister V23 und V24 binäre Nullen enthalten. Dadurch wird der zweite Bittimingimpuls nach insgesamt 43 PZM-Impulsen abgeschlossen, der Ausgang ζ wird auf 1 gestellt und der Ausgang T 3 des binären Zählers B2 aktiviert.

Der Vorgang während der Periode des dritten Bittimingimpulses weicht etwas ab. Das Oder-Gatter E21 kann während dieser Periode über einen dritten Eingang desselben nur dann aktiviert werden, wenn das Flipflopregister V23 eine binäre 1 enthält, was nicht angenommen wurde. Das Und-Gatter A225 wird aus diesem Grund nicht aktiviert, wenn der Ausgang ζ des Frequenzteilers FD nach 21 PZM-Impulsen auf Null gestellt ist, was bedeutet, daß das Sperren des Und-Gatters A224 nicht erfolgt, so daß die Periode des dritten Taktimpulses nach insgesamt 42 PZM-Impulsen beendet wird. Der Ausgang ζ des Frequenzteilers FD wird wieder auf 1 gestellt und der Ausgang χ 1 des binären Zählers B2 wird aktiviert, die Flipflopregister V23 und V24 werden vom Ausgang χ3 des binären Zählers B2 auf Null gestellt, mittels der entsprechenden Rückstelleingänge und mit Hilfe der Hinterkante eines Impulses, der während der Aktivierung des Ausganges X3 auftritt.

209833/1049

- 1d -

Die Funktion der Generatorschaltung 21C, wenn das Plipflopregister V22 bzw. V23 eine binäre 1 enthält und dann Zyklen aus drei Bittimingimpulsen mit insgesamt 127 bzw. 129 PZM-Impulsen bildet, kann auf die gleiche Weise wie oben anhand der Fig. 5 und 6 erläutert werden. Es ist besonders zu beachten, daß nach jedem Zyklus die Flipflopregister V22 und Y23, wie oben erwähnt, zurückgestellt werden, was bedeutet, daß, wenn beide binären Steuerinformationsbits binäre Nullen darstellen, ein und derselbe Zyklus der 12d PZM-Iiiipulse so lange wiederholt wird, bis eine andere Steuerinformation aufgenommen wird, während wenn jedes Steuerinformationsbit eine binäre 1 darstellt, der Zyklus der dadurch bestimmten 127 oder 129 PZM-Impulse lediglich einmal passiert, worauf der Zyklus von 12Ö PZM-Impulsen erreicht ist, nachdem ein Steuerinformationsbit mit dem binären Wert 1 wieder in einem der Flipflopregister V22 und V23 registriert ist. Die Steuerung der Frequenzteilung erfolgt hierbei am Empfängerterminal 2 mit den gleichen Zeitintervallen wie am Senderterminal 1 .

Im Rahmen der Erfindung können die einander abwechselnden kurzen und langen Datenbitgruppen, die gemäß dem Ausführungsbeispiel individuell in einem PZM-Wort von acht Bits enthaltenjsind, statt dessen auch[Ln zwei aufeinanderfolgenden PZM-Worten enthalten sein. Dies kann dann motiviert werden, wenn die achte Bitposition im PZM-Wort zur Synchronisation dient und nicht verfügbar ist. Wenn immer noch durchschnittlich sechs Datenbits pro PZM-Wort zu senden sind, erreicht man dies durch Bildung von Datenbitgruppen aus elf bzw. dreizehn Bits, die einander abwechseln. Die PZM-Worte enthalten insgesamt sechzehn Bits, von denen nach der Annahme vierzehn verfügbar sind. Ein Bit muß reserviert werden zur wechselseitigen Identifizierung der Datenbitgruppen, so daß man, wie auch oben der Fall war, zwei Bits in einer kurzen Bitgruppe zur Übertragung der Steuerinfurination erhält. Infolge der Erhöhung der Anzahl der Bits in den Datenbitgruppen

209833/1049

wird jedoch eine größere Kapazität der Pufferregister benötigt, während die Präzision der Regenerierung abnimmt,da der zeitliche Abstand zwischen zwei aufeinanderfolgenden Übertragungen der Steuerinformation größer ist.

209833/1049

Claims

Patentansprüche

( 1 » Verfahren zur Datenübertragung mit Pulszahlmodulation, bei dem die Bits des Datenflusses von einem Send er terminal zu einem Empfängerterminal übermittelt werden und dem Fluß der Pulszahlmodulation während eines gewählten Zeitschlitzes zugeordnet sind, dadurch gekennzeichnet, daß am Senderterminal der Datenfluß in kurze und lange Gruppen geteilt wird, wobei die Anzaul der Bits einer Gruppe gleich einer nominellen Anzahl von Bits (z.B. secns) ist, die im Datenfluß innerhalb einer definierten Periodenanzahl (z.B. eins) des gewählten Zeitschlitzes auftreten, verringert bzw. vermehrt um eins (fünf bzw. sieben), daß die entsprechende Anzahl der Bits durch den Wert mindestens eines Identifikationsbits (R) angezeigt wird, das jeder der Bitgruppen hinzugefugt ist und mit diesem mittels mindestens eines Pulszahlmodulationswortes (PZM-Wortes) während des gewählten Zeitschlitzes zum Empfängerterminal übermittelt wird, daß bei Synchronisation zwischen dem Datenflui? und dem PZM-Fluß ein regelmäßiges Muster dieser Bitgruppen so gebildet wird, daß zu Zeitpunkten zwei Bitgruppen der kurzen Art nacheinander auftreten,worauf das regelmäßige Muster weiterläuft, und daß bei Vorauseilung des Datenflusses gegenüber dem PZM-Fluß das regelmäßige Muster so modifiziert wird, daß zu Zeitpunkten zwei Bitgruppen des kurzen Typs nacheinander auftreten, worauf das normale Muster weiterläuft, daß die Phase einer Frequenz entsprechend einer gewählten Subharmonischen (z.B. 3) der Bitfrequenz des Datenflusses ver-9liehen wird mit der Phase einer Frequenz entsprechend einer variablen Subharmonischen der Bitfrequenz des PZM-Flusses, daß in Abhängigkeit des Phasenvergleiches Steuerinformationsbits (P, y) erzeugt werden, die einerseits den kurzen Bitgruppen hinzugefügt und zusammen mit diesen mittels des PZM-Wortes während des gewählten Zeitschlitzes zum Empfängerterminal über-

209833/1049

mittelt werden und die andererseits die Teilung der Bitfrequenz des PZM-Flusses derart steuern, daß bei Phasengleichheit die Periodenlänge der variablen PZH-Subiiarmonischen gleich der Periodenlänge (z.B. 1 2ü PZM-Bi ts) der gewählten Datensubharhiotischen wird, da3 bei Nacheilung der Phase der gewählten Datensubharmonischen die Periodenlänge der variablen PZM-Subharjnonischen erhöht wird (129 PZM-Bits) und daß bei Vorauseilung der Phase der gewählten Datensubharmonischen die Periodenlänge der variablen PZbI-Subharmonischen verringert wird (12'7 PZM-Bits), daß am Empfänger terminal die während des gewählten Zeitschlitzes empfangenen PZM-Worte gespeichert werden, worauf das Identifikationsbit herausgelesen und bestimmt wird, ob die zugeordnete Bitgruppe dem langen oder dem kurzen Typ angehört, daß die Steuerinformationsbits zusammen mit der Bitgruppe ausgelesen werden zur Erzeugung von Bittimingimpulsen, den Bits im ..Datenfluß am Senderterminal zeitlich zugeordnet, daß eine Anzahl (drei) der Bittimingimpulse, gleich der gewählten Subharmonischen der Bitfrequenz im Datenfluß am Senderterminal eine Periodenlänge bilden, die gleich der Periodenlänge der variablen PZM-Subharmonisehen ist, die am Senderterminal durch die Steuerinformationsbits (12ö ί 1 PZM-Bit) erzeugt wird, mit derartiger Erzeugung der Bittimingimpulse, daß die Bitfrequenz des PZM-Flusses geteilt ist und daß die Steuerinformationsbits die Teilung derart steuern, daß die Anzahl der PZM-Bits, die den Zwischenraum zwischen den Bittimingimpulsen darstellen, verändert wird zur Erzeugung gleicher Periodenlänge der Anzahl der Bittimingimpulse und der variablen PZM-Subharmonischen, und daß der Datenfluß am Senderterminal regeneriert wird durch Auslesen der entsprechenden Bits der Bitgruppen, die als kurze bzw. lange Gruppen identifiziert sind, in einer Reihe und den Bittimingimpulsen zeitlich zugeordnet.

209833/1049

ft
2. Vorrichtung zur Durchführung des Verfahrens nach Anspruch 1, gekennzeichnet durch mindestens zwei Pufferspeicher (11 A, 11B) aiii Sender terminal, zum Registrieren des Datenflusses abwechselnd mit einem Dateneingang (a) und mit einem PZM-Ausgang (c) zum Auslesen des Inhalts der Zwischenspeicher mittels mindestens eines PZM-Wortes während des gewählten Zeitschlitzes verbindbar, durch eine Logikschaltung (L1), die die Verbindung der Pufferspeicher mit dem Dateneingang steuert, damit der Datenfluß nach Registrierung in kurze und lange Bitgruppen geteilt wird, wobei die Logikschaltung einerseits ein Steuersignal erhält, das zeitlich dem Zeitschlitz zugeordnet ist und andererseits in den entsprechenden Pufferspeichern mit einem Anzeigeausgang einer unteren Begrenzungszelle (nr5) verbunden ist, deren Stellung im Pufferspeicher über eins timrut mit einer definierten Anzahl registrierter Bits, die vom Dateneingang erhalten wurden, gleich der nominellen Anzahl Bits verringert um 1 , und übereinstimmend mit einem Anzeigeausgang einer oberen Begrenzungszelle (nr7), deren Stellung im Pufferspeicher übereinstimmt mit der definierten Anzahl registrierter Bits, die vom Dateneingang erhalten wurden, vermehrt um 2, und entsprechend einem Anzeigeausgang in einer Zelle (nr6), die zwischen unterer und oberer Begrenzungszelle liegt, wobei die Stellung dieser Zelle im Pufferspeicher übereinstimmt zur definierten Anzahl registrierter Bits, die vom Dateneingang erhalten wurden, vermehrt um 1 , wobei die Anzeigeausgänge Information darüber liefern, ob die Registrierung in den entsprechenden Begrenzungszellen stattgefunden hat oder nicht, durch eine derartige Ausführung der Logikschaltung, daß beim Auftreten eines Steuersignales die Anzeigeausgänge des Pufferregisters, das in diesem Augenblick an den Dateneingang angeschlossen ist, anzeigen, daß die Registrierung in der unteren Begrenzungszelle erfolgt ist, aber nicht in der Zelle zwischen der unteren und der oberen Begrenzungszelle, durch die Erzeugung eines ersten binären Signales, das die Verbindung des Pufferregisters mit dem Dateneingang unterbricht und das im gleichen

209833/1049

2203A08

sa

Puff erregist er in einer letzten Zelle (nrb), mit der Logikschaltung verbunden, wobei die Stellung der Zelle der definierten Anzahl registrierter Bits entspricht, die vom Dateneingang erhalten v/erden, vermehrt um 3, das Identifilcatxonsbit registriert, mit einem Wert der anzeigt, daß eine Bitgruppe des kurzen Typs im Pufferregister registriert wurde, während beim Auftreten des Steuersignales die Anzeigeausgänge des Pufferregisters, das in diesem Augenblick an den Dateneingang angeschlossen ist, anzeigen, daß die Registrierung in dieser Zelle erfolgt ist, die zwischen der unteren und der oberen Begrenzungszelle liegt, durch die Erzeugung eines zweiten binären Signales, die die Unterbrechung der Verbindung des Pufferregisters zum Dateneingang so lange verzögert, bis die Registrierung auch in der oberen Begrenzungszelle stattgefunden hat und das im gleichen Pufferregister das Identifikationsbit mit einem Wert registriert, der anzeigt, daß eine Bitgruppe des langen Typs im Pufferregister registriertjwurde, durch einen variablen Frequenzteiler (VFD) der einen der Bitfrequenz des PZM-Flusses zeitlich zugeordneten Impulszug erhält und durch Frequenzteilung die variable PZMrSubnarrnonische bildet, mit mindestens einem Steuereingang zur Beibehaltung, Erhöhung oder Verringerung der wirklichen Periodenlänge der PZM-Subharmonischen abhängig von einem Steuersignal, durch einen Phasenkomparator (κ) derfan einem Eingang einen zweiten Impulszug erhält, der der Bitfrequenz des Datenflusses zeitlich zugeordnet ist, und der am zweiten Eingang die variable PZM-Subharmonische erhält, und der in Abhängigkeit vom Phasenvergleich zwischen der Subharmonischen der Bitfrequenz des Datenflusses und der PZM-Subharmonischen an seinem Ausgang die Steuerinformationsbits erzeugt, die einerseits dem Steuereingang des Frequenzteilers un<I andererseits in Abhängigkeit von dem ersten binären Signal demjenigen Pufferx^egister zugeführt v/erden, in dem soeben eine kurze Bitgruppe gespeichert wurde und die in der mittleren Zelle bzw. der oberen Zelle des gleichen Pufferregisters gespeichert

209833/1049

2203A08

ist, durch mindestens zwei Pufferregister (21A₁ 21B) am Empfängerterminal zum abwechselnden Anschluß an einen PZM-Eingang (f) zum Registrieren des PZM-Wortes während des gewählten Zeitschlitzes und an einen Dateneingang (w) zum Auslesen der Bits der übermittelten kurzen und langen Bitgruppen in Reihenform und lokal erzeugten Bittimingimpulsen zeitlich zugeordnet, durch eine Logikschaltung (L2), die die Verbindung der Pufferspeicher mit dem Datenausgang so steuert, daß die Bitgruppen beim Auslesen zusammen in einer Folge verknüpft sind, die den Datenflui3 am Sender terminal regeneriert, wobei die Logikschaltung im entsprechenden Pufferspeicher einerseits mit einer letzten Zelle (nrö) verbunden ist, die das Identifikationsbit erhält, das jeder Bitgruppe zugeordnet ist, und andererseits mit einein Anzeigeausgaug einer unteren Begrenzungszelle (_nr5), deren Stellung im Pufferregister mit einer definierten Anzahl von Bits, die aus dem Datenausgang gelesen wurden, übereinstimmt, gleich der nominellen Anzahl von Bits verringert um 1, und an einen Anzeigeausgang in einer oberen Begrenzungszelle (m?7), deren Stellung im Pufferregister der definierten Anzahl von Bits entspricht, die aus dem Datenausgang gelesen wurden, vermehrt um 2, wobei die Anzeigeausgänge darüber informieren, ob das Auslesen aus den entsprechenden Begrenzungszellen erfolgt ist oder nicht, durch eine derartige Ausführung der Logikschaltung, daß, wenn das Identifikationsbit eine kurze Bitgruppe anzeigt, ein erstes binäres Signal erzeugt wird, wenn die Identifikationsausgänge des Pufferreyisters, das in diesem Augenblick mit dem Datenausgang verbunden ist, anzeigen, daß das Auslesen aus der unteren Begrenzungszelle erfolgt ist, wobei das Signal die Verbindung des Pufferregisters mit dem Datenausgang unterbricht und im gleichen Pufferregister bewirkt, daß die den kurzen Bitgruppen zugefügten Steuerinformationsbiti: aus den ent sprechend cn Speicherpositionen ausgelesen wer· den, erzielt bei Registrierung während dt-_s 7,o± i:.<_:cnli izzes in der oberen Begrenzungsseile und in tiinor Zeil-: (nro) zwischen der

209833/1049

unteren und der oberen Begrenzungszelle, wobei die Stellung dieser Zelle im Pufferregister der definierten Anzahl von Bits entspricht, die aus dein Datenausgang gelesen wurde, vermehrt um 1 , während wenn das Anzeigebit eine lange Bitgruppe anzeigt, ein zweites binäres Signal erzeugt wird, wenn die Anzeigeausgänge des Pufferregisters, das in diesem Augenblick mit dem Datenausgang verbunden ist, anzeigen, daß das Auslesen aus der oberen Begrenzungszelle erfolgt ist, wobei das Signal dann die Verbindung des Pufferregisters mit dem Datenausgang unterbricht, durch einen Frequenzteiler (FD), der einen der Bitfrequenz des PZM-Flusses zeitlich zugeordneten Impulszug erhält und durch Frequenzteilung die Bittimingimpulse erzeugt, durch einen binären Zänler (B2), der mit den Bittimingimpulsen gespeist wird und eine Anzahl Ausgänge besitzt in Übereinstimmung mit der gewählten üubharmonischen der Bitfrequenz des Datenflusses, wobei die Ausgange in typischer Folge während entsprechender Perioden der aufeinanderfolgenden Perioden der Bittimingimpulse aktiviert werden, und durch eine Blockiereinrichtung (A224) die abhängig einerseits vom Zustand des Binärzählers an den Ausgängen und amdererseits von den ausgelesenen Steuerinformationsbits die vorgegebenen Impulse im Impulszug sperrt, der dem Frequenzteiler zugeführt wird zum Verändern des Zwischenraumes der Bittimingimpulse, so daß die zyklische Folge eine Periodenlänge erhält gleich der Periodenlänge der variablen PZM-Subharmnnisehen, die am Senderterminal durch die gleichen Steuerinformationsbits erzeugt wurde, wodurch erreicht wird, daß beim Auslesen der Bits der übermittelten Bitgruppen die Bittimingimpulse die gleiche Bitrate aufweisen wie der Datenfluß am Senderterminal, als die Bitgruppen gebildet wurden.

209833/1049