DE2133962C3

DE2133962C3 -

Info

Publication number: DE2133962C3
Application number: DE2133962A
Authority: DE
Inventors: Ludwig Desire Johan Eggermont; Oscar Bernardus Philomenus Rikkert De Koe
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1970-07-25
Filing date: 1971-07-08
Publication date: 1978-06-01
Also published as: FR2104806B1; DE2133962A1; SE369450B; NL7011048A; FR2104806A1; JPS5149381B1; DE2133962B2; GB1300029A; US3729717A

Description

Fig.4 ein Ausführungsbeispiel eines Leseintervallselektors.

In Fig. 1 bezeichnet 100 eine Quelle von Informationszeichen und 101 die zur Quelle gehörige Taktanordnung. In vielen Anwendungen wird die Quelle 100 s durch die Endanordnung eines Übertragungssystems zur Übertragung von Informationszeichen über eine Multiplexleitung gebildet. Dementsprechend werden die Ausdrücke Quelle und Leitung durcheinander verwende*, um die Quelle von Informationszeichen zu bezeichnen. Die Taktanordnung 101 wird im folgenden als Leitungstaktgeber bezeichnet.

Die Leitung führt eine Folge von Informationszeichen herbei. Jedes Zeichen liegt in einem bestimmten Leitungszeitinteivall. Die Reihe aller Leitungszeitinter- is valle bildet die Leitungszeitskala. Der Leitungstaktgeber liefert eine nominal äquidistante Folge von Leitungstaktimpulsen, deren Perioden die Leitungszeitintervalle bestimmen. Der LeitungstaktgeLer synchronisiert die Quelle fOO derart, daß diese die Informations- ίο zeichen in den Leitungstaktimpulsperioden abgibt. Die Leitungstaktimpulse können von einem Taktsignal, das zugleich mit den Informationszeichen über das Übertragungssystem übertragen wird, oder von den Informationszeichen selbst abgeleitet werden.

Vorläufig wird angenommen, daß jedes Informationszeichen aus nur einem Bit besteht, wie es beispielsweise bei der Anwendung der Delta-Modulation der l· all ist.

Die Informationspufferanordnung enthält einen Lokaltaktgeber 102 mit einem Umlauf nur eines lokalen v> Zeitintervalls, das dieselbe nominale Dauer hat wie ein Leitungszeitintervall. Die Reihe aller lokalen Zeitintervalle bildet die lokale Zeitskala. Jedes lokale Zeitintervall ist in 16 gleiche Subzeitintervalle S₀, Si s^,

eingeteilt, wie in Fig. 2a dargestellt ist. Der Lokaltrktgeber erzeugt eine Reihe von Taktsignal;n, deren Verlauf mit der Zeit in nur einem lokalen Taktumlauf in den Fig.2b bis 2n dargestellt ist. Alle diese Signale haben einen binären Charakter. Der niedrige Pegel wird als logischer Pegel 0 und der hohe Pegel wird als logischer Pegel 1 bezeichnet.

Der Lokaltaktgeber 102 ist unabhängig vom Leitungstaktgeber 101. Die beiden Taktgeber haben nur nominal dieselbe Umlaufdauer. Um Phasenunterschiede zwischen den beiden Taktgebern auszugleichen, werden die Informationszeichen zunächst über eine Gruppe von Speicherstellen einer Speicheranordnung verteilt und danach unter Ansteuerung des Lokaltaktgebers in derselben Folge wie beim Empfang von den Speicherstellen aus zu einem Ausgang übertragen. Bei den Pufferanordnungen nach dem Stand der Technik wird das Verteilen der Informationszeichen über die Speicherstellen, d. h. das Schreiben, vom Ltitungstaktgeber gesteuert. Das Übertragen der Inforrrationszeichen von den Speicherstellen zum Ausgang, d. h. das Lesen, findet unter Ansteuerung des Lokaltaktgebers statt. Zum Schreiben und Lesen von Informationszeichen müssen dann getrennte Adressendekodieranordnungen zur Auswahl der Speicherstellen verwendet werden. to

In der Informationspufferanordnung nach F i g. 1 wird ein an sich bekannter, beliebig zugänglicher Speicher 103 angewendet, der mit nur einem Adresseneingang A versehen ist. Bei der Zufuhr einer binär kodierten Adresse zum Adresseneingang A wird im Speicher eine fts Speicherstelle ausgewählt. In diese Speicherstelle kann ein Informationsbit geschrieben werden, indem dem Eingang D1 ein Impuls zugeführt wird für den Fall, daß das Informationsbit den Wert 1 hat, oder indem dem Eingang D2 ein Impuls zugeführt wird für den Fall, daß das Informationsbit den Wert 0 haL Eine ausgewählte Speichcrstelle präsentiert ihre Information am Ausgang OT. so daß die gespeicherte Information gelesen werden kann.

Das Schreiben und Lesen von Information im Speicher 103 findet in verschiedenen Subzeitintervallen des lokalen Taktumlauf statt. Ein Leitungstaktimpuls hat eine beliebige Position im lokalen Taktumlauf. In jedem Taktumlauf sind zwei Subzeitintervalle als mögliche Schreibintervalle angewiesen. Ein Schreibintervallselektor 104 selektiert ein geeignetes Schreibintervall für jedes empfangene Zeichen.

Das Auswählen eines Schreibintervalls wird anhand der F i g. 2 und 3 näher erläuter» Dem Schreibintervallselektor 104, dessen detaillierte Ausführung in F i g. 3 dargestellt ist, werden die Leitungstaktimpulse des Leitungstaktgebers 101 und die Signale P, Q, S% S₀, S_u und 5m des Lokaltaktgebers zugeführt. Die Leitungstaktimpulse werden dem Eingang 300 und die Signale des Lokaltakts werden den entsprechend bezeichneten Eingängen zugeführt. Die Signale Pund Q(F i g. 2m und n) sind Vergleichssignale. Das Signal fhat den logischen Pegel 1 in den Subzeitintervallen S₄, ft, S₁ und s?. Das Signal Q hat den logischen Pegel 1 in den Subzeitintervallen S12, Sn, 5m und S15. Die Leitungstaktimpulse und das Signal P werden dem UND-Tor 301 zugeführt. Die Leitungstaktimpulse und das Signal Q werden dem UND-Tor 302 zugeführt. Im folgenden wird angenommen, daß die Leitungstaktimpulse maximal eine Impulsdauer nur eines Subzeitintervalls haben. Wenn im Moment des Auftretens eines Leitungstaktimpulses das Signal P den logischen Pegel 1 aufweist, liefert das UND-Tor 301 einen Impuls. Dieser Impuls wird dem Setzeingang des Flipflops 303 zugeführt und setzt dieses in den Zustand 1. Im Fall, daß der Leitungstaktimpuls dann auftritt, wenn das Signal Q den logischen Pegel ! hat, liefert das UND-Tor 302 einen Impuls. Dieser Impuls wird dem Löscheingang des Flipflops 303 zugeführt und schaltet dieses in den Zustand 0.

Die Signale S5, St, und fwerden den UND-Toren 304, 305 bzw. 306 zugeführt, die an den 0-Ausgang des Flipflops 303 angeschlossen sind. Die Signale Sn, 5m und Q werden den UND-Toren 307,308 bzw. 309 zugeführt, die an den 1-Ausgang des Flipflops 303 angeschlossen sind. Im Zustand 0 des Flipflops 303 lassen die UND-Tore 304, 305 und 306 die ihnen zugeführten Signale hindurch, und im Zustand 1 des Flipflops 303 lassen die UND-Tore 307, 308 und 309 die ihnen zugeführten Signale hindurch.

Wenn ein veränderlicher Phasenunterschied zwischen dem Leitungstaktgeber und dem Lokaltaktgeber besteht, verschiebt sich die Position des Leitungstaktimpulses der Position des lokalen Zeitintervalls gegenüber. Zur Veranschaulichung sind in den F i g. 2q und 2r vier Beispiele einer Reihe von Positionen in vier aufeinanderfolgenden lokalen Zeitintervallen dargestellt. Hierbei deuten a\, a% ai, a*; b\, bi,63. bt\ C\, C2, cj, α und du di, di, dt vier Reihen von mit dem Wert 1 ansteigender lokaler Zeitintervallnummern an. Im ersten Beispiel hat der Leiiungstaktgeber eine höhere Geschwindigkeit als der Lokaltaktgeber und im zweiten Beispiel hat der Leiiungstaktgeber eine niedrigere Geschwindigkeit als der Lokaltaktgeber. Im Zeitintervall Nummer a\ und Zeitintervall Nummer b\ fällt der Leitungsiaktimpuls mit dem Impuls des Signals P, F i g. 2m zusammen. Flipflop 303 hat dann auf jeden Fall nach Beendigung

des Leitungstaktimpulses den Zustand 1. Der Schreibintervallselektor 104 selektiert dann die Signale S\>, Su und Q, von denen das Signal Sn als .Schreibsteuersignal fungiert. Das Signal Su steuert das Schreiben eines Informationsbits im Schreibintervall s\,. In den lokalen Zeitintervallen 32, as, a₄ und tn, bs, b* ändert sich die Stellung des Flipflops 303 nicht, so daß in diesen lokalen Zeitintervallen das Schreiben auch im Subzeitintervall Su stattfindet. Dies bleibt der Fall, solange die Taktimpulse innerhalb des in Fig. 2o schraffiert dargestellten Gebiets bleiben. Innerhalb dieses Gebiets hat das Signal ζ)den logischen Pegel 0, wodurch das Tor 302 gesperrt ist und das Flipflop 303 nicht in den Zustand 0 geschaltet werden kann. Im dritten und vierten Beispiel fällt der Leitungstaktimpuls in dem lokalen Zeitintervall Nr. c\ und dem lokalen Zeitintervall Nr. d\ mit dem Impuls des Signals Q zusammen. Das Flipflop 303 hat dann in jedem Fall nach Beendigung des Leitungstaktimpulses den Zustand 0. Der Schreibintervallselektor 104 wählt dann die Signale S^, &, und Paus, wobei das Signal S-, als Schreibsteuerungssignal wirksam ist. Das Signal Ss steuert das Schreiben eines Informationsbits im Subzeitintervall si. Im dritten Beispiel hat der Leitungstaktgeber eine höhere Geschwindigkeit als der Lokaltaktgeber, und im vierten Beispiel hat der Leitungstaktgeber eine niedrigere Geschwindigkeit als der Lokaltaktgeber. In den lokalen Zeitintervallen q, c_s, c₄ und d₂, d·, und d* ändert sich die Stellung des Flipflops 303 nicht, so daß in diesen lokalen Zeitintervallen das Schreiben auch im Subzeitintervall s-> erfolgt. Dies bleibt der Fall, solange die Leitungstaktimpulse innerhalb des in Fig. 2p schraffiert dargestellten Gebiets bleiben. Innerhalb dieses Gebietes hai das Signal P den logischen Pegel 0, wodurch das Tor 301 gesperrt ist und das Flipflop 303 nicht in den Zustand 1 geschaltet werden kann. Eine Umschaltung des Flipflops 303 findet erst statt, wenn der Leitungstaktimpuls mit dem Impuls des Signals P zusammenfällt und das Flipflop im Zustand 0 stand (Umschaltung von 0 nach 1), oder wenn der Leitungstaktimpuls mit dem Impuls des Signals Q zusammenfällt und das Flipflop im Zustand I stand (Umschaltung von 1 nach 0). In den Gebieten zwischen den Impulsen der Signale Pund Q finden keine Umschaltungen statt. Der Zustand, den das Flipflop 303 beim Auftreten der Leitungstaktim pulse in diesen Zwischengebieten hat, ist abhängig von der Tatsache, ob der Leitungstaktimpuls vor dem Eintreten des Zwischengebiets mit dem Impuls des Signals P zusammenfiel oder mit dem Impuls des Signals. Q. Der Zustand des Flipflops 303 als Funktion der Phase des Leitungstaktgebers dem lokalen Taktumlauf gegenüber weist dadurch eine Hysterese auf. Diese Hysterese gewährt eine stabile Auswahl des Schreibintervalls beim Vorhandensein kleiner Schwankungen in den Zeitpunkten des Auftretens der Leitungstaktimpulse.

Der Schreibintervallselektor 104 wählt für jedes von der Quelle 100 herrührende Bit ein Schreibintervall aus.

Beim Vorhandensein eines sich mit der Zeit ändernden Phasenunterschieds zwischen dem Leitungstaktgeber und dem Lokaltaktgeber bewirkt der Schreibintervallselektor 104 solche Umschaltungen, daß die Folge von Taktimpulsen am Ausgang SsISn (Schreibsteuersignal) synchron ist zur Bitfolge. Diese Folge von Taktimpulsen weist infolge der Umschaltungen Phasensprünge eines halben lokalen Zeitintervalls auf, d. h. 180° in positiver und/oder negativer Richtung. Der Phasenunterschied zwischen der Folge von Taktimpulsen am Ausgang S5/S13 und den Leitungstakt

impulsen bewegt sich zwischen zwei Grenzwerten, die ein halbes lokales Zeitintervall auseinander liegen, d. h. 180°. so daß die Taktimpulse am Ausgang S-j/Snund die Leitungstaktimpulse synchron zueinander sind.

Die Ausgänge der Tore 304 und 307, 305 und 308, und 306 und 309 sind paarweise zu drei Ausgängen zusammengeschaltet. Der Ausgang S;/Su des Schreibintervallselektors 104, Fig. 1, ist an einen Eingang eines jeden der Abtasttore 105 und 106 angeschlossen, deren Ausgänge an die Ziffereingänge Dl und D2 des Speichers 103 angeschlossen sind. Der Ausgang der Quelle ICO isi an einen Eingang des UND-Tors 105 angeschlossen und über ein Nicht-Element 107 an einen Eingang des UND-Tors 106. Die Quelle liefert auf diese Weise Signale mit entgegengesetzten Pegeln zu den beiden UND-Toren 105 und 106. Die UND-Tore 105 und 106 tasten im ausgewählten Schrcibintervall den Wert des von der Quelle gelieferten Bits ab. Hierbei wird angenommen, daß am Ausgang der Quelle der logische Signalpegel, der den Wert des Bits darstellt, während des ganzen Leitungszeitintervalls vorhanden ist. Das Ergebnis der Abtastung ist ein Impuls am Ziffereingang D 1, wenn das Bit den Wert 1 hat, und ein Impuls am Ziffereingang Dl, wenn das Bit den Wert 0 hat.

Der Ausgang St,/Si4 des Schreibintervallselektors 104 ist an den Zähleingang eines Modulo-n-Adressenzählers

108 angeschlossen, in dem η die Anzahl der Speichersteilen des Speichers 103 darstellt. Jeder dem Zähleingang zugeführte Impuls setzt den Adressenzähler in die folgende Stellung, wobei der Zähler zyklisch eine Reihe von η Stellungen durchläuft. Die Stellung des Zählers wird in einem binären Code in Parallelform am Ausgang

109 angegeben. Der Ausgang 109 ist an den mehrfachen Eingang eines mehrfachen UND-Tors 110 angeschlossen, dessen einfacher Eingang an den Ausgang P/Q des Schreibintervallselektors 104 angeschlossen ist. Der Ausgang des UN D-Tors 110 ist an den Adresseneingang A des Speichers 103 angeschlossen. Das Signal P oder Q setzt das UND-Tor 110 in Betrieb, wenn das Signal den logischen Pegel I hat, so daß das UND-Tor MO die Adresse des Adressenzählers 108 in einem Zeitintervall hindurchläßt (Fig. 2m und n), welche das ausgewählte Schreibintervall umfaßt. Das Ergebnis ist, daß das durch die UND-Tore 105 und 106 abgetastete Bit in die Speicherstelle geschrieben wird, deren Adresse der Stellung des Adressenzählers 108 entspricht. Der Adressenzähler 108 wird nach dem Schreiben des Bits im Speicher 103 durch den Impuls des Signals 5t oder Su in die folgende Stellung gesetzt. Auf diese Weise werden die Speicherstellen des Speichers 103 zyklisch und in einer festen Folge zum Speichern eines Bits der Quelle 100 ausgewählt.

Die Informationspufferanordnung nach F i g. 1 enthält zum Lesen der in dem Speicher 103 gespeicherten Bits einen Leseintervallselektor 111 und einen Modulon-Adressenzähler 112. Der Lokaltaktgeber 102 führt dem Leseintervallselektor die Taktsignale Si, 5z, Sg und Sio zu und der Leseintervallsektor wählt in Abhängigkeit von bestimmten Bedingungen die Signale Si und Si oder die Signale Se und Si ο aus. Der Ausgang Si/Sg des Leseintervallselektors 111 ist an einen Eingang eines jeden der UND-Tore 113 und 114 angeschlossen, deren Ausgänge an den Setzeingang und Löscheingang eines Flipflops 115 angeschlossen sind. Der Ausgang OTdes Speichers 103 ist an einen Eingang des UND-Tors 113 angeschlossen und über ein Nicht-Element 116 an einen Eingang des UND-Tors 114. Der Ausgang OT führt

dann den UND-Toren 113 und 114 Signale mit entgegengesetzten Pegeln zu. Diese UND-Tore tasten im ausgewählten Leseintervall S\ oder &, den Wert des vom Speicher 103 gelieferten Bits ab. Das Ergebnis der Abtastung ist ein Impuls am Stelleingang des Flipflops 115, wenn das Bit den Wert 1 hat, und ein Impuls am Rückstelleingang des Flipflops 115, wenn das Bit den Wert 0 hat. Das Flipflop 115 regeneriert das abgetastete Bit und präsentiert es am Ausgang 117 der Informationspufferanordnung.

Der Ausgang S2/Si₀ des Leseintervallselektors 111 ist an den Zähleingang des Adressenzählers 112 angeschlossen. Jeder Impuls des Signals S2 oder Sw setzt den Zähler in die folgende Stellung, wobei der Zähler zyklisch eine Reihe von η Stellungen durchläuft. Die Stellung des Adressenzählers wird im binären Kode und in Parallelform am mehrfachen Ausgang 119 präsentiert. Dieser Ausgang ist an den mehrfachen Eingang eines mehrfachen UND-Tors 118 angeschlossen, dessen einfacher Eingang an den Ausgang Si/S, des Leseintervallselektors 111 angeschlossen ist. Der Ausgang des UND-Tors 118 ist an den Adresseneingang des Speichers 103 angeschlossen. Das Signal Si oder S9 setzt das UND-Tor 118 im ausgewählten Leseintervall in Betrieb. Das Ergebnis ist, daß eine Speicherstelle ausgewählt wird, deren Adresse der Stellung des Adressenzählers 112 entspricht. Der Adressenzähler 112 wird nach dem Lesen des Bits aus der ausgewählten Speicherstelle durch den Impuls des Signals S2 oder Sw in die folgende Stellung gesetzt. Auf diese Weise werden die Speicherstellen zyklisch und in einer festen Folge nacheinander ausgewählt zum Übertragen eines Bits zum Ausgang 117. Der Adressenzähler 112 durchläuft die η Stellungen in derselben Folge wie der Adressenzähler 108, wodurch die Folge der Bits beim Hindurchgehen durch die Informationspufferanordnung beibehalten bleibt.

Wenn der Leitungstaktgeber eine höhere Geschwindigkeit hat als der Lokaltaktgeber und der Speicher 103 in einem festen Schreibintervall, beispielsweise dem Subzeitintervall s\, gelesen wird, wird der Speicher iO3 stets voller. Der entgegengesetzte Fall liegt vor, wenn der Leitungstaktgeber eine niedrigere Geschwindigkeit hat als der Lokaltaktgeber. Der Speicher 103 wird dann stets leerer werden. Schwierigkeiten können auftreten, wenn der Speicher voll bzw. leer ist. Ist der Speicher voll und überholt der Adressenzähler 108 den Adressenzähler 112, dann werden die η noch nicht gelesenen Bits durch neue Bits überschrieben. Hierdurch gehen diese π Bits verloren. Ist der Speicher leer und überholt der Adressenzähler 112 den Adressenzähler 108, dann werden η bereits einmal gelesene Bits noch einmal gelesen. Hierbei entsteht am Ausgang 117 eine Verdopplung einer Reihe von π Bits. Voraussetzung ist, daß das Lesen nicht zerstörend stattfindet. Ist dies nämlich der Fall, wie beispielsweise bei einem Magnetkernspeicher, wird im letzteren Fall einer Reihe von η Bits mit dem Wert 0 gelesen.

Wenn der Umlauf des Adressenzählers 112 in einem bestimmten Moment dem Umlauf des Adressenzählers 108 gegenüber um 180° in Phase verschoben ist kann die Informationspufferanordnung relative positive und negative Phasenunterschiede zwischen dem Leitungstaktgeber und dem Lokaltaktgeber von höchstens η ■ 180° vollständig ausgleichen. Bei einem Phasenunterschied von 180° zwischen dem Umlauf des Adressenzählers 112 und dem Umlauf des Adressenzählers 108 enthält der Speicher 103 n/2 noch nicht gelesene Bits. Der Speicher kann dann noch n/2 Bits aufnehmen bzw. abgeben, bevor der Speicher voll bzw. leer ist. Diese n/2 Bits stellen einen relativen Phasenunterschied von n/2 ■ 360° zwischen dem Leitungstaktgeber und dem Lokaltaktgeber dar, so daß ein Phasenunterschied von höchstens π · 180° vollständig ausgeglichen wird.

Wenn die Pufferanordnung in Betrieb gesetzt wird, kann man dafür sorgen, daß der Adressenzähler 112 dem Adressenzähler 108 gegenüber um 180° in Phase verschoben gestartet wird. Dies bietet die Gewähr, daß nach dem Inbetriebsetzen keine Bits verlorengehen oder zweimal gelesen werden, wenn zumindest der Phasenunterschied zwischen den beiden Taktgebern unter den η ■ 180° bleibt. In Fernmeldenetzen vom Typ,

!.s der »asynchron« genannt wird, sind die Taktgeber der Fernmeldevermittlungsanlagen völlig unabhängig voneinander und ist es praktisch unmöglich, den ganzen Phasenunterschied in einer Pufferanordnung auszugleichen. Es ist auf jeden Fall vorteilhaft, wenn die mittlere Phase des Adressenzählers 112 dem Adressenzähler 108 gegenüber um 180° verschoben ist. Dies kann dadurch erreicht werden, daß der Adressenzähler 112 dann, wenn der Speicher beinahe voll ist, einen zusätzlichen Schritt ausführt, und dann, wenn der Speicher beinahe leer ist, einen Schritt auf der Stelle ausführt. Im ersten Fall wird beim Lesen ein Bit übergeschlagen und im zweiten Fall wir ein Bit zweimal gelesen. Durch eine geeignete Wahl des Zeitpunkts, in dem der Adressenzähler einen zusätzlichen Schritt ausführt, kann erreicht

_v> werden, daß nur vorherbestimmte Bits überschlagen werden. Indem man dafür sorgt, daß diese Bits nur redundante Information übertragen, kann man erreichen, daß in der Pufferanordnung kein Informationsverlust auftritt. Bei diesem Verfahren ist eine Rastersynchronisation erforderlich, um die Bits eindeutig identifizieren zu können.

Die zusätzlichen Schritte und/oder die Schritte auf der Stelle des Adressenzählers 112 bewirken, daß die Phase des Adressenzählers 112 dem Adressenzähler 108 gegenüber immer im Gebiet zwischen 0° und 360° liegt und durchschnittlich über längere Zeit 180° beträgt. Dieses Ergebnis kann auch auf andere Weise erzielt werden. Hierzu werden in jedem lokalen Zeitintervall zwei Subzeitintervalle als mögliche Leseintervalle angewiesen, in diesem Fall die Subzeitintervalle S\ und S9. Ferner werden die Signale V und L erzeugt, wobei das Signal V den logischen Pegel 1 hat, wenn der Speicher beinahe voll ist, und wobei das Signal L den logischen Pegel 1 hat, wenn der Speicher beinahe leer

so ist. Die Art und Weise, in der die Signale V und L erzeugt werden, wird im folgenden noch näher erläutert. Zunächst wird anhand von F i g. 4 eine Detailausführung des Leseintervallselektors 111 und seiner Wirkungsweise unter Ansteuerung der Signale V und L und der Taktsignale beschrieben.

Die Signale Si und Si, F i g. 4, werden einem Eingang der UND-Tore 440 bzw. 401 zugeführt, die je mit einem Eingang an den 0-Ausgang eines als Teiler geschalteten Flipflops 404 angeschlossen sind. Die Signale S₉ und Si₀

to werden einem Eingang der UND-Tore 402 bzw. 403 zugeführt, die je mit einem Eingang an den 1-Ausgang des Flipflops 404 angeschlossen sind. Im Zustand 1 des Flipflops 404 sind die UND-Tore 402 und 403 im Betrieb und werden die Signale S₉ und S₁₀ hindurchgelassen. Im

(15 Zustand 0 des Flipflops 404 sind die UND-Tore 400 und 401 im Betrieb und werden die Signale Si und S₂ hindurchgelassen. Die Ausgänge der UND-Tore 400 und 402 sind zusammengeschaltet zum Ausgang SS

(Ausgang für das Lesesteuersignal) und die Ausgänge der UND-Tore 401 und 403 sind zum Ausgang 52/5io zusammengeschaltet.

Das Signal L wird den LJND-Toren 405 und 406 und das Signal V den UND-Toren 407 und 408 zugeführt. Die Ausgänge dieser UND-Tore sind über ein ODER-Tor 409 an den Eingang des Flipflops 404 angeschlossen. Da Flipflop 404 als Teiler geschaltet ist, wird dieser seinen Zustand jedesmal umschalten, wenn das Eingangssignal vom logischen Pegel 0 zum logischen Pegel 1 umschaltet. Die UND-Tore 405 und 408 sind je mit einem Eingang an den O-Ausgang des Flipflops 404 und die UND-Tore 406 und 407 sind je mit einem Eingang an den 1-Ausgang des Flipflops 404 angeschlossen. Ferner wird einem Eingang eines jeden der UND-Tore 406 und 408 das Signal S₁ und jedem Eingang eines jeden der UND-Tore 405 und 407 das Signal 5i 5 zugeführt.

Die Bedingungen, die zum Erhalten des logischen Pegels 1 an den Ausgängen der UND-Tore 405,406,407 und 408 erfüllt werden müssen, sind in der folgenden Tabelle angegeben. Hierin bezeichnet FF den Zustand des Flipflops 404, bevor der logische Pegel 1 auftritt, und es bedeutet beispielsweise L=I, daß das Signal L den logischen Pegel 1 hat.

UND-Tor	Bedingungen	FF =	0,	5l5 =	1
405	L = 1,	FF =	1,	5? =	1
406	L=I,	FF =	1,	5l5 =	1
407	V= 1,	FF =	0,	57 =	1
408	V= 1,

Wenn für eines der in der Tabelle erwähnten UND-Tore alle nebenstehenden Bedingungen erfüllt sind, wird der Zustand des Flipflops 404 umgeschaltet. In den ersten beiden Fällen der Tabelle findet die Umschaltung des Flipflops derart statt, daß der Abstand zwischen dem vor und nach der Umschaltung ausgewählten Leseintervall Ή2 lokale Zeitintervalle beträgt. In den letzten beiden Fällen der Tabelle findet die Umschaltung derart statt, daß dieser Abstand '/2 lokales Zeitintervall beträgt In den ersten beiden Fällen wird das Lesen zeitv/eilig über eine halbes lokales Zeitintervall verzögert, und in den letzten beiden Fällen wird das Lesen zeitweilig über ein halbes lokales Zeitintervall beschleunigt. Diese Verzögerung bzw. Beschleunigung des Lesens ergibt die gewünschte Korrektur der Phase des Adressenzählers 112, ohne daß dabei Information verlorengeht oder verdoppelt wird. Um dem Aurgang der Informationspufferanordnung ein Taktsignal zur Verfügung zu stellen, das zu der am Ausgang 117 auftretenden Bitfolge synchron ist, ist der Ausgang 5i/S9 des Leseintervallselektors mit dem Taktausgang 118 verbunden.

Die Signale V und L werden auf folgende Weise erzeugt An den Ausgang 109 des Adressenzählers 108 ist ein Dekoder 120 für die Nummer 0 angeschlossen. Dieser Dekoder liefert ein Signal, das den logischen Pegel 1 hat, wenn der Adressenzähler 108 in der Stellung 0 steht An den Ausgang 119 des Adressenzählers 112 ist ein Dekoder 121 für die Nummern 0,1 und 2 angeschlossen und ein Dekoder 122 für die Nummern 30 und 31. Voraussetzung ist, daß der Speicher 103 32 Speicherstellen hat und daß die Adressenzähler 108 und 112 Modulo-32-Zähler sind. Die drei Ausgänge des Dekoders 121 sind über ein ODER-Tor 123 zu einem Ausgang zusammengefügt. Dieser letzte Ausgang liefert ein Signal, das den logischen Pegel I hat, wenn der Adressenzähler 112 in der Stellung 0,1 oder 2 steht. Die beiden Ausgänge des Dekoders 122 sind über ein

> ODER-Tor 124 zu einem Ausgang zusammengefügt. Dieser letzte Ausgang liefert ein Signal, das den logischen Pegel 1 hat, wenn der Adressenzähler 112 in der Stellung 30 oder 31 steht. Der Ausgang des Dekoders 120 ist an einen Eingang eines UND-Tors 125

ι« angeschlossen, dessen anderer Eingang an den Ausgang 5s/5ij des Schreibintervallselektors 104 angeschlossen ist. Hierdurch wird am Ausgang des UND-Tors 125 ein Signal erhalten, das den logischen Pegel 1 im letzten Subzeitintervall des Zeitintervalls hat, in dem die Stellung 0 des Adressenzählers 103 auftritt. Die Impulse dieses Signais werden ais /4-impulse bezeichnet. Auf entsprechende Weise werden die Impulse des Signals am Ausgang des ODER-Tors 123 als ßi-Impulse bezeichnet, und die Impulse des Signals am Ausgang des ODER-Tors 124 als ft-Impulse.

Der Ausgang des UND-Tors 125 ist an einen Eingang eines jeden der UND-Tore 126 und 127 angeschlossen, deren Ausgänge an die Stelleingänge der Flipflops 128 bzw. 129 angeschlossen sind. Die UND-Tore 126 und 127 sind ferner mit einem Eingang an die Ausgänge der ODER-Tore 123 bzw. 124 angeschlossen. Die !-Ausgänge der Flipflops 128 und 129 liefern die gewünschten Signale Vbzw. L.

Bei der Beschreibung der Wirkungsweise wird vorausgesetzt, daß die Phase des Adressenzählers 112 in einem gewissen Moment gegenüber der Phase des Adressenzählers 108 um 180° verschoben ist. Ein A-Impuls liegt dann ungefähr mitten zwischen einem B\- und einem ft-Impuls. Hat der Leitungstaktgeber eine

.vs höhere Geschwindigkeit als der Lokaltaktgeber, verschieben sich die /4-lmpulse in Richtung der ßi-lmpulse, und der Speicher 103 wird stets voller. Tritt eine Koinzidenz zwischen einem Α-Impuls und einem ßi-Impuls auf, dann wird das UND-Tor 126 in Betrieb gesetzt und das Flipflop 128 in den Zustand 1 geschaltet. Wenn demgegenüber der Leitungstaktgeber eine niedrigere Geschwindigkeit hat als der Lokaltaktgeber, dann verschieben sich die Λ-Impulse in Richtung der Zfc-Impulse, und der Speicher 103 wird immer leerer.

Tritt eine Koinzidenz zwischen einem Λ-Impuls und einem ifc-Impuls auf, dann wird das UND-Tor 127 in Betrieb gesetzt, und das Flipflop 129 wird in den Zustand 1 geschaltet Hat das Signal V oder L den logischen Pegel 1, so wird in dem Leseintervallselektor 111, Fig.4, eine Umschaltung zwischen den beiden möglichen Leseintervallen durchgeführt. Zugleich wird dem Ausgang RS über das ODER-Tor 409 ein Löschimpuls zugeführt Dieser Ausgang, Fig. 1, ist an die Löscheingänge der Flipflops 128 und 129 angeschlossen. Nach jeder Umschaltung im Leseintervallselektor 111 wird dann ein Löschimpuls geliefert welcher das Flipflop 128 oder 129 abhängig davon, welcher sich im Zustand 1 befindet in den Zustand 0 zurückschaltet Durch die Korrektur der Phase des Adressenzählers 122 wird der Zustand der Koinzidenz zwischen dem Α-Impuls und dem B_r oder /%-Impuls aufgehoben. In besonderen Fällen, beispielsweise wenn beim Einschalten der Apparatur der A-Impuls mit dem ersten Teil des β,-Impulses zusammenfällt, können zwei Korrektur schritte erforderlich sein, um den Zustand der Koinzidenz zu beenden.

Müssen m-Bit-Zeichen in Parallelform verarbeitet werden, braucht nur der in F i g. 1 mit einer gestrichelten

Linie dargestellte Block m-fach vorgesehen zu werden. Diese m Blöcke werden dann entsprechend der in den Zuführungsleitungen für die Steuersignale angegebenen Vielfachzeichen parallelgeschaltet. Hierbei ist es selbstverständlich vorteilhaft, wenn anstelle von m unabhängigen Speichern 103 ein aus m Speicherflächen bestehender Speicher mit nur einer gemeinsamen Adressenkoclieranordnung angewendet wird.

HJL'r/11 .1 Wall Ai

Claims

Patentansprüche:

1. Informationspufferanordnung zum Umwandeln einer empfangenen taktsynchronen Folge von Informationszeichen in eine Folge von Informa- ^s tionszeichen, die mit einem von einer vom empfangenen Takt unabhängigen Taktanordnung abgeleiteten Steuersignal synchron ist, mit einer Gruppe von Speicherstellen, in denen je ein Informationszeichen gespeichert werden kann, mit ι ο einer selektiven Eingangsübertragungsanordnung mit einem Adressenzähler zum Auswählen der Speicherstellen in jedem Umlauf in derselben Folge und zum Übertragen der Informationszeichen der empfangenen Folge von Informationszeichen zu den ausgewählten Speicherstellen, mit einer selektiven Ausgangsübertragungsanordnung mit einem Adressenzähler zum Auswählen der Speicherstellen in jedem Umlauf gemäß der Eingangsfolge und zum Übertragen der Informationszeichen von den Speicherstellen zu einem Ausgang der Informationspufferanordnung, mit einer ersten Steueranordnung zum Steuern der selektiven Eingangsübertragungsanordnung und einer zweiten Steueranordnung zum Ableiten eines Steuersignals von der unabhängigen Taktanordnung zur Steuerung der selektiven Ausgangsübertragungsanordnung, dadurch gekennzeichnet, daß der als erste Steueranordnung dienende Schreibintervallselektor (104) zum Ableiten eines Steuersignals vom internen Taktge- yo ber (102) der unabhängigen Taktanordnung für die Steuerung der selektiven Eingangsübertragungsanordnung (105 bis 110) eingerichtet und eine Phasenvergleichsanordnung (301,302) zum Vergleichen der Phase des empfangenen Taktsignals (101) mit der Phase des internen Taktgebers (102) enthält, und daß der Schreibintervallselektor (104) ferner einen Speicher (303) mit einer Steuersignalauswahlanordnung (304 bis 309) enthält zur Auswahl von Schreibsteuersignalen bestimmter Phasenlage des internen Taktgebers (102) in Abhängigkeit von dem durch die Pbasenvergleichsanordnung (301, 302) festgestellten Phasenunterschied zwischen dem Steuersignal des internen Taktgebers (102) und dem empfangenen Taktsignal (101) und zum Halten des Phasenunterschiedes innerhalb bestimmter Grenzen.

2. Informationspufferanordnung nach Anspruch 1, dadurch gekennzeichnet, daß neben dem als zweite Steueranordnung dienenden Leseintervallselektor (111) eine Adressenzählerstandvergleichsanordnung (126-129) zum Vergleichen der Phase des ersten Adressenzählers (108) mit der Phase des zweiten Adressenzählers (112) vorgesehen ist und daß der Leseintervallselektor (111) eine Steuersignalaus- ss wählanordnung (400 — 409) enthält zur Auswahl von Lesesteuersignalen bestimm! er Phasenlage des internen Taktgebers (102) in Abhängigkeit von dem durch die Adressenzählerstandvergleichsanordnung (126-129) festgestellten Phasenunterschied zwi- fto sehen den beiden Adressenzählern (108, 112) und zum Halten des Phasenunterschiedes innerhalb bestimmter Grenzen.

3. Informationspufferanordnung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die selektive fts Eingangs- und Ausgangsübertragungsancrdnung eine gemeinsame Adressenkodieranordnung(103-M^ zum Auswählen der Speicherstellen haben.

Die Erfindung betrifft eine Informationspufferanordnung zum Umwandeln einer empfangenen taktsynchronen Folge von Informationszeichen Γη eine Folge von Informationszeichen, die mit einem von einer vom empfangenen Takt unabhängigen Taktanordnung abgeleiteten Steuersignal synchron ist, mit einer Gruppe von Speicherstellen, in denen je ein Informatio^zeichen gespeichert werden kann, mit einer selektiven Eingangsübertragungsanordnung mit einem Adressenzähler zum Auswählen der Speicherstellen in jedem Umlauf in derselben Folge und zum Übertragen der Informationszeichen der empfangenen Folge von Informationszeichen zu den ausgewählten Speicherstellen, mit einer selektiven Ausgangsübertragungsanordnung mit einem Adressenzähler zum Auswählen der Speicherstellen in jedem Umlauf gemäß der Eingangsfolge und zum Übertragen der Inforniationszeichen von den Speicherstellen zu einem Ausgang der Informationspufferanordnung, mit einer ersten Steueranordnung zum Steuern der selektiven Eingangsübertragungsanordnung und einer zweiten Steueranordnung zum Ableiten eines Steuersignals von der unabhängigen Taktanordnung zur Steuerung der selektiven Ausgangsübertragungsanordnung.

Bei den bekannten Informationspufferanordnungen dieses Typs wird das Einführen oder Schreiben von Informationszeichen in die Speicherstellen durch das empfangene Taktsignal gesteuert. Dieses Signal hat eine unkontrollierte Phase gegenüber der unabhängigen Taktanordnung, so daß zum Schreiben und Lesen von Informationszeichen gesonderte Adressenkodieranordnungen zum Dekodieren der von den Umlauf-Adressengeneratoren erzeugten Adressen verwendet werden müssen.

Aufgabe der Erfindung ist es, bei möglichst geringem technischem Aufwand eine Signalfolge, die mit einem Taktsignal synchron ist, in eine Folge umzusetzen, die mit einem vom ersten Taktsignal unabhängigen Taktsignal synchron ist.

Die Aufgabe wird dadurch gelöst, daß der als erste Steueranordnung dienende Schreibintervallselektor zum Ableiten eines Steuersignals vom internen Taktgeber der unabhängigen Taktanordnung für die Steuerung der selektiven Eingangsübertragungsanordnung eingerichtet und eine Phasenvergleichsanordnung zum Vergleichen der Phase des empfangenen Taktsignals mit der Phase des internen Taktgebers enthält, und daß der Schreibintervallselektor ferner einen Speicher mit einer Steuersignalauswahlanordnung enthält zur Auswahl von Schreibsteuersignalen bestimmter Phasenlage des internen Taktgebers in Abhängigkeit von dem durch die Phasenvergleichsanordnung festgestellten Phasenunterschied zwischen dem Steuersignal des internen Taktgebers und dem empfangenen Taktsignal und zum Halten des Phasenunterschiedes innerhalb bestimmter Grenzen.

Dies bietet den Vorteil, daß die beiden selektiven Übertragungsanordnungen eine gemeinsame Adressenkodieranordnung verwenden können.

Eu Ausfuhrungsbeispiel de« Erfindung ist in den Zeichnungen dargestellt und wird im folgenden näher erläutert. Es zeigt

F i g. 1 das Blockschema eines Ausführungsbeispiels der erfindungsgemäßen Informationspufferanordnung,

Fj g. 2 die Form eine; Anzahl von in der Anordnung nach F i g. I auftretenden lokalen Taktsignalen,

F i g. 3 ein Ausführungsbeispiel eines Schreibintervallselektors.