[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE19808989B4 - Dünnschichttransistor und Herstellungsverfahren dafür - Google Patents

Dünnschichttransistor und Herstellungsverfahren dafür Download PDF

Info

Publication number
DE19808989B4
DE19808989B4 DE19808989A DE19808989A DE19808989B4 DE 19808989 B4 DE19808989 B4 DE 19808989B4 DE 19808989 A DE19808989 A DE 19808989A DE 19808989 A DE19808989 A DE 19808989A DE 19808989 B4 DE19808989 B4 DE 19808989B4
Authority
DE
Germany
Prior art keywords
metal layer
layer
metal
gate
insulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19808989A
Other languages
English (en)
Other versions
DE19808989A1 (de
Inventor
Byung-Chul Ahn
Hyun-Sik Seo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=19498627&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE19808989(B4) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of DE19808989A1 publication Critical patent/DE19808989A1/de
Application granted granted Critical
Publication of DE19808989B4 publication Critical patent/DE19808989B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Dünnschichttransistor mit einem Substrat (41) und einem Gate (49) mit einer auf das Substrat (41) aufgebrachten zweischichtigen Struktur, die eine erste Metallschicht (43) und eine zweite Metallschicht (45) aufweist, wobei die erste Metallschicht (43) um etwa 1 bis 4 μm breiter als die zweite Metallschicht (45) ist.

Description

  • Die Erfindung betrifft einen Dünnschichttransistor für eine Flüssigkristallanzeige (LCD: Liquid Crystal Display) und insbesondere einen Dünnschichttransistor mit einer Gate-Elektrode, die eine zweischichtige Metallschichtstruktur aufweist, sowie ein Herstellungsverfahren dafür.
  • Eine LCD weist ein Schaltelement als Antriebselement sowie eine matrixförmig angeordnete Pixelstruktur auf, die transparente oder lichtreflektierende Pixel-Elektroden als Basiseinheiten aufweist. Das Schaltelement ist ein Dünnschichttransistor, der einen Gate-Bereich, einen Source-Bereich und einen Drain-Bereich aufweist.
  • Das Gate des Dünnschichttransistors ist im allgemeinen aus Aluminium, um den Anschlußwiderstand gering zu halten; ein Gate aus Aluminium kann jedoch zu Defekten, wie Aufwerfungen (hillocks), führen.
  • Ein zweischichtiges Metall-Gate, d.h. ein mit Molybdän beschichtetes Aluminium-Gate wird als Ersatz für das Aluminium-Gate verwendet, um das Problem mit den Aufwerfungen zu überwinden.
  • Um ein zweischichtiges Gate herzustellen, werden Metalle, wie Aluminium und Molybdän, nacheinander auf ein Substrat aufgebracht, gefolgt von einem Strukturierungsschritt, der mittels eines Fotolitographieverfahrens durchgeführt wird, um damit Metallschichten mit gleicher Dicke auszubilden. Auch wenn es mit dem zweischichtigen Gate möglich ist, die Probleme mit den Aufwerfungen zu überwinden, sind die aufgebrachten, das zweischichtige Gate bildenden Metallschichten so dick, daß eine große Stufe aufgrund der Höhendifferenz zwischen den auf das Substrat aufgebrachten Metallschichten und dem Substrat selbst erzeugt wird, so daß die Bedeckung dieser Stufe mit einer später zu bildenden Gate-Oxidschicht schlecht ist. Ein auf der Gate-Oxidschicht ausgebildeter Source-Bereich und ein auf der Gate-Oxidschicht ausgebildeter Drain-Bereich können jeweils Unterbrechungen zwischen, ihren das Gate überlappenden Bereichen und ihren das Gate nicht überlappenden Bereichen oder elektrische Kurzschlüsse aufgrund eines jeweiligen Kontaktes mit dem Gate aufweisen.
  • Gemäß eines bekannten Herstellungsverfahrens für das Gate bilden die Aluminium-Metallschicht und die Molybdän-Metallschicht jeweils eine Doppelstufe auf dem Substrat, so daß die Bedeckung dieser Stufen mit der später zu bildenden Gate-Oxidschicht besser ist.
  • Aus US 5 036 370 ist ein derartiges Herstellungsverfahren zum Herstellen einer Dünnschichttransistor-Matrixvorrichtung mit einer Gateverdrahtung auf einem elektrisch isolierenden Substrat bekannt. Auch in der Veröffentlichung von Kim C.W. et.al.: „Low Cost, High Display Quality TFT-LCD Process" in Euro Display 96, S. 591-594 (1996) ist ein ähnliches Herstellungsverfahren zum Herstellen eines TFT-LCD-Panels beschrieben.
  • Aus den 1A bis 1F ist derartiges Herstellungsverfahren anhand aufeinanderfolgender Herstellungsschritte schematisch ersichtlich.
  • Wie aus 1A ersichtlich, wird Aluminium auf ein Substrat 11 aufgebracht, um eine erste Metallschicht 13 zu bilden. Ein erster Fotolack 15 wird auf die erste Metallschicht 13 aufgebracht. Der erste Fotolack 15 wird derart belichtet und entwickelt, daß er eine vorbestimmte Breite w1 entlang der ersten Metallschicht 13 aufweist.
  • Wie aus 1b ersichtlich, wird die erste Metallschicht 13 mittels eines Naßätzverfahrens unter Verwendung des ersten Fotolacks 15 als Maske derart strukturiert, daß die erste Metallschicht 13 eine vorbestimmte Breite w1 aufweist. Nachdem der erste Fotolack 15 entfernt worden ist, wird eine zweite Metallschicht 17 durch Aufbringen von Mo, Ta oder Co auf das Substrat 11 derart ausgebildet, daß die erste Metallschicht 13 bedeckt wird. Ein zweiter Fotolack 19 wird dann auf die zweite Metallschicht 17 aufgebracht. Der zweite Fotolack 19 wird derart belichtet und entwickelt, daß er eine vorbestimmte Breite w2 entlang der zweiten Metallschicht 17 aufweist und über der ersten Metallschicht 13 belassen wird.
  • Wie aus 1C ersichtlich, wird die zweite Metallschicht 17 mittels eines Naßätzverfahrens unter Verwendung des zweiten Fotolacks 19 als Maske derart strukturiert, daß die zweite Metallschicht 17 eine vorbestimmte Breite w2 aufweist, die kleiner als die Breite w1 der ersten Metallschicht 13 ist. Die strukturierte erste Metallschicht 13 bildet zusammen mit der strukturierten zweiten Metallschicht 17 ein Gate 21. Nach Bildung des Gate 21 wird der zweite Fotolack 19 entfernt.
  • Somit bildet die strukturierte erste Metallschicht 13 zusammen mit der strukturierten zweiten Metallschicht 17 das Gate 21, das eine zweischichtige Metallstruktur aufweist, die eine Doppelstufe aufgrund der zweischichtigen Metall-Gate-Struktur 21 auf dem Substrat 11 bildet. Die Bildung des Gates 21, wie oben beschrieben und aus den 1 bis 3 ersichtlich, erfordert die Verwendung von zwei Fotolackschichten 15, 19 und zwei Fotolackbeschichtungsschritte.
  • In dem aus 1 ersichtlichen Gate 21 ist die zweite Metallschicht 17 bevorzugt mittig auf der ersten Metallschicht 13 angeordnet. Der Unterschied in der Breite w1 – w2 zwischen der ersten Metallschicht 13 und der zweiten Metallschicht 17 ist größer oder gleich 4 μm, d.h. w1 – w2 ≥ 4 μm.
  • Wie aus 1D ersichtlich, wird eine erste Isolierungsschicht 23 durch Aufbringen von Siliziumoxid SiO2 oder Siliziumnitrid Si3N4 als einschichtige oder als zweischichtige Struktur auf dem Gate 21 und dem Substrat 11 ausgebildet. Eine Halbleiterschicht 25 und eine ohmsche Kontaktschicht 27 werden durch aufeinanderfolgendes Aufbringen von undotiertem polykristallinem Silizium bzw. hochdotiertem Silizium auf die erste Isolierungsschicht 23 ausgebildet. Die Halbleiterschicht 25 und die ohmsche Kontaktschicht 27 werden dann mittels eines Fotolitographieverfahrens derart strukturiert, daß die erste Isolierungsschicht 23 freigelegt wird.
  • Wie aus 1E ersichtlich, wird ein leitfähiges Metall, wie Aluminium, auf die Isolierungsschicht 23 und auf die ohmsche Kontaktschicht 27 aufgebracht. Das leitfähige Metall wird dann mittels eines Fotolitographieverfahrens derart strukturiert, daß eine Source-Elektrode 29 und eine Drain-Elektrode 31 ausgebildet werden. Der zwischen der Source-Elektrode 29 und der Drain-Elektrode 31 freiliegende Bereich der ohmschen Kontaktschicht 27 wird unter Verwendung der Source-Elektrode 29 und der Drain-Elektrode 31 als Maske selektiv abgeätzt.
  • Wie aus 1F ersichtlich, wird Siliziumoxid oder – Siliziumnitrid auf die gesamte Oberfläche der so gebildeten Struktur aufgebracht, um eine zweite Isolierungsschicht 33 auszubilden. Die zweite Isolierungsschicht 33 wird selektiv abgeätzt, um einen vorbestimmten Bereich der Drain-Elektrode 31 freizulegen, wodurch ein Kontaktloch 35 gebildet wird. Durch Aufbringen eines transparenten leitfähigen Materials auf die zweite Isolierungsschicht 33 und durch Strukturieren dieses Materials mittels eines Fotolitographieverfahrens wird eine Pixel-Elektrode 37 derart ausgebildet, daß sie mit der Drain-Elektrode 31 durch das Kontaktloch 35 hindurch elektrisch leitend verbunden ist.
  • Gemäß dem oben beschriebenen und aus den 1A-1F ersichtlichen Verfahren zum Herstellen eines Dünnschichttransistors werden eine erste Metallschicht und eine zweite Metallschicht mithilfe eines Fotolitographieverfahrens unter Verwendung verschiedener Masken derart strukturiert, daß ein Gate mit einer zweischichtigen Metallstruktur ausgebildet wird, was zu einer Doppelstufe aufgrund des Gates auf dem Substrat führt.
  • Wegen dieser aus 1C ersichtlichen Doppelstufe treten häufig Aufwerfungen auf den beiden Seitenbereichen der ersten Metallschicht 13, auf denen die zweite Metallschicht 17 nicht aufgebracht ist auf, da die erste Metallschicht 13 breiter als die zweite Metallschicht 17 ist. Ferner gibt es bei diesem Verfahren ein anderes Problem derart, daß das Herstellungsverfahren für das Gate aufwendig ist und zwei Fotolackschichten 15, 19 sowie zwei Beschichtungsschritte und zwei Fotolitographieschritte erforderlich sind. Dabei ist der Kontaktwiderstand zwischen der ersten Metallschicht und der zweiten Metallschicht hoch.
  • Ein anderes Herstellungsverfahren für eine zweischichtige Metall-Gate-Struktur ist in "Low Cost, High Quality TFT-LCD Process", SOCIETY FOR INFORMATION DISPLAY EURO DISPLAY 96, Proceedings of the 16th International Display Research Conference, Birmingham, England, 1. Oktober 1996, Seiten 591-594 beschrieben. Auf Seite 592 dieser Veröffentlichung ist ein Herstellungsverfahren für eine zweischichtige Metall-Gate-Struktur beschrieben, bei dem zuerst zwei Metallschichten aufgebracht werden, die dann strukturiert werden, um einen zusätzlichen Verfahrensschritt zu vermeiden, in dem eine Fotolackschicht aufgebracht wird. Bei diesem Verfahren treten jedoch beim Aufbringen der Fotolackschicht für die Herstellung der zweischichtigen Metallschicht derartige Probleme auf, daß die obere Schicht breiter als die untere Schicht ist, so daß die obere Schicht relativ zur unteren Schicht einen Überhang bildet. Dies kann zu einer schlechten Bedeckung der Stufe mit einer später zu bildenden Schicht und zu Unterbrechungen führen. Dieses Problem wurde mithilfe eines drei Verfahrensschritte aufweisenden Ätzverfahrens gelöst, bei dem der Fotolack vor jedem der drei Ätzschritte ausgeheizt wurde, um ein Ablösen oder ein Entfernen des Fotolacks während des Ätzverfahrens zu vermeiden. Dieses drei Ätzschritte aufweisende Ätzverfahren und das erforderliche Ausheizen der Fotolackschicht machen das Herstellungsverfahren jedoch noch aufwendiger und vergrößern die Anzahl der erforderlichen Verfahrensschritte.
    •
  • Es ist die Aufgabe der Erfindung, einen Dünnschichttransistor bereitzustellen, bei dem keine Aufwerfungen auftreten und bei dem die Stufenbedeckung eines zweischichtigen Metallschicht-Gates mit einer zu bildenden Gate-Oxidschicht gut ist sowie ein Herstellungsverfahren für einen Dünnschichttransistor bereitzustellen, mit dem ein einfaches Herstellen eines zweischichtigen Metallschicht-Gates möglich ist und bei dem ein geringer Kontaktwiderstand zwischen der ersten Metallschicht und der zweiten Metallschicht erzielbar ist, die gemeinsam das Gate bilden.
  • Um dies zu erreichen, weist der erfindungsgemäße Dünnschichttransistor ein Substrat und ein auf das Substrat aufgebrachtes Gate mit einer zweischichtigen Struktur aus einer ersten Metallschicht und einer zweiten Metallschicht auf, wobei die erste Metallschicht um 1 bis 4 μm breiter als die zweite Metallschicht ist.
  • Das erfindungsgemäße Herstellungsverfahren für solch einen Dünnschichttransistor weist folgende Schritte auf: Aufbringen einer ersten Metallschicht auf ein Substrat, Aufbringen einer zweiten Metallschicht direkt auf die erste Metallschicht; Ausbilden einer eine vorbestimmte Breite aufweisenden Fotolackschicht auf der zweiten Metallschicht; Strukturieren der zweiten Metallschicht mittels eines isotropen Ätzverfahrens unter Verwendung des Fotolacks als Maske; Strukturieren der ersten Metallschicht mittels eines anisotropen Ätzverfahrens unter Verwendung des Fotolacks als Maske, wobei die erste Metallschicht derart selektiv abgeätzt wird, daß sie eine vorbestimmte Breite aufweist, wodurch ein Gate gebildet wird, welches eine zweischichtige Struktur aus der ersten Metallschicht und der zweiten Metallschicht aufweist; und Entfernen des Fotolacks.
    •
  • Die Zeichnung, aus der bevorzugte Ausführungsformen der Erfindung ersichtlich sind, dient zusammen mit der folgenden ausführlichen Beschreibung zur. detaillierten Erläuterung der Prinzipien der Erfindung. In der Zeichnung zeigen:
  • 1A bis 1F schematisch aufeinanderfolgende Herstellungsschritte eines bekannten Herstellungsverfahrens für einen Dünnschichttransistor;
  • 2 eine Draufsicht auf einen Dünnschichttransistor gemäß der bevorzugten Ausführungsform der Erfindung;
  • 3 einen Schnitt entlang der Linie X-X aus 2; und
  • 4A bis 4F schematisch aufeinanderfolgende Herstellungsschritte eines Herstellungsverfahrens für einen Dünnschichttransistor gemäß der bevorzugten Ausführungsform der Erfindung.
  • Aus 2 ist eine Draufsicht auf einen Dünnschichttransistor gemäß der bevorzugten Ausführungsform der Erfindung ersichtlich. Aus 3 ist ein Schnitt entlang der Linie X-X aus 2 ersichtlich.
  • Der Dünnschichttransistor gemäß der bevorzugten Ausführungsform der Erfindung weist ein Gate 49, das eine zweischichtige Struktur aus einer ersten Metallschicht 43 und einer zweiten Metallschicht 45 aufweist, die übereinander auf einem Substrat 41 aufgebracht sind, eine erste Isolierungsschicht 51, eine zweite Isolierungsschicht 61, eine Halbleiterschicht 53, eine ohmsche Kontaktschicht 55, eine Source-Elektrode 57, eine Drain-Elektrode 59 und eine Pixel-Elektrode 65 auf.
  • Die erste Metallschicht 43 ist bevorzugt aus einem leitfähigen Metall, wie Al, Cu oder Au, gebildet, das derart auf das Substrat 41 aufgebracht ist, daß die erste Metallschicht 43 eine vorbestimmte Breite w1 aufweist. Die zweite Metallschicht 45 ist bevorzugt aus einem hitzebeständigen Metall, wie Mo, Ta oder Co, ausgebildet, das derart auf die erste Metallschicht 43 aufgebracht ist, daß die zweite Metallschicht 45 eine vorbestimmte Breite w2 aufweist.
  • Das Verhältnis zwischen der Breite der ersten Metallschicht und der Breite der zweiten Metallschicht der zweischichtigen Metallschicht-Gate-Elektrode ist wesentlich für die Qualität der Stufenbedeckung mit einer später zu bildenden Gate-Oxidschicht, da die Struktur eine Doppelstufe aufgrund des Gates auf dem Substrat aufweist. Genauer gesagt ist die Qualität der Stufenbedeckung mit der später zu bildenden Gate-Oxidschicht bei der zwischen dem Substrat und dem Gate eine Doppelstufe aufweisenden Struktur dann am besten, wenn die erste Metallschicht 43 um 1 bis 4 μm breiter als die zweite Metallschicht 45 ist, d.h. die Beziehung 1 μm < w1 – w2 < 4 μm gilt. Wäre der Breitenunterschied w1 – w2 > 4 μm, so wäre die Wechselwirkung zwischen der unteren Metallschicht und der oberen Metallschicht nicht stark genug, um das Auftreten von Aufwerfungen zu vermeiden. Ist jedoch w1 – w2 < 4 μm, so ist die Wechselwirkung zwischen der unteren Metallschicht und der oberen Metallschicht stark genug, um das Auftreten von Aufwerfungen zu vermeiden.
  • Die besten Resultate werden erzielt, wenn die zweite Metallschicht 45 im wesentlichen im mittleren Bereich der ersten Metallschicht 43 angeordnet ist, so daß die beiden, von der zweiten Metallschicht 45 unbedeckten Bereiche der ersten Metallschicht 43 im wesentlichen die gleiche Breite aufweisen. Die Breite eines jeden unbedeckten Seitenbereichs ist bevorzugt größer als 0,5 μm aber kleiner als etwa 2 μm.
  • Die erste Isolierungsschicht 51 wird bevorzugt durch Aufbringen einer Einzelschicht aus Siliziumoxid SiO2 oder Siliziumnitrid Si3N4 auf das das Gate 49 aufweisende Substrat ausgebildet.
  • Die Halbleiterschicht 53 und die ohmsche Kontaktschicht 55 werden auf dem dem Gate 49 entsprechenden Bereich der ersten Isolierungsschicht 51 durch aufeinanderfolgendes Aufbringen von undotiertem amorphem Silizium und hochdotiertem amorphem Silizium sowie jeweiliges nachfolgendes Strukturieren der aufgebrachten Siliziumschicht ausgebildet. Die Halbleiterschicht 53 wird dadurch als aktiver Bereich des Schaltelementes verwendet, daß an das Gate 49 eine einen Kanal erzeugende Spannung angelegt wird. Die ohmsche Kontaktschicht 55 stellt einen ohmschen Kontakt zwischen der Halbleiterschicht 53 und der Source-Elektrode 57 sowie der Drain-Elektrode 59 her. Die ohmsche Kontaktschicht 55 wird nicht über dem Bereich ausgebildet, der den Kanal der Halbleiterschicht 53 bildet..
  • Die Source-Elektrode 57 und die Drain-Elektrode 59 stehen mit der ohmschen Kontaktschicht 55 in Kontakt und erstrecken sich bis zu einem vorbestimmten Seitenbereich der ersten Isolierungsschicht 51 hin.
  • Die zweite Isolierungsschicht 61 wird durch Aufbringen von Isolierungsmaterial, wie Siliziumoxid SiO2 oder Siliziumnitrid Si3N4, derart ausgebildet, daß die Source-Elektrode 57, die Drain-Elektrode 59 und die erste Isolierungsschicht 51 bedeckt werden. Die zweite Isolierungsschicht 61 auf der Drain-Elektrode 59 wird teilweise entfernt, um ein Kontaktloch 63 auszubilden. Die Pixel-Elektrode 65 wird aus transparentem leitfähigem Material, wie ITO (Indium Tin Oxide, Indiumzinnoxid) oder Zinnoxid SnO2 gebildet, so daß die Pixel-Elektrode 65 mit der Drain-Elektrode 59 durch das Kontaktloch 63 hindurch elektrisch leitend verbunden ist.
  • Bei der ersten Metallschicht 43 und der zweiten Metallschicht 45, die zusammen das Gate 49 bilden, weist jeder Seitenbereich der ersten Metallschicht 43, auf dem die zweite Metallschicht 45 nicht aufgebracht ist, eine Breite auf, die bevorzugt größer als 0,5 μm und kleiner als etwa 2 μm ist. Da die erste Metallschicht 43 um etwa 1,0 μm bis 4,0 μm breiter als die zweite Metallschicht 45 ist, bildet das Gate 49 auf dem Substrat 41 eine Doppelstufe. Erfindungsgemäß ermöglicht diese Doppelstufe eine gute Bedeckung mit der ersten Isolierungsschicht 51. Aufwerfungen auf der ersten Metallschicht 43 sind ebenfalls vermeidbar, da der Breitenunterschied zwischen der ersten Metallschicht 43 und der zweiten Metallschicht 45 zwischen 1 μm und 4 μm liegt.
  • Aus den 4A bis 4F sind schematisch aufeinanderfolgende Herstellungsschritte eines Herstellungsverfahren für einen Dünnschichttransistor gemäß der bevorzugten Ausführungsform der Erfindung ersichtlich. Wie aus 4A ersichtlich, wird ein Metall, wie Al, Cu oder Au, auf ein Substrat aufgebracht, um eine erste Metallschicht 43 zu bilden. Eine zweite Metallschicht 45 aus Mo, Ta oder Co wird auf der ersten Metallschicht 43 ohne Durchführung eines Maskierungsschrittes zwischen dem Schritt des Aufbringens der ersten Metallschicht und dem Schritt des Aufbringens der zweiten Metallschicht aufgebracht. Die erste Metallschicht 43 und die zweite Metallschicht 45 werden nacheinander aufgebracht, wobei die erste Metallschicht 43 bevorzugt eine Dicke von 50-400 nm aufweist und die zweite Metallschicht bevorzugt eine Dicke von 50-200 nm aufweist. Die beiden Metallschichten werden jeweils mittels eines Sputter-Verfahrens (Kathodenzerstäubungsverfahren) oder mittels chemischer Abscheidung aus der Gasphase (CVD, Chemical Vapor Deposition) im Vakuum aufgebracht. Auf diese Weise wird der Kontaktwiderstand zwischen der ersten Metallschicht 43 und der zweiten Metallschicht 45 gering gehalten.
  • Gemäß einer bevorzugten Ausführungsform der Erfindung wird zum Strukturieren der ersten Metallschicht 43 und der zweiten Metallschicht 45 entweder ein Verfahrensschritt verwendet oder es werden zwei aufeinanderfolgende Verfahrensschritte verwendet. Bei der Verwendung eines einzigen Verfahrensschrittes wird eine Fotolackschicht 47 auf die zweite Metallschicht 45 aufgebracht und mittels selektiver Belichtung und nachfolgender Entwicklung derart strukturiert, daß die Fotolackschicht 47 auf einem vorbestimmten Bereich der zweiten Metallschicht 45 eine Breite w1 aufweist.
  • Wie aus 4B ersichtlich, wird die zweite Metallschicht 45 mittels einer Ätzlösung, die bevorzugt eine Mischung aus Phosphorsäure H3PO4, Essigsäure CH3COOH und Salpetersäure HNO3 aufweist, in einem Naßätzverfahren unter Verwendung der Fotolackschicht 47 als Maske strukturiert. Da der mit dem Fotolack 47 bedeckte Bereich der zweiten Metallschicht 45 und die Seitenbereiche der zweiten Metallschicht 45 isotrop abgeätzt werden, wird die zweite Metallschicht 45 derart strukturiert, daß sie die Breite w2 aufweist, die geringer als die Breite w1 der Fotolackschicht 47 ist. Die Seitenflächen der zweiten Metallschicht 45 werden bevorzugt derart selektiv abgeäzt, daß sie im wesentlichen rechtwinklig zur Substratoberfläche verlaufen oder, wie aus 4B ersichtlich, nach innen geneigt sind.
  • Wie aus 4C ersichtlich, wird die erste Metallschicht 43 mittels eines Naßätzverfahrens mit anisotroper Ätzcharakteristik, wie reaktivem Ionenätzen (RIE: Reactive Ion Etching) unter Verwendung der Fotolackschicht 47 als Maske strukturiert. Wenn die erste Metallschicht 43 in dem nicht mit der Fotolackschicht 47 bedeckten Bereichen selektiv abgeätzt ist, weist die erste Metallschicht 43 die gleiche Breite w1 wie die Fotolackschicht 47 auf. Deshalb sind für das Strukturieren der ersten Metallschicht 43 und der zweiten Metallschicht 45 insgesamt nur zwei Ätzschritte erforderlich, und es ist nicht erforderlich den Fotolack vor jedem Ätzschritt auszuheizen. Der Breitenunterschied zwischen der ersten Metallschicht 43 und der zweiten Metallschicht 45 beträgt etwa 1 μm < w1-w2 < 4 μm.
  • Die erste Metallschicht 43 und die zweite Metallschicht 45, die mithilfe eines einzigen Fotolackbeschichtungsschrittes, wie oben beschrieben, hergestellt werden, bilden ein Gate 49 mit einer zweischichtigen Metallstruktur. Bei dem Gate 49 ist die zweite Metallschicht 45 im wesentlichen mittig auf der ersten Metallschicht 43 angeordnet, so daß die unbeschichteten Seitenbereiche der ersten Metallschicht 43 jeweils eine Breite aufweisen, die zwischen etwa 0,5 μm und etwa 2 μm liegt. Der auf der zweiten Metallschicht 45 verbleibende Fotolack 47 wird nach Beendigung der beiden Ätzschritte entfernt.
  • Wie aus 4D ersichtlich, wird eine erste Isolierungsschicht 51 durch Aufbringen einer Einzelschicht oder einer Doppelschicht aus Siliziumoxid SiO2 oder Siliziumnitrid Si3N4 auf das Gate 49 und das Substrat 41 mittels eines CVD-Verfahrens ausgebildet. Da die nicht mit der zweiten Metallschicht 45 beschichteten Seitenbereiche der ersten Metallschicht 43 breiter als 0,5 μm sind, kann die auf dem Substrat von dem Gate ausgebildete Doppelstufe eine gute Bedeckung mit der Isolierungsschicht 51 gewährleisten. Auf der ersten Metallschicht 43 auftretende Aufwerfungen können ebenfalls aufgrund der Breite der nicht mit der zweiten Metallschicht 45 bedeckten Seitenbereiche der ersten Metallschicht 43 von weniger als 2 μm vermieden werden.
  • Danach werden amorphes undotiertes Silizium und hochdotiertes Silizium nacheinander auf die erste Isolierungsschicht 41 mittels eines CVD-Verfahrens aufgebracht, wodurch eine Halbleiterschicht 53 und eine ohmsche Kontaktschicht 55 gebildet werden. Die ohnmsche Kontaktschicht 55 und die Halbleiterschicht 53 werden mithilfe eines Fotolitographieverfahrens derart strukturiert, daß die erste Isolierungsschicht 51 außerhalb des Transistorbereichs freigelegt werden.
  • Wie aus 4E ersichtlich, wird ein leitfähiges Metall, wie Al oder Cr, auf die Isolierungsschicht 51 und auf die ohmsche Kontaktschicht 55 aufgebracht und mittels eines Fotolitographieverfahrens derart strukturiert, daß eine Source-Elektrode 57 und eine Drain-Elektrode 59 ausgebildet werden. Die zwischen der Source-Elektrode 57 und der Drain-Elektrode 59 freiliegende ohmsche Kontaktschicht 55 wird unter Verwendung der Source-Elektrode 57 und der Drain-Elektrode 59 als Maske selektiv abgeäzt.
  • Wie aus 4F ersichtlich, wird eine zweite Isolierungsschicht 61 durch Aufbringen von isolierendem Material, wie Siliziumoxid oder Siliziumnitrid, mittels eines CVD-Verfahrens auf der gesamten Oberfläche der oben beschriebenen Struktur ausgebildet. Die zweite Isolierungsschicht wird mittels eines Fotolitographieverfahrens derart selektiv entfernt, daß ein vorbestimmter Bereich der Drain-Elektrode 59 freigelegt wird, wodurch ein Kontaktloch 63 gebildet wird. Durch Aufbringen eines transparenten leitfähigen Materials, wie ITO oder Zinnoxid SnO2, auf die zweite Isolierungsschicht 61 mittels eines Sputter-Verfahrens und nachfolgendes Strukturieren des transparenten, leitfähigen Materials mittels eines Fotolitographieverfahrens wird eine Pixel-Elektrode 55 derart ausgebildet, daß sie elektrisch mit der Drain-Elektrode 59 durch das Kontaktloch 63 hindurch verbunden ist.
  • Gemäß einer anderen bevorzugten Ausführungsform der Erfindung werden die erste Metallschicht 43 und die zweite Metallschicht 45 zuerst mithilfe eines Trockenätzverfahrens mit anisotroper Ätzcharaktersitik, wie RIE, unter Verwendung der Fotolackschicht 47 als Maske selektiv abgeätzt. Das Gate 49 wird durch selektives Abätzen der zweiten Metallschicht 45 unter der Fotolackschicht 47 mittels einer Ätzlösung ausgebildet, die eine Mischung aus Phosphorsäure H3PO4, Essigsäure CH3COOH und Salpetersäure HNO3 aufweist.
  • Gemäß einer anderen bevorzugten Ausführungsform der Erfindung wird das Gate 49 in einem einzigen Ätzschritt zum gleichzeitigen selektiven Abätzen der ersten Metallschicht 43 und der zweiten Metallschicht 45 ausgebildet, wobei die zweite Metallschicht 45 schneller als die erste Metallschicht 43 mit einer Ätzlösung selektiv abgeätzt wird, die eine Mischung aus. Phosphorsäure H3PO4, Essigsäure CH3COOH und Salpetersäure HNO3 aufweist. Aufgrund der Ätzmaterialien und der für die erste Metallschicht sowie die zweite Metallschicht des Gates verwendeten Metalle ist nur ein einziger Ätzschritt erforderlich. Trotz der Tatsache, daß ein einziger Ätzschritt verwendet wird, ist es möglich, die oben beschriebenen Beziehungen zwischen den Breiten w1 und w2 der ersten Metallschicht bzw. der zweiten Metallschicht zu erreichen. Bei diesem Verfahren werden die erste Metallschicht und die zweite Metallschicht, die zusammen das Gate 49 bilden, mittels eines einzigen Fotolackbeschichtungsschrittes und eines einzigen Ätzschrittes ausgebildet, wie oben beschrieben.
  • Wie ferner oben beschrieben, werden bei den bevorzugten Ausführungsformen der Erfindung die erste Metallschicht und die zweite Metallschicht nacheinander auf das Substrat aufgebracht, ohne daß zwischen dem Schritt des Aufbringens der ersten Metallschicht und dem Schritt des Aufbringens der zweiten Metallschicht ein Maskierungsschritt durchgeführt wird, gefolgt von dem Aufbringen eines Fotolacks derart, daß er einen vorbestimmten Bereich der zweiten Metallschicht bedeckt. Bei einer bevorzugten Ausführungsform der Erfindung wird die zweite Metallschicht unter Verwendung des Fotolacks als Maske mithilfe eines Naßätzverfahrens selektiv abgeätzt, die erste Metallschicht jedoch wird mithilfe eines Trockenätzverfahrens selektiv abgeätzt. Auf diese Weise wird das zweischichtige Metall-Gate gebildet. Gemäß einer anderen bevorzugten Ausführungsform der Erfindung wird ein einziger Ätzschritt verwendet, um das zweischichtige Metall-Gate zu bilden, wobei sowohl die erste Metallschicht als auch die zweite Metallschicht mithilfe eines Naßätzverfahrens strukturiert werden. Aufgrund der unterschiedlichen Ätzraten der ersten Metallschicht bzw. der zweiten Metallschicht entstehen dabei jedoch voneinander verschiedene Ätzeffekte, die zu der gewünschten Doppelstufenstruktur führen.

Claims (17)

  1. Dünnschichttransistor mit einem Substrat (41) und einem Gate (49) mit einer auf das Substrat (41) aufgebrachten zweischichtigen Struktur, die eine erste Metallschicht (43) und eine zweite Metallschicht (45) aufweist, wobei die erste Metallschicht (43) um etwa 1 bis 4 μm breiter als die zweite Metallschicht (45) ist.
  2. Dünnschichttransistor nach Anspruch 1, wobei die zweite Metallschicht (45) in einem mittleren Bereich der ersten Metallschicht (43) angeordnet ist, so daß die beiden nicht mit der zweiten Metallschicht (45) bedeckten Seitenbereiche der ersten Metallschicht (43) im wesentlichen die gleiche Breite aufweisen.
  3. Dünnschichttransistor nach Anspruch 1 oder 2, wobei die erste Metallschicht (43) wenigstens eines der folgenden Metalle aufweist: Al, Cu und Au.
  4. Dünnschichttransistor nach einem der Ansprüche 1 bis 3, wobei die zweite Metallschicht (45) wenigstens eines der folgenden Metalle aufweist: Mo, Ta und Co.
  5. Dünnschichttransistor nach einem der Ansprüche 1 bis 4, der aufweist: eine erste Isolierungsschicht (51) auf dem das Gate (49) aufweisenden Substrat (41); eine Halbleiterschicht (53) auf einem dem Gate (49) entsprechenden Bereich der ersten Isolierungsschicht (51); eine ohmsche Kontaktschicht (55) auf den beiden Seitenbereichen der Halbleiterschicht (53); eine Source-Elektrode (57) und eine Drain-Elektrode (59) auf der ohmschen Kontaktschicht (55), die bis hin zur ersten Isolierungsschicht (51) verlaufen; und eine zweite Isolierungsschicht (61), die die Halbleiterschicht (53), die Source-Elektrode (57), die Drain-Elektrode (59) und die erste Isolierungsschicht (51) bedeckt.
  6. Herstellungsverfahren für einen Dünnschichttransistor mit folgenden Schritten: Aufbringen einer ersten Metallschicht (43) auf ein Substrat (41); Aufbringen einer zweiten Metallschicht (45) auf die erste Metallschicht (43) direkt nach dem Schritt des Aufbringens der ersten Metallschicht (43) auf das Substrat (41); Ausbilden einer einzigen Fotolackschicht (47) mit einer vorbestimmten Breite auf der zweiten Metallschicht (45); Strukturieren der zweiten Metallschicht (45) unter Verwendung der Fotolackschicht (47) als Maske; Strukturieren der ersten Metallschicht (43) unter Verwendung der Fotolackschicht (47) als Maske, wobei die erste Metallschicht (43) derart selektiv abgeätzt wird, daß sie eine Breite aufweist, die größer als die Breite der zweiten Metallschicht (45) ist, wodurch ein Gate (49) mit einer zweischichtigen Struktur aus der ersten Metallschicht (43) und der zweiten Metallschicht (45) gebildet wird; und Entfernen der Fotolackschicht (47); wobei die Schritte des Strukturierens der zweiten Metallschicht (45) bzw. der ersten Metallschicht (43) jeweils einen einzelnen Ätzschritt aufweisen.
  7. Verfahren nach Anspruch 6, wobei der Schritt des Strukturierens der zweiten Metallschicht (45) einen Schritt aufweist, in dem die zweite Metallschicht (45) mithilfe eines isotropen Ätzverfahrens unter Verwendung der Fotolackschicht (47) als Maske selektiv abgeätzt wird, und der Schritt des Strukturierens der ersten Metallschicht (43) einen Schritt aufweist, in dem die erste Metallschicht (43) mithilfe eines anisotropen Ätzverfahrens unter Verwendung der Fotolackschicht (47) als Maske selektiv abgeätzt wird, wobei die zweite Metallschicht (45) derart selektiv abgeätzt wird, daß sie um etwa 1 bis 4 μm breiter als die Fotolackschicht (47) ist.
  8. Verfahren nach Anspruch 6 oder 7, das folgende Schritte aufweist: Ausbilden einer ersten Isolierungsschicht (51) auf dem das Gate (49) aufweisenden Substrat (41); Ausbilden einer Halbleiterschicht (53) und einer ohmschen Kontaktschicht (55) auf einem dem Gate (49) entsprechenden Bereich der ersten Isolierungsschicht (51); Ausbilden einer Source-Elektrode (57) und einer Drain-Elektrode (59) derart, daß sie auf beiden Seiten der ohmschen Kontaktschicht (55) bis zur ersten Isolierungsschicht (51) hin verlaufen, und Entfernen des zwischen der Source-Elektrode (57) und der Drain-Elektrode (59) freiliegenden Bereiches der ohmschen Kontaktschicht (55); und Ausbilden einer zweiten Isolierungsschicht (61), die die Halbleiterschicht (53), die Source-Elektrode (57), die Drain-Elektrode (59) und die erste Isolierungsschicht (51) bedeckt.
  9. Verfahren nach einem der Ansprüche 6 bis 8, wobei die erste Metallschicht (43) und die zweite Metallschicht (45) nacheinander mithilfe eines Sputter-Verfahrens oder mithilfe chemischer Abscheidung aus der Gasphase im Vakuum aufgebracht werden.
  10. Verfahren nach einem der Ansprüche 6 bis 9, wobei die erste Metallschicht (43) aus Al, Cu und/oder Au ausgebildet wird.
  11. Verfahren nach einem der Ansprüche 6 bis 10, wobei die erste Metallschicht (43) mit einer Dicke von etwa 50-400 nm aufgebracht wird.
  12. Verfahren nach einem der Ansprüche 6 bis 11, wobei die zweite Metallschicht (45) aus Mo, Ta und/oder Co ausgebildet wird.
  13. Verfahren nach einem der Ansprüche 6 bis 12, wobei die zweite Metallschicht (45) mit einer Dicke von etwa 50-200 nm aufgebracht wird.
  14. Verfahren nach einem der Ansprüche 6 bis 13, wobei die zweite Metallschicht (45) mithilfe einer Ätzlösung selektiv abgeäzt wird, die eine Mischung aus Phosphorsäure H3PO4, Essigsäure CH3COOH und Salpetersäure HNO3 aufweist.
  15. Verfahren nach einem der Ansprüche 6 bis 14, wobei die erste Metallschicht (43) mittels eines Trockenätzverfahrens selektiv abgeätzt wird.
  16. Verfahren nach einem der Ansprüche 6 bis 15, wobei die beiden nicht mit der zweiten Metallschicht (45) bedeckten Seitenbereiche der ersten Metallschicht (43) derart ausgebildet werden, daß sie im wesentlichen die gleiche Breite aufweisen.
  17. Verfahren nach Anspruch 15, wobei die zweite Metallschicht (45) mittels eines Trockenäzverfahrens selektiv abgeätzt wird.
DE19808989A 1997-03-04 1998-03-03 Dünnschichttransistor und Herstellungsverfahren dafür Expired - Lifetime DE19808989B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970007010A KR100248123B1 (ko) 1997-03-04 1997-03-04 박막트랜지스터및그의제조방법
KR97-7010 1997-03-04

Publications (2)

Publication Number Publication Date
DE19808989A1 DE19808989A1 (de) 1998-09-10
DE19808989B4 true DE19808989B4 (de) 2004-07-01

Family

ID=19498627

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19808989A Expired - Lifetime DE19808989B4 (de) 1997-03-04 1998-03-03 Dünnschichttransistor und Herstellungsverfahren dafür

Country Status (6)

Country Link
US (8) US5905274A (de)
JP (3) JPH10256561A (de)
KR (1) KR100248123B1 (de)
DE (1) DE19808989B4 (de)
FR (1) FR2761808B1 (de)
GB (1) GB2322968B (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100392909B1 (ko) 1997-08-26 2004-03-22 엘지.필립스 엘시디 주식회사 박막트랜지스터및그의제조방법
KR100248123B1 (ko) * 1997-03-04 2000-03-15 구본준 박막트랜지스터및그의제조방법
JPH10335669A (ja) * 1997-05-30 1998-12-18 Mitsubishi Electric Corp 薄膜トランジスタおよびその製法
KR100276442B1 (ko) * 1998-02-20 2000-12-15 구본준 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치
US6104042A (en) * 1999-06-10 2000-08-15 Chi Mei Optoelectronics Corp. Thin film transistor with a multi-metal structure a method of manufacturing the same
TW451447B (en) * 1999-12-31 2001-08-21 Samsung Electronics Co Ltd Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
KR100422808B1 (ko) * 2000-12-30 2004-03-12 한국전자통신연구원 매우 얇은 활성층을 가지는 박막 트랜지스터의 제조방법
JP3901460B2 (ja) * 2001-02-19 2007-04-04 株式会社日立製作所 薄膜トランジスタの製造方法
US6444513B1 (en) * 2001-03-19 2002-09-03 Advanced Micro Devices, Inc. Metal gate stack with etch stop layer having implanted metal species
KR100415700B1 (ko) * 2001-04-06 2004-01-24 테크노세미켐 주식회사 박막트랜지스터용 액정표시장치의 소스 및 드레인 전극용식각액 조성물
JP4723787B2 (ja) * 2002-07-09 2011-07-13 シャープ株式会社 電界効果型トランジスタ、その製造方法及び画像表示装置
US6800510B2 (en) * 2002-11-06 2004-10-05 Hannstar Display Corporation Method of controlling storage capacitor's capacitance of thin film transistor liquid crystal display
KR100997963B1 (ko) * 2003-06-30 2010-12-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
US7190000B2 (en) * 2003-08-11 2007-03-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
JP4093147B2 (ja) * 2003-09-04 2008-06-04 三菱電機株式会社 エッチング液及びエッチング方法
KR100654022B1 (ko) * 2004-05-04 2006-12-04 네오폴리((주)) 금속유도측면결정화법을 이용한 박막 트랜지스터 제조방법
KR101061850B1 (ko) * 2004-09-08 2011-09-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조방법
KR20060059565A (ko) * 2004-11-29 2006-06-02 삼성전자주식회사 다층 배선, 이의 제조 방법 및 이를 갖는 박막트랜지스터
JP2008166334A (ja) * 2006-12-27 2008-07-17 Mitsubishi Electric Corp 表示装置及びその製造方法
US20120001190A1 (en) * 2009-05-12 2012-01-05 Sharp Kabushiki Kaisha Thin film transistor and method of fabricating same
WO2011105343A1 (ja) * 2010-02-26 2011-09-01 シャープ株式会社 半導体装置およびその製造方法ならびに表示装置
JPWO2011161714A1 (ja) 2010-06-21 2013-08-19 パナソニック株式会社 シリコン薄膜の結晶化方法およびシリコンｔｆｔ装置の製造方法
US8709920B2 (en) * 2011-02-24 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8728861B2 (en) 2011-10-12 2014-05-20 The United States Of America As Represented By The Secretary Of The Air Force Fabrication method for ZnO thin film transistors using etch-stop layer
CN102983157B (zh) * 2012-11-29 2016-03-23 昆山工研院新型平板显示技术中心有限公司 一种制备铝栅极的方法和薄膜晶体管
US8936973B1 (en) * 2013-11-14 2015-01-20 Cbrite Inc. Anodization of gate with laser vias and cuts
KR102427675B1 (ko) * 2015-04-20 2022-08-02 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 및 이를 포함하는 유기 발광 표시 장치
CN104934110A (zh) * 2015-06-26 2015-09-23 合肥京东方光电科技有限公司 导电结构及其制作方法、阵列基板、显示装置
KR20200116576A (ko) 2019-04-01 2020-10-13 삼성디스플레이 주식회사 디스플레이 패널 및 이를 포함한 디스플레이 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5036370A (en) * 1989-07-04 1991-07-30 Sharp Kabushiki Kaisha Thin film semiconductor array device

Family Cites Families (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4220706A (en) 1978-05-10 1980-09-02 Rca Corporation Etchant solution containing HF-HnO3 -H2 SO4 -H2 O2
JPS56118370A (en) 1980-02-21 1981-09-17 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor device
JPS60149173A (ja) 1984-01-17 1985-08-06 Hitachi Ltd 化合物半導体装置の製造方法
JPS6144468A (ja) 1984-08-09 1986-03-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPH061314B2 (ja) * 1987-07-30 1994-01-05 シャープ株式会社 薄膜トランジスタアレイ
JPS6484668A (en) 1987-09-26 1989-03-29 Casio Computer Co Ltd Thin film transistor
JPH0640585B2 (ja) * 1987-11-02 1994-05-25 沖電気工業株式会社 薄膜トランジスタ
JPH01222448A (ja) 1988-03-01 1989-09-05 Nec Corp 半導体装置の製造方法
JP3009438B2 (ja) * 1989-08-14 2000-02-14 株式会社日立製作所 液晶表示装置
JP2508851B2 (ja) * 1989-08-23 1996-06-19 日本電気株式会社 液晶表示素子用アクティブマトリクス基板とその製造方法
JPH03114028A (ja) * 1989-09-28 1991-05-15 Fujitsu Ltd 薄膜トランジスタマトリクスとその製造方法
KR970009491B1 (ko) * 1989-11-30 1997-06-13 가부시끼가이샤 도시바 배선재료와 이를 이용한 전자장치 및 액정표시장치
JPH03227022A (ja) * 1990-01-31 1991-10-08 Nec Corp 半導体装置
US5162933A (en) 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
JPH0497531A (ja) 1990-08-15 1992-03-30 Nec Corp 半導体装置の製造方法
US5132745A (en) * 1990-10-05 1992-07-21 General Electric Company Thin film transistor having an improved gate structure and gate coverage by the gate dielectric
US5156986A (en) * 1990-10-05 1992-10-20 General Electric Company Positive control of the source/drain-gate overlap in self-aligned TFTS via a top hat gate electrode configuration
DE4192352T (de) * 1990-10-05 1992-10-08
DE4192351T (de) 1990-10-05 1992-10-08
JPH04188770A (ja) * 1990-11-22 1992-07-07 Casio Comput Co Ltd 薄膜トランジスタ
JPH086434Y2 (ja) 1991-07-18 1996-02-28 ヤンマー農機株式会社 脱穀装置
JPH0529282A (ja) 1991-07-23 1993-02-05 Sony Corp ドライエツチング方法
JPH0566421A (ja) 1991-09-09 1993-03-19 Sanyo Electric Co Ltd 多層配線の形成方法
JP3114028B2 (ja) 1991-10-07 2000-12-04 旭化成工業株式会社 中空射出成形方法
EP0545327A1 (de) * 1991-12-02 1993-06-09 Matsushita Electric Industrial Co., Ltd. Dünnschichttransistoranordnung für den Gebrauch in einer Flüssigkristallanzeige
JPH05315615A (ja) * 1992-05-08 1993-11-26 Nippon Steel Corp 薄膜トランジスタ
JP3149040B2 (ja) * 1992-06-04 2001-03-26 富士通株式会社 薄膜トランジスタ・マトリクス及びその製造方法
JPH0637311A (ja) * 1992-07-15 1994-02-10 Rohm Co Ltd Ｍｏｓトランジスタ
JP3171673B2 (ja) * 1992-07-16 2001-05-28 シャープ株式会社 薄膜トランジスタ及びその製造方法
JPH06104241A (ja) 1992-09-18 1994-04-15 Fujitsu Ltd アルミニウム電極のパターニング方法
JPH06188419A (ja) * 1992-12-16 1994-07-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JPH06230428A (ja) 1993-02-08 1994-08-19 Hitachi Ltd 液晶表示装置およびその製造方法
JP3192813B2 (ja) 1993-03-25 2001-07-30 株式会社東芝 液晶表示装置
JPH0730125A (ja) * 1993-07-07 1995-01-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100302999B1 (ko) 1993-07-22 2001-12-15 구본준, 론 위라하디락사 이중게이트를이용한박막트랜지스터
JP2614403B2 (ja) 1993-08-06 1997-05-28 インターナショナル・ビジネス・マシーンズ・コーポレイション テーパエッチング方法
JPH0777695A (ja) 1993-09-10 1995-03-20 Toshiba Corp 液晶表示装置及びその製造方法
JP3488730B2 (ja) * 1993-11-05 2004-01-19 株式会社ルネサステクノロジ 半導体集積回路装置
JP3377853B2 (ja) * 1994-03-23 2003-02-17 ティーディーケイ株式会社 薄膜トランジスタの作製方法
JPH07297185A (ja) * 1994-04-20 1995-11-10 Matsushita Electric Ind Co Ltd 金属配線およびそれを用いた薄膜トランジスタとｔｆｔ液晶表示装置と金属配線の形成方法
JP3273582B2 (ja) * 1994-05-13 2002-04-08 キヤノン株式会社 記憶装置
JPH0895083A (ja) * 1994-09-21 1996-04-12 Mitsubishi Electric Corp 液晶表示装置
JP2689921B2 (ja) * 1994-09-29 1997-12-10 日本電気株式会社 半導体不揮発性記憶装置及びその製造方法
JPH08106107A (ja) * 1994-10-04 1996-04-23 Fujitsu Ltd 薄膜トランジスタマトリクスの製造方法及び薄膜トランジスタマトリクス
JP2914559B2 (ja) * 1994-11-08 1999-07-05 松下電器産業株式会社 液晶パネル用基板とその製造方法
JPH08254680A (ja) 1995-03-17 1996-10-01 Toshiba Corp 半導体装置およびその製造方法
JPH08264790A (ja) * 1995-03-22 1996-10-11 Toshiba Corp 薄膜電解効果トランジスタ及び液晶表示装置
JP2820064B2 (ja) * 1995-04-27 1998-11-05 松下電器産業株式会社 薄膜トランジスタとこれを用いた液晶表示装置
JPH095786A (ja) * 1995-06-21 1997-01-10 Advanced Display:Kk Ｔｆｔアレイ基板並びにこれを用いた液晶表示装置およびｔｆｔアレイ基板の製造方法
JPH097531A (ja) 1995-06-20 1997-01-10 Futaba Corp 電界放出型プリントヘッド
JP3286152B2 (ja) * 1995-06-29 2002-05-27 シャープ株式会社 薄膜トランジスタ回路および画像表示装置
JPH0964366A (ja) * 1995-08-23 1997-03-07 Toshiba Corp 薄膜トランジスタ
KR0175409B1 (ko) * 1995-11-20 1999-02-18 김광호 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
DE69635239T2 (de) 1995-11-21 2006-07-06 Samsung Electronics Co., Ltd., Suwon Verfahren zur Herstellung einer Flüssigkristall-Anzeige
KR0186206B1 (ko) 1995-11-21 1999-05-01 구자홍 액정표시소자 및 그의 제조방법
JP2865039B2 (ja) * 1995-12-26 1999-03-08 日本電気株式会社 薄膜トランジスタ基板の製造方法
US5731216A (en) * 1996-03-27 1998-03-24 Image Quest Technologies, Inc. Method of making an active matrix display incorporating an improved TFT
US5670062A (en) 1996-06-07 1997-09-23 Lucent Technologies Inc. Method for producing tapered lines
US5721164A (en) * 1996-11-12 1998-02-24 Industrial Technology Research Institute Method of manufacturing thin film transistors
KR100248123B1 (ko) 1997-03-04 2000-03-15 구본준 박막트랜지스터및그의제조방법
KR100392909B1 (ko) * 1997-08-26 2004-03-22 엘지.필립스 엘시디 주식회사 박막트랜지스터및그의제조방법
US5982004A (en) * 1997-06-20 1999-11-09 Hong Kong University Of Science & Technology Polysilicon devices and a method for fabrication thereof
JPH1120068A (ja) 1998-06-08 1999-01-26 Toto Ltd 光触媒機能を有する部材及びその製造方法
JP2001222448A (ja) 2000-02-10 2001-08-17 Nec Corp 自己書き換えプログラムのキャッシュ同期不正を検出する命令レベルシミュレータ
JP2004097531A (ja) 2002-09-10 2004-04-02 Kanea Trading:Kk ピアス兼イヤリング
JP4097531B2 (ja) 2003-01-10 2008-06-11 三洋電機株式会社 物理量の検出装置
JP2005315615A (ja) 2004-04-27 2005-11-10 Star Technologies Inc テストカード
JP4426414B2 (ja) 2004-10-01 2010-03-03 三菱樹脂株式会社 ストレッチフィルム
JP4488424B2 (ja) 2005-03-31 2010-06-23 富士重工業株式会社 ワイパ装置のヘッドカバー取付け構造
JP4621570B2 (ja) 2005-09-15 2011-01-26 ユニタイト株式会社 パイル締結構造およびそれに使用する締結具
JP2008095083A (ja) 2006-09-11 2008-04-24 Mitsui Chemicals Inc 雑貨成形体
JP5315615B2 (ja) 2007-02-08 2013-10-16 日産自動車株式会社 燃料電池及びセパレータ
JP2008254680A (ja) 2007-04-09 2008-10-23 Denso Corp 車両用表示装置
KR100954593B1 (ko) 2009-09-18 2010-04-26 보라시스(주) 음성패킷망 품질측정 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5036370A (en) * 1989-07-04 1991-07-30 Sharp Kabushiki Kaisha Thin film semiconductor array device

Also Published As

Publication number Publication date
GB2322968B (en) 1999-09-29
KR100248123B1 (ko) 2000-03-15
FR2761808B1 (fr) 2003-01-31
KR19980072296A (ko) 1998-11-05
US20030164520A1 (en) 2003-09-04
US6815321B2 (en) 2004-11-09
US6340610B1 (en) 2002-01-22
FR2761808A1 (fr) 1998-10-09
DE19808989A1 (de) 1998-09-10
US7176489B2 (en) 2007-02-13
US20020140034A1 (en) 2002-10-03
US6548829B2 (en) 2003-04-15
JPH10256561A (ja) 1998-09-25
US5905274A (en) 1999-05-18
USRE45579E1 (en) 2015-06-23
US20040229413A1 (en) 2004-11-18
GB2322968A (en) 1998-09-09
GB9804417D0 (en) 1998-04-29
JP2009290223A (ja) 2009-12-10
US20020009838A1 (en) 2002-01-24
USRE45841E1 (en) 2016-01-12
JP2010147494A (ja) 2010-07-01

Similar Documents

Publication Publication Date Title
DE19808989B4 (de) Dünnschichttransistor und Herstellungsverfahren dafür
DE19808990C2 (de) Dünnschichttransistor und Herstellungsverfahren dafür
DE19839063B4 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür
DE19727212C2 (de) Herstellungsverfahren für einen Dünnschichttransistor, Dünnschichttransistor und daraus aufgebautes Flüssigkristallanzeigepaneel
DE69110563T2 (de) Flüssigkristall-Anzeigevorrichtung.
DE19906815B4 (de) Flüssigkristallanzeige und Verfahren zur Herstellung derselben
DE19758065C2 (de) Verfahren zur Herstellung eines aktiven Paneels für eine Flüssigkristallanzeigevorrichtung
DE19752649C2 (de) Flüssigkristallanzeigevorrichtung und ein Verfahren zu ihrer Herstellung
DE68923727T2 (de) Verfahren zur Herstellung eines aktiven Matrixsubstrats.
DE10355666B4 (de) Dünnschichttransistor-Matrixsubstrat sowie Verfahren zu dessen Herstellung
DE69833717T2 (de) Flüssigkristall-Anzeigevorrichtung mit aktiver Matrix mit querelektrischem Feld und Verfahren zu ihrer Herstellung
DE3884891T2 (de) Aktive Matrixzelle und deren Herstellungsverfahren.
DE69408000T2 (de) Flüssigkristall-Anzeigevorrichtungen mit aus Metalloxid und Halbleitermaterial bestehenden Mehrschicht-Gatebusleitungen
DE10354866B4 (de) Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung
DE19712233A1 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE19714692C2 (de) Dünnschichttransistor und Herstellungsverfahren dafür
DE102004048723B4 (de) Herstellverfahren für ein Dünnschichttransistorarray-Substrat
DE19814676A1 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE10150432A1 (de) Arraysubstrat für eine Flüssigkristallanzeige und Verfahren zu dessen Herstellung
DE3602124A1 (de) Amorpher silicium-duennschichttransistor
DE10317628A1 (de) Matrixsubstrat für eine Flüssigkristallanzeigevorrichtung und Verfahren zu dessen Herstellung
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
DE10352404A1 (de) Matrixsubstrat für eine Flüssigkristallanzeigevorrichtung und Verfahren zu dessen Herstellung
DE19724245B4 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE19651590A1 (de) Belichtungsvorrichtung und Verfahren zur Ausbildung eines Dünnschichttransistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: LG PHILIPS LCD CO., LTD., SEOUL/SOUL, KR

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: LG DISPLAY CO., LTD., SEOUL, KR

R071 Expiry of right