DE10317628A1 - Matrixsubstrat für eine Flüssigkristallanzeigevorrichtung und Verfahren zu dessen Herstellung - Google Patents
Matrixsubstrat für eine Flüssigkristallanzeigevorrichtung und Verfahren zu dessen HerstellungInfo
- Publication number
- DE10317628A1 DE10317628A1 DE10317628A DE10317628A DE10317628A1 DE 10317628 A1 DE10317628 A1 DE 10317628A1 DE 10317628 A DE10317628 A DE 10317628A DE 10317628 A DE10317628 A DE 10317628A DE 10317628 A1 DE10317628 A1 DE 10317628A1
- Authority
- DE
- Germany
- Prior art keywords
- gate
- forming
- odd
- shorting bar
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 81
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 34
- 239000002131 composite material Substances 0.000 title abstract 4
- 238000004519 manufacturing process Methods 0.000 claims abstract description 25
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract description 18
- 239000011733 molybdenum Substances 0.000 claims abstract description 18
- 239000010409 thin film Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 55
- 239000000463 material Substances 0.000 claims description 51
- 229920002120 photoresistant polymer Polymers 0.000 claims description 51
- 239000011159 matrix material Substances 0.000 claims description 24
- 238000002161 passivation Methods 0.000 claims description 10
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 claims 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 27
- 230000000873 masking effect Effects 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000004020 conductor Substances 0.000 description 6
- 239000011651 chromium Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000004380 ashing Methods 0.000 description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
-
- H01L27/124—
-
- H01L27/1288—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Ein Matrixsubstrat für eine Flüssigkristallanzeigevorrichtung weist auf: ein Substrat, eine Mehrzahl von aus einem ersten Material gebildeten Gateleitungen und eine Mehrzahl von aus einem zweiten Material gebildeten Datenleitungen auf dem Substrat, die einander kreuzen, eine Mehrzahl von elektrisch an die Gateleitungen und die Datenleitungen angeschlossenen Dünnschichttransistoren, eine Mehrzahl von an die Dünnschichttransistoren angeschlossenen Pixelelektroden, eine Mehrzahl ungeradzahliger und geradzahliger, an die Gateleitungen angeschlossenen Gateanschlüsse, einen ersten Kurzschlussbügel, der an ungeradzahlige Gateanschlüsse elektrisch angeschlossen und aus dem ersten Material hergestellt ist, einen zweiten Kurzschlussbügel, der an geradzahlige Gateanschlüsse elektrisch angeschlossen und aus dem zweiten Material hergestellt ist, einen dritten Kurzschlussbügel, der an ungeradzahlige Datenanschlüsse elektrisch angeschlossen und aus dem ersten Material hergestellt ist, einen vierten Kurzschlussbügel, der an geradzahlige Datenanschlüsse elektrisch angeschlossen und aus dem zweiten Material hergestellt ist, erste bis vierte Anschlussleitungen, die an die Kurzschlussbügel elektrisch angeschlossen und aus dem ersten Material hergestellt sind, und erste bis vierte Testanschlüsse, die an die Anschlussleitungen angeschlossen und aus dem ersten Material hergestellt sind.
Description
- Die vorliegende Erfindung betrifft eine Flüssigkristallanzeige - (LCD = "Liquid Crystal Display") - Vorrichtung, und insbesondere ein Matrixsubstrat für eine Flüssigkristallanzeigevorrichtung und ein Verfahren zu dessen Herstellung.
- Im allgemeinen weist eine Flüssigkristallanzeige - (LCD) - Vorrichtung zwei Substrate auf, die im Abstand voneinander und einander gegenüberliegend angeordnet sind, wobei eine Schicht aus Flüssigkristallmaterial zwischen den beiden Substraten eingefügt ist. Jedes der Substrate weist Elektroden auf, die einander gegenüberliegend angeordnet sind, wobei eine an jede Elektrode angelegte Spannung ein elektrisches Feld zwischen den Elektroden und innerhalb der Schicht aus Flüssigkristallmaterial induziert. Die Ausrichtung der Flüssigkristallmoleküle der Schicht aus Flüssigkristallmaterial wird geändert, indem die Intensität oder die Richtung des angelegten elektrischen Feldes variiert wird. Dementsprechend zeigt die LCD-Vorrichtung ein Bild an, indem die Lichtdurchlässigkeit durch die Schicht aus Flüssigkristallmaterial gemäß der Anordnung der Flüssigkristallmoleküle variiert wird.
- Fig. 1 zeigt eine vergrößerte perspektivische Ansicht einer Flüssigkristallanzeige - (LCD) - Vorrichtung gemäß dem Stand der Technik. Gemäß Fig. 1 weist eine LCD-Vorrichtung 7 ein oberes Substrat 5 und ein unteres Substrat 5 auf, die im Abstand voneinander und einander gegenüberliegend angeordnet sind, sowie eine Schicht 90 aus Flüssigkristallmaterial, die zwischen dem oberen und unteren Substrat 5 und 9 eingefügt ist. Das obere Substrat 5 weist auf ihrer inneren Oberfläche aufeinanderfolgend eine schwarze Matrix 2, eine Farbfilterschicht 1 und eine transparente gemeinsame Elektrode 18 auf. Die schwarze Matrix 2 weist Öffnungen auf, die jeweils einen von drei Sub-Farbfiltern roter (R), grüner (G) und blauer (B) Farbe aufweisen.
- Eine Gateleitung 11 und eine Datenleitung 36 sind auf der Innenseite des unteren Substrats 9 ausgebildet, welches im allgemeinen als Matrixsubstrat bezeichnet ist, so dass die Gateleitung 11 und die Datenleitung 36 einander derart kreuzen, dass sie einen Pixelbereich P definieren. Zusätzlich ist jeweils ein Dünnschichttransistor T an dem Schnittpunkt der Gateleitung 11 und der Datenleitung 36 ausgebildet und weist eine Gateelektrode, eine Sourceelektrode und eine Drainelektrode auf. Eine Pixelelektrode 53 ist innerhalb des Pixelbereichs P entsprechend den Sub-Farbfiltern (R), (G), und (B) ausgebildet und elektrisch an den Dünnschichttransistor T angeschlossen. Die Pixelelektrode 53 ist aus einem lichtdurchlässigen leitfähigen Material wie beispielsweise Indium-Zinn-Oxid (ITO) hergestellt.
- Ein Abtastimpuls wird an die Gateelektrode des Dünnschichttransistors T entlang der Gateleitung angelegt, und ein Datensignal wird an die Sourceelektrode des Dünnschichttransistors T entlang der Datenleitung 36 angelegt. Dementsprechend wird die Lichtdurchlässigkeit durch die Schicht 90 aus Flüssigkristallmaterial eingestellt, indem die elektrischen und optischen Eigenschaften der Schicht 90 aus Flüssigkristallmaterial gesteuert werden. Beispielsweise weist die Schicht 90 aus Flüssigkristallmaterial ein dielektrisches anisotropes Material mit spontanen Polarisationseigenschaften auf, so dass die Flüssigkristallmoleküle einen Dipol ausbilden, wenn das elektrische Feld induziert wird. Folglich werden die Flüssigkristallmoleküle der Schicht 90 aus Flüssigkristallmaterial mittels des angelegten elektrischen Feldes gesteuert. Zusätzlich wird die optische Modulation der Schicht 90 aus Flüssigkristallmaterial entsprechend der Anordnung der Flüssigkristallmoleküle eingestellt. Daher werden Bilder in der LCD-Vorrichtung erzeugt, indem die Lichtdurchlässigkeit der Flüssigkristallmaterialschicht 90 gemäß der optischen Modulation der Schicht 90 aus Flüssigkristallmaterial gesteuert wird.
- Fig. 2 zeigt eine Draufsicht eines Matrixsubstrats für eine LCD-Vorrichtung gemäß dem Stand der Technik, Fig. 3 zeigt eine vergrößerte Draufsicht eines Bereichs "A" aus Fig. 2 gemäß dem Stand der Technik, Fig. 4 zeigt eine vergrößerte Draufsicht eines Bereichs "B" aus Fig. 2 gemäß dem Stand der Technik, und Fig. 5 zeigt eine vergrößerte Draufsicht eines Bereichs "C" aus Fig. 2 gemäß dem Stand der Technik.
- Gemäß Fig. 2 sind Gateleitungen 11 und Datenleitungen 36 auf einem Substrat 9 derart ausgebildet, dass sie einander kreuzen, wodurch sie Pixelbereiche P definieren. Ein Dünnschichttransistor T (in Fig. 5) ist an dem Schnittpunkt jeder Gate- und Datenleitung 11 und 36 so angeordnet, dass er als Schaltelement dient. Der Dünnschichttransistor T weist eine Gateelektrode 13, die an die Gateleitung 11 zum Empfangen von Abtastsignalen angeschlossen ist, eine Sourceelektrode 33, die an die Datenleitung 36 angeschlossen ist und Datensignale empfängt, und eine Drainelektrode 35, die von der Sourceelektrode 33 beabstandet ist, auf. Zusätzlich weist der Dünnschichttransistor T eine aktive Schicht 49 zwischen der Gateelektrode 13 und der Sourceelektrode 33 und der Drainelektrode 35 auf, und eine transparente Pixelelektrode 53 ist an dem Pixelbereich P ausgebildet und an die Drainelektrode 35 angeschlossen.
- Gemäß Fig. 3 ist ein Gateanschluss 15 an einem Ende der Gateleitung 11 ausgebildet, und eine Gateanschlussstelle 60 überlappt den Gateanschluss 15. Die Gateanschlussstelle 60 kann aus dem gleichen Material wie die Pixelelektrode 53 ausgebildet sein. Der Gateanschluss 15 weist ungeradzahlige und geradzahlige Gateanschlüsse 15a und 15b auf, wobei der ungeradzahlige Gateanschluss 15a an einen ersten Kurzschlussbügel 17 und der geradzahlige Gateanschluss 15b an einen zweiten Kurzschlussbügel 37 angeschlossen ist.
- Gemäß Fig. 4 ist ein Datenanschluss 38 an einem Ende der Datenleitung 36 ausgebildet, und eine Datenanschlussstelle 62 überlappt den Datenanschluss 38. Die Datenanschlussstelle 62 kann aus dem gleichen Material wie die Pixelelektrode 53 ausgebildet sein. Der Datenanschluss 38 weist ebenfalls ungeradzahlige und geradzahlige Datenanschlüsse 38a und 38b auf, wobei der ungeradzahlige Datenanschluss 38a an einen dritten Kurzschlussbügel 19 und der geradzahlige Datenanschluss 38b an einen vierten Kurzschlussbügel 39 angeschlossen ist.
- Gemäß Fig. 3 und 4 sind der erste bis vierte Kurzschlussbügel 17, 37, 19 und 39 elektrisch an einen ersten, zweiten, dritten und vierten Testanschluss 21, 41, 23 und 43 (in Fig. 2) über erste, zweite, dritte bzw. vierte Anschlussleitungen 20, 45, 25 bzw. 47 (in Fig. 2) angeschlossen. Der erste, zweite, dritte und vierte Testanschluss 21, 41, 23 und 43 sind jeweils entlang einer Leitung auf einem Abschnitt des Substrats 9 ausgebildet. Der erste und der dritte Kurzschlussbügel 17 und 19 sind aus dem gleichen Material wie die Gateleitung 11 hergestellt, und der zweite und der vierte Kurzschlussbügel 37 und 39 sind aus dem gleichen Material wie die Datenleitung 36 hergestellt. Ferner sind der erste und der dritte Testanschluss 21 und 23 aus dem gleichen Material wie die Gateleitung 11 hergestellt, und die erste und die dritte Anschlussleitung 20 und 25 sind aus dem gleichen Material wie die Datenleitung 36 hergestellt. Dementsprechend ist. der geradzahlige Gateanschluss 15b elektrisch an den zweiten Kurzschlussbügel 37 über die Gateanschlussstelle 60 angeschlossen, und der geradzahlige Datenanschluss 38b ist elektrisch an den vierten Kurzschlussbügel 39 über die Datenanschlussstelle 62 angeschlossen. Zusätzlich werden die Kurzschlussbügel 17, 37, 19 und 39 nach dem Testprozess des Matrixsubstrats mittels Schneidens des Substrates 9 entfernt.
- Fig. 6A bis 6F zeigen Querschnittsansichten eines Matrixsubstrats während eines Verfahrens zur Herstellung des Matrixsubstrats unter Verwendung von vier Masken entlang der Linie VI-VI aus Fig. 5 gemäß dem Stand der Technik, und Fig. 7A bis 7F zeigen Querschnittsansichten eines Matrixsubstrats während eines Verfahrens zur Herstellung des Matrixsubstrats unter Verwendung von vier Masken entlang der Linie VII-VII aus Fig. 2 gemäß dem Stand der Technik.
- Gemäß Fig. 6A und 7A wird eine Gateelektrode 13 auf einem Substrat 9 ausgebildet, indem eine erste metallische Schicht abgeschieden wird und die erste metallische Schicht mittels eines ersten Maskierungsprozesses strukturiert wird.
- Zusätzlich werden auch eine Gateleitung 11 (in Fig. 5) und ein Gateanschluss 15 (in Fig. 3) auf dem Substrat 9 ausgebildet. Als nächstes werden eine Gateisolationsschicht 29, eine Schicht 30 aus amorphem Silizium, eine Schicht 31aus dotiertem amorphen Silizium und eine zweite metallische Schicht 32 aufeinanderfolgend auf dem Substrat 9 und der Gateelektrode 13 ausgebildet. Zusätzlich wird eine Photoresistschicht 70 auf der zweiten metallischen Schicht 32 ausgebildet, indem ein Photoresistmaterial aufgebracht wird. Die Gateisolierungsschicht 29 ist aus einem anorganischen isolierenden Material wie beispielsweise Siliziumnitrid (SiNx) und Siliziumdioxid (SiO2) ausgebildet, und die zweite metallische Schicht 32 kann aus Chrom (Cr) oder Molybdän (Mo) gebildet sein.
- Gemäß Fig. 6B und 7B weist eine Maske 80 einen undurchlässigen Abschnitt M1, einen halbdurchlässigen Abschnitt M2 und einen durchlässigen Abschnitt M3 auf, die über der Photoresistschicht 70 angeordnet sind, wobei der undurchlässige Abschnitt M1 einem Source-Drain-Bereich D und der halbdurchlässige Bereich M2 einem Kanalbereich E entspricht. Die Photoresistschicht 70 kann von positivem Typ sein, wobei ein belichteter Abschnitt entwickelt und entfernt wird. Anschließend wird die Photoresistschicht 70 belichtet, so dass der dem halbdurchlässigen Abschnitt M2 entsprechende Abschnitt der Photoresistschicht 70 weniger stark belichtet wird als die dem durchlässigen Abschnitt M3 entsprechende Photoresistschicht 70. Der halbdurchlässige Abschnitt M2 kann Schlitze oder eine halbdurchlässige Schicht aufweisen.
- Gemäß Fig. 6C und 7C wird die freigelegte Photoresistschicht 70 (in Fig. 6B und 7B) entwickelt, wobei eine Photoresiststruktur 72 mit unterschiedlichen Dicken ausgebildet wird. Eine Photoresiststruktur 72a mit einer ersten Dicke entspricht dem undurchlässigen Abschnitt M1 (in Fig. 6B und 7B) und eine Photoresiststruktur 72b mit einer zweiten Dicke, welche dünner als die erste Dicke 72a ist, entspricht dem halbdurchlässigen Abschnitt M2 (in Fig. 6B). Außerdem gibt es keine Photoresiststruktur in einem Bereich, der dem durchlässigen Abschnitt M3 (in Fig. 6B und 7B) entspricht.
- Gemäß Fig. 6D und 7D werden die zweite metallische Schicht 32, die Schicht 31 aus dotiertem amorphen Silizium und die Schicht 30 aus amorphem Silizium (aus Fig. 6C und 7C), die mittels der Photoresiststruktur 32 freigelegt wurden, strukturiert, und die Photoresiststruktur 72 wird entfernt. Folglich werden die Sourceelektrode 33 und die Drainelektrode 35, eine ohmsche Kontaktschicht 51, eine aktive Schicht 49 und eine vierte Anschlussleitung 47 (ebenfalls in Fig. 2) mittels eines zweiten Maskierungsprozesses unter Verwendung der Maske 80 (in Fig. 6B und 7B) ausgebildet. Dementsprechend werden gemäß Fig. 7D eine amorphe Siliziumstruktur 30a und eine dotierte amorphe Siliziumstruktur 31a ebenfalls unter der vierten Anschlussleitung 47 ausgebildet.
- Gemäß Fig. 6E und 7E wird eine Passivierungsschicht 56 auf der Sourceelektrode 33 und der Drainelektrode 35 und der vierten Anschlussleitung 47 ausgebildet, indem ein transparentes organisches Material wie beispielsweise Benzocyclobuten (BCB) und ein Acrylharz aufgebracht wird, oder indem ein anorganisches Material, wie beispielsweise Siliziumnitrid (SiNx) und Siliziumdioxid (SiO2) aufgebracht wird. Als nächstes wird gemäß Fig. 6E die Passivierungsschicht 56 mittels eines dritten Maskierungsprozesses strukturiert, wodurch ein Drainkontaktloch 58 gebildet wird, welches einen Abschnitt der Drainelektrode 35 freilegt.
- Gemäß Fig. 6F wird eine Pixelelektrode 53 auf der Passivierungsschicht 56 gebildet, indem ein transparentes leitfähiges Material, wie beispielsweise Indium-Zinn-Oxid (ITO) und Indium-Zink-Oxid (IZO) aufgebracht und das transparente leitfähige Material mittels eines vierten Maskierungsprozesses strukturiert wird. Die Pixelelektrode 53 wird an die Drainelektrode 35 durch das Drainkontaktloch 58 angeschlossen.
- Alternativ wird der zweite Maskierungsprozess in anderer Weise, abhängig von einem Material der zweiten metallischen Schicht 32 (in Fig. 6C und 7C), wie beispielsweise Chrom und Molybdän, fortgesetzt. Der zweite Maskierungsprozess gemäß dem Chrommaterial wird nachfolgend unter Bezugnahme auf die Abbildungen beschrieben.
- Fig. 8A bis 8C zeigen Querschnittsansichten des Matrixsubstrats entlang der Linie VI-VI aus Fig. 5 während eines zweiten Maskierungsprozesses des Matrixsubstrats gemäß dem Stand der Technik, und Fig. 9A bis 9C zeigen Querschnittsansichten des Matrixsubstrats entlang der Linie VII-VII aus Fig. 2 während eines zweiten Maskierungsprozesses des Matrixsubstrats gemäß dem Stand der Technik.
- Gemäß Fig. 8A und 9A werden die zweite metallische Schicht 32, die Schicht 31 aus dotiertem amorphen Silizium und die Schicht 30 aus amorphem Silizium (in Figur CC und 7C), die mittels der Photoresiststruktur 72 (in Fig. 6C und 7C) freigelegt wurden, entfernt. Die zweite metallische Schicht 32 (in Fig. 6C und 7C), die aus Chrom hergestellt ist, wird mittels eines Nassätzverfahrens geätzt, und die Schicht 31 aus dotiertem amorphen Silizium und die Schicht 30 aus amorphem Silizium (in Fig. 6C und 7C) werden mittels eines Trockenätzverfahrens strukturiert. Folglich werden eine Source- und Drainstruktur 32a, eine Struktur 51a aus dotiertem amorphen Silizium, eine aktive Schicht 49 und eine vierte Anschlussleitung 47 ausgebildet. Als nächstes wird die Struktur 72b mit einer zweiten Dicke (in Fig. 6C), die dem Kanalbereich "EX" entspricht, mittels eines Veraschungsprozesses entfernt, wodurch ein Abschnitt der Source- und Drainstruktur 32a freigelegt wird.
- Dementsprechend wird die Photoresiststruktur 72a mit der ersten Dicke partiell entfernt, wodurch die Dicke der Photoresiststruktur 72a mit der ersten Dicke reduziert wird. Gemäß Fig. 8B und 9B wird die Source- und Drainstruktur 32a (in Fig. 8A) unter Verwendung der Photoresiststruktur 72a mit der ersten Dicke als Ätzmaske nassgeätzt. Dementsprechend werden gemäß Fig. 8B eine Sourceelektrode 33 und eine Drainelektrode 35 ausgebildet und ein Abschnitt der Struktur 51a aus dotiertem amorphen Silizium freigelegt.
- Gemäß Fig. 8C und 9C wird die Struktur 51a aus dotiertem amorphen Silizium (in Fig. 8B), die von der Sourceelektrode 33 und der Drainelektrode 35 freigelegt wurde, trockengeätzt. Folglich wird eine ohmsche Kontaktschicht 51 ausgebildet. Außerdem wird gemäß Fig. 6D und 7D die verbleibende Photoresiststruktur 72a (in Fig. 8C und 9C) entfernt.
- Folglich besteht, wenn die zweite metallische Schicht 32 (aus Fig. 6C und 7C) aus Chrom hergestellt ist, der zweite Maskierungsprozess aus einem ersten Nassätz-Schritt, einem ersten Trockenätz-Schritt, einem zweiten Nassätz-Schritt und einem zweiten Trockenätz-Schritt. Dementsprechend nimmt die gesamte Herstellungszeit zu.
- Alternativ kann die zweite metallische Schicht 32 (in Fig. 6C und 7C) aus Molybdän hergestellt und trockengeätzt werden. Der zweite Maskierungsprozess gemäß dem Molybdänmaterial wird nachfolgend unter Bezugnahme auf die Abbildungen beschrieben.
- Fig. 10A und 10B zeigen Querschnittsansichten des Matrixsubstrats entlang der Linie VI-VI aus Fig. 5 während eines weiteren zweiten Maskierungsprozesses des Matrixsubstrats gemäß dem Stand der Technik, und Fig. 11A und 11B zeigen Querschnittsansichten des Matrixsubstrats entlang der Linie ViI-ViI aus Fig. 2 während eines weiteren zweiten Maskierungsprozesses des Matrixsubstrats gemäß dem Stand der Technik.
- Gemäß Fig. 10A und 11A werden die zweite metallische Schicht 32, die Schicht 31 aus dotiertem amorphen Silizium und die Schicht 30 aus amorphen Silizium (in Fig. 6C und 7C), die mittels der Photoresiststruktur 72 (in Fig. 6C und 7C) freigelegt wurden, mittels eines Trockenätzverfahrens entfernt, wobei die zweite metallische Schicht 32 aus Molybdän hergestellt ist. Folglich werden eine Source- und Drainstruktur 32a, eine Struktur 51a aus dotiertem amorphen Silizium, eine aktive Schicht 49 und eine vierte Anschlussleitung 47 ausgebildet. Als nächstes wird die Photoresiststruktur 72b mit der zweiten Dicke (in Fig. 6C) mittels eines Veraschungsprozesses entfernt, wodurch ein Abschnitt der Source- und Drainstruktur 32a entsprechend der Kanalregion "E" freigelegt wird. Zu diesem Zeitpunkt wird die Photoresiststruktur 72a mit der ersten Dicke teilweise entfernt, wodurch die Dicke der Photoresiststruktur 72a mit der ersten Dicke reduziert wird.
- Gemäß Fig. 10B und 11B werden die Source- und Drainstruktur 32a (in Fig. 10A) und die Schicht 31a aus dotiertem amorphen Silizium unter Verwendung der Photoresiststruktur 72a mit der ersten Dicke als Maske gleichzeitig trockengeätzt. Dementsprechend werden Sourceelektrode 33 und Drainelektrode 35 und eine ohmsche Kontaktschicht 51 ausgebildet, und ein Abschnitt der aktiven Schicht 49 wird freigelegt. Wie in Fig. 6D und 7D gezeigt ist, wird dann die verbleibende Photoresiststruktur 72a (aus Fig. 10B und 11B) entfernt.
- Allerdings wird während des Veraschungsprozesses die Photoresistschicht in einem äußeren Bereich des Substrats, d. h. die Photoresiststruktur 72a, welche der vierten Anschlussleitung 47 (in Fig. 11A) entspricht, mit einer schnelleren Rate als die Photoresiststruktur 72a auf der Source- und Drainstruktur 32a (in Fig. 10A) entfernt. Außerdem wird, wie in Fig. 11B gezeigt ist, ein Teil der vierten Anschlussleitung 47 unbeabsichtigterweise entfernt. Wenn Molybdän für die zweite metallische Schicht 32 (in Fig. 6C und 7C) verwendet wird, kann die Herstellungszeit reduziert werden, aber es können Testleitungen wie Kurzschlussbügel und Anschlussleitungen abgetrennt werden.
- Es ist dementsprechend ein Ziel der vorliegenden Erfindung, ein Matrixsubstrat für eine Flüssigkristallanzeigevorrichtung und ein Verfahren zu dessen Herstellung zu schaffen, wobei eines oder mehrere Probleme aufgrund der Beschränkungen und Nachteile des Standes der Technik vermieden werden.
- Ein Vorteil der vorliegenden Erfindung besteht darin, dass ein Matrixsubstrat für eine Flüssigkristallanzeigevorrichtung und ein Verfahren zu dessen Herstellung geschaffen werden, wobei eine Signalunterbrechung verhindert wird.
- Es ist ein weiteres Ziel der vorliegenden Erfindung, ein Matrixsubstrat für eine Flüssigkristallanzeigevorrichtung und ein Verfahren zu dessen Herstellung zu schaffen, wobei die Herstellungszeit verkürzt wird.
- Weitere Merkmale und Vorteile der Erfindung werden in der nachfolgenden Beschreibung dargelegt und teilweise aus der Beschreibung oder aus der Ausübung der Erfindung deutlich. Die Merkmale und weiteren Vorteile der Erfindung werden mittels des Aufbaus realisiert und erreicht, wie er in der Beschreibung und den Patentansprüchen sowie in den beigefügten Abbildungen dargelegt ist.
- Um diese und weitere Vorteile zu erreichen und gemäß der Zielsetzung der vorliegenden Erfindung, wie sie beispielhaft ausgeführt und umfangreich beschrieben ist, weist ein Matrixsubstrat für eine Flüssigkristallanzeigevorrichtung ein Substrat, eine Mehrzahl von aus einem ersten Material gebildeten Gateleitungen und einer Mehrzahl von aus einem zweiten Material gebildeten Datenleitungen auf dem Substrat, wobei die Mehrzahl von Gateleitungen und die Mehrzahl von Datenleitungen einander kreuzen, eine Mehrzahl von Dünnschichttransistoren, die elektrisch an die Mehrzahl von Gateleitungen und die Mehrzahl von Datenleitungen angeschlossen sind, eine Mehrzahl von Pixelelektroden, die an die Mehrzahl von Dünnschichttransistoren angeschlossen sind, eine Mehrzahl ungeradzahliger und geradzahliger Gateanschlüsse, die an die Mehrzahl von Gateleitungen angeschlossen sind, eine Mehrzahl von ungeradzahligen und geradzahligen Datenanschlüssen, die an die Mehrzahl von Datenleitungen angeschlossen sind, einen ersten Kurzschlussbügel, der an jeden der ungeradzahligen Gateanschlüsse elektrisch angeschlossen ist, wobei der erste Kurzschlussbügel aus dem ersten Material hergestellt ist, einen zweiten Kurzschlussbügel, der an jeden geradzahligen Gateanschluss elektrisch angeschlossen ist, wobei der zweite Kurzschlussbügel aus dem zweiten Material hergestellt ist, einen dritten Kurzschlussbügel, der an jeden ungeradzahligen Datenanschluss elektrisch angeschlossen ist, wobei der dritte Kurzschlussbügel aus dem ersten Material hergestellt ist, einen vierten Kurzschlussbügel, der an jeden geradzahligen Datenanschluss elektrisch angeschlossen ist, wobei der vierte Kurzschlussbügel aus dem zweiten Material hergestellt ist, erste, zweite, dritte und vierte Anschlussleitungen, die an den ersten, zweiten, dritten bzw. vierten Kurzschlussbügel elektrisch angeschlossen sind, wobei die ersten, zweiten, dritten und vierten Anschlussleitungen aus dem ersten Material hergestellt sind, und erste, zweite, dritte und vierte Testanschlüsse, die an die ersten, zweiten, dritten bzw. vierten Anschlussleitungen angeschlossen sind, wobei die ersten, zweiten, dritten und vierten Testanschlüsse aus dem ersten Material hergestellt sind, auf.
- Gemäß einem weiteren Aspekt weist ein Verfahren zur Herstellung eines Matrixsubstrats für eine Flüssigkristallanzeigevorrichtung folgende Schritte auf: Ausbilden einer Mehrzahl von Gateleitungen, einer Mehrzahl von Gateelektroden und einer Mehrzahl von ungeradzahligen und geradzahligen Gateanschlüssen auf einem Substrat, Ausbilden einer Gateisolierungsschicht auf der Mehrzahl von Gateleitungen, der Mehrzahl von Gateelektroden und der Mehrzahl ungeradzahliger und geradzahliger Gateanschlüsse, Ausbilden einer Mehrzahl aktiver Schichten auf der Gateisolierungsschicht, Ausbilden einer Mehrzahl ohmscher Kontaktschichten auf der Mehrzahl aktiver Schichten, Ausbilden einer Mehrzahl von Datenleitungen, einer Mehrzahl von ungeradzahligen und geradzahligen Datenanschlüssen, einer Mehrzahl von Sourceelektroden und einer Mehrzahl von Drainelektroden auf der Mehrzahl ohmscher Kontaktschichten, Ausbilden eines ersten Kurzschlussbügels, der an jeden ungeradzahligen Gateanschluss elektrisch angeschlossen ist, Ausbilden eines zweiten Kurzschlussbügels, der an jeden geradzahligen Gateanschluss elektrisch angeschlossen ist, Ausbilden eines dritten Kurzschlussbügels, der an jeden ungeradzahligen Datenanschluss angeschlossen ist, Ausbilden eines vierten Kurzschlussbügels, der an jeden geradzahligen Datenanschluss elektrisch angeschlossen ist, Ausbilden erster, zweiter, dritter und vierter Anschlussleitungen, die an den ersten, zweiten, dritten bzw. vierten Kurzschlussbügel elektrisch angeschlossen sind, Ausbilden erster, zweiter, dritter und vierter Testanschlüsse, die an die ersten, zweiten, dritten bzw. vierten Anschlussleitungen angeschlossen sind, Ausbilden einer Passivierungsschicht auf der Mehrzahl von Datenleitungen, der Mehrzahl ungeradzahliger und geradzahliger Datenanschlüsse, der Mehrzahl von Sourceelektroden und der Mehrzahl von Drainelektroden, und Ausbilden einer Mehrzahl von Pixelelektroden auf der Passivierungsschicht, auf, wobei die Schritte des Ausbildens des ersten Kurzschlussbügels, des dritten Kurzschlussbügels, der ersten, zweiten, dritten und vierten Anschlussleitungen und der ersten, zweiten, dritten und vierten Testanschlüsse gleichzeitig mit den Schritten des Ausbildens der Mehrzahl von Gateleitungen, der Mehrzahl von Gateelektroden und der Mehrzahl von ungeradzahligen und geradzahligen Gateanschlüssen durchgeführt werden, und wobei die Schritte des Ausbildens des zweiten Kurzschlussbügels und des vierten Kurzschlussbügels gleichzeitig mit dem Schritt des Ausbildens der Mehrzahl von Datenleitungen, der Mehrzahl von ungeradzahligen und geradzahligen Datenanschlüssen, der Mehrzahl von Sourceelektroden und der Mehrzahl von Drainelektroden durchgeführt werden.
- Es versteht sich, dass sowohl die vorstehende allgemeine Beschreibung als auch die nachfolgende detaillierte Beschreibung beispielhaft und zur Erläuterung angegeben sind und ein tieferes Verständnis der beanspruchten Erfindung schaffen sollen.
- Die beigefügten Abbildungen, die ein tieferes Verständnis der Erfindung geben sollen und einen Teil der Beschreibung darstellen, zeigen Ausführungsformen der Erfindung und dienen zusammen mit der Beschreibung zur Erläuterung der Prinzipien der Erfindung. Es zeigen:
- Fig. 1 eine vergrößerte perspektivische Ansicht einer Flüssigkristallanzeige - (LCD) - Vorrichtung gemäß dem Stand der Technik;
- Fig. 2 eine Draufsicht eines Matrixsubstrats für eine LCD- Vorrichtung gemäß dem Stand der Technik;
- Fig. 3 eine vergrößerte Draufsicht eines Bereichs "A" aus Fig. 2 gemäß dem Stand der Technik;
- Fig. 4 eine vergrößerte Draufsicht eines Bereichs "B" aus Fig. 2 gemäß dem Stand der Technik;
- Fig. 5 eine vergrößerte Draufsicht eines Bereichs "C" aus Fig. 2 gemäß dem Stand der Technik;
- Fig. 6A bis 6F Querschnittsansichten des Matrixsubstrats entlang der Linie VI-VI aus Fig. 5 während eines Verfahrens zur Herstellung des Matrixsubstrats unter Verwendung von vier Masken gemäß dem Stand der Technik;
- Fig. 7A bis 7F Querschnittsansichten des Matrixsubstrats entlang der Linie VII-VII aus Fig. 2 während eines Verfahrens zur Herstellung des Matrixsubstrats unter Verwendung von vier Masken gemäß dem Stand der Technik;
- Fig. 8A bis 8C Querschnittsansichtens des Matrixsubstrats entlang der Linie VI-VI aus Fig. 5 während eines zweiten Maskierungsprozesses des Matrixsubstrats gemäß dem Stand der Technik;
- Fig. 9A bis 9C Querschnittsansichten des Matrixsubstrats entlang der Linie VII-VII aus Fig. 2 während eines zweiten Maskierungsprozesses des Matrixsubstrats gemäß dem Stand der Technik;
- Fig. 101k und 10B Querschnittsansichten des Matrixsubstrats entlang der Linie VI-VI aus Fig. 5 während eines weiteren zweiten Maskierungsprozesses des Matrixsubstrats gemäß dem Stand der Technik;
- Fig. 11A und 11B Querschnittsansichten des Matrixsubstrats entlang der Linie VII-VII aus Fig. 2 während eines weiteren zweiten Maskierungsprozesses des Matrixsubstrats gemäß dem Stand der Technik;
- Fig. 12 eine Draufsicht eines beispielhaften Matrixsubstrats für eine Flüssigkristallanzeige - (LCD) - Vorrichtung gemäß der vorliegenden Erfindung;
- Fig. 13A eine vergrößerte Draufsicht eines Bereichs "F" aus Fig. 12 gemäß der vorliegenden Erfindung;
- Fig. 13B eine vergrößerte Draufsicht des Bereichs "G" aus Fig. 12 gemäß der vorliegenden Erfindung;
- Fig. 14 eine vergrößerte Draufsicht des Bereichs "H" aus Figur
- 12 gemäß der vorliegenden Erfindung;
- Fig. 15 eine vergrößerte Draufsicht des Bereichs "I" aus Figur
- 12 gemäß der vorliegenden Erfindung;
- Fig. 16 eine vergrößerte Draufsicht des Bereichs "J" aus Figur
- 12 gemäß der vorliegenden Erfindung;
- Fig. 17A bis 17G Querschnittsansichten eines Matrixsubstrats entlang der Linie XVII-XVII aus Fig. 16 während beispielhaften Herstellungsverfahrens gemäß der vorliegenden Erfindung;
- Fig. 18A bis 18G Querschnittsansichten des Matrixsubstrats entlang der Linie XVIII-XVIII aus Fig. 14 während des beispielhaften Herstellungsverfahrens gemäß der vorliegenden Erfindung;
- Fig. 19A bis 19G Querschnittsansichten des Matrixsubstrats entlang der Linie XIX-XIX aus Fig. 15 während des beispielhaften Herstellungsverfahrens gemäß der vorliegenden Erfindung; und
- Fig. 20A bis 20G Querschnittsansichten des Matrixsubstrats entlang der Linie XX-XX aus Fig. 13B während des beispielhaften Herstellungsverfahrens gemäß der vorliegenden Erfindung.
- Nachfolgend wird auf die dargestellten Ausführungsformen der vorliegenden Erfindung Bezug genommen, welche in den beigefügten Abbildungen dargestellt sind.
- Fig. 12 zeigt eine Draufsicht eines beispielhaften Matrixsubstrats für eine Flüssigkristallanzeige - (LCD) - Vorrichtung gemäß der vorliegenden Erfindung, Fig. 13A eine vergrößerte Draufsicht eines Bereichs "F" aus Fig. 12 gemäß der vorliegenden Erfindung, Fig. 13B eine vergrößerte Draufsicht eines Bereichs "G" gemäß der vorliegenden Erfindung, Fig. 14 eine vergrößerte Draufsicht eines Bereichs "H" aus Fig. 12 gemäß der vorliegenden Erfindung, Fig. 15 eine vergrößerte Draufsicht eines Bereichs "I" aus Fig. 12 gemäß der vorliegenden Erfindung, und Fig. 16 eine vergrößerte Draufsicht eines Bereichs "J" aus Fig. 12 gemäß der vorliegenden Erfindung.
- Wie in Fig. 12-16 gezeigt ist, können eine Mehrzahl von Gateleitungen 102 und eine Mehrzahl von Datenleitungen 148 auf einem Substrat 100 derart ausgebildet werden, dass sie einander kreuzen, wobei sie auf diese Weise Pixelbereiche P definieren. Außerdem kann jeweils ein Dünnschichttransistor T an dem Schnittpunkt der Gateleitung 102 und der Datenleitung 148 so ausgebildet sein, dass er als Schaltelement dient, und eine Gateelektrode 104, die an die Gateleitung 102 zum Empfangen von Abtastsignalen angeschlossen ist, eine Sourceelektrode 142, die an die Datenleitung 148 zum Empfangen von Datensignalen angeschlossen ist, eine von der Sourceelektrode 142 beabstandete Drainelektrode 146 und eine zwischen der Gateelektrode 104 und der Sourceelektrode 142und der Drainelektrode 146 angeordnete aktive Schicht 140 aufweisen. Außerdem kann eine Pixelelektrode 176 in dem Pixelbereich P ausgebildet und an die Drainelektrode 146 angeschlossen sein.
- Gemäß Fig. 14 kann ein Gateanschluss 108 an einem Ende der Gateleitung 102 ausgebildet sein und geradzahlige und ungeradzahlige Gateanschlüsse 108a und 108b aufweisen. Außerdem kann eine Gateanschlussstelle 178 den Gateanschluss 108 kontaktieren und überlappen und aus dem gleichen Material wie die Pixelelektrode 176 ausgebildet sein. Der ungeradzahlige Gateanschluss 108a kann an einen ersten Kurzschlussbügel 128 angeschlossen sein, und der geradzahlige Gateanschluss 108b kann an einen zweiten Kurzschlussbügel 152 über die Gateanschlussstelle 178 angeschlossen sein.
- Gemäß Fig. 15 kann ein Datenanschluss 150 an einem Ende der Datenleitung 148 ausgebildet sein und ungeradzahlige und geradzahlige Datenanschlüsse 150a und 150b aufweisen. Außerdem kann eine Datenanschlussstelle 180 den Datenanschluss 150 kontaktieren und überlappen und aus dem gleichen Material wie die Pixelelektrode 176 ausgebildet sein. Der ungeradzahlige Datenanschluss 150a kann an einen dritten Kurzschlussbügel 129 über die Datenanschlussstelle 180 angeschlossen sein, und der geradzahlige Datenanschluss 150b kann an einen vierten Kurzschlussbügel 154 angeschlossen sein.
- Gemäß Fig. 12, 14 und 15 können erste bis vierte Testanschlüsse 110, 112, 114 und 116 entlang einer Linie parallel zu dem dritten Kurzschlussbügel 129 auf dem Substrat 100 ausgebildet und im Abstand voneinander angeordnet sein. Der erste bis vierte Testanschluss 110, 112, 114 und 116können elektrisch an einen ersten, zweiten, dritten und vierten Kurzschlussbügel 128, 152, 129 und 154 über eine erste, zweite, dritte bzw. vierte Anschlussleitung 120, 122, 124 und 126 angeschlossen sein.
- Außerdem können der erste und dritte Kurzschlussbügel 128 und 129, der erste bis vierte Testanschluss 110, 112, 114 und 116 und die erste bis vierte Anschlussleitung 120, 122, 124 und 126 aus dem gleichen Material wie die Gateelektrode 104 ausgebildet sein, und der zweite und vierte Kurzschlussbügel 152 und 154 können aus dem gleichen Material wie die Sourceelektrode 142 und die Drainelektrode 146, beispielsweise Molybdän (Mo), hergestellt sein. Folglich können der zweite und vierte Kurzschlussbügel 152 und 154 und die zweite und vierte Anschlussleitung 122 und 126 aneinander jeweils über erste und zweite Anschlussstrukturen 182 bzw. 184 (in Fig. 13A und 13B) angeschlossen sein. Dementsprechend muss die vierte Anschlussleitung 126 selbst dann nicht entfernt werden, wenn die Sourceelektrode 142 und die Drainelektrode 146 aus Molybdän hergestellt sind, wodurch die Herstellungsprozesszeit reduziert wird.
- Fig. 17A bis 17G zeigen Querschnittsansichten des Matrixsubstrats entlang der Linie XVII-XVII aus Fig. 16 während eines beispielhaften Herstellungsverfahrens gemäß der vorliegenden Erfindung, Fig. 18A bis 18G zeigen Querschnittsansichten des Matrixsubstrats entlang der Linie XVIII-XVIII aus Fig. 14 während des beispielhaften Herstellungsverfahrens gemäß der vorliegenden Erfindung, Fig. 19A bis 19G zeigen Querschnittsansichten des Matrixsubstrats entlang der Linie XIX-XIX aus Fig. 15 während des beispielhaften Herstellungsverfahrens gemäß der vorliegenden Erfindung, und Fig. 20A bis 20G zeigen Querschnittsansichten des Matrixsubstrats entlang der Linie XX-XX aus Fig. 13B während des beispielhaften Herstellungsverfahrens gemäß der vorliegenden Erfindung.
- Gemäß Fig. 17A, 18A, 19A und 20A können eine Gateleitung 102 (in Fig. 16), eine Gateelektrode 104 und ein Gateanschluss 108 auf einem Substrat 100 ausgebildet werden, indem eine erste metallische Schicht abgeschieden und die erste metallische Schicht mittels eines ersten Maskierungsprozesses strukturiert wird. Die Gateelektrode 104 kann sich von der Gateleitung 102 aus erstrecken und der Gateanschluss 108 kann an einem Ende der Gateleitung 102 angeordnet sein.
- Erste bis vierte Testanschlüsse 110, 112, 114 und 116 (in Fig. 12), erste bis vierte Anschlussleitungen 120, 122, 124, und 126 (in Fig. 12), ein erster Kurzschlussbügel 128 und ein dritter Kurzschlussbügel 129 können ebenfalls auf dem Substrat 100 ausgebildet werden. Wie oben detailliert ausgeführt wurde, kann der erste Kurzschlussbügel 128 an den ungeradzahligen Gateanschluss 108a (in Fig. 14) angeschlossen sein, und der dritte Kurzschlussbügel 129 kann an den ungeradzahligen Datenanschluss 150a (in Fig. 15), der später auszubilden ist, angeschlossen sein.
- Der erste bis vierte Testanschluss 110, 112, 114 und 116 können entlang einer Seite des Substrats 100 angeordnet sein und parallel zur Gateleitung 102 (in Fig. 12) angeordnet sein. Die erste bis vierte Anschlussleitung 120, 122, 124 und 126 können von dem ersten bis vierten Testanschluss 110, 112, 114 bzw. 116 abgetrennt werden. Außerdem kann der erste Kurzschlussbügel 128 an die erste Anschlussleitung 120 angeschlossen sein, und der dritte Kurzschlussbügel 129 kann an die dritte Anschlussleitung 124 angeschlossen sein.
- Alternativ kann die erste metallische Schicht eine Doppelschichtstruktur aus einer ersten Schicht, welche Aluminium oder eine Aluminiumlegierung mit einem relativ geringen elektrischen Widerstand aufweist, und einer zweiten Schicht, welche ein metallisches Material, welches die erste Schicht gegen chemische oder thermische Degradation schützen kann, aufweist, wie beispielsweise Chrom (Cr) und Molybdän (Mo), aufgebaut sein.
- Als nächstes können aufeinanderfolgend eine Gateisolierungsschicht 130a, eine Schicht 132 aus amorphem Silizium, eine Schicht 134 aus dotiertem amorphen Silizium und eine zweite metallische Schicht 136 auf dem Substrat 100 einschließlich der Gateelektrode 104, dem Gateanschluss 108, dem ersten Kurzschlussbügel 128, dem dritten Kurzschlussbügel 129 und der vierten Anschlussleitung 126 aufgebracht werden. Eine Photoresistschicht 138 wird auf der zweiten metallischen Schicht 136 mittels Aufbringens eines Photoresistmaterials ausgebildet. Die Gateisolierungsschicht 130 kann ein anorganisches isolierendes Material wie beispielsweise Siliziumnitrid (SiNx) und Siliziumdioxid (SiO2) aufweisen, und die zweite metallische Schicht 136 kann Molybdän aufweisen.
- Gemäß Fig. 17B, 18B, 19B und 20B kann eine Maske 200 mit einem undurchlässigen Abschnitt M11, einem halbdurchlässigen Abschnitt M12 und einem durchlässigen Abschnitt M13 über der Photoresistschicht 138 angeordnet werden. Der halbdurchlässige Abschnitt M12 kann einem Kanal eines Dünnschichttransistors entsprechen, und der undurchlässige Abschnitt M11 kann einer Datenleitung, Source- und Drainelektroden, einem zweiten Kurzschlussbügel und einem später auszubildenden vierten Kurzschlussbügel entsprechen. Die Photoresistschicht 138 kann von positivem Typ sein, wobei ein belichteter Abschnitt entwickelt und entfernt wird. Nachfolgend kann die Photoresistschicht 138 belichtet werden, und die dem halbdurchlässigen Abschnitt M12 entsprechende Photoresistschicht 138 kann weniger stark belichtet werden als die dem durchlässigen Abschnitt M13 entsprechende Photoresistschicht 138.
- Gemäß Fig. 17C, 18C, 19C und 20C kann die Photoresistschicht 138 (in Fig. 17B, 18B, 19B und 20B) entwickelt werden, wobei eine Photoresiststruktur mit unterschiedlichen Dicken gebildet werden kann. Eine Photoresiststruktur 138a der ersten Dicke kann dem undurchlässigen Abschnitt M11 (in Fig. 17B, 18B, 19B und 20B) entsprechen, und eine Photoresiststruktur 138b der zweiten Dicke, welche Photoresiststruktur 138b der zweiten Dicke dünner als die Photoresiststruktur 138a der ersten Dicke ist, kann dem halbdurchlässigen Abschnitt M12 (in Fig. 178) entsprechen. Die zweite metallische Schicht 136, die Schicht 134 aus dotiertem amorphen Silizium und die Schicht 132 aus amorphem Silizium (in Fig. 17B, 18B, 19B und 20B), die mittels der Photoresiststruktur 138a und 138b freigelegt wurden, können entfernt werden. Folglich können eine Source- und Drainstruktur 136a, eine Datenleitung 148 (aus Fig. 16), ein Datenanschluss 150, ein zweiter Kurzschlussbügel 152, ein vierter Kurzschlussbügel 154, eine Struktur 134a aus dotiertem amorphen Silizium und eine aktive Schicht 140 gebildet werden. Dann können die zweite metallische Schicht 136, die Schicht 134 aus dotiertem amorphen Silizium und die Schicht 118 aus amorphem Silizium (in Fig. 178, 18B, 19B und 20B) mittels eines Trockenätzverfahrens strukturiert werden, da die zweite metallische Schicht 136 Molybdän enthalten kann. Dementsprechend können Herstellungszeit und -kosten reduziert werden.
- Außerdem können auch Schichten, welche amorphes Silizium und dotiertes amorphes Silizium enthalten, unterhalb des zweiten Kurzschlussbügels 152 und des vierten Kurzschlussbügels 154 ausgebildet werden. Die Schichten können die gleiche Form wie der zweite und der vierte Kurzschlussbügel 152 und 154 aufweisen.
- Als nächstes kann gemäß Fig. 17D, 18D, 19D und 20D die Photoresiststruktur 138b mit der ersten Dicke (in Fig. 17C) mittels eines Veraschungsprozesses entfernt werden, wodurch Bereiche der Source- und Drainstruktur 136a freigelegt werden. Zu diesem Zeitpunkt kann auch die Photoresiststruktur 138a mit der zweiten Dicke teilweise entfernt werden, und die Dicke der Photoresiststruktur 138a kann reduziert werden.
- Gemäß Fig. 17E, 18E, 19E und 20E können die Source- und Drainstruktur 136a (in Fig. 17D) und die Struktur 134a aus dotiertem amorphen Silizium (in Fig. 17D), die mittels der Photoresiststruktur 138a freigelegt wurden, geätzt werden, wodurch eine Sourceelektrode 142 und eine Drainelektrode 146 und eine ohmsche Kontaktschicht 141 gebildet werden. Als nächstes wird die Photoresiststruktur 138a (in Fig. 17D, 18D, 19D und 20D) entfernt. Die von der Sourceelektrode 142 und der Drainelektrode 146 freigelegte aktive Schicht 140 kann dem halbdurchlässigen Abschnitt M12 (in Fig. 17B) entsprechen. Außerdem können die Sourceelektrode 142 und die Drainelektrode 146, die Datenleitung 148 (in Fig. 16), die ohmsche Kontaktschicht 141 und die aktive Schicht 140 mittels eines zweiten Maskierungsprozesses unter Verwendung der Maske 200 (in Fig. 17B, 18B, 19B und 20B) ausgebildet werden.
- Gemäß Fig. 17F, 18F, 19F und 20F kann eine Passivierungsschicht 156 auf der Datenleitung, der Sourceelektrode 142 und der Drainelektrode 146 und dem zweiten und vierten Kurzschlussbügel 152 und 154 ausgebildet werden, indem ein transparentes organisches Material wie beispielsweise Benzocyclobuten (BCB) und ein Acrylharz aufgebracht wird, oder indem ein anorganisches Material wie beispielsweise Siliziumnitrid (SiNx) und Siliziumdioxid (SiO2) abgeschieden wird. Anschließend kann die Passivierungsschicht 156 mittels eines dritten Maskierungsprozesses strukturiert werden, wodurch ein erstes Kontaktloch 158, ein zweites Kontaktloch 160, ein drittes Kontaktloch 162, ein viertes Kontaktloch 164 (in Fig. 14), ein fünftes Kontaktloch 166, ein sechstes Kontaktloch 168, (in Fig. 13A), ein siebtes Kontaktloch 170, ein achtes Kontaktloch 172 (in Fig. 13A) und ein neuntes Kontaktloch 174 ausgebildet werden. Das erste Kontaktloch 158 legt einen Abschnitt der Drainelektrode 146 frei, das zweite Kontaktloch 160 legt einen Abschnitt des Gateanschlusses 108 frei, das dritte Kontaktloch 162 legt einen Abschnitt des Gateanschlusses 150 frei, das vierte Kontaktloch 164 (in Fig. 14) legt einen Abschnitt des zweiten Kurzschlussbügels 152 frei, das fünfte Kontaktloch 166 legt einen Abschnitt des dritten Kurzschlussbügels 129 frei, das sechste Kontaktloch 168 (in Fig. 13A) legt einen Abschnitt des zweiten Kurzschlussbügels 152 frei, das siebte Kontaktloch 170 legt einen Abschnitt des vierten Kurzschlussbügels 154 frei, das achte Kontaktloch 172 (in Fig. 13A) legt einen Abschnitt der zweiten Anschlussleitung 122 (in Fig. 13A) frei, und das neunte Kontaktloch 174 legt einen Abschnitt der vierten Anschlussleitung 126 frei.
- Gemäß Fig. 17G, 18G, 19G und 20G kann eine Pixelelektrode 176 auf der Passivierungsschicht 156 ausgebildet werden, indem ein transparentes leitfähiges Material wie beispielsweise Indium-Zinn-Oxid (ITO) und Indium-Zink-Oxid (IZO) abgeschieden und das transparente leitfähige Material mittels eines vierten Maskierungsprozesses strukturiert wird. Die Pixelelektrode 176 kann an die Drainelektrode 146 durch das erste Kontaktloch 158 angeschlossen werden. Zu diesem Zeitpunkt werden auch eine Gateanschlussstelle 178, eine Datenanschlussstelle 180, eine erste leitende Struktur 182 (in Fig. 13A) und eine zweite leitende Struktur 184 des transparenten leitenden Materials gebildet. Die Gateanschlussstelle 178 ist an den Gateanschluss 108 durch das zweite Kontaktloch 160 angeschlossen. Die Gateanschlussstelle 178 kann an den zweiten Kurzschlussbügel 152 durch das vierte Kontaktloch 164 (in Fig. 14) angeschlossen sein. Die Datenanschlussstelle 180 ist an den Datenanschluss 150 und den dritten Kurzschlussbügel 129 durch das dritte und fünfte Kontaktloch 162 bzw. 166 angeschlossen. Die erste leitfähige Struktur 182 (in Fig. 13A) ist an den zweiten Kurzschlussbügel 152 und die zweite Anschlussleitung 122 durch das sechste Kontaktloch 168 bzw. das achte Kontaktloch 172 angeschlossen. Die zweite leitfähige Struktur 184 ist an den vierten Kurzschlussbügel 154 und die vierte Anschlussleitung 126 durch das siebte Kontaktloch 170 bzw. das neunte Kontaktloch 174 angeschlossen.
- Dementsprechend kann das Matrixsubstrat gemäß der vorliegenden Erfindung unter Verwendung von vier Masken hergestellt werden. Gemäß der vorliegenden Erfindung können die erste bis vierte Anschlussleitung 120, 122, 124 und 126 und der erste und dritte Kurzschlussbügel 128 und 129 aus dem gleichen Material wie das Gateelektrodenmaterial hergestellt werden, und der zweite und vierte Kurzschlussbügel 152 und 154 können aus dem gleichen Material wie das Material der Sourceelektrode und der Drainelektrode hergestellt werden. Der zweite und vierte Kurzschlussbügel 152 und 154 können an die zweite und vierte Anschlussleitung 122 µnd 126 unter Verwendung der ersten bzw. zweiten leitfähigen Struktur 182 und 184 angeschlossen sein. Folglich tritt selbst dann keine Unterbrechung zwischen dem Kurzschlussbügel und der Anschlussleitung auf, wenn die Sourceelektrode und die Drainelektrode aus Molybdän hergestellt sind. Dementsprechend werden Herstellungszeit und -kosten reduziert, und die Produktivität der Herstellung der Flüssigkristallanzeigevorrichtung wird gesteigert.
Claims (21)
1. Matrixsubstrat für eine
Flüssigkristallanzeigevorrichtung, mit:
einem Substrat;
einer Mehrzahl von aus einem ersten Material gebildeten Gateleitungen und einer Mehrzahl von aus einem zweiten Material gebildeten Datenleitungen auf dem Substrat, wobei die Mehrzahl von Gateleitungen und die Mehrzahl von Datenleitungen einander kreuzen;
einer Mehrzahl von Dünnschichttransistoren, die elektrisch an die Mehrzahl von Gateleitungen und die Mehrzahl von Datenleitungen angeschlossen sind;
einer Mehrzahl von Pixelelektroden, die an die Mehrzahl von Dünnschichttransistoren angeschlossen sind;
einer Mehrzahl ungeradzahliger und geradzahliger Gateanschlüsse, die an die Mehrzahl von Gateleitungen angeschlossen sind;
einer Mehrzahl von ungeradzahligen und geradzahligen Datenanschlüssen, die an die Mehrzahl von Datenleitungen angeschlossen sind;
einem ersten Kurzschlussbügel, der an jeden der ungeradzahligen Gateanschlüsse elektrisch angeschlossen ist, wobei der erste Kurzschlussbügel aus dem ersten Material hergestellt ist;
einem zweiten Kurzschlussbügel, der an jeden geradzahligen Gateanschluss elektrisch angeschlossen ist, wobei der zweite Kurzschlussbügel aus dem zweiten Material hergestellt ist;
einem dritten Kurzschlussbügel, der an jeden ungeradzahligen Datenanschluss elektrisch angeschlossen ist, wobei der dritte Kurzschlussbügel aus dem ersten Material hergestellt ist;
einem vierten Kurzschlussbügel, der an jeden geradzahligen Datenanschluss elektrisch angeschlossen ist, wobei der vierte Kurzschlussbügel aus dem zweiten Material hergestellt ist;
ersten, zweiten, dritten und vierten Anschlussleitungen, die an den ersten, zweiten, dritten bzw. vierten Kurzschlussbügel elektrisch angeschlossen sind, wobei die ersten, zweiten, dritten und vierten Anschlussleitungen aus dem ersten Material hergestellt sind; und
ersten, zweiten, dritten und vierten Testanschlüssen, die an die ersten, zweiten, dritten bzw. vierten Anschlussleitungen angeschlossen sind, wobei die ersten, zweiten, dritten und vierten Testanschlüsse aus dem ersten Material hergestellt sind.
einem Substrat;
einer Mehrzahl von aus einem ersten Material gebildeten Gateleitungen und einer Mehrzahl von aus einem zweiten Material gebildeten Datenleitungen auf dem Substrat, wobei die Mehrzahl von Gateleitungen und die Mehrzahl von Datenleitungen einander kreuzen;
einer Mehrzahl von Dünnschichttransistoren, die elektrisch an die Mehrzahl von Gateleitungen und die Mehrzahl von Datenleitungen angeschlossen sind;
einer Mehrzahl von Pixelelektroden, die an die Mehrzahl von Dünnschichttransistoren angeschlossen sind;
einer Mehrzahl ungeradzahliger und geradzahliger Gateanschlüsse, die an die Mehrzahl von Gateleitungen angeschlossen sind;
einer Mehrzahl von ungeradzahligen und geradzahligen Datenanschlüssen, die an die Mehrzahl von Datenleitungen angeschlossen sind;
einem ersten Kurzschlussbügel, der an jeden der ungeradzahligen Gateanschlüsse elektrisch angeschlossen ist, wobei der erste Kurzschlussbügel aus dem ersten Material hergestellt ist;
einem zweiten Kurzschlussbügel, der an jeden geradzahligen Gateanschluss elektrisch angeschlossen ist, wobei der zweite Kurzschlussbügel aus dem zweiten Material hergestellt ist;
einem dritten Kurzschlussbügel, der an jeden ungeradzahligen Datenanschluss elektrisch angeschlossen ist, wobei der dritte Kurzschlussbügel aus dem ersten Material hergestellt ist;
einem vierten Kurzschlussbügel, der an jeden geradzahligen Datenanschluss elektrisch angeschlossen ist, wobei der vierte Kurzschlussbügel aus dem zweiten Material hergestellt ist;
ersten, zweiten, dritten und vierten Anschlussleitungen, die an den ersten, zweiten, dritten bzw. vierten Kurzschlussbügel elektrisch angeschlossen sind, wobei die ersten, zweiten, dritten und vierten Anschlussleitungen aus dem ersten Material hergestellt sind; und
ersten, zweiten, dritten und vierten Testanschlüssen, die an die ersten, zweiten, dritten bzw. vierten Anschlussleitungen angeschlossen sind, wobei die ersten, zweiten, dritten und vierten Testanschlüsse aus dem ersten Material hergestellt sind.
2. Matrixsubstrat nach Anspruch 1, ferner mit einer
ersten leitfähigen Struktur, welche den zweiten
Kurzschlussbügel an die zweite Anschlussleitung elektrisch
anschließt, und einer zweiten leitfähigen Struktur, welche
den vierten Kurzschlussbügel an die vierte Anschlussleitung
elektrisch anschließt.
3. Matrixsubstrat nach Anschluss 1 oder 2, wobei das
zweite Material Molybdän aufweist.
4. Matrixsubstrat nach einem der Ansprüche 1 bis 3, wobei
das erste Material eine erste Schicht und eine zweite Schicht
aufweist.
5. Matrixsubstrat nach einem der Ansprüche 1 bis 4, wobei
die erste Schicht Aluminium und die zweite Schicht Chrom oder
Molybdän aufweist.
6. Matrixsubstrat nach einem der Ansprüche 1 bis 5, wobei
jeder der Mehrzahl von Dünnschichttransistoren eine
Gateelektrode, eine Sourceelektrode, eine Datenelektrode und
eine aktive Schicht aufweist, wobei die aktive Schicht die
gleiche Form wie die Sourceelektrode und die Drainelektrode
bis auf einen Abschnitt zwischen der Sourceelektrode und der
Drainelektrode aufweist.
7. Verfahren zur Herstellung eines Matrixsubstrats für
eine Flüssigkristallanzeigevorrichtung, wobei das Verfahren
folgende Schritte aufweist:
Ausbilden einer Mehrzahl von Gateleitungen, einer Mehrzahl von Gateelektroden und einer Mehrzahl von ungeradzahligen und geradzahligen Gateanschlüssen auf einem Substrat;
Ausbilden einer Gateisolierungsschicht auf der Mehrzahl von Gateleitungen, der Mehrzahl von Gateelektroden und der Mehrzahl ungeradzahliger und geradzahliger Gateanschlüsse;
Ausbilden einer Mehrzahl aktiver Schichten auf der Gateisolierungsschicht;
Ausbilden einer Mehrzahl ohmscher Kontaktschichten auf der Mehrzahl aktiver Schichten;
Ausbilden einer Mehrzahl von Datenleitungen, einer Mehrzahl von ungeradzahligen und geradzahligen Datenanschlüssen, einer Mehrzahl von Sourceelektroden und einer Mehrzahl von Drainelektroden auf der Mehrzahl ohmscher Kontaktschichten;
Ausbilden eines ersten Kurzschlussbügels, der an jeden ungeradzahligen Gateanschluss elektrisch angeschlossen ist;
Ausbilden eines zweiten Kurzschlussbügels, der an jeden geradzahligen Gateanschluss elektrisch angeschlossen ist;
Ausbilden eines dritten Kurzschlussbügels, der an jeden ungeradzahligen Datenanschluss angeschlossen ist;
Ausbilden eines vierten Kurzschlussbügels, der an jeden geradzahligen Datenanschluss elektrisch angeschlossen ist;
Ausbilden erster, zweiter, dritter und vierter Anschlussleitungen, die an den ersten, zweiten, dritten bzw. vierten Kurzschlussbügel elektrisch angeschlossen sind;
Ausbilden erster, zweiter, dritter und vierter Testanschlüsse, die an die ersten, zweiten, dritten bzw. vierten Anschlussleitungen angeschlossen sind;
Ausbilden einer Passivierungsschicht auf der Mehrzahl von Datenleitungen, der Mehrzahl ungeradzahliger und geradzahliger Datenanschlüsse, der Mehrzahl von Sourceelektroden und der Mehrzahl von Drainelektroden; und
Ausbilden einer Mehrzahl von Pixelelektroden auf der Passivierungsschicht,
wobei die Schritte des Ausbildens des ersten Kurzschlussbügels, des dritten Kurzschlussbügels, der ersten, zweiten, dritten und vierten Anschlussleitungen und der ersten, zweiten, dritten und vierten Testanschlüsse gleichzeitig mit den Schritten des Ausbildens der Mehrzahl von Gateleitungen, der Mehrzahl von Gateelektroden und der Mehrzahl von ungeradzahligen und geradzahligen Gateanschlüssen durchgeführt werden, und
wobei die Schritte des Ausbildens des zweiten Kurzschlussbügels und des vierten Kurzschlussbügels gleichzeitig mit dem Schritt des Ausbildens der Mehrzahl von Datenleitungen, der Mehrzahl von ungeradzahligen und geradzahligen Datenanschlüssen, der Mehrzahl von Sourceelektroden und der Mehrzahl von Drainelektroden durchgeführt werden.
Ausbilden einer Mehrzahl von Gateleitungen, einer Mehrzahl von Gateelektroden und einer Mehrzahl von ungeradzahligen und geradzahligen Gateanschlüssen auf einem Substrat;
Ausbilden einer Gateisolierungsschicht auf der Mehrzahl von Gateleitungen, der Mehrzahl von Gateelektroden und der Mehrzahl ungeradzahliger und geradzahliger Gateanschlüsse;
Ausbilden einer Mehrzahl aktiver Schichten auf der Gateisolierungsschicht;
Ausbilden einer Mehrzahl ohmscher Kontaktschichten auf der Mehrzahl aktiver Schichten;
Ausbilden einer Mehrzahl von Datenleitungen, einer Mehrzahl von ungeradzahligen und geradzahligen Datenanschlüssen, einer Mehrzahl von Sourceelektroden und einer Mehrzahl von Drainelektroden auf der Mehrzahl ohmscher Kontaktschichten;
Ausbilden eines ersten Kurzschlussbügels, der an jeden ungeradzahligen Gateanschluss elektrisch angeschlossen ist;
Ausbilden eines zweiten Kurzschlussbügels, der an jeden geradzahligen Gateanschluss elektrisch angeschlossen ist;
Ausbilden eines dritten Kurzschlussbügels, der an jeden ungeradzahligen Datenanschluss angeschlossen ist;
Ausbilden eines vierten Kurzschlussbügels, der an jeden geradzahligen Datenanschluss elektrisch angeschlossen ist;
Ausbilden erster, zweiter, dritter und vierter Anschlussleitungen, die an den ersten, zweiten, dritten bzw. vierten Kurzschlussbügel elektrisch angeschlossen sind;
Ausbilden erster, zweiter, dritter und vierter Testanschlüsse, die an die ersten, zweiten, dritten bzw. vierten Anschlussleitungen angeschlossen sind;
Ausbilden einer Passivierungsschicht auf der Mehrzahl von Datenleitungen, der Mehrzahl ungeradzahliger und geradzahliger Datenanschlüsse, der Mehrzahl von Sourceelektroden und der Mehrzahl von Drainelektroden; und
Ausbilden einer Mehrzahl von Pixelelektroden auf der Passivierungsschicht,
wobei die Schritte des Ausbildens des ersten Kurzschlussbügels, des dritten Kurzschlussbügels, der ersten, zweiten, dritten und vierten Anschlussleitungen und der ersten, zweiten, dritten und vierten Testanschlüsse gleichzeitig mit den Schritten des Ausbildens der Mehrzahl von Gateleitungen, der Mehrzahl von Gateelektroden und der Mehrzahl von ungeradzahligen und geradzahligen Gateanschlüssen durchgeführt werden, und
wobei die Schritte des Ausbildens des zweiten Kurzschlussbügels und des vierten Kurzschlussbügels gleichzeitig mit dem Schritt des Ausbildens der Mehrzahl von Datenleitungen, der Mehrzahl von ungeradzahligen und geradzahligen Datenanschlüssen, der Mehrzahl von Sourceelektroden und der Mehrzahl von Drainelektroden durchgeführt werden.
8. Verfahren nach Anspruch 7, wobei der Schritt des
Ausbildens der Mehrzahl von Datenleitungen, der Mehrzahl von
ungeradzahligen und geradzahligen Datenanschlüssen, der
Mehrzahl von Sourceelektroden und der Mehrzahl von
Drainelektroden unter Verwendung eines Trockenätzverfahrens
durchgeführt wird.
9. Verfahren nach Anspruch 8, wobei die Mehrzahl von
Datenleitungen, die Mehrzahl von ungeradzahligen und
geradzahligen Datenanschlüssen, die Mehrzahl von
Sourceelektroden und die Mehrzahl von Drainelektroden
Molybdän aufweisen.
10. Verfahren nach einem der Ansprüche 7 bis 9, ferner
mit den Schritten: Ausbilden einer ersten leitfähigen
Struktur, welche den zweiten Kurzschlussbügel an die zweite
Anschlussleitung elektrisch anschließt, und Ausbilden einer
zweiten leitfähigen Struktur, welche den vierten
Kurzschlussbügel an die vierte Anschlussleitung elektrisch
anschließt.
11. Verfahren nach Anspruch 10, wobei die Schritte des
Ausbildens der ersten leitfähigen Struktur und der zweiten
leitfähigen Struktur gleichzeitig mit dem Schritt des
Ausbildens der Mehrzahl von Pixelelektroden durchgeführt
werden.
12. Verfahren nach Anspruch 7, wobei die Schritte des
Ausbildens der Mehrzahl aktiver Schichten, des Ausbildens der
Mehrzahl ohmscher Kontaktschichten und des Ausbildens der
Mehrzahl von Datenleitungen, der Mehrzahl ungeradzahliger und
geradzahliger Datenanschlüsse, der Mehrzahl von
Sourceelektroden und der Mehrzahl von Drainelektroden mittels
eines Photolithographieprozesses durchgeführt werden.
13. Verfahren nach Anspruch 12, wobei der
Photolithographieprozess unter Verwendung einer Maske
durchgeführt wird, welche einen durchlässigen Abschnitt,
einen undurchlässigen Abschnitt und einen halbdurchlässigen
Abschnitt aufweist.
14. Verfahren nach Anspruch 13, wobei der
Photolithographieprozess einen Schritt des Ausbildens einer
Photoresiststruktur mit einer ersten Dicke und einer zweiten
Dicke, welche geringer als die erste Dicke ist, aufweist.
15. Verfahren nach Anspruch 14, wobei die
Photoresiststruktur der ersten Dicke dem undurchlässigen
Abschnitt der Maske und die Photoresiststruktur der zweiten
Dicke dem halbdurchlässigen Abschnitt entspricht.
16. Verfahren nach Anspruch 14 oder 15, wobei die
Photoresiststruktur ein Material von positivem Typ aufweist,
so dass ein belichteter Abschnitt des Materials entwickelt
und entfernt wird.
17. Verfahren nach einem der Ansprüche 7 bis 16, wobei
jede der Mehrzahl aktiver Schichten die gleiche Form wie jede
der Mehrzahl von Sourceelektroden und jede der Mehrzahl von
Drainelektroden bis auf einen Abschnitt zwischen jeder der
Mehrzahl von Sourceelektroden und jeder der Mehrzahl von
Drainelektroden aufweist.
18. Verfahren nach Anspruch 17, wobei jede der Mehrzahl
ohmscher Kontaktschichten die gleiche Form wie jede der
Mehrzahl von Sourceelektroden und jede der Mehrzahl von
Drainelektroden aufweist.
19. Verfahren nach einem der Ansprüche 7 bis 18, wobei
der Schritt des Ausbildens eine Mehrzahl von Pixelelektroden
einen Schritt des Ausbildens einer Mehrzahl von
Gateanschlussstellen und einer Mehrzahl von
Datenanschlussstellen aufweist, wobei die Mehrzahl von
Gateanschlussstellen die Mehrzahl ungeradzahliger und
geradzahliger Gateanschlüsse kontaktiert, und wobei die
Mehrzahl von Datenanschlussstellen die Mehrzahl geradzahliger
und ungeradzahliger Datenanschlüsse kontaktiert.
20. Verfahren nach einem der Ansprüche 7 bis 19, wobei
die Mehrzahl von Gateleitungen, die Mehrzahl von
Gateelektroden und die Mehrzahl von ungeradzahligen und
geradzahligen Gateanschlüssen eine Doppelschichtstruktur mit
einer ersten Schicht und einer zweiten Schicht aufweisen.
21. Verfahren nach Anspruch 20, wobei die erste Schicht
Aluminium aufweist und die zweite Schicht Chrom oder Molybdän
aufweist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2002-20727 | 2002-04-16 | ||
KR10-2002-0020727A KR100443539B1 (ko) | 2002-04-16 | 2002-04-16 | 액정표시장치용 어레이기판과 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10317628A1 true DE10317628A1 (de) | 2003-10-30 |
DE10317628B4 DE10317628B4 (de) | 2007-08-09 |
Family
ID=36083942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10317628A Expired - Fee Related DE10317628B4 (de) | 2002-04-16 | 2003-04-16 | Matrixsubstrat für eine Flüssigkristallanzeigevorrichtung und Verfahren zu dessen Herstellung |
Country Status (8)
Country | Link |
---|---|
US (2) | US6873392B2 (de) |
JP (1) | JP3672302B2 (de) |
KR (1) | KR100443539B1 (de) |
CN (1) | CN100594409C (de) |
DE (1) | DE10317628B4 (de) |
FR (1) | FR2838531B1 (de) |
GB (1) | GB2387708B (de) |
TW (1) | TWI230306B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006019372B4 (de) * | 2005-05-03 | 2011-12-29 | Chunghwa Picture Tubes, Ltd. | Anordnung von aktiven Elementen und Verfahren für das Testen einer Anordnung von aktiven Elementen |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100680701B1 (ko) | 2004-07-23 | 2007-02-08 | 엘지전자 주식회사 | 모기판 및 이를 이용한 유기전계발광표시소자의 제조방법 |
KR101051012B1 (ko) * | 2004-08-06 | 2011-07-21 | 삼성전자주식회사 | 표시 패널용 모기판 및 그의 제조 방법 |
KR101051008B1 (ko) * | 2004-08-24 | 2011-07-21 | 삼성전자주식회사 | 어레이 기판의 제조 방법과, 이에 의해 제조된 어레이 기판 |
KR101100883B1 (ko) * | 2004-11-08 | 2012-01-02 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
KR101107246B1 (ko) | 2004-12-24 | 2012-01-25 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
KR101107245B1 (ko) | 2004-12-24 | 2012-01-25 | 엘지디스플레이 주식회사 | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법 |
KR101080705B1 (ko) * | 2004-12-28 | 2011-11-07 | 엘지디스플레이 주식회사 | 칩 온 글라스 구조 액정표시장치용 어레이 기판 |
KR100663029B1 (ko) | 2004-12-31 | 2006-12-28 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 , 그 제조방법 및 액정표시장치 검사방법 |
US7705924B2 (en) | 2005-02-22 | 2010-04-27 | Samsung Electronics Co., Ltd. | Liquid crystal display and test method thereof |
KR101082893B1 (ko) * | 2005-08-24 | 2011-11-11 | 삼성전자주식회사 | 어레이 기판 및 이를 갖는 표시장치 |
CN100416344C (zh) * | 2006-01-18 | 2008-09-03 | 中华映管股份有限公司 | 主动元件阵列基板、液晶显示面板与两者的检测方法 |
CN100449318C (zh) * | 2006-04-11 | 2009-01-07 | 友达光电股份有限公司 | 检测线路阵列是否短路的装置及其方法 |
CN100388108C (zh) * | 2006-04-14 | 2008-05-14 | 友达光电股份有限公司 | 液晶显示器组件与薄膜晶体管基板及测试方法 |
CN101621038B (zh) * | 2008-07-01 | 2011-11-09 | 中华映管股份有限公司 | 有源元件阵列基板的制造方法 |
KR101337195B1 (ko) | 2008-10-10 | 2013-12-05 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 및 그의 제조방법, 이를 구비한액정표시장치 |
CN101726943B (zh) * | 2008-10-21 | 2012-08-22 | 华映视讯(吴江)有限公司 | 主动元件阵列基板、液晶显示面板及两者的检测方法 |
WO2012161072A1 (ja) | 2011-05-24 | 2012-11-29 | シャープ株式会社 | アクティブマトリクス基板、及び表示装置 |
KR101726641B1 (ko) * | 2011-08-03 | 2017-04-26 | 엘지디스플레이 주식회사 | 인쇄판의 제조 방법 |
GB201304939D0 (en) | 2013-03-18 | 2013-05-01 | Cellucomp Ltd | Process for Preparing Cellulose-Containing Particles from Plant Material |
CN103337477B (zh) * | 2013-05-27 | 2015-06-03 | 北京京东方光电科技有限公司 | 阵列基板的制备方法及阵列基板和显示装置 |
KR102272789B1 (ko) * | 2014-01-15 | 2021-07-05 | 삼성디스플레이 주식회사 | 표시 패널 및 이를 포함하는 표시 장치 |
CN105182640B (zh) * | 2015-09-06 | 2019-06-07 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
CN105096899B (zh) * | 2015-09-22 | 2018-09-25 | 深圳市华星光电技术有限公司 | 阵列基板、液晶显示面板及液晶显示装置 |
CN106444189A (zh) * | 2016-10-13 | 2017-02-22 | 京东方科技集团股份有限公司 | 一种阵列基板、其检测方法及显示装置 |
US10330996B2 (en) * | 2017-11-07 | 2019-06-25 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Common structure of high vertical alignment pads |
CN107728393B (zh) * | 2017-11-07 | 2023-08-08 | 深圳市华星光电半导体显示技术有限公司 | Hva焊垫共用结构 |
CN109239999B (zh) * | 2018-11-12 | 2020-12-04 | 惠科股份有限公司 | 软性电路板、显示面板及显示装置 |
WO2022051929A1 (en) * | 2020-09-09 | 2022-03-17 | Boe Technology Group Co., Ltd. | Method of fabricating array substrate, array substrate, display apparatus, and probe unit |
CN112230485B (zh) * | 2020-10-27 | 2022-05-20 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板及显示装置 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0465168A (ja) * | 1990-07-05 | 1992-03-02 | Hitachi Ltd | 薄膜トランジスタ |
US5486939A (en) * | 1994-04-28 | 1996-01-23 | Xerox Corporation | Thin-film structure with insulating and smoothing layers between crossing conductive lines |
JP3315834B2 (ja) * | 1995-05-31 | 2002-08-19 | 富士通株式会社 | 薄膜トランジスタマトリクス装置及びその製造方法 |
US6613650B1 (en) * | 1995-07-31 | 2003-09-02 | Hyundai Electronics America | Active matrix ESD protection and testing scheme |
US5668032A (en) * | 1995-07-31 | 1997-09-16 | Holmberg; Scott H. | Active matrix ESD protection and testing scheme |
KR100239779B1 (ko) * | 1996-12-04 | 2000-01-15 | 구본준 | 액정표시장치 |
DE69840523D1 (de) * | 1997-01-13 | 2009-03-19 | Hyundai Electronics America | Verbesserter schutz fur aktiv-matrix-anzeigen vor elektrostatische entladungen sowie testschema |
KR100244449B1 (ko) * | 1997-02-11 | 2000-02-01 | 구본준 | 박막 트랜지스터 검사용 단락 배선을 갖는 액정 표시 장치와 그 제조 방법(liquid crystal display having shorting bar for testing tft and method for manufacturing the same) |
US6734925B1 (en) * | 1998-12-07 | 2004-05-11 | Samsung Electronics Co., Ltd. | Multiple testing bars for testing liquid crystal display and method thereof |
KR100490040B1 (ko) * | 1997-12-05 | 2005-09-06 | 삼성전자주식회사 | 두개이상의쇼팅바를갖는액정표시장치및그제조방법 |
KR100281058B1 (ko) * | 1997-11-05 | 2001-02-01 | 구본준, 론 위라하디락사 | 액정표시장치 |
KR100569715B1 (ko) * | 1998-08-21 | 2006-07-31 | 삼성전자주식회사 | 평면 구동 방식 액정 표시 장치의 제조 방법 |
GB2342213B (en) * | 1998-09-30 | 2003-01-22 | Lg Philips Lcd Co Ltd | Thin film transistor substrate with testing circuit |
KR100303207B1 (ko) * | 1998-11-13 | 2002-05-13 | 구본준, 론 위라하디락사 | 검사회로를가지는박막트랜지스터매트릭스기판 |
KR20000026540A (ko) * | 1998-10-21 | 2000-05-15 | 윤종용 | 4장의 마스크를 이용한 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 액정 표시 장치용박막 트랜지스터 기판 |
US6353464B1 (en) * | 1998-11-20 | 2002-03-05 | Kabushiki Kaisha Advanced Display | TFT array substrate, liquid crystal display using TFT array substrate, and manufacturing method thereof in which the interlayer insulating film covers the guard resistance and the short ring |
US6545359B1 (en) * | 1998-12-18 | 2003-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof |
US6380559B1 (en) * | 1999-06-03 | 2002-04-30 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate for a liquid crystal display |
JP2002040481A (ja) * | 2000-07-24 | 2002-02-06 | Internatl Business Mach Corp <Ibm> | 表示装置、その製造方法、及び配線基板 |
FR2815143B1 (fr) * | 2000-10-11 | 2005-11-18 | Lg Philips Lcd Co Ltd | Substrat reseau pour un affichage a cristaux liquides et methode de fabrication de celui-ci |
KR100769160B1 (ko) * | 2000-12-29 | 2007-10-23 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 테스트 패드 |
-
2002
- 2002-04-16 KR KR10-2002-0020727A patent/KR100443539B1/ko active IP Right Grant
-
2003
- 2003-04-09 GB GB0308207A patent/GB2387708B/en not_active Expired - Fee Related
- 2003-04-10 US US10/410,400 patent/US6873392B2/en not_active Expired - Lifetime
- 2003-04-14 JP JP2003109239A patent/JP3672302B2/ja not_active Expired - Fee Related
- 2003-04-14 TW TW092108539A patent/TWI230306B/zh not_active IP Right Cessation
- 2003-04-15 CN CN03109854A patent/CN100594409C/zh not_active Expired - Fee Related
- 2003-04-15 FR FR0304702A patent/FR2838531B1/fr not_active Expired - Fee Related
- 2003-04-16 DE DE10317628A patent/DE10317628B4/de not_active Expired - Fee Related
-
2005
- 2005-02-09 US US11/053,438 patent/US7268838B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006019372B4 (de) * | 2005-05-03 | 2011-12-29 | Chunghwa Picture Tubes, Ltd. | Anordnung von aktiven Elementen und Verfahren für das Testen einer Anordnung von aktiven Elementen |
DE102006019372B8 (de) * | 2005-05-03 | 2012-03-22 | Intellectual Ventures Fund 82 Llc | Anordnung von aktiven Elementen und Verfahren für das Testen einer Anordnung von aktiven Elementen |
Also Published As
Publication number | Publication date |
---|---|
FR2838531B1 (fr) | 2004-08-20 |
GB0308207D0 (en) | 2003-05-14 |
CN1453615A (zh) | 2003-11-05 |
DE10317628B4 (de) | 2007-08-09 |
US20050200768A1 (en) | 2005-09-15 |
CN100594409C (zh) | 2010-03-17 |
FR2838531A1 (fr) | 2003-10-17 |
GB2387708B (en) | 2004-06-09 |
GB2387708A (en) | 2003-10-22 |
TWI230306B (en) | 2005-04-01 |
JP3672302B2 (ja) | 2005-07-20 |
KR100443539B1 (ko) | 2004-08-09 |
TW200305765A (en) | 2003-11-01 |
KR20030082146A (ko) | 2003-10-22 |
JP2003337349A (ja) | 2003-11-28 |
US6873392B2 (en) | 2005-03-29 |
US20030193623A1 (en) | 2003-10-16 |
US7268838B2 (en) | 2007-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10317628A1 (de) | Matrixsubstrat für eine Flüssigkristallanzeigevorrichtung und Verfahren zu dessen Herstellung | |
DE10317627B4 (de) | Verfahren zur Herstellung eines Matrixsubstrats für eine Flüssigkristallanzeigevorrichtung | |
DE10352404B4 (de) | Matrixsubstrat für eine Flüssigkristallanzeigevorrichtung und Verfahren zu dessen Herstellung | |
DE19758065C2 (de) | Verfahren zur Herstellung eines aktiven Paneels für eine Flüssigkristallanzeigevorrichtung | |
DE19809084C2 (de) | Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür | |
DE19839063B4 (de) | Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür | |
DE10355666B4 (de) | Dünnschichttransistor-Matrixsubstrat sowie Verfahren zu dessen Herstellung | |
DE19814676C2 (de) | Flüssigkristallanzeige und Herstellungsverfahren dafür | |
DE10361649B4 (de) | Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung | |
DE10354866B4 (de) | Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung | |
DE102006057773B4 (de) | Matrixsubstrat für eine In-Plane-Switching LCD-Vorrichtung, In-Plane Switching LCD-Vorrichtung und Verfahren zu dessen Herstellung | |
DE69808405T2 (de) | Anschlussflächenstruktur für Flüssigkristallanzeige und Halbleiterbauelement und Verfahren zu deren Herstellung | |
DE102004015276B4 (de) | Flüssigkristallanzeige, welche zum Anlegen eines horizontalen elektrischen Feldes ausgelegt ist, und Verfahren zu deren Herstellung | |
DE102006061869B4 (de) | Arraysubstrat für eine Flüssigkristallanzeigevorrichtung und Herstellungsverfahren desselben | |
DE4344897B4 (de) | Verfahren zur Herstellung von Dünnfilmtransistoren | |
DE102005058680B4 (de) | Herstellungsverfahren eines TFT-Array-Substrats | |
DE102004053587B4 (de) | Flüssigkristalldisplay-Tafel und Verfahren zu deren Herstellung | |
DE19808989B4 (de) | Dünnschichttransistor und Herstellungsverfahren dafür | |
DE102007029421B4 (de) | Arraysubstrat für eine Flüssigkristallanzeigevorrichtung und Herstellungsverfahren | |
DE102008050200B4 (de) | Flüssigkristallanzeige und Verfahren zum Herstellen derselben | |
DE102011050113B4 (de) | Flüssigkristallanzeigevorrichtung und Verfahren zur Herstellung derselben | |
DE19906815A1 (de) | Flüssigkristallanzeige und Verfahren zur Herstellung derselben | |
DE10150432A1 (de) | Arraysubstrat für eine Flüssigkristallanzeige und Verfahren zu dessen Herstellung | |
DE102015116395A1 (de) | Dünnfilmtransistor-substrat und displayvorrichtung, welche diese verwendet | |
DE102005029265B4 (de) | Arraysubstrat für ein LCD sowie zugehöriges Herstellverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: LG DISPLAY CO., LTD., SEOUL, KR |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |