[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE1514082B2 - Feldeffekt-Transistor und Planar-Transistor - Google Patents

Feldeffekt-Transistor und Planar-Transistor

Info

Publication number
DE1514082B2
DE1514082B2 DE1514082A DE1514082A DE1514082B2 DE 1514082 B2 DE1514082 B2 DE 1514082B2 DE 1514082 A DE1514082 A DE 1514082A DE 1514082 A DE1514082 A DE 1514082A DE 1514082 B2 DE1514082 B2 DE 1514082B2
Authority
DE
Germany
Prior art keywords
field effect
main surface
transistor
effect transistor
base body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1514082A
Other languages
English (en)
Other versions
DE1514082A1 (de
DE1514082C3 (de
Inventor
Youji Kawachi
Toshimitsu Momoi
Minoru Ono
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE1514082A1 publication Critical patent/DE1514082A1/de
Publication of DE1514082B2 publication Critical patent/DE1514082B2/de
Application granted granted Critical
Publication of DE1514082C3 publication Critical patent/DE1514082C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/115—Orientation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

Für die Herstellung von Silizium-Halbleiter-Einkristallen benutzt man normalerweise einen Keimkristall mit einer (lll)-Orientierung. Dieses ist etwa in der USA.-Patentschrift 3 045 129 für die Herstellung von gesteuerten Tunneldioden angegeben.
In »Compound Semiconductors«, 1962, Bd. I, S. 423 bis 431, sind die Oberflächenzustände für verschiedene Kristallflächen von Halbleiterkristallen untersucht. Daraus ergibt sich, daß in verschiedenen Kristallflächen unterschiedliche Oberflächenzustände auftreten. Irgendeine Anwendung oder ein Zusammenhang mit Transistoren ist dort nicht beschrieben.
Die USA.-Patentschrift 2 885 571 beschreibt die Einlegierung einer Zone mit p-Leitfähigkeit in die Oberfläche eines Germaniumgrundkörpers mit n-Leitfähigkeit. Es ist angegeben, daß dieser Germaniumgrundkörper eine Hauptfläche beliebiger Kristallorientierung, unter anderem (100)- und (llO)-Orientierung haben kann. Ein Einfluß der Kristallorientierung auf die elektrischen Eigenschaften der Halbleiteranordnung ist nicht erkennbar.
Die deutsche Auslegeschrift 1015 936 beschreibt, daß ein Dotierungsmaterial auf unterschiedlichen Hauptebenen eines Germaniumgrundkörpers eine verschiedene Benetzung zeigt. Es wird eine Oxydhaut für das Dotierungsmaterial vorgeschlagen, damit man auch auf einer Oberfläche mit starker Benetzung eine Dotierung vornehmen kann. Die gleiche Erkenntnis ist dem : deutschen Gebrauchsmuster 1 867 991 entnehmbar. Dort wird vorgeschlagen, daß die Legierungspille auf einer Kristallfläche wie der (100)- und (HO)-Fläche aufliegt, zu der alle (Hl)-Flächen schräg liegen. Dabei soll keine Benetzung der betreffenden Oberfläche durch das Dotierungsmaterial vorkommen.
Die USA.-Patentschrift 2 994 811 beschreibt einen Feldeffekt-Transistor mit einer in Sperrichtung vorgespannten Übergangsfläche. Durch die Übergangsfläche reicht eine pyramidenförmige Legierungszone hindurch. Der Halberleitergrundkörper ist nach der (lOO)-Ebene geschnitten, damit die vier Seitenflächen des pyramidenförmigen Legierungsbereichs in (Hl)-Ebenen orientiert sind.
Bei Halbleiteranordnungen ist es bekannt, daß unter einer Isolatorschicht ein Kanaleffekt auftritt, weil unmittelbar unter einer Siliziumdioxyd-Isolatorschicht infolge einer Inversion eine n-Leitfähigkeit vorliegt.
ίο In »Proceedings of the IEEE«, Bd. 51, 1963, Nr. 9, S. 1190 bis 1202, ist ein Feldeffekt-Transistor aus einem Silizium-Einkristallgrundkörper eines ersten Leitfähigkeitstyps mit einer im wesentlichen ebenen Hauptfläche beschrieben, in der eine Zuleitungszone und eine Ableitungszone entgegengesetzten Leitfähigkeitstyps angeordnet sind und die mit einer Isolatorschicht versehen ist, die mindestens den Teil der Hauptfläche zwischen der Zuleitungszone und der Ableitungszone überdeckt und auf der eine Torelektrode angeordnet ist.
Aus »Industrial Electronics«, Januar 1963, S. 198 bis 201, ist ein Planar-Transistor aus einem Siliziumeinkristallgrundkörper mit einer im wesentlichen ebenen Hauptfläche und mit zwei pn-Übergangsflächen bekannt, die diese Hauptfläche schneiden, sowie mit einer diese Hauptflächen abdeckenden Isolatorschicht.
Aufgabe der Erfindung ist es. bei einem solchen Feldeffekt- und einem solchen Planar-Transistor die Donatorendichte an der Oberfläche der Kanalschicht unterhalb der Tsolatorschicht möglichst weitgehend herabzusetzen, um den Kanaleffekt auszuschalten.
Diese Aufgabe, wird nach den beiden Verwirklichungen der Erfindung bei einem Feldeffekt-Transistor und bei einem Planar-Transistor der obengenannten Arten jeweils dadurch eelöst, daß diese Hanptfläche im wesentlichen parallel zu einer (100)-Kristallebene oder zu einer (110)-Kristallebene ausgerichtet ist.
♦° Die Erfindung ergibt in beiden Ausführungsformen eine Herabsetzung der Donatorendichte unterhalb einer Isolatorschicht auf einem möglichst wringen Wert. Dieses bewirkt eine Verringerung des Reststromes.
AnsfiihrunPsbeisD'ele der Erfindung sind an Hand der Zeichnungen erläutert, und zwar zeigt
Abb. 1 einen Querschnitt durch einen Planar-Trpniisf-o'·.
Abb. ?. eine perspektivische, teilweise geschnittene Ansicht eines Feldeffekt-Transistors.
Abb. 3a. 3b und 3c Kennlinien von Feldeffekt-Transistoren nach der Erfindung im Vergleich zu üblichen Feldeffekt-Transistoren und
A b b. 4 und 5 Kennlinien eines bekannten FeIdeffekt-Transistors und eines Feldeffekt-Transistors nach der Erfindung.
Der erwähnte Kanaleffekt tritt in einem üblichen Planar-Transistor auf, wie er in Abb. 1 dargestellt ist. Wenn beispielsweise eine SiC-Isolatorschicht 2 auf e<nem Silizium-Einkristallgrundkörper 1 mit p-Leitfähigkeit gebildet wird, so tritt auf der Oberfläche des Einkristallgrundkörpers 1 unmittelbar unterhalb der Tsolntorschicht 2 infolge des Kanaleffekts eine η-leitende Inversionsschicht 3 auf. Diese Tnversionsschirht 3 reicht über die gesamte Oberfläche des F'nkristnllpp'ndkörpers 1 und pibt Anlaß zu unerviincrhten Effekten, beispielsweise einem Anstieg des Kollektor-Sperrstroms /,.„ des Transistors.
Zur Ausschaltung dieses Nachteils wendet man nach einer bekannten Methode eine Kombination von Wärmebehandlung und Spannungseinwirkung derart an, daß die Größe der Kanalschicht vermindert wird. Jedoch ergibt sich auch hierbei eine untere Grenze, unter die die Donatorendichte an der Oberfläche der Kanalschicht nicht gesenkt werden kann. Die Existenz einer unteren Grenze für die Donatorendichte an der Oberfläche innerhalb der Kanalschicht bedeutet, daß in einem Feldeffekt-Transistor mit einer derartigen Kanalschicht der Ableitungsstrom für eine Torspannung Null nicht unter einen bestimmten Wert absinkt.
Bei dem Feldeffekt-Transistor nach der Erfindung wird die untere Grenze der Donatorendichte an der Halbleiteroberfläche weiter herabgesetzt und der Rest-Ableitungsstrom weiter erniedrigt.
Abb. 2 zeigt einen auf nachfolgende Weise hergestellten Feldeffekt-Transistor: Eine SiO2-Isolatorschicht 2 wird auf einem Silizium-Einkristallgrundkörper 1 mit p-Leitfähigkeit durch Kristallwachstum gebildet und dann eine Metallelektrode 13 auf der Isolatorschicht 2 angebracht. Die Bildung der SiO2-Isolatorschicht 2 verursacht eine Kanalschicht 4 an der Oberfläche des Einkristallgrundkörpers 1. Ferner werden Zonen 5 mit η-Leitfähigkeit innerhalb des Einkristallgrundkörpers gebildet, auf denen Elektroden 6 und 7 angebracht werden. In diesem Zustand wird die Leitfähigkeit G zwischen den Klemmen 6 und 7 gemessen. Diese Leitfähigkeit kann durch die folgende Gleichung ausgedrückt werden:
γ (1)
35
wobei q die Elektronenladung, NDS die Donatorendichte an der Oberfläche, Q die Ladung an der Elektrode 13 und μά die Elektronenbeweglichkeit an der Oberfläche, L und W Länge und Breite der Kanalschicht 4 sind.
Q ist eine Ladung, die von außen her aufgebracht wird und bei Q = O wird die obige Gleichung zu
G = 4 · iVDS · μ ·
für F0 = F00, wobei G = O wird. Dann gilt
Q = V
oo'
(2)
(3)
1500 · 10""8cm durch Kristallwachstum erzeugt und dann eine Torelektrode 13 aus Aluminium durch Aufdampfen im Vakuum auf der Isolatorschicht 2 aufgebracht. Auf der Oberfläche des Einkristallgrundkörpers 1 bildet sich eine Kanalschicht 4. Außerdem bilden sich Zonen mit η-Leitfähigkeit und einer Länge von 1600 μΐη und etwa 10 μπι Tiefe bei einem gegenseitigen Abstand von etwa 7 μπι auf dem Einkristallgrundkörper 1 und werden entsprechend mit einer Zuleitungselektrode 6 und einer Ableitungselektrode 7 versehen. Die Zonen 5 stellen ohmsche Kontakte für die Kanalschicht dar.
Um die Donatorendichte NDS an der Oberfläche der Kanalschicht 4 der auf obige Weise hergestellten Feldeffekttransistoren zu vermindern, wird eine Gleichspannung von 5 Volt zwischen die Elektrode 5 (oder die Elektrode 7) gelegt, mit positiver Polarität an der Elektrode 6 (oder der Elektrode 7). Wenn diese Spannung angelegt ist, wird jeder Transistor auf 350° C zwei Stunden lang aufgeheizt, worauf die Donatorendichte an der Oberfläche der Kanalschicht 4 beträchtlich unterhalb dessen abgesunken ist, was mit früheren Behandlungen möglich war, und tatsächlich eine minimale Donatorendichte erreicht wird.
Das Verhältnis zwischen der Torspannung F0 (V) und der Leitfähigkeit G (mQ"1) zwischen der Zuleitungs- und der Ableitungselektrode der Feldeffekttransistoren nach der Wärmebehandlung ist in A b b. 3 graphisch dargestellt, wobei (a), (b) und (c) Kennlinien für Transistoren darstellen, bei denen (100)-, (HO)- bzw. (lll)-Kristallebenen verwendet sind. Die Ergebnisse, einschließlich des Verhältnisses zur Elektronenbeweglichkeit an der Oberfläche, sind durch die folgende Tabelle 1 dargestellt.
Tabelle 1
40
45
wobei dann G proportional der Donatorendichte Nns an der Oberfläche ist.
Wenn nun eine Spannung F0 an die Torelektrode 13 gelegt wird
55
wobei C0 die Kapazität der Torelektrode ist.
Aus Gleichung (3) kann Q bestimmt werden. Wenn somit G = O wird q ■ NDS = Q und bei Q = V00 · C0 kann dann die Donatorendichte an der Oberfläche
die folgende Gleichung ausgedrückt
NDS durch
werden:
(4)
In jedem Fall soll ein in A b b. 2 gezeigter Siliziumeinkristallgrundkörper 1 mit p-Leitfähigkeit und einem spezifischen Widerstand von 100 Ohm · cm verwendet werden. Auf diesem Grundkörper wird eine Siliziumdioxid-Isolatorschicht 2 von etwa
Indizes VGO
(Volt)		 NDS
minimal		 μάι
(cm/V-sec)
(111)
(110)
(100)		 -5,5
-3,3
-2,3		 8,3 · 10"/cm2
5,0 · 10n/cm2
3,5 · 10"/Cm2 		150
320
530
Aus Tabelle 1 ergibt sich, daß die Werte der Torspannung F00 entsprechend G = 0 in der Reihenfolge der Kristallebenen (111), (110) und (100) kleiner werden. Da die Spannung F00 proportional der Donatorendichte an der Oberfläche N05 ist, wie aus Gleichung (4) hervorgeht, bedeutet ein kleiner Wert von F00 einen kleinen Wert für N05. Es ist somit offensichtlich, daß die Werte der Donatorendichte NDS an der Oberfläche der Kanalschichten 4 der obigen drei Kristallorientierungen in der angegebenen Reihenfolge kleiner werden.
Darüber hinaus bedeutet eine hohe Elektronenbeweglichkeit μά eine große Leitfähigkeitsänderung in Abhängigkeit von einer Änderung der Torspannung, d. h. eine hohe Spannungsabhängigkeit, was insbesondere zur Herstellung MOS-Feldeffekttransistoren von Vorteil ist.
Zwei Silizium-Einkristallgrundkörper 1 mit (Hl)- und (lOO)-Ebenen an ihrer Oberfläche werden für eine p-Leitfähigkeit mit einem Widerstand von 4 Ohm · cm präpariert. Jeder Einkristallgrundkörper 1 wird 20 Minuten lang in einer Dampfatmo-
Sphäre von 1000° C wärmebehandelt, worauf sich eine Siliziumdioxyd-Isolatorschicht 2 von etwa 1500 · ΙΟ-8 cm Dicke bildet, wie sie in Abb. 2 gezeigt ist. Es bildet sich außerdem eine Kanalschicht 4 unmittelbar unterhalb der Silizium-Isolatorschicht 2. Daraufhin wird durch Aufdampfen im Vakuum Aluminium auf die Siliziumdioxyd-Isolatorschicht 2 aufgebracht, um eine Torelektrode 13 mit L = 5 μΐη und W = 600 μΐη zu erhalten, wobei diese Dimensionen L und W in A b b. 2 gezeigt sind. Zusätzlich werden Zonen 5 mit η-Leitfähigkeit mit einer Länge von 1600 Lim, einer Dicke von 10 μΐη und einem Widerstand von etwa 0.5 Ohm · cm im Einkristallgrundkörper 1 gebildet, und zwar mit einem gegenseitigen Abstand von 7 μπι, mit denen eine Zuleitungselektrode 6 und eine Ableitungselektrode 7 verbunden werden.
Daraufhin wird eine Gleichspannung von 5 Volt an die Elektrode 6 (oder die Elektrode 7) und die Torelektrode 3 des Feldeffekt-Transistors gelegt, wobei die Spannung der Elektrode 6 (oder 7) positiv ist. Bei angelegter Spannung wird der Feldeffekt-Transistor bei 350° C eine Stunde lang oder langer einer Wärmebehandlung unterworfen, bis die Donatorendichte an der Oberfläche der Kanalschicht 4 ein Minimum erreicht.
Die aufgeprägte Gleichspannung, die Erhitzungstemperatur und die Behandlungszeit sind Beispiele; es können kürzere Behandlungszeiten genügen, wenn die Gleichspannung erhöht wird. Die Erwärmungstemperatur sollte zumindest 75° C in dem Fall der Behandlung eines Silizium-Einkristallgrundkörpers betragen, da sonst die Donatorendichte an der Oberfläche nicht auf einen Minimalwert erniedrigt werden kann. Die einzige Forderung ist, daß die Kombination der obenerwähnten drei Behandlungsfaktoren derart ist, daß die Donatorendichte an der Oberfläche der Kanalschicht 4 abnimmt.
Als Ergebnis der obigen Behandlung ergeben sich verschiedene Grenzwerte einer minimalen Donatorendichte an der Oberfläche, und zwar abhängig von der Kristallebenenorientierung, wie in Tabelle 1 dargestellt. Diese Grenzwerte können nicht unterschritten werden. Als Ergebnis einer Berechnung aus Gleichung (4) ergibt sich insbesondere, daß der Minimalwert im Fall einer (lll)-Ebene 5 · 10n/cm2 und im Fall einer (lOO)-Ebene 2 ■ 10"/Cm2 beträgt. Dieser Wert bei dem Transistor nach der Erfindung ist somit nur ein Bruchteil von 1/2,5 desjenigen eines übliehen Transistors.
In A b b. 4 und 5 sind Kennlinien eines MOS-FeIdeffekttransistors bekannten Typs und eines nach der Erfindung dargestellt. Wie sich aus Abb. 5 zeigt, sind bei der Erfindung die Abstände zwischen den Kurven verschiedener Spannungen Va größer. Dies zeigt an, daß die Steilheit gm bei den Transistoren nach der Erfindung größer ist als bei bekannten Transistoren, so daß ein hoher Wirkungsfaktor erreicht wird.
Weiterhin sind die ansteigenden Äste der Stromspannungskennlinien im unteren Bereich der Zuleitungsspannung steiler als diejenigen bekannter Transistoren, womit sich klar ergibt, daß die Erfindung eine hohe Empfindlichkeit sichert.
Ebenso wie bei Feldeffekttransistoren ist bei Planartransistoren nach der Erfindung die Dicke der Kanalschicht ebenfalls vermindert. Demgemäß wird der Wert des Kollektor-Sperrstroms Icn wesentlich kleiner, und es entsteht ein Planartransistor mit sehr günstigen Kennlinien.
Hierzu 1 Blatt Zeichnungen

Claims (2)

Patentansprüche:
1. Feldeffekt-Transistor aus einem Silizium-Einkristallgrundkörper eines ersten Leitfähigkeitstyps mit einer im wesentlichen ebenen Hauptfläche, in der eine Zuleitungszone und eine Ableitungszone entgegengesetzten Leitfähigkeitstyps angeordnet sind und die mit einer Isolatorschicht versehen ist, die mindestens den Teil der Hauptfläche zwischen der Zuleitungszone und der Ableitungszone überdeckt und auf der eine Torelektrode angeordnet ist, dadurch gekennzeichnet, daß diese Hauptfläche im wesentlichen parallel zu einer (lOO)-Kristallebene oder zu einer (110)-Kristallebene ausgerichtet ist.
2. Planar-Transistor aus einem Silizium-Einkristallgrundkörper mit einer im wesentlichen ebenen Hauptfläche und mit zwei pn-Übergangsflächen, die diese Hauptfläche schneiden sowie mit einer diese Hauptfläche abdeckenden Isolatorschicht, dadurch gekennzeichnet, daß diese Hauptfläche im wesentlichen parallel zu einer (lOO)-Kristallebene oder zu einer (11 (^-Kristallebene ausgerichtet ist.
DE1514082A 1964-02-13 1965-02-12 Feldeffekt-Transistor Expired DE1514082C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP738864 1964-02-13

Publications (3)

Publication Number Publication Date
DE1514082A1 DE1514082A1 (de) 1969-09-18
DE1514082B2 true DE1514082B2 (de) 1974-04-25
DE1514082C3 DE1514082C3 (de) 1984-08-30

Family

ID=11664527

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1514082A Expired DE1514082C3 (de) 1964-02-13 1965-02-12 Feldeffekt-Transistor

Country Status (4)

Country Link
US (1) US3643137A (de)
DE (1) DE1514082C3 (de)
GB (1) GB1100124A (de)
NL (1) NL154867B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2828607A1 (de) * 1977-06-29 1979-01-04 Tokyo Shibaura Electric Co Halbleitervorrichtung

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3860948A (en) * 1964-02-13 1975-01-14 Hitachi Ltd Method for manufacturing semiconductor devices having oxide films and the semiconductor devices manufactured thereby
US3585464A (en) * 1967-10-19 1971-06-15 Ibm Semiconductor device fabrication utilizing {21 100{22 {0 oriented substrate material
US3651565A (en) * 1968-09-09 1972-03-28 Nat Semiconductor Corp Lateral transistor structure and method of making the same
NL171309C (nl) * 1970-03-02 1983-03-01 Hitachi Ltd Werkwijze voor de vervaardiging van een halfgeleiderlichaam, waarbij een laag van siliciumdioxyde wordt gevormd op een oppervlak van een monokristallijn lichaam van silicium.
US5171703A (en) * 1991-08-23 1992-12-15 Intel Corporation Device and substrate orientation for defect reduction and transistor length and width increase

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB805292A (en) * 1953-12-02 1958-12-03 Philco Corp Semiconductor devices
GB797687A (en) * 1956-05-28 1958-07-09 Marconi Wireless Telegraph Co Improvements in or relating to processes for the manufacture of semi-conductor rectifiers
GB852003A (en) * 1958-06-10 1960-10-19 Siemens Edison Swan Ltd Improvements relating to the production of wafers of semi-conductor material
DE1095952B (de) * 1958-08-04 1960-12-29 Philips Nv Verfahren zur Herstellung von gleich langen Halbleiterstreifen aus einem homogenen einkristallinen Halbleiterstab fuer mehrere Halbleiteranordnungen
US2986481A (en) * 1958-08-04 1961-05-30 Hughes Aircraft Co Method of making semiconductor devices
US2994811A (en) * 1959-05-04 1961-08-01 Bell Telephone Labor Inc Electrostatic field-effect transistor having insulated electrode controlling field in depletion region of reverse-biased junction
NL265382A (de) * 1960-03-08
NL267831A (de) * 1960-08-17
GB923153A (en) * 1960-08-18 1963-04-10 Fairchild Semiconductor Semiconductor strain gauge
US3045129A (en) * 1960-12-08 1962-07-17 Bell Telephone Labor Inc Semiconductor tunnel device
AT229371B (de) * 1961-04-14 1963-09-10 Siemens Ag Verfahren zur Herstellung einer Halbleiteranordnung
US3330030A (en) * 1961-09-29 1967-07-11 Texas Instruments Inc Method of making semiconductor devices
FR1308788A (fr) * 1961-10-16 1962-11-09 Merck & Co Inc Matière semi-conductrice et son procédé de fabrication
DE1867911U (de) * 1961-12-07 1963-02-28 Gerda Wilberger Buegelbrett mit standvorrichtung.
US3255005A (en) * 1962-06-29 1966-06-07 Tung Sol Electric Inc Masking process for semiconductor elements
US3384829A (en) * 1963-02-08 1968-05-21 Nippon Electric Co Semiconductor variable capacitance element
US3349475A (en) * 1963-02-21 1967-10-31 Ibm Planar injection laser structure
US3244566A (en) * 1963-03-20 1966-04-05 Trw Semiconductors Inc Semiconductor and method of forming by diffusion
GB1094068A (en) * 1963-12-26 1967-12-06 Rca Corp Semiconductive devices and methods of producing them
US3303059A (en) * 1964-06-29 1967-02-07 Ibm Methods of improving electrical characteristics of semiconductor devices and products so produced

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2828607A1 (de) * 1977-06-29 1979-01-04 Tokyo Shibaura Electric Co Halbleitervorrichtung

Also Published As

Publication number Publication date
NL6501818A (de) 1965-08-16
NL154867B (nl) 1977-10-17
US3643137A (en) 1972-02-15
DE1514082A1 (de) 1969-09-18
DE1514082C3 (de) 1984-08-30
GB1100124A (en) 1968-01-24

Similar Documents

Publication Publication Date Title
DE2160427C3 (de)
DE2512373A1 (de) Sperrschicht-oberflaechen-feldeffekt- transistor
DE2241600A1 (de) Hochspannungs-p-n-uebergang und seine anwendung in halbleiterschaltelementen, sowie verfahren zu seiner herstellung
DE1808928A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE1964979B2 (de) Halbleiterbauelement mit wenigstens einem lateralen transistor und verfahren zu seiner herstellung
DE1789119B2 (de) Halbleiterbauelement. Ausscheidung aus: 1514855
DE69425397T2 (de) Seriengeschaltetes Strombegrenzerbauelement
DE2460682A1 (de) Halbleitervorrichtung
DE1514082B2 (de) Feldeffekt-Transistor und Planar-Transistor
DE2364753C2 (de) Halbleiterbauelement
DE10203820A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE1589891B (de) Integrierte Halbleiterschaltung
DE3408285A1 (de) Schutzanordnung fuer einen feldeffekttransistor
DE2361171A1 (de) halbleitervorrichtung
DE2527076A1 (de) Integriertes schaltungsbauteil
DE2101278C2 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE69509494T2 (de) Leistungsbauelement als integrierte Struktur in MOS-Technologie und Verfahren zu seiner Herstellung
CH636216A5 (de) N-kanal-mos-speicher und verfahren zu dessen herstellung.
DE3213772A1 (de) Feldeffekt-halbleitereinrichtung
DE2917082C2 (de)
DE2320412C3 (de) Verfahren zur Herstellung und Sortierung abschaltbarer Thyristoren
EP0071915A2 (de) Epitaxialer Transistor
DE2011630C3 (de) Integrierte Halbleiterschaltung
DE2348262A1 (de) Integrierte halbleiterschaltung

Legal Events

Date Code Title Description
BHJ Nonpayment of the annual fee
BI Miscellaneous see part 2
8226 Change of the secondary classification

Ipc: H01L 29/76

8281 Inventor (new situation)

Free format text: ONO, MINORU, KODAIRA, TOKYO, JP MOMOI, TOSHIMITSU KAWACHI, YOUJI, TOKYO, JP

8228 New agent

Free format text: BEETZ SEN., R., DIPL.-ING. BEETZ JUN., R., DIPL.-ING. DR.-ING. TIMPE, W., DR.-ING. SIEGFRIED, J., DIPL.-ING. SCHMITT-FUMIAN, W., PRIVATDOZENT, DIPL.-CHEM. DR.RER.NAT. STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBEL-HOPF, U., DIPL.-CHEM. DR.RER.NAT., PAT.-ANW., 8000 MUENCHEN

C3 Grant after two publication steps (3rd publication)