DE3213772A1 - Feldeffekt-halbleitereinrichtung - Google Patents
Feldeffekt-halbleitereinrichtungInfo
- Publication number
- DE3213772A1 DE3213772A1 DE19823213772 DE3213772A DE3213772A1 DE 3213772 A1 DE3213772 A1 DE 3213772A1 DE 19823213772 DE19823213772 DE 19823213772 DE 3213772 A DE3213772 A DE 3213772A DE 3213772 A1 DE3213772 A1 DE 3213772A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- high resistivity
- field effect
- semiconductor device
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
- H10D30/83—FETs having PN junction gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/202—FETs having static field-induced regions, e.g. static-induction transistors [SIT] or permeable base transistors [PBT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/113—Isolations within a component, i.e. internal isolations
- H10D62/115—Dielectric isolations, e.g. air gaps
Landscapes
- Junction Field-Effect Transistors (AREA)
- Weting (AREA)
Description
Cr
G7 Ρ70 D Feldeffekt-Halbleitereinrichtung
Die Erfindung bezieht sich auf Hochfrequenz-Feldeffekt-Halbleitereinrichtungen
und insbesondere auf den Aufbau einer Feldeffekt-Halbleitereinrichtung, die zur Verwendung
in einer Gate-Schaltung angepaßt ist.
Ein statischer Induktionstransistor (static induction transistor) ist eine Feldeffekt-Halbleitereinrichtung, die ausgezeichnete
Hochleistungs- und Hochfrequenzeigenschaften aufweist. Diese Einrichtungen sind durch relativ kurze Kanäle
mit hohem spezifischem Widerstand charakterisiert und arbeiten mit Ladungsträger-Verarmung des Kanals. Die Strom-Spannungs-Kennlinien
des statischen Induktionstransistors sind denen einer übersteuerungsfreien Triode ähnlich. Der herkömmliche
statische Induktionstransistor verwendet eine vertikale Geometrie. Die Source- und Drain-Kontakte sind an gegenüberliegenden
Seiten einer dünnen Schicht hohen spezifischen Widerstandes eines Leitfähigkeitstyps angeordnet. Die
Gate-Bereiche des entgegengesetzten Leitfähigkeitstyps werden in die Schicht hohen spezifischen Widerstandes an. gegenüberlie-
genden Seiten der Source hineindiffundiert. Wenn an die
Gate-Anschlüsse eine Sperrspannung angelegt wird, so erstreckt sich das hier zugeordnete Verarmungsgebiet bis
unterhalb der Source und "klemmt" den Kanal zwischen Source und Drain ab.
Um bei hohen Frequenzen eine gute Feldeffekttransistor-Arbeitsweise
zu erhalten,ist es oftmals vorteilhaft, eine Gate-Schaltung zu verwenden. Die Gate-Elektrode des Transistors
wird mit Schaltkreismasse verbunden, die üblicherweise das Chassis ist, an welchem der Schaltkreis befestigt
ist. Halbleiter-Leistungs-Einrichtungen erfordern eine thermische Verbindung zu einer Wärmesenke, um an oder nahe
bei dem Leistungsnennwert betrieben werden zu können. Normalerweise ist das Gehäuse der Leistungseinrichtung thermisch
mit dem Chassis des Gerätes gekoppelt. Allerdings ist bei einem statischen Induktionstransistor mit vertikaler
Geometrie die Drain-Elektrode intern mit dem Gehäuse der Einrichtung verbunden. Folglich muß diese Einrichtung
gegenüber dem Chassis elektrisch isoliert sein. Diese Forderung nach elektrischer Isolierung zwischen der
Halbleitereinrichtung und dem Gerätechassis macht die Wärmeableitung von der Halbleitereinrichtung schwierig.
Folglich ist es wünschenswert, eine Feldeffekt-Halbleitereinrichtung
mit guten Hochfrequenz- und Hochleistungsbetriebscharakteristiken zu schaffen, die für eine Anwendung
in einer Gate-Schaltung ausgelegt ist.
Die vorliegende Erfindung schlägt eine Feldeffekt-Halbleitereinrichtung
vor, die eine Schicht hohen spezifischen Widerstandes eines Halbleitermateriales eines Leitfähigkeitstyps
aufweist, bei dem auf dessen erster Oberfläche ein ohm'scher Drain-Bereich niedrigen spezifischen Widerstandes
und ein ohm'scher Source-Bereich niedrigen spezi-
fischen Widerstandes gebildet sind und auf deren zweiter Oberfläche ein Gate-Bereich einschließlich einer gleichrichtenden
Gate-übergangszone ausgebildet ist. Die Schicht hohen spezifischen Widerstandes zwischen den Source- und
Drain-Bereichen bildet einen Kanal für eine Stromleitung zwischen diesen. Die Gate-übergangszone, die benachbart
zu dem Kanal angeordnet ist, steuert den Strom in dem Kanal in Abhängigkeit von der Vorspannung, die an die Gate-Ubergangszone
angelegt wird. Die Einrichtung enthält weiterhin Mittel, die zwischen den Source- und Drain-Bereichen
angeordnet sind, um den Strom in dem Kanal auf einen Teil der Schicht hohen spezifischen Widerstandes
in der Nähe der Gate-Übergangszone einzuschränken,wodurch
der Strom durch die Gate-Spannung gesteuert werden kann.
Der Gate-Bereich kann eine Schicht aus Halbleitermaterial des entgegengesetzten Leitfähigkeitstyps enthalten, die
angrenzend zur zweiten Oberfläche der Schicht hohen spezifischen Widerstandes liegt. Alternativ kann der Gate-Bereich
eine erste Metallschicht enthalten, die eine gleichrichtende Metall-Halbleiter-Übergangszone bildet,
die angrenzend zur zweiten Oberfläche der Schicht hohen spezifischen Widerstandes liegt. Die Mittel zur Begrenzung
des Stromes können eine Rille oder Vertiefung in der ersten Oberfläche der Schicht hohen spezifischen Widerstandes
enthalten.
Im folgenden wird die Erfindung anhand mehrerer Ausführungsbeispiele
im Zusammenhang mit den Figuren ausführlicher erläutert. Es zeigen:
Figur 1 eine schematische Schnittansicht einer Feldeffekt-Halbleitereinrichtung
nach der vorliegenden Erfindung;
Figur 2 die der Drain-Strom-Drain-Spannungs-Kennlinie einer· Feldeffekt-Halbleitereinrichtung nach der vorliegenden Erfindung;
Figur 3 eine Schnittansicht einer Feldeffekt-Halbleitereinrichtung
gemäß der vorliegenden Erfindung mit einer Strom-Barriere in Form einer V-förmigen
Rille;
Figur 4 und 5 Schnittansichten zur Erläuterung der Herstellung der Feldeffekt-Halbleitereinrichtung
der Figur 3;
Figur 6 eine Schnittansicht eines weiteren Ausführungsbeispieles einer Feldeffekt-Halbleitereinrichtung
nach der vorliegenden Erfindung;
Figur 7 und 8 Schnittansichten zur Erläuterung der Herstellung der Feldeffekt-Halbleitereinrichtung
der Figur 6;
Figur 9 eine Schnittansicht eines alternativen Gate-Aufbaus,
der bei der Feldeffekt-Halbleitereinrich
tung nach der vorliegenden Erfindung anwendbar ist; und
Figur 10 eine Draufsicht der Feldeffekt-Halbleitereinrichtung
nach der vorliegenden Erfindung mit Darstellung eines in Interdigitation angeordneten
Source- und Drain-Aufbaus.
In den Figuren sind verschiedene Elemente nicht maßstäblich dargestellt. Gewisse Dimensionierungen sind im Verhältnis
zu anderen Dimensionierungen vergrößert dargestellt, um
ein klareres Verständnis der Erfindung zu geben.
Um ein besseres Verständnis der vorliegenden Erfindung zusammen mit anderen und weiteren Zielen, Vorteilen und Ei-
ou genschaften von ihr zu geben, wird auf die folgende Beschreibung,
die Patentansprüche und die oben beschriebenen Zeichnungen Bezug genommen.
ζ- 40
Detaillierte Beschreibung der Erfindung
Eine Feldeffekt-Halbleitereinrichtung nach der vorliegenden
Erfindung ist anhand eines Ausführungsbeispieles in Figur 1 gezeigt. Eine Schicht 10 hohen spezifischen
Widerstandes aus Halbleitermaterial eines Leitfähigkeits~ typs besitzt einen ohm'sehen Drain-Bereich 12 niedrigen
spezifischen Widerstandes und einen ohm'sehen Source-Bereich
14 niedrigen spezifischen Widerstandes, die in deren erster oder oberen Oberfläche ausgebildet sind. Der Drain-Bereich
12 und der Source-Bereich 14 sind normalerweise als im Abstand zueinander befindliche, parallele Streifen
auf der Schicht 10 hohen spezifischen Widerstandes ausgebildet. Ein planarer Gate-Bereich 16, einschließlich einer
gleichrichtenden Gate-Übergangszone 18 liegt angrenzend zu einer zweiten oder unteren Oberfläche der Schicht 10
hohen spezifischen Widerstandes. Der Gate-Bereich 16 bedeckt generell die untere Oberfläche der Schicht 10 hohen
spezifischen Widerstandes, die dem Drain-Bereich 12 und dem Source-Bereich 14 gegenüber liegt. Ein Drain-Kontakt
20 und ein Source-Kontakt 22 sind auf dem Drain-Bereich 12 bzw. dem Source-Bereich 14 ausgebildet. Ein Gate-Kontakt
24 ist auf dem Gate-Bereich 16 ausgebildet. Der Teil der Schicht 10 hohen spezifischen Widerstandes zwisehen
dem Source-Bereich 14 und dem Drain-Bereich 12 bildet
einen Kanal 26, um Strom zwischen dem Source-Bereich 14 und dem Drain-Bereich 12 zu leiten. Eine Strom-Barriere
28, die so ausgebildet ist, daß sie den Strom in dem Kanal 26 auf einen Teil der Schicht 10 hohen spezifischen
Widerstandes in der Nähe der Gate-Übergangszone 18 einschränkt, ist im oberen Teil der Schicht 10 hohen spezifischen
Widerstandes zwischen dem Source-Bereich 14 und dem Drain-Bereich 12 angeordnet. Die Strom-Barriere 28 ist
typischerweise als langgestrecktes Element ausgebildet, das parallel zu dem Drain-Bereich 12 und dem Source-Bereich
14 liegt.
Die Arbeitsweise der in Figur 1 dargestellten Einrichtung wird unter Bezugnahme auf die Betriebs-Kennlinien der
Figur 2 beschrieben. Wie oben angegeben ist ein statischer Induktionstransistor durch einen Kanal kurzer Länge und
durch einen Kanal hohen spezifischen Widerstandes charakterisiert und dadurch, daß er trioden-ähnliche Betriebs-Charakteristiken
aufweist. Obwohl die in Figur 1 dargestellte Einrichtung einen von einem statischen Induktionstransistor vollständig abweichende Geometrie aufweist,
besitzt sie ähnliche Betriebs-Charakteristiken wie ein statischer Induktionstransistor. Bei normalem Betrieb wird
eine Sperrspannung an den Gate-Kontakt 24 angelegt. Die in Sperrichtung vorgespannte Gate-Übergangszone 18 besitzt
eine zugeordnete Verarmungsschicht, die in den Kanal 26 hineinragt und diesen "abklemmt", wodurch eine Potential-Barriere
für einen fließenden Strom erzeugt wird. Wenn die Source-Drain- und Gate-Drain-Abstände ausreichend
klein sind, so kann die "Höhe" der Potential-Barriere dadurch modifiziert werden, daß entweder das Gate-Potential
oder das Drain-Potential verändert wird. Im Ergebnis erhält man eine übersteuerungsfreie Betriebs-Kennlinie,
wie diejenige, die in Figur 2 dargestellt ist. Der Drain-Strom ist dort längs der vertikalen Achse der Figur 2 als
Funktion der Drain-Spannung an der horizontalen Achse für verschiedene Werte der Gate-Spannung aufgetragen. Die
Kurve 30 stellt einen niedrigen Wert der Gate-Sperrspannung dar, während die Kurven 32 und 34 sukzessive höhere
Werte der Gate-Sperrspannung darstellen. Es ist zu ersehen, daß eine Vergrößerung der Gate-Sperrspannung den allgeu
meinen Effekt hat, daß die Drain-Spannung vergrößert wird, die an die Einrichtung angelegt werden muß, um einen
Drain-Stromfluß zu bewirken.
Die Funktion der Strom-Barriere 28 kann unter Bezugnahme auf Figur 1 beschrieben werden. Bei normalem Betrieb
fließt ein Strom zwischen dem Source-Bereich 14 und dem Drain-Bereich 12 durch den Kanal 26 hindurch, wie durch
die Pfeile in Figur 1 angedeutet. Bei Abwesenheit der Strom-Barriere 28 würde sich der Stromfluß nahe der oberen
Oberfläche der Schicht 10 hohen spezifischen Widerstandes konzentrieren und eine Steuerung des Stromes über den Gate-Bereich
16 wäre relativ schwierig. Die Strom-Barriere bewirkt, daß der Strom, der durch den Kanal 26 fließt,
einem Weg durch die Schicht 10 hohen spezifischen Widerstandes hindurch folgt, der um die Strom-Barriere 28 herum
und nahe zu der Gate-Übergangszone 18 verläuft. Folglich
gelangt der Strom durch einen Teil des Kanales 26, in welchem der Gate-Bereich 16 einen größeren Hnfluß hat. Der
Gate-Bereich 16 kann folglich den Strom, der durch den Kanal 26 fließt, steuern, wenn eine relativ geringe Sperrspannung
an ihn angelegt wird.
In Figur 3 ist eine spezielle Ausführungsform einer Feldeffekt-Halbleitereinrichtung
gemäß der Erfindung gezeigt. Die Strombarriere 28 ist eine Rille 40, die in der ersten
Oberfläche der Schicht 10 hohen spezifischen Widerstandes zwischen dem Source-Bereich 14 und dem Drain-Bereich 12
ausgebildet ist. Folglich wird der Strom, der durch den Kanal 26 fließt, auf einen Teil der Schicht 10 hohen
spezifischen Widerstandes begrenzt, der nahe der Gate-Übergangs zone 18 liegt.
Die Herstellung der in Figur 3 gezeigten Einrichtung ist in den Figuren 4 und 5 dargestellt. Das Substrat ist
ein Silizium-Halbleiter-Plättchen eines Leitfähigkeitstyps und von mittlerem spezifischen Widerstand. Das Sub-
^0 strat bildet den Gate-Bereich 16 der Einrichtung und kann
einen spezifischen Widerstand von einem bis fünf Ohm pro Zentimeter haben. Die epitaxiale Schicht 10 hohen spezifischen
Widerstandes des entgegengesetzten Leitfähigkeitstyps ist auf dem Substrat oder dem Gate-Bereich 16 aufgewachsen.
In dem vorliegenden Ausführungsbeispiel bildet der Gate-Bereich 16 eine mechanische Stütze für die Einrichtung
und kann ca. 200 Mikrometer dick sein, während
die Schicht 10 hohen spezifischen Widerstandes ungefähr 5 bis 12 Mikrometer dick ist und einen spezifischen Widerstand
von mindestens 20 Ohm pro Zentimeter hat. Die Dicke der Schicht 10 hohen spezifischen Widerstandes hängt von
der geforderten Durchbruchspannung und von der maximalen Arbeitsfrequenz der Einrichtung ab. Da die Differenz
zwischen dem spezifischen Widerstand des Substrates und dem spezifischen Widerstand der Schicht 10 hohen spezifischen
Widerstandes relativ gering ist, ist die Gitter-Fehlanpassung klein und es können ohne Schwierigkeiten
di si oka tions freie, aufgewachsene Schichten hoher Qualität
erzeugt werden.
Auf der oberen Oberfläche der Schicht 10 hohen spezifisehen
Widerstandes wird eine aufgewachsene Schicht 42 aus Siliziumdioxid mittels bekannter Methoden erzeugt, beispielsweise
dadurch, daß das Halbleiterplättchen einer Sauerstoff-und DampfUmgebung von ca. 1100° C ausgesetzt
wird. Im nächsten Schritt werden ein Source-Fenster 43, ein Drain-Fenster 44 und ein Strom-Barrieren-Fenster 45
in der Oxidschicht 42 unter Anwendung herkömmlicher Fotolithographie-Techniken gebildet. Zum Schutz der Source-
und Drain-Fenster 43 bzw. 44 wird Silizium-Nitrid abgelagert und als Muster aufgebracht (patterned). Ein typisches
Verfahren zum Aufbringen des Silizium-Nitrids besteht in Ablagerung eines chemischen Dampfes aus Ammoniak
und Silizium-Wasserstoff bei ca. 800° C. Die Silizium-Nitrid-Schichten 46 schützen die Schicht 10 hohen spezifischen
Widerstandes während der Formation der Strom-
UW Barriere in dem Strom-Barrieren-Fenster 45.
In der ersten Oberfläche der Schicht 10 hohen spezifischen Widerstandes wird in dem Strom-Barrieren-Fenster 45 eine
Rille 40 geformt. Obwohl Rillen jeglicher Form verwendet werden können, um die Strom-Barriere zu erzeugen, werden
typischerweise V-förmige Rillen verwendet. V-förmige Rillen können in herkömmlicher Weise in Silizium-Mono-
3-2 T-37'7 2
Kristallen geätzt werden, wenn das Plättchen eine Oberflächenorientierung
von (100) hat. Die Maske ist in Bezug auf die Kristall fläche (110) ausgerichtet, die die (110)-Kristallrichtung
anzeigt. Wenn eine äquimolare Mischung aus N3H4 und H-O verwendet wird, so wird der Ätz-Prozeß
selbststoppende Rillen mit einem Winkel von 54,7° von der Oberfläche aus erzeugen. Die Tiefe der Rille hängt
lediglich von der Dimensionierung des Ätz-Fensters ab. Bei der Einrichtung der vorliegenden Erfindung liegt die Tiefe
der V-förmigen Rille 4 0 typischerweise in der Größenordnung von 30% bis 70% der Dicke der Schicht 10 hohen spezifischen
Widerstandes.
Als nächstes wird eine zweite Siliziumdioxid-Schicht, in Wirklichkeit eine Fortsetzung des AufWachsens der Siliziumdioxid-Schicht
4 2 durch Aufwachsen auf der Oberfläche der Schicht 10 hohen spezifischen Widerstandes aufgebracht.
Die zusätzliche Siliziumdioxid-Schicht schützt die Oberfläche der Rille 40. Die Siliziumnitrid-Schichten 46 werden
dann von dem Plättchen entfernt, um einen Zugang zu den Source- und Drain-Fenstern 43 und 44 zu schaffen. Die
Siliziumnitrid-Schicht 46 kann mit bekannten Methoden entfernt werden, wie z. B. dadurch, daß sie Phosphorsäure
bei ca. 180° C ausgesetzt wird oder durch Plasmaätzen. Es sei erneut auf Figur 3 Bezug genommen; der flache Drain-Bereich
12 wird in dem Drain-Fenster 44 und der flache Source-Bereich 14 wird in dem Source-Fenster 43 durch
Ionen-Implantation oder durch Diffusion von Verunreinigungen gebildet. Der Drain-Bereich 12 und der Source-Bereich
14 haben einen geringen spezifischen Widerstand und sind von dem gleichen Leitfähigkeitstyp wie die Schicht
10 mit hohem spezifischen Widerstand, wodurch ohm'sche
Kontakte zu der Schicht 10 hohen spezifischen Widerstandes gebildet werden. Da kurze Diffusionszeiten benötigt werden,
tfitt an der Gate-Übergangszone eine vernachlässigte Umverteilung
an Verunreinigungen auf.
Auf der oberen Oberfläche des Plättchens wird ein Kontaktmetall abgeschieden und der Drain-Kontakt 20 sowie der
Source-Kontakt 22 werden unter Anwendung herkömmlicher Foto-Lithographie-Techniken angeordnet. Schließlich wird
die untere Oberfläche des Substrates metallisiert, wodurch der Gate-Kontakt 24 gebildet wird.
In einem Ausführungsbeispiel der Feldeffekt-Halbleitereinrichtung
nach der vorliegenden Erfindung besitzt die Schicht 10 hohen spezifischen Widerstandes eine Dicke von
6 bis 8 Mikrometer. Die Source- und Drain-Bereiche sind ca. 4 Mikrometer voneinander getrennt und die Source- und
Drain-Fenster haben eine Breite von ca. 2 Mikrometer.Die Rille 40 ist 1,5 Mikrometer breit und 2,5 Mikrometer tief.
Ein weiteres Ausführungsbeispiel einer Feldeffekt-Halbleitereinrichtung
gemäß der vorliegenden Erfindung ist in Figur 6 gezeigt. Eine Schicht 50 hohen spezifischen Widerstandes
aus Halbleitermaterial eines Leitfähigkeitstyps hat einen ohm"sehen Drain-Bereich 52 geringen spezifischen
Widerstandes und einen ohm'sehen Source-Bereich 54 niedrigen
spezifischen Widerstandes, die in einer ersten oder oberen Oberfläche der Schicht 50 ausgebildet sind. Der
Drain-Bereich 52 und der Source-Bereich 54 sind typischerweise als parallele Streifen auf der Schicht 50 hohen
spezifischen Widerstandes ausgebildet. Ein planarer Gate-Bereich 56 einschließlich einer gleichrichtenden Gate-Obergangszone
58 liegt anschließend an eine zweite oder untere Oberfläche der Schicht 50 hohen spezifischen Wider-Standes.
Der Gate-Bereich 56 bedeckt generell die untere Oberfläche der Schicht 50 hohen spezifischen Widerstandes,
die dem Drain-Bereich 52 und dem Source-Bereich 54 gegenüber liegt.Ein Drain-Kontakt 60 und ein Source-Kontakt 62
sind auf dem Drain-Bereich 52 bzw. dem Source-Bereich 54 ausgebildet. Ein Gate-Kontakt 64 ist auf dem Gate-Bereich
56 ausgebildet. Der Teil der Schicht 50 hohen spezifischen Widerstandes zwischen dem Source-Bereich 54 und dem Drain-
Bereich 52 bildet einen Kanal 66 für die Stromleitung zwischen dem Source-Bereich 54 und dem Drain-Bereich 62.
Die in Figur 6 gezeigte Einrichtung unterscheidet sich von der Einrichtung der Figur 3 prinzipiell in dem Aufbau
der Strom-Barriere 28. In der Einrichtung der Figur 6 ist die Strom-Barriere 28 eine Vertiefung 70 in der Schicht
50 hohen spezifischen Widerstandes zwischen dem Drain-Bereich 52 und dem Source-Bereich 54. Die Vertiefung 70 in
der Schicht 50 hohen spezifischen Widerstandes verringert im Ergebnis die Dicke des Kanales 66 und bewirkt, daß der
Strom, der durch den Kanal 66 fließt, nahe zur Gateübergangszone 58 verläuft. Bei Vorhandensein der Vertiefung
70 sind der Drain-Bereich 52 und der Source-Bereich 54 in Wirklichkeit in Beziehung zu dem Rest der Schicht
hohen spezifischen Widerstandes erhoben angeordnet.
Figur 7 und 8 zeigt die Herstellung der Feldeffekt-Halbleitereinrichtung
der Figur 6. Die epitaxiale Schicht 50 hohen spezifischen Widerstandes aus Halbleitermaterial
eines Leitfähigkeitstyps wird durch Aufwachsen auf einem Substrat mit mittlerem spezifischen Widerstand aus Halbleitermaterial
des entgegengesetzten Leitfähigkeitstyps aufgebracht. Das Substrat bildet den Gate-Bereich 56 der
Einrichtung. Die spezifischen Widerstände und die Dicken der Schicht 50 hohen spezifischen Widerstandes und des
Substrates können entsprechend denen sein, die oben im Zusammenhang mit Figur 3 beschrieben wurden. Als nächstes
wird eine dünne Schicht aus Siliziumnitrid auf der ersten
oder oberen Oberfläche der Schicht 50 hohen spezifischen Widerstandes aufgebracht. Das Siliziumnitrid wird mit
einer Maske abgedeckt und unter Anwendung herkömmlicher Foto-Lithographie-Techniken so geätzt daß schützende
Siliziumnitrid-Schichten 76 über den Bereichen 77 und 78
der Schicht 50 hohen spezifischen Widerstandes verbleiben.
Als nächstes wird das Halbleiter-Plättchen oxidiert und auf den ungeschützten Bereichen wird eine dicke Silizium-
dioxid-Schicht mittels Aufwachsen erzeugt. In den Bereichen
77 und 78, die von der Siliziumnitrid-Schicht 76 geschützt sind, wächst kein Oxid an. Der Siliziumdioxid-Schicht
80 ist erlaubt, bis zu einem solchen Ausmaß zu wachsen, daß die Schicht 50 hohen spezifischen
Widerstandes in den ungeschützten Bereichen des Plättchens auf 30 bis 70% reduziert wird.
Die Siliziumnitrid-Schichten 76 werden von den Bereichen
77 und 78 entfernt und flache Bereiche niedrigen spezifischen Widerstandes des gleichen Leitfähigkeitstyps wie
die Schicht 50 hohen spezifischen Widerstandes werden in den Bereichen 77 und 78 eindiffundiert oder implantiert,
wodurch der Drain-Bereich 52 und der Source-Bereich 54 gebildet werden. Es sei erneut auf Figur 6 Bezug genommen;
auf der oberen Oberfläche des Plättchens wird Metall abgelagert und der Drain-Kontakt 60 und der Source-Kontakt
62 werden unter Anwendung herkömmlicher Foto-Lithographie-Techniken aufgebracht. Schließlich wird auf der unteren
Oberfläche des Substrates Metall aufgebracht, zur Bildung des Gate-Kontaktes 64.
Die in den Einrichtungen der Figuren 3 und 6 gezeigten Strom-Barrieren werden dadurch gebildet, daß Material aus
der oberen Oberfläche der Schicht hohen spezifischen Widerstandes entfernt wird. Eine andere Lösung besteht darin,
einen Bereich sehr hohen spezifischen Widerstandes innerhalb der Schicht hohen spezifischen Widerstandes zu
bilden. Es sei erneut auf Figur 1 Bezug genommen. Wenn
3^ die Strom-Barriere 28 ein Bereich extrem hohen spezifischen
Widerstandes ist, so nimmt der Strom in dem Kanal 26 den durch die Pfeile bezeichneten Weg, der den geringeren
spezifischen Widerstand hat. Die Strom-Barriere des sehr hohen spezifischen Widerstandes kann durch Implantation
von Wasserstoff gebildet werden, wodurch der spezifische Widerstand des Halbleitermaterxales im Bereich
der Strom-Barriere vergrößert wird oder er kann durch
Strahlungszerstörung des Halbleiter-Plättchens gebildet werden.
Ein alternativer Aufbau des Gate-Bereiches, der bei den Feldeffekt-Halbleitereinrichtungen der Figuren 3 und 6
verwendet werden kann, ist in Figur 9 gezeigt. Figur 9 zeigt hierbei lediglich den Gate-Bereich und einen Teil
der Schicht hohen spezifischen Widerstandes. Die Einrichtung ist auf einem Halbleiter-Plättchen 90 aus monokristallinem
Silizium hohen spezifischen Widerstandes eines Leitfähigkeitstypes aufgebaut. Die Source- und Drain-Bereiche
und die Strom-Barriere werden auf dem Plättchen wie oben in Verbindung mit den Figuren 3-5 und 6-8 beschrieben
und dargestellt, hergestellt. Dann wird die untere Oberfläche des Plättchens 90 chemisch dünner gemacht
und zwar auf eine Dicke, die für die Schicht hohen spezifischen Widerstandes der Einrichtung erforderlich
ist. Das dünner gemachte Plättchen bildet die Schicht hohen spezifischen Widerstandes der Einrichtung. Als
nächstes wird eine Metallschicht 92, wie zum Beispiel Aluminium, Chrom, Nickel oder Wolfram, die eine Schottky-Barriere
bildet, oder einen gleichrichtenden Metall-Halbleiter-Kontakt, auf der unteren Oberfläche des Plättchens
90 abgelagert. Schließlich wird zur Bildung eines Weges niedrigen thermischen Widerstandes auf der Einrichtung
und zur Schaffung einer mechanischen Stütze für die Einrichtung eine dicke Metallschicht 94 über der Schicht
mittels Elektroplattierung aufgebracht.
Feldeffekt-Halbleitereinrichtung der vorliegenden Erfindung kann die Fähigkeit für hohe Leistung dadurch
erhalten werden, daß die in den Figuren 3 oder 6 gezeigten Strukturen in Interdigitation wiederholt werden. Figur 10
zeigt einen Aufbau mit Interdigitation. Dort ist eine Draufsicht eines Teiles der Einrichtung mit einem Aufbau
gemäß Figur 3 dargestellt. Die Drain-Kontakte 20 und die Source-Kontakte 22 sind als langgestreckte Streifen aus-
-1-4«-
gebildet, die ca. 100 Mikrometer lang sein können. Die Rillen 40 sind zwischen den Drain-Kontakten 20 und den
Source-Kontakten 22 angeordnet. Die Drain-Kontakte 20 sind an einer Seite der Einrichtung durch eine Drain-Metallisierung
100 miteinander verbunden. Die Source-Kontakte sind an der gegenüberliegenden Seite der Einrichtung durch
eine Source-Metallisierung 102 miteinander verbunden. Mit
den relativ langen Metallisierungen 100 und 102 sind Leitungen verbunden. Die in Figur 10 dargestellte Struktur
kann mehrfach wiederholt werden, um die Leistungs-Charakteristiken der Einrichtung zu vergrößern.
Die oben beschriebenen Feldeffekt-Halbleitereinrichtungen können in besonders günstiger und effizienter Weise in
einer Gate-Schaltung verwendet werden, d. h. daß der Gate-Anschluß
der Einrichtung mit Masse verbunden ist. Der Gate-Kontakt ist direkt mit dem Gehäuse des Bauteils verbunden,
wodurch eine gute Wärmeableitung ermöglicht wird und wodurch die maximale Leistungsabfuhr der Einrichtung
verbessert wird. Wenn die Einrichtung in anderen Schaltungs-Konfigurationen
als der Gate-Schaltung verwendet werden soll, so wird ein thermisch leitfähiger Isolator
für die Befestigung des Halbleiterchips in dem Bauelement verwendet.
Die vorliegende Erfindung schafft eine Feldeffekt-Halbleitereinrichtung
für Hochfrequenz- und Hochleistungsanwendungen. Die beschriebene Einrichtung wird vorzugsweise
bei Gate-Schaltungen verwendet. Die Herstellung der SQ Einrichtung ist verhältnismäßig einfach.
StO
Leerseite
Claims (14)
- G7 P70 DFeldeffekt-HalbleitereinrichtungPatentan s ρ r ü c h eFeldeffekt-Halbleitereinrichtung gekennzeich net durch:einen ohm'sehen Drain-Bereich niedrigen spezifischen Widerstandes,einen ohm1sehen Source-Bereich niedrigen spezifischen Widerstandes,eine Schicht hohen spezifischen Widerstandes aus Halbleitermaterial eines Leitfähigkeitstyps, wobei diese Schicht hohen spezifischen Widerstandes eine erste Oberfläche enthält, in welcher der Drain-Bereich und der Source-Bereich derart ausgebildet sind, daß die Schicht hohen spezifischen Widerstandes zwischen den Source- und Drain-Bereichen einen Kanal für die Leitung von Strom zwischen diesen bildet,
einen Gate-Bereich einschließlich einer gleichrichtendenGate-Übergangszone, der auf einer zweiten Oberfläche der Schicht hohen spezifischen Widerstandes benachbart zu dem Kanal angeordnet ist, zur Steuerung des Stromes in dem Kanal in Abhängigkeit einer an die Gate-Übergangszone angelegten Vorspannung, undzwischen den Source- und Drain-Bereichen angeordnete Mittel zur Beschränkung des Stromes in dem Kanal auf einen Teil der Schicht hohen spezifischen Widerstandes in der Nähe der Gate-Übergangszone. 10 - 2. Feldeffekt-Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Mittel zur Begrenzung des Stromes eine Rille in der ersten Oberfläche der Schicht hohen spezifischen Widerstandes enthalten.
- 3. Feldeffekt-Halbleitereinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Rille V-förmig ist und eine Tiefe hat, die 30 bis 70% der Dicke der Schicht hohen spezifischen Widerstandes beträgt.
- 4. Feldeffekt-Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Mittel zur Begrenzung des Stromes eine Vertiefung in der ersten Oberfläche der Schicht hohen spezifischen Wider-^O Standes enthalten, wobei die Vertiefung die Dicke der Schicht hohen spezifischen Widerstandes zwischen den Source- und Drain-Bereichen verringert.
- 5. Feldeffekt-Halbleitereinrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Vertiefung eine Tiefe von 30 bis 70% der Dicke der Schichthohen spezifischen Widerstandes hat.
- 6. Feldeffekt-Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Mittel zur Begrenzung des Stromes einen Teil der Schicht hohen spezifischen Widerstandes in der Nähe deren erster Oberfläche enthalten, wobei dieser Teil einen höheren spezifischen Widerstand als der Rest der Schicht hohen spezifischen Widerstandes hat.
- 7. Feldeffekt-Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Gate-Bereich eine Dicke aufweist, die ausreicht, eine mechanische Stütze der Einrichtung zu bilden.
- 8. Feldeffekt-Halbleitereinrichtung g e k e η η zeichnet durch:einen ohm'sehen Drain-Bereich geringen spezifischen Widerstandes;einen ohm'sehen Source-Bereich niedrigen spezifischen Widerstandes;eine Schicht hohen spezifischen Widerstandes aus Halbleitermaterial eines Leitfähigkeitstyps, wobei diese Schicht hohen spezifischen Widerstandes eine erste Oberfläche aufweist, in der der Drain-Bereich und der Source-Bereich derart ausgebildet ist, daß die Schicht hohen°Q spezifischen Widerstandes zwischen den Source- und Drain-Bereichen einen Kanal für die Leitung von Strom zwischen ihnen bildet, wobei der Kanal einen ausreichend hohen spezifischen Widerstand hat und ausreichend kurz ist, um ungesättigte Drain-Strom-Spannungs-Charakteristiken zu schaffen;einen planaren Gate-Bereich einschließlich einer Gateübergangszone, die auf einer zweiten Oberfläche derSchicht hohen spezifischen Widerstandes in der Nähe des Kanales ausgebildet ist, zur Steuerung des Stromes in dem Kanal in Abhängigkeit von einer an die Gate-Ubergangszone angelegten Spannung; undStrom-Barrieren-Einrichtungen, die zwischen dem Source- und dem Drain-Bereich angeordnet sind und der ersten Oberfläche der Schicht hohen spezifischen Widerstandes zugeordnet sind, zur Begrenzung des Stromes in dem Kanal auf einen Teil desselben in der Nähe des Gate-Bereiches, wodurch der Strom durch die Gate-Spannung steuerbar ist.
- 9. Feldeffekt-Halbleitereinrichtung nach Anspruch 8, dadurch gekennzeichnet, daß der Gate-Bereich eine Schicht aus Halbleitermaterial entgegengesetzten Leitfähigkeitstyps enthält, der angrenzend zur zweiten Oberfläche der Schicht hohen spezifischen Widerstandes liegt und einen geringeren spezifischen Widerstand als die Schicht hohen spezifischen Widerstandes aufweist.
- 10. Feldeffekt-Halbleitereinrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die Schicht des Halbleitermateriales des entgegengesetzten Leitfähigkeitstyps eine Dicke aufweist, die ausreicht, daß die Schicht als Substrat wirkt, das eine mechanische Stütze für die Einrichtung bildet.
- 11. Feldeffekt-Halbleitereinrichtung nach Anspruch 10, dadurch gekennzeichnet, daß die Schicht hohen spezifischen Widerstandes einen spezifischenWiderstand von mindestens 20 Ohm pro Zentimeter hat. 35
- 12. Feldeffekt-Halbleitereinrichtung nach Anspruch 8, dadurch gekennzeichnet, daß der Gate-Bereich eine erste Metallschicht enthält, die eine gleichrichtende Metall-Halbleiter-tibergangszone aufweist, die anschließend zur zweiten Oberfläche der 'Schicht hohen spezifischen Widerstandes liegt.
- 13. Feldeffekt-Halbleitereinrichtung nach Anspruch 12, dadurch gekennzeichnet, daß angrenzend an die erste Metallschicht eine zweite Metallschicht vorgesehen ist, wobei die zweite Metallschicht eine Dicke aufweist, die ausreicht, eine mechanische Stütze für die Einrichtung zu schaffen und einen Weg geringen thermischen Widerstandes aus der Einrichtung heraus zu bilden.
- 14. Feldeffekt-Halbleitereinrichtung nach Anspruch 13, dadurch gekennzeichnet, daß die Schicht hohen spezifischen Widerstandes einen spezifischen Widerstand von mindestens 20 Ohm pro Zentimeter hat.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US25508381A | 1981-04-17 | 1981-04-17 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3213772A1 true DE3213772A1 (de) | 1982-11-25 |
Family
ID=22966761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19823213772 Withdrawn DE3213772A1 (de) | 1981-04-17 | 1982-04-14 | Feldeffekt-halbleitereinrichtung |
Country Status (4)
Country | Link |
---|---|
JP (1) | JPS57181171A (de) |
DE (1) | DE3213772A1 (de) |
GB (1) | GB2097188A (de) |
IT (1) | IT1150836B (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3782609D1 (de) * | 1986-09-30 | 1992-12-17 | Siemens Ag | Silizium-temperatursensor. |
JPS6453476A (en) * | 1987-08-24 | 1989-03-01 | Nippon Telegraph & Telephone | Superconducting three-terminal element and manufacture thereof |
EP0435541A3 (en) * | 1989-12-26 | 1991-07-31 | Motorola Inc. | Semiconductor device having internal current limit overvoltage protection |
US5309007A (en) * | 1991-09-30 | 1994-05-03 | The United States Of America As Represented By The Secretary Of The Navy | Junction field effect transistor with lateral gate voltage swing (GVS-JFET) |
US7026669B2 (en) * | 2004-06-03 | 2006-04-11 | Ranbir Singh | Lateral channel transistor |
-
1982
- 1982-04-13 IT IT20692/82A patent/IT1150836B/it active
- 1982-04-14 DE DE19823213772 patent/DE3213772A1/de not_active Withdrawn
- 1982-04-15 GB GB8211030A patent/GB2097188A/en not_active Withdrawn
- 1982-04-16 JP JP57062643A patent/JPS57181171A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
IT8220692A0 (it) | 1982-04-13 |
GB2097188A (en) | 1982-10-27 |
IT1150836B (it) | 1986-12-17 |
JPS57181171A (en) | 1982-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69622295T2 (de) | MIS-Anordnung und Verfahren zur Herstellung | |
DE3853778T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements. | |
DE3889245T2 (de) | Integrierter und kontrollierter Leistungs-MOSFET. | |
DE19701189B4 (de) | Halbleiterbauteil | |
DE3785521T2 (de) | Senkrechter mis-anreicherungs-feldeffekt-transistor aus verbindungen der gruppe 111-v. | |
DE19811297A1 (de) | MOS-Halbleitervorrichtung mit hoher Durchbruchspannung | |
DE112016003510T5 (de) | HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG | |
DE2242026A1 (de) | Mis-feldeffekttransistor | |
DE4013643A1 (de) | Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung | |
DE3806164C2 (de) | ||
DE2342637A1 (de) | Zenerdiode mit drei elektrischen anschlussbereichen | |
DE4130555C2 (de) | Halbleitervorrichtung mit hoher Durchbruchsspannung und geringem Widerstand, sowie Herstellungsverfahren | |
DE10229146A1 (de) | Laterales Superjunction-Halbleiterbauteil | |
DE2749607B2 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE19641838A1 (de) | Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen | |
DE202015105413U1 (de) | Integrierte, floatende Diodenstruktur | |
DE2937261A1 (de) | Mos-feldeffekttransistor | |
DE1614300B2 (de) | Feldeffekttransistor mit isolierter Steuerelektrode | |
DE2059072B2 (de) | Halbleiterbauelement | |
DE3427293A1 (de) | Vertikale mosfet-einrichtung | |
DE102017217234A1 (de) | Halbleitervorrichtung | |
DE10338259B4 (de) | Halbleitereinrichtung | |
DE1489250A1 (de) | Halbleitereinrichtung und Verfahren zu ihrer Herstellung | |
DE2734997A1 (de) | Integrierte halbleiterschaltung | |
DE2218680C2 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8128 | New person/name/address of the agent |
Representative=s name: GRUENECKER, A., DIPL.-ING. KINKELDEY, H., DIPL.-IN |
|
8139 | Disposal/non-payment of the annual fee |