DE112013006638T5

DE112013006638T5 - Halbleitervorrichtung, Treibervorrichtung für eine Halbleiterschaltung und Leistungswandlungsvorrichtung

Info

Publication number: DE112013006638T5
Application number: DE112013006638.6T
Authority: DE
Inventors: Takayuki Hashimoto; Mutsuhiro Mori
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2013-02-25
Filing date: 2013-02-25
Publication date: 2015-10-29
Also published as: WO2014128950A1; US20160013300A1

Abstract

Eine Halbleitervorrichtung gemäß der vorliegenden Erfindung weist Folgendes auf: eine erste Halbleiterschicht (7) eines ersten Leitfähigkeitstyps, eine zweite Halbleiterschicht (1) des ersten Leitfähigkeitstyps, die an die erste Halbleiterschicht angrenzt und eine geringere Störstellenkonzentration aufweist als die erste Halbleiterschicht, eine dritte Halbleiterschicht (3) eines zweiten Leitfähigkeitstyps angrenzend an die zweite Halbleiterschicht, eine vierte Halbleiterschicht (5) des ersten Leitfähigkeitstyps, die sich innerhalb der dritten Halbleiterschicht befindet, eine erste Elektrode (10), die elektrisch mit der dritten Halbleiterschicht und der vierten Halbleiterschicht gekoppelt ist, eine zweite Elektrode (11), die elektrisch mit der ersten Halbleiterschicht gekoppelt ist, und ein isoliertes Gate (8), das über jeder der Oberflächen der dritten Halbleiterschicht und der vierten Halbleiterschicht bereitgestellt ist. Dabei liegt der Spitzenwert der Störstellenkonzentration der dritten Halbleiterschicht (3) im Bereich von wenigstens 2 × 1016 cm–3 bis höchstens 5 × 1018 cm–3.

Description

Technisches Gebiet
Die vorliegende Erfindung betrifft eine Halbleitervorrichtung, eine Treibervorrichtung für eine die Halbleitervorrichtung verwendende Halbleiterschaltung und eine Leistungswandlungsvorrichtung. Insbesondere betrifft die vorliegende Erfindung eine Halbleitervorrichtung, die für einen breiten Anwendungsbereich von Vorrichtungen mit geringer Leistung in der Art von Klimaanlagen und Mikrowellengeräten bis zu Vorrichtungen mit hoher Leistung in der Art von Wechselrichtern für Eisenbahn- und Stahlherstellungsanlagen geeignet ist, und sie betrifft eine Treibervorrichtung für eine sie verwendende Halbleiterschaltung sowie eine Leistungswandlungsvorrichtung.
Stand der Technik
In heutigen stromsparenden und neuen Leistungswandlungsvorrichtungen werden viele Wechselrichter und Wandler verwendet, und es ist für das Erreichen einer Gesellschaft, die einen niedrigen Kohlenstoffausstoß aufweist, notwendig, die Verwendung solcher Leistungswandlungsvorrichtungen zu fördern. 18 zeigt ein Beispiel eines Wechselrichters, der durch veränderliches Steuern der Geschwindigkeit eines Motors 950 Energieeinsparungen erreichen kann. Elektrische Energie von einer Spannungsversorgung 960 wird unter Verwendung eines IGBT (Bipolartransistors mit isoliertem Gate) 700, der eine Art eines Leistungshalbleiters ist, in eine Wechselspannung mit einer gewünschten Frequenz gewandelt, um die Drehgeschwindigkeit des Motors 950 variabel zu steuern. Der Motor 950 ist ein Dreiphasenmotor mit Eingängen für die U-Phase 910, die V-Phase 911 und die W-Phase 912. Die Eingangsleistung der U-Phase 910 wird zugeführt, indem eine Gate-Schaltung 800 des IGBT 700 (nachstehend als IGBT des oberen Zweigs bezeichnet) durchgeschaltet wird, wobei ein Kollektor mit einem Versorgungsanschluss 900 auf der Plusseite gekoppelt ist. Die Eingangsleistung der U-Phase 910 kann unterbrochen werden, indem die Gate-Schaltung 800 gesperrt wird. Durch Wiederholen dieses Vorgangs kann der Strom mit der gewünschten Frequenz dem Motor 950 zugeführt werden.
Eine Schutzdiode 600 ist in Sperrrichtung parallel zum IGBT 700 geschaltet. Wenn beispielsweise der IGBT 700 des oberen Zweigs gesperrt wird, gibt die Schutzdiode 600 die in der Spule des Motors 950 angesammelte Energie ab, indem der Strom, der durch den IGBT 700 fließt, zur Schutzdiode 600 geleitet wird, die in Sperrrichtung parallel zum IGBT 700 geschaltet ist (nachstehend als IGBT des unteren Zweigs bezeichnet), dessen Emitter mit einem Versorgungsanschluss 901 auf der Minusseite gekoppelt ist. Wenn der IGBT 700 des oberen Zweigs wieder durchgeschaltet wird, wird die Schutzdiode 600 des unteren Zweigs in einen nicht leitenden Zustand versetzt, so dass die Leistung dem Motor 950 durch den IGBT 700 des oberen Zweigs zugeführt wird. Der IGBT 700 und die Schutzdiode 600 erzeugen Leitungsverluste während der Leitung und Schaltverluste während des Schaltens. Aus diesem Grund ist es notwendig, die Leitungsverluste des IGBT 700 und der Schutzdiode 600 sowie ihre Schaltverluste zu verringern, um ihre Größe zu verringern und den Wirkungsgrad des Wechselrichters zu erhöhen.
Die in Patentliteratur 1 beschriebene Technologie ist als Technologie für das Verringern des Leitungsverlusts und des Erholungsverlusts der Schutzdiode 600 bekannt. Diese Technologie kann die Summe aus dem Schaltverlust und dem Leitungsverlust, nämlich den Gesamtverlust, verringern, indem die in der Diode angesammelte Ladung gesteuert wird, um das Verhältnis zwischen dem Schaltverlust und dem Leitungsverlust zu steuern, selbst wenn sich die Periode des Durchschaltzustands und die Periode des Sperrzustands momentan ändern.
Zitatliste
Patentliteratur

Patentliteratur 1: offengelegte japanische Patentanmeldung HEI 6(1994)-97468 (16)

Kurzfassung der Erfindung
Technisches Problem
Die vorliegenden Erfinder haben jedoch herausgefunden, dass bei der vorstehend beschriebenen herkömmlichen Technologie das folgende Problem auftritt. Bei einer in Patentliteratur 1 (16 aus Patentliteratur 1) offenbarten Graben-Gate-Diode sind sowohl der Verlust (die Summe aus dem Leitungsverlust und dem Erholungsverlust) als auch die Durchbruchspannung durch die Störstellenkonzentration und die Tiefe einer p-Schicht (Bezugszahl 4 in 16) festgelegt. Daher ergibt sich das Problem, dass der Verlust und die Durchbruchspannung nur schwer unabhängig optimiert werden können.
Zum Minimieren des Verlusts (der Summe aus dem Leitungsverlust und dem Erholungsverlust) ist es notwendig, die Störstellenkonzentration der p-Schicht (Bezugszahl 4 in 16) innerhalb eines vorgegebenen Bereichs festzulegen. Falls die Störstellenkonzentration der p-Schicht hoch ist, ist es schwierig, das Potential in Bezug auf die Elektronen einer Kanalinversionsschicht, nämlich einer n-leitenden Inversionsschicht, die in einer p-leitenden Schicht angrenzend an einen Gate-Isolierfilm gebildet ist, zu verringern, so dass der Betrag der Löcherinjektion nicht verringert werden kann. Dadurch wird der Erholungsverlust erhöht. Falls die Störstellenkonzentration der p-Schicht niedrig ist, ist andererseits der Betrag der Löcherinjektion während der Leitung klein. Dadurch wird der Leitungsverlust erhöht.
In Bezug auf die Durchbruchspannung sei bemerkt, dass die Störstellenkonzentration der p-Schicht mindestens bis auf einen bestimmten Wert erhöht werden sollte. Dies liegt daran, dass, falls die Konzentration der p-Schicht niedrig ist, die Verarmungsschicht, die sich über die p-Schicht ausbreitet, die Kanalinversionsschicht (n-leitend) erreicht, wenn eine Spannung in Sperrrichtung zwischen die Anode und die Kathode der Diode gelegt wird und dadurch die Durchbruchspannung verringert wird.
Mit anderen Worten ist es in Hinblick auf den Verlust erforderlich, die Störstellenkonzentration der p-Schicht in einen gewünschten Bereich zu legen, während es in Hinblick auf die Durchbruchspannung erforderlich ist, die Störstellenkonzentration der p-Schicht mindestens auf einen bestimmten Wert zu legen. Es ist kein Problem, wenn sich die beiden Störstellenkonzentrationsbereiche überlappen. Wenn es keinen Überlappungsbereich gibt, ist es jedoch erforderlich, einen der beiden Störstellenkonzentrationsbereiche zu opfern.
Durch die von den vorliegenden Erfindern vorgenommenen Untersuchungen wurde herausgefunden, dass der anhand des Verlusts bestimmte optimale Wert der Störstellenkonzentration der p-Schicht vom anhand der Durchbruchspannung bestimmten optimalen Wert der Störstellenkonzentration der p-Schicht verschieden ist. Die Durchbruchspannung ist eine Spezifikation, bei der kein Kompromiss eingegangen werden darf, und sie sollte nicht verringert werden. Aus diesem Grund kann der Verlust schließlich nur in einem Bereich verringert werden, in dem die Durchbruchspannung nicht verringert wird, so dass sich eine ausreichende Verringerung des Verlusts nur schwer erreichen lässt.
Die vorliegende Erfindung wurde angesichts des vorstehenden Problems gemacht, und eine Aufgabe der vorliegenden Erfindung besteht darin, den Leitungsverlust und den Erholungsverlust zu verringern, ohne die Durchbruchspannung der Diode zu verringern.
Lösung des Problems
Zum Lösen des vorstehenden Problems wird die Rolle der p-Schicht auf die Verringerung des Verlusts beschränkt, und das Problem in Bezug auf die Durchbruchspannung wird durch ein anderes Verfahren gelöst. Mit anderen Worten weist eine Halbleitervorrichtung gemäß der vorliegenden Erfindung Folgendes auf: eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps, eine zweite Halbleiterschicht des ersten Leitfähigkeitstyps, die an die erste Halbleiterschicht angrenzt und eine geringere Störstellenkonzentration aufweist als die erste Halbleiterschicht, eine dritte Halbleiterschicht eines zweiten Leitfähigkeitstyps angrenzend an die zweite Halbleiterschicht, eine vierte Halbleiterschicht des ersten Leitfähigkeitstyps, die sich innerhalb der dritten Halbleiterschicht befindet, eine erste Elektrode, die elektrisch mit der dritten Halbleiterschicht und der vierten Halbleiterschicht gekoppelt ist, eine zweite Elektrode, die elektrisch mit der ersten Halbleiterschicht gekoppelt ist, und ein isoliertes Gate, das über jeder der Oberflächen der dritten Halbleiterschicht und der vierten Halbleiterschicht bereitgestellt ist. Der Spitzenwert der Störstellenkonzentration der dritten Halbleiterschicht liegt dann im Bereich von wenigstens 2 × 10¹⁶ cm^–3 bis höchstens 5 × 10¹⁸ cm^–3.
Hier entsprechen die erste Halbleiterschicht, die zweite Halbleiterschicht, die dritte Halbleiterschicht, die vierte Halbleiterschicht, die erste Elektrode und die zweite Elektrode beispielsweise einer (n+)-leitenden Kathodenschicht, einer (n–)-leitenden Driftschicht, einer p-leitenden Kanalschicht, einer (n+)-Anodenschicht, einer Anode bzw. einer Kathode, welche in den folgenden Ausführungsformen beschrieben werden.
Vorteilhafte Wirkungen der Erfindung
Gemäß der vorliegenden Erfindung ist es möglich, eine Diode mit einem geringen Verlust und einem geringen Rauschen bereitzustellen, so dass der Wirkungsgrad einer Halbleitervorrichtung und einer Leistungswandlungsvorrichtung erhöht werden kann und ihre Größe oder ihre Kosten verringert werden können.
Kurzbeschreibung der Zeichnung
Es zeigen:
1 eine Schnittansicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung,
2 eine Lochdichteverteilung zwischen der Anode und der Kathode,
3 Ausgangskennlinien,
4 die Beziehung zwischen dem Durchlassspannungsabfall und der Störstellenkonzentration der p-leitenden Kanalschicht,
5 Potentiale, wenn der Gate-Isolierfilm dünn ist und wenn er dick ist,
6 eine Wellenform der Durchlassspannung,
7 eine Gate-Ansteuersequenz während der Erholung,
8 die Beziehung zwischen dem Durchlassspannungsabfall und dem Erholungsverlust,
9 Erholungswellenformen,
10 eine Schnittansicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung,
11 die Beziehung zwischen der Trägerflächendichte der (p–)-leitenden Durchbruchspannungshalteschicht und dem Durchlassspannungsabfall,
12 die Beziehung zwischen der Tiefe der (p–)-leitenden Durchbruchspannungshalteschicht und der Störstellenkonzentration,
13 eine elektrische Feldverteilung,
14 eine Gate-Ansteuersequenz während der Erholung,
15 eine Schnittansicht einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung,
16 eine Schnittansicht einer Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung,
17 eine Schnittansicht einer Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung,
18 ein Blockschaltungsdiagramm zur Veranschaulichung der herkömmlichen Leistungswandlungsvorrichtung sowie einer Leistungswandlungsvorrichtung gemäß einer neunten Ausführungsform,
19 ein Schaltungsdiagramm einer Treibervorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung,
20 ein Schaltungsdiagramm einer Treibervorrichtung gemäß einer siebten Ausführungsform der vorliegenden Erfindung und
21 eine Treibervorrichtung gemäß einer achten Ausführungsform der vorliegenden Erfindung.
Beschreibung von Ausführungsformen
Nachstehend werden die Ausführungsformen der vorliegenden Erfindung mit Bezug auf die anliegende Zeichnung beschrieben. Es sei bemerkt, dass die Symbole n–, n und n+ in den Figuren zeigen, dass die Halbleiterschichten n-leitend sind, wobei gezeigt wird, dass die Störstellenkonzentration in dieser Reihenfolge ansteigt. Ferner zeigen die Symbole p–, p und p+, dass die Halbleiterschichten p-leitend sind, wobei sie zeigen, dass die Störstellenkonzentration in dieser Reihenfolge ansteigt.
(Erste Ausführungsform)
1 ist eine Schnittansicht einer vertikalen Halbleitervorrichtung mit isoliertem Gate gemäß einer ersten Ausführungsform der vorliegenden Erfindung. Die vorliegende Ausführungsform ist eine Graben-Gate-Steuerdiode, welche Folgendes aufweist: eine (n–)-leitende Driftschicht 1, eine p-leitende Kanalschicht 3, die vertikal an die (n–)-leitende Driftschicht angrenzt, eine (p+)-leitende Anodenschicht 4 und eine (n+)-Anodenschicht 5, die innerhalb der p-leitenden Kanalschicht 3 bereitgestellt sind und in seitlicher Richtung aneinander angrenzen, eine n-leitende Pufferschicht 6, die auf der entgegengesetzten Seite zur p-leitenden Kanalschicht 3 an die (n–)-leitende Driftschicht 1 vertikal angrenzt, und eine (n+)-leitende Kathodenschicht 7, die auf der entgegengesetzten Seite zur (n–)-leitenden Driftschicht 1 an die n-leitende Pufferschicht 6 vertikal angrenzt. Ferner umfasst die vorliegende Ausführungsform auch ein isoliertes Gate, das von einem Graben-Gate-Typ ist, welches eine Gate-Elektrode 8 aufweist, die über einen Gate-Isolierfilm 9 in einer so genannten Grabenrille über jeder der Oberflächen der (n–)-leitenden Driftschicht 1, der p-leitenden Kanalschicht 3 und der (n+)-leitenden Anodenschicht 5 bereitgestellt ist. Ferner ist die Anode 10 durch einen ohmschen Kontakt elektrisch mit der (n+)-Anodenschicht 5 gekoppelt. Ferner ist die Anode 10 in ohmschen Kontakt mit der (p+)-leitenden Anodenschicht 4 gebracht und demgemäß elektrisch mit der (p+)-leitenden Anodenschicht 4 und der p-leitenden Kanalschicht 3 gekoppelt. Die Kathode 11 ist in ohmschen Kontakt mit der (n+)-Kathodenschicht 7 gebracht und demgemäß elektrisch mit der (n+)-leitenden Kathodenschicht 7, der n-leitenden Pufferschicht 6 und der (n–)-leitenden Driftschicht 1 gekoppelt.
Gemäß der vorliegenden Ausführungsform ist die Gate-Elektrode 8 auf das gleiche Potential wie die Anode 10 oder eine negative Spannung in Bezug auf die Anode 10 gelegt. Auf diese Weise fließt ein großer Teil des Anodenstroms durch einen ersten Stromweg, der durch die (p+)-leitende Anodenschicht 4 und die p-leitende Kanalschicht 3 verläuft. Weil die p-leitende Kanalschicht 3 in den ersten Stromweg aufgenommen ist, wird eine große Anzahl von Löchern aus der p-leitenden Kanalschicht 3 in die (n–)-leitende Driftschicht 1 injiziert, so dass der Durchlassspannungsabfall (Vf) verringert wird. Dadurch wird der Leitungsverlust verringert. Andererseits wird die Gate-Elektrode 8 während der Erholung auf eine positive Spannung in Bezug auf die Anode 10 gesetzt. Auf diese Weise fließt der Strom auch durch einen zweiten Stromweg, der durch die n-leitende Inversionsschicht, welche an der Grenzfläche zwischen dem Gate-Isolierfilm 9 und der p-leitenden Kanalschicht 3 gebildet ist, und durch die (n+)-leitende Anodenschicht verläuft. Die p-leitende Kanalschicht 3 ist nicht in den zweiten Stromweg aufgenommen, so dass die Löcherinjektion zur (n–)-leitenden Driftschicht 1 verringert ist. Dadurch ist der Erholungsverlust verringert. Auf diese Weise wird der Verlust durch das Vorhandensein oder Nichtvorhandensein der in der p-leitenden Kanalschicht 3 gebildeten Inversionsschicht gesteuert. Andererseits befindet sich, was die Durchbruchspannung betrifft, das untere Ende der p-leitenden Kanalschicht 3 oberhalb des unteren Endes der Gate-Elektrode 8, so dass der Einfluss der p-leitenden Kanalschicht 3 auf die Durchbruchspannung gering ist. Demgemäß können die Störstellenkonzentration und die Tiefe der p-leitenden Kanalschicht 3 so festgelegt werden, dass der Verlust verringert werden kann, ohne die Durchbruchspannung zu beeinflussen.
2 zeigt eine Lochdichteverteilung zwischen der Anode und der Kathode während der Leitung. Wenn die positive Spannung (Vg = +15 V in der Figur) an das Gate angelegt wird, wird die Lochdichte auf der Anodenseite verringert. Dies liegt daran, dass die n-leitende Inversionsschicht an der Grenzfläche zwischen der p-leitenden Kanalschicht 3 und dem Gate-Isolierfilm 9 gebildet wird und die von der (n+)-leitenden Kathodenschicht 7 injizierten Elektronen durch die n-leitende Inversionsschicht zur Anode 10 fließen, so dass die Löcherinjektion von der p-leitenden Kanalschicht 3 verringert wird. Wenn die Gate-Elektrode auf 0 V oder der negativen Spannung (Vg = 0 V oder –15 V in der Figur) liegt, verschwindet der Stromweg durch die n-leitende Inversionsschicht, so dass die Lochdichte auf der Anodenseite erhöht wird.
Es sei bemerkt, dass gemäß der vorliegenden Ausführungsform die n-leitende Inversionsschicht in der p-leitenden Kanalschicht 3 gebildet wird, indem die Gate-Spannung wenigstens auf den Schwellenwert gelegt wird. Das Potential des Kanals in Bezug auf die Elektronen wird jedoch selbst dann verringert, wenn die Gate-Spannung auf eine positive Spannung gelegt wird, die niedriger als der Schwellenwert ist. Daher fließen die Elektronen über den Weg, in dem das Potential verringert ist, zur Anode. Demgemäß wird in diesem Fall auch die Lochdichte auf der Anodenseite während der Leitung verringert.
3 zeigt die Ausgangskennlinien, wenn eine positive Spannung an die Gate-Elektrode 8 angelegt wird und wenn 0 Volt (oder eine negative Spannung) an die Gate-Elektrode 8 angelegt wird. Wenn 0 Volt (oder eine negative Spannung) an die Gate-Elektrode 8 angelegt wird, ist der Anodenstrom hoch und ist die Durchlassspannung Vf klein, weil die Lochdichte auf der Anodenseite hoch ist. Wenn andererseits die positive Spannung an die Gate-Elektrode 8 angelegt wird, ist der Anodenstrom klein und ist die Durchlassspannung Vf hoch, weil die Lochdichte auf der Anodenseite gering ist. Mit anderen Worten ist es gemäß der vorliegenden Ausführungsform möglich, praktisch zwischen der Diode, deren Durchlassspannungsabfall (Vf) klein ist, nämlich der Diode mit einem hohen Erholungsverlust, und der Diode, deren Durchlassspannungsabfall (Vf) hoch ist, nämlich der Diode mit einem kleinen Erholungsverlust, durch die Gate-Elektrode 8 zu schalten. Auf diese Weise können sowohl der Leitungsverlust als auch der Erholungsverlust oder der Schaltverlust verringert werden.
Als nächstes wird der Spitzenwert der Störstellen konzentration in der Nähe der Grenzfläche des Gate-Isolierfilms 9 der p-leitenden Kanalschicht 3 gemäß der vorliegenden Ausführungsform beschrieben. Es sei bemerkt, dass die Störstellenkonzentration in der Nähe der Grenzfläche des Gate-Isolierfilms 9 die Störstellenkonzentration in dem Gebiet ist, das die Schwellenspannung beeinflusst, wobei es sich praktisch um den Spitzenwert der Störstellenkonzentration in vertikaler Richtung der p-leitenden Kanalschicht 3 handelt, solange die Störstellenkonzentrationsverteilung der p-leitenden Kanalschicht 3 in seitlicher Richtung flach ist.
4 zeigt die Beziehung zwischen dem Durchlassspannungsabfall Vf (vertikale Achse) und dem Spitzenwert der Störstellenkonzentration der p-leitenden Kanalschicht 3 (horizontaler Achse). Der Punkt, an dem Vge = 0 V ist, entspricht dem Durchlassspannungsabfall (Vf) während der Leitung. Der Punkt, an dem Vge = 15 V ist, entspricht dem Durchlassspannungsabfall (Vf) während der Erholung. Je kleiner Vf von Vge = 0 V ist, desto besser ist dies für die Verringerung des Leitungsverlusts, während es umso besser für die Verringerung des Erholungsverlusts ist, je größer Vf von Vge = 15 V ist. Demgemäß kann die Summe aus dem Leitungsverlust und dem Schaltverlust umso stärker verringert werden, je größer die Differenz zwischen Vge = 0 V und Vge = 15 V ist. Wenn Vf von Vge = 0 V und Vf von Vge = 15 V gleich sind, zeigt sich, dass die Gate-Elektrode 8 praktisch unwirksam ist. Aus diesem Gesichtspunkt beträgt der geeignete Bereich der Störstellenkonzentration der p-leitenden Kanalschicht 3 in 4 wenigstens 2 × 10¹⁶ cm^–3 bis höchstens 5 × 10¹⁸ cm^–3. Wenn die Störstellenkonzentration in diesem Bereich 1 × 10¹⁸ cm^–3 ist, ist die Differenz zwischen Vge = 0 V und Vge = 15 V maximal. Dann ist die Summe aus dem Leitungsverlust und dem Schaltverlust minimal.
Als nächstes wird die Konsistenz des Werts der Störstellenkonzentration der p-leitenden Kanalschicht 3, wie in 4 dargestellt, beschrieben. Hier bedeutet Konsistenz, dass der Zahlenwert aus 4 gilt, wenn die Vorrichtungsparameter (Gate-Spannung, Dicke des Gate-Isolierfilms, Tiefe der Gate-Elektrode, Tiefe der p-Schicht und Durchbruchspannung) geändert werden.
Mit Bezug auf die Tiefe der Gate-Elektrode und die Tiefe der p-leitenden Kanalschicht ist es offensichtlich, dass, wenn die Gate-Elektrode 8 tiefer als die p-leitende Kanalschicht 3 ist, der geeignete Bereich der Störstellenkonzentration der p-leitenden Kanalschicht 3 aus 4 konstant ist, ohne von der Tiefe der Gate-Elektrode und von der Tiefe der p-leitenden Kanalschicht abzuhängen. Es sei bemerkt, dass der geeignete Bereich der Störstellenkonzentration der p-leitenden Kanalschicht 3 auch für die Durchbruchspannung konstant ist.
Wenn die Gate-Spannung erhöht wird, ist es erforderlich, die Dicke des Gate-Isolierfilms in Hinblick auf die Durchbruchspannung des Gate-Isolierfilms zu erhöhen. Wenn andererseits die Gate-Spannung verringert wird, ist es möglich, die Dicke des Gate-Isolierfilms in Hinblick auf die Durchbruchspannung des Gate-Isolierfilms zu verringern. Mit anderen Worten sind die Gate-Spannung und die Dicke des Gate-Isolierfilms die Parameter, die gemeinsam geändert werden. In Bezug auf die Gate-Spannung und die Dicke des Gate-Isolierfilms ist es erforderlich, den Fall, dass die Gate-Spannung hoch ist und der Gate-Isolierfilm dick ist, und den Fall, dass die Gate-Spannung niedrig ist und der Gate-Isolierfilm dünn ist, zu berücksichtigen.
5 zeigt die Potentiale, wenn der Gate-Isolierfilm dünn ist und wenn der Gate-Isolierfilm dick ist. Das Bezugssymbol Vg repräsentiert die Gate-Spannung, Vox repräsentiert die an den Gate-Isolierfilm angelegte Spannung, und ☐s repräsentiert das Potential an der Grenzfläche des Gate-Isolierfilms 9 der p-leitenden Kanalschicht 3. Die an den Gate-Isolierfilm angelegte Spannung unterscheidet sich infolge der Differenz der Dicke des Gate-Isolierfilms, das Potential ☐s der p-leitenden Kanalschicht 3 ist jedoch im Wesentlichen das gleiche. Dies liegt daran, dass das Potential ☐s der p-leitenden Kanalschicht 3 konstant ist, ohne von der Dicke des Gate-Isolierfilms abzuhängen, was zeigt, dass der geeignete Bereich der Störstellenkonzentration der p-leitenden Kanalschicht 3, wie in 4 dargestellt ist, konsistent ist.
Wie vorstehend beschrieben wurde, ist der geeignete Bereich der Störstellenkonzentration der p-leitenden Kanalschicht 3, wie in 4 dargestellt ist, konsistent, wenn die verschiedenen Vorrichtungsparameter (Gate-Spannung, Dicke des Gate-Isolierfilms, Tiefe der Gate-Elektrode, Tiefe der p-Schicht und Durchbruchspannung) geändert werden.
Als nächstes wird die Gate-Ansteuersequenz gemäß der vorliegenden Ausführungsform beschrieben.
6 zeigt die Wellenform des Durchlassspannungsabfalls (Vf) vor und nach dem Schalten der Gate-Spannung Vg von 0 V auf +15 V. Die Zeit, während derer sich Vf von einem niedrigen Zustand auf einen hohen Zustand ändert, beträgt etwa 2 μs. Dies liegt daran, dass Zeit erforderlich ist, bis sich nach dem Schalten der Gate-Spannung Vg auf +15 V die Gate-Spannung Vg in der Gesamtanzahl der Löcher in der (n–)-leitenden Driftschicht 1 widerspiegelt. Es sei bemerkt, dass 6 den Zustand unter der Bedingung zeigt, dass die Durchbruchspannung 1200 V beträgt, so dass die Übergangszeit, bis Vf stabil ist, ansteigt, wenn die Durchbruchspannung höher als 1200 V ist (wenn die (n–)-leitende Driftschicht 1 dick ist). Die Löcher bewegen sich jedoch durch Diffusion und Drift zur (n–)-leitenden Driftschicht 1 und durch diese hindurch, so dass die Übergangszeit im Bereich einiger μs liegt.
7 zeigt die Gate-Ansteuersequenz während der Erholung gemäß der vorliegenden Ausführungsform. Der obere Teil zeigt die Wellenformen des Anodenstroms und der Anodenspannung während der Erholung der Diode gemäß der vorliegenden Ausführungsform. Der untere Teil zeigt die Wellenform der Gate-Spannung. Die positive Spannung wird kurz bevor der Anodenstrom verringert wird, an die Gate-Elektrode angelegt. Auf diese Weise wird die Lochdichte verringert und demgemäß der Erholungsverlust verringert. Wenn die positive Spannung an die Gate-Elektrode angelegt wird, wird der Durchlassspannungsabfall (Vf) erhöht, so dass der Leitungsverlust erhöht wird. Die Erhöhung des Leitungsverlusts ist jedoch auf einem Niveau, das in Hinblick auf den Gesamtverlust (Leitungsverlust + Erholungsverlust) durch Erhöhen der Gate-Spannung kurz vor der Erholung ignoriert werden kann. Die Differenz tp zwischen dem Zeitpunkt, zu dem der Anodenstrom abzufallen beginnt, und dem Zeitpunkt, zu dem die Gate-Spannung erhöht wird, beträgt vorzugsweise wenigstens 2 μs. Dies liegt daran, dass die Lochdichte nicht ausreichend verringert wird, falls tp zu kurz ist, so dass der Erholungsverlust erhöht wird.
Gemäß der vorliegenden Ausführungsform wird die Gate-Spannung auf 0 V zurückgeführt, bevor die negative Spannung an die Anode angelegt wird. Die Differenz tq zwischen dem Zeitpunkt, zu dem die Gate-Spannung auf 0 V gelegt wird, und dem Zeitpunkt, zu dem damit begonnen wird, die negative Spannung an die Anode anzulegen, ist positiv. Der Grund, aus dem die Gate-Spannung auf 0 V zurückgeführt wird, besteht darin, dass die Anode und die Kathode durch die n-leitende Inversionsschicht kurzgeschlossen werden und die Durchbruchspannung demgemäß verringert wird, wenn die Gate-Spannung +15 V beträgt.
8 zeigt die Beziehung zwischen dem Durchlassspannungsabfall (Vf) und dem Erholungsverlust (Err) gemäß der vorliegenden Ausführungsform. Die gestrichelte Linie entspricht einer gewöhnlichen Pin-Diode. Gemäß der vorliegenden Ausführungsform ist es möglich, sowohl die Durchlassspannung (Vf) als auch den Erholungsverlust (Err) durch dynamisches Steuern der Gate-Spannung innerhalb eines Schaltzyklus zu verringern. Dadurch können die Ausgleichseigenschaften verbessert werden.
9 zeigt die Wellenformen des Anodenstroms und der Anodenspannung während der Erholung gemäß der vorliegenden Ausführungsform. Der obere Teil zeigt die gewöhnliche Pin-Diode, und der untere Teil zeigt die vorliegende Ausführungsform. Der Durchlassspannungsabfall (Vf) ist bei der gewöhnlichen Pin-Diode und gemäß der vorliegenden Ausführungsform gleich. Bei der gewöhnlichen Pin-Diode ist der Spitzenwert des Anodensperrstroms (Sperrerholungsstroms lrp) groß, so dass der Spitzenwert der Anodenspannung (Spitzenspannung) groß ist und eine Schwingung sowohl im Anodenstrom als auch in der Anodenspannung auftritt. Dagegen ist gemäß der vorliegenden Ausführungsform der Spitzenwert des Anodensperrstroms klein, so dass der Spitzenwert der Anodenspannung klein ist und nahezu keine Schwingungen auftreten. Gemäß der vorliegenden Ausführungsform besteht der Grund dafür, dass der Spitzenwert des Anodensperrstroms klein ist, darin, dass die Lochdichte auf der Anodenseite durch das Anlegen der positiven Spannung an die Gate-Elektrode verringert ist. Während der Erholung werden die Spitzenwerte des Anodenstroms und der Anodenspannung verringert, so dass das Rauschen verringert wird. Aus diesem Grund können Fehlfunktionen der Leistungswandlungsvorrichtung unter Verwendung der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform sowie des elektronischen Geräts verhindert werden. Ferner sind keine Rauschabschirmungsteile erforderlich, so dass es möglich ist, die Größe der Leistungswandlungsvorrichtung und des elektronischen Geräts zu verringern.
Es sei bemerkt, dass es wohlbekannt ist, dass bei der Leistungsvorrichtung mit isoliertem Gate die elektrischen Eigenschaften verschlechtert werden, wenn die Anzahl der Schaltvorgänge zunimmt. Die Verschlechterung der elektrischen Eigenschaften ist auf die Ladung (Löcher) zurückzuführen, die während des Schaltens aus der p-leitenden Bodyschicht in den Gate-Isolierfilm injiziert wird. Dagegen wird gemäß der vorliegenden Ausführungsform die. Ladung (die Löcher) während des Schaltens verringert, so dass eine solche Verschlechterung verhindert werden kann.
Wie vorstehend beschrieben wurde, ist es gemäß der vorliegenden Ausführungsform möglich, sowohl den Leistungsverlust als auch das Rauschen zu verringern, so dass es möglich ist, den Wirkungsgrad der Halbleitervorrichtung und der sie verwendenden Leistungswandlungsvorrichtung zu erhöhen und ihre Größe zu verringern. Ferner wird gemäß der vorliegenden Ausführungsform die Verschlechterung der elektrischen Eigenschaften verhindert, so dass die Zuverlässigkeit der Halbleitervorrichtung und der sie verwendenden Leistungswandlungsvorrichtung erhöht ist.
(Zweite Ausführungsform)
10 eine Schnittansicht einer vertikalen Halbleitervorrichtung mit isoliertem Gate gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. Ähnlich der ersten Ausführungsform ist die vorliegende Ausführungsform eine Graben-Gate-Steuerdiode. Die vorliegende Ausführungsform unterscheidet sich von der ersten Ausführungsform in der Hinsicht, dass eine (p–)-leitende Durchbruchspannungshalteschicht 2 zwischen der (n–)-leitenden Driftschicht 1 und der p-leitenden Kanalschicht 3 bereitgestellt ist, so dass die (p–)-leitende Durchbruchspannungshalteschicht 2 vertikal an die beiden Schichten angrenzt.
11 zeigt die Beziehung zwischen der Trägerflächendichte der (p–)-leitenden Durchbruchspannungshalteschicht 2 und dem Durchlassspannungsabfall (Vf) gemäß der vorliegenden Ausführungsform. Hier ist die Trägerflächendichte der durch Integrieren der Störstellenkonzentration vom unteren Ende des Gate-Isolierfilms 9 bis zum unteren Ende der (p–)-leitenden Durchbruchspannungshalteschicht 2 (entsprechend ”a” in 10) in Tiefenrichtung erhaltene Zahlenwert. Zum Aufrechterhalten der Durchbruchspannung mit der an die Gate-Elektrode 8 angelegten positiven Spannung muss verhindert werden, dass die Verarmungsschicht, die sich vom pn-Übergang zwischen der (p–)-leitenden Durchbruchspannungshalteschicht 2 und der (n–)-leitenden Driftschicht 1 bis ins Innere der (p–)-leitenden Durchbruchspannungshalteschicht 2 erstreckt, den Gate-Isolierfilm 9 erreicht. Daher beträgt die Untergrenze für die Trägerflächendichte der (p–)-leitenden Durchbruchspannungshalteschicht 2 vorzugsweise 1,5 × 10¹⁰ cm^–2. Andererseits beträgt die Obergrenze für die Trägerflächendichte unter der Bedingung, dass Vf der Gate-Spannung Vg = +15 V mit Vf von Vg = 0 V übereinstimmt, 1 × 10¹² cm^–2. Mit anderen Worten beträgt der geeignete Bereich der Trägerflächendichte der (p–)-leitenden Durchbruchspannungshalteschicht 2 wenigstens 1,5 × 10¹⁰ cm^–2 bis höchstens 1 × 10¹² cm^–2.
Wenn die Trägerflächendichte der (p–)-leitenden Durchbruchspannungshalteschicht 2 im vorstehend beschriebenen geeigneten Bereich 1,5 × 10¹⁰ cm^–2 ist, ist die Differenz von Vf zwischen Vge = 0 V und Vge = 15 V maximal. Dabei wird die Summe aus dem Leitungsverlust und dem Schaltverlust minimiert. Ferner beträgt die Trägerflächendichte der (p–)-leitenden Durchbruchspannungshalteschicht 2 in Hinblick auf die Durchbruchspannung wenigstens 1,5 × 10¹⁰ cm^–2. Demgemäß wird gemäß der vorliegenden Ausführungsform zum Verringern des Leistungsverlusts, während die Durchbruchspannung aufrechterhalten wird, die Trägerflächendichte vorzugsweise auf 1,5 × 10¹⁰ cm^–2 gelegt. Hier ist Vf der Gate-Spannung Vge, welche 0 V ist, konstant, ohne von der Trägerflächendichte abzuhängen, weil der Betrag der Löcherinjektion durch die Störstellenkonzentration der p-leitenden Kanalschicht 3 festgelegt ist und es unwahrscheinlich ist, dass er durch die (p–)-leitende Durchbruchspannungshalteschicht 2 beeinflusst wird.
12 zeigt die Beziehung zwischen der Tiefe a der (p–)-leitenden Durchbruchspannungshalteschicht 2 und dem Spitzenwert der Störstellenkonzentration, wenn die Trägerflächendichte der (p–)-leitenden Durchbruchspannungshalteschicht 2 1,5 × 10¹⁰ cm^–2 beträgt. Es sei bemerkt, dass die Störstellenverteilung der (p–)-leitenden Durchbruchspannungshalteschicht 2 ein Kastenprofil ist. Wenn die Trägerflächendichte konstant ist, d. h. wenn das Produkt aus der Tiefe a und der Störstellenkonzentration konstant ist, ist die Störstellenkonzentration klein, solange die Tiefe a der (p–)-leitenden Durchbruchspannungshalteschicht 2 groß ist. Die Störstellenkonzentration ist groß, solange die Tiefe a der (p–)-leitenden Durchbruchspannungshalteschicht 2 klein ist.
Angesichts der Schwankungen der Tiefe der (p–)-leitenden Durchbruchspannungshalteschicht 2 und der Störstellenkonzentration beim Herstellungsprozess (Ionenimplantation oder dergleichen) beträgt die Untergrenze für die Tiefe der (p–)-leitenden Durchbruchspannungshalteschicht 2 etwa 0,1 μm. Andererseits beträgt die Obergrenze für die Tiefe der (p–)-leitenden Durchbruchspannungshalteschicht 2 etwa 10 μm. Dies liegt daran, dass die Diffusionsschicht, welche die tiefste Schicht beim Herstellungsprozess ist, eine p-leitende Schicht (etwa 10 μm tief) in der Nähe des Chips ist, welche die Durchbruchspannung beibehält. Demgemäß wird ein Diffusionsprozess bei einer hohen Temperatur während einer langen Zeit ausgeführt, um eine 10 μm oder mehr messende Diffusionsschicht zu bilden.
Wie vorstehend beschrieben, beträgt die Tiefe a der (p–)-leitenden Durchbruchspannungshalteschicht 2 wenigstens 0,1 μm und höchstens 10 μm. Der entsprechende Bereich des Spitzenwerts der Störstellenkonzentration der (p–)-leitenden Durchbruchspannungshalteschicht 2 beträgt wenigstens 1,5 × 10¹⁵ cm^–3 und höchstens 1,5 × 10¹⁷ cm^–3. Angesichts der Herstellungsschwankungen in diesem Konzentrationsbereich ist es wünschenswert, dass die Tiefe der (p–)-leitenden Durchbruchspannungshalteschicht 2 auf etwa 1 μm gelegt wird und der Spitzenwert der Störstellenkonzentration der (p–)-leitenden Durchbruchspannungshalteschicht 2 auf etwa 1 × 10¹⁶ cm³ gelegt wird.
Wie anhand 4 beschrieben, ist angesichts der Tatsache, dass der geeignete Wert der Störstellenkonzentration der (p–)-leitenden Durchbruchspannungshalteschicht 2 etwa 1 × 10¹⁸ cm³ beträgt, die Differenz der Störstellenkonzentrationen zwischen der (p–)-leitenden Durchbruchspannungshalteschicht 2 und der p-leitenden Kanalschicht 3 erheblich und beträgt etwa zwei Größenordnungen.
Als nächstes wird eine Beschreibung der Konsistenz des Wertebereichs der Trägerflächendichte und der Störstellenkonzentration der (p–)-leitenden Durchbruchspannungshalteschicht 2, wie in den 11 und 12 beschrieben, gegeben, nämlich der Tatsache, dass der Wertebereich der Trägerflächendichte und der Störstellenkonzentration der (p–)-leitenden Durchbruchspannungshalteschicht 2 in Bezug auf unterschiedliche Durchbruchspannungen konstant ist.
13 zeigt die elektrischen Feldverteilungen in Tiefenrichtung für die beiden Fälle. Der eine Fall tritt auf, wenn die Durchbruchspannung niedrig ist, nämlich wenn die (n–)-leitende Driftschicht 1 dünn ist und die Störstellenkonzentration hoch ist. Der andere tritt auf, wenn die Durchbruchspannung hoch ist, nämlich wenn die (n–)-leitende Driftschicht 1 dick ist und die Störstellenkonzentration niedrig ist. Die elektrische Feldverteilung der (n–)-leitenden Driftschicht 1 ändert sich infolge der Variation der Durchbruchspannung, die elektrische Feldverteilung der (p–)-leitenden Durchbruchspannungshalteschicht 2 ist jedoch konstant.
Hier ist die elektrische Durchbruchfeldstärke in der elektrischen Feldverteilung der kritische Wert des elektrischen Felds, wenn die Halbleitervorrichtung die Spannung nicht blockieren kann (Durchbruch), wobei dieser physikalische Eigenschaftswert durch das Halbleitermaterial festgelegt ist. Die Durchbruchspannung ist die Spannung, bei der die elektrische Feldstärke im Übergangsteil zwischen der (p)-leitenden Durchbruchspannungshalteschicht 2 und der (n)-leitenden Driftschicht 1 die elektrische Durchbruchfeldstärke erreicht. Die Durchbruchspannung hängt von der elektrischen Feldverteilung in der (p–)-leitenden Durchbruchspannungshalteschicht 2 und der (n–)-leitenden Driftschicht 1 ab. Wie vorstehend beschrieben, ändert sich die elektrische Feldverteilung der (n–)-leitenden Driftschicht 1 infolge der Variation der Durchbruchspannung. Die elektrische Feldverteilung der (p–)-Durchbruchspannungshalteschicht 2 ist jedoch konstant, so dass die elektrische Feldverteilung hauptsächlich von der Störstellenkonzentration und der Dicke der (n–)-leitenden Driftschicht 1 abhängt. Mit anderen Worten hängt der Betrag der Durchbruchspannung hauptsächlich von der (n–)-leitenden Driftschicht 1 ab und beeinflusst nicht die (p–)-Durchbruchspannungshalteschicht 2. Demgemäß ist der Wertebereich der Trägerflächendichte und der Störstellenkonzentration der (p)-leitenden Durchbruchspannungshalteschicht 2 konstant, ohne von der Durchbruchspannung abzuhängen.
Als nächstes wird die Gate-Ansteuersequenz gemäß der vorliegenden Ausführungsform beschrieben.
14 zeigt die Gate-Ansteuersequenz während der Erholung. Der obere Teil zeigt die Wellenformen des Anodenstroms und der Anodenspannung während der Erholung der Diode, und der untere Teil zeigt die Wellenform der Gate-Spannung. Die positive Spannung wird kurz vor dem Verringern des Anodenstroms an die Gate-Elektrode angelegt. Auf diese Weise wird die Lochdichte verringert und demgemäß der Erholungsverlust verringert. Die Gate-Ansteuersequenz aus 14 unterscheidet sich von der Gate-Ansteuersequenz aus 7 in der Hinsicht, dass die positive Spannung (+15 V) weiter an das Gate angelegt bleibt, nachdem die negative Spannung an die Anode angelegt wurde. Die vorliegende Ausführungsform weist die (p–)-leitende Durchbruchspannungshalteschicht 2 auf, die selbst in dem Zustand, in dem die positive Spannung an die Gate-Elektrode 8 angelegt ist, eine Durchbruchspannung in Sperrrichtung aufweist. Aus diesem Grund kann die Durchbruchspannung aufrechterhalten werden, ohne die Gate-Spannung auf 0 V zurückzuführen. Dadurch kann die Steuerung der Gate-Ansteuerung vereinfacht werden.
Ähnlich der ersten Ausführungsform ist es auch gemäß dieser Ausführungsform möglich, den Leistungsverlust und das Rauschen zu verringern, so dass der Wirkungsgrad der Halbleitervorrichtung und der sie verwendenden Leistungswandlungsvorrichtung erhöht werden kann und ihre Größe verringert werden kann.
(Dritte Ausführungsform)
15 ist eine Schnittansicht einer vertikalen Halbleitervorrichtung mit isoliertem Gate gemäß einer dritten Ausführungsform der vorliegenden Erfindung. Die vorliegende Ausführungsform unterscheidet, sich in der Hinsicht von der zweiten Ausführungsform, dass die (p–)-leitende Durchbruchspannungshalteschicht 2 so bereitgestellt ist, dass sie den Bodenabschnitt des Graben-Gates, nämlich einen Teil des Außenbereichs der p-leitenden Kanalschicht 3, abdeckt. Demgemäß bilden die (p–)-leitende Durchbruchspannungshalteschicht 2 und die (n–)-leitende Driftschicht 1 in diesem Bereich einen pn-Übergang. Ferner bilden die p-leitende Kanalschicht 3 und die (n–)-leitende Driftschicht 1 in anderen Bereichen einen pn-Übergang. Mit anderen Worten ist die (p–)-leitende Durchbruchspannungshalteschicht 2 teilweise innerhalb der (n–)-leitenden Driftschicht 1 bereitgestellt, so dass sie den Gate-Oxidfilm 9 bedeckt, der sich außerhalb der Fläche der p-Kanalschicht 3 befindet.
Gemäß der vorliegenden Ausführungsform kann die (p–)-leitende Durchbruchspannungshalteschicht 2 verhindern, dass die Verarmungsschicht die n-leitende Inversionsschicht erreicht, die beim Anlegen der Spannung in Sperrrichtung an der Grenzfläche des Gate-Isolierfilms 9 gebildet wird.
Es sei bemerkt, dass auch gemäß der vorliegenden Ausführungsform das Potential des Kanals in Bezug auf die Elektronen verringert werden kann, indem die Gate-Spannung auf eine positive Spannung gelegt wird, die niedriger als der Schwellenwert ist, statt dass die n-leitende Inversionsschicht gebildet wird, indem die Gate-Spannung größer oder gleich dem Schwellenwert gesetzt wird.
Auch gemäß dieser Ausführungsform können der Leistungsverlust und das Rauschen verringert werden, so dass der Wirkungsgrad der Halbleitervorrichtung und der sie verwendenden Leistungswandlungsvorrichtung erhöht und ihre Größe verringert werden kann.
(Vierte Ausführungsform)
16 ist eine Schnittansicht einer vertikalen Halbleitervorrichtung mit isoliertem Gate gemäß einer vierten Ausführungsform der vorliegenden Erfindung. Die vorliegende Ausführungsform unterscheidet sich in der Hinsicht von der ersten Ausführungsform, dass ein p-leitendes Gebiet 43 im Bodenabschnitt des Graben-Gates außerhalb der p-leitenden Kanalschicht 3 bereitgestellt ist. Ein Teil der (n–)-leitenden Driftschicht 1 ist zwischen dem p-leitenden Gebiet 43 und der p-leitenden Kanalschicht 3 angeordnet, so dass das p-leitende Gebiet 43 nicht in Kontakt mit der p-leitenden Kanalschicht 3 gebracht ist. Mit anderen Worten ist das p-leitende Gebiet 43 innerhalb der (n–)-leitenden Driftschicht 1 bereitgestellt, so dass das p-leitende Gebiet 43 von der p-leitenden Kanalschicht 3 getrennt ist und den Gate-Oxidfilm 9 bedeckt, der sich außerhalb der Fläche der p-leitenden Kanalschicht 3 befindet.
Gemäß der vorliegenden Ausführungsform kann durch den Kontakt (das Abklemmen) der Verarmungsschichten, die sich von mehreren nicht dargestellten benachbarten p-leitenden Gebieten 43 erstrecken, oder durch den Kontakt der Verarmungsschicht, die sich vom p-leitenden Gebiet 43 erstreckt, mit der Verarmungsschicht, die sich von der p-leitenden Kanalschicht 3 erstreckt, das elektrische Feld verringert werden, das die über der Oberfläche des p-leitenden Kanals 3 gebildete n-leitende Inversionsschicht erreicht.
Es sei bemerkt, dass auch gemäß der vorliegenden Ausführungsform das Potential des Kanals in Bezug auf die Elektronen verringert werden kann, indem die Gate-Spannung auf eine positive Spannung gelegt wird, die niedriger als der Schwellenwert ist, statt dass die n-leitende Inversionsschicht gebildet wird, indem die Gate-Spannung größer oder gleich dem Schwellenwert gesetzt wird.
Auch gemäß dieser Ausführungsform können der Leistungsverlust und das Rauschen verringert werden, so dass der Wirkungsgrad der Halbleitervorrichtung und der sie verwendenden Leistungswandlungsvorrichtung erhöht und ihre Größe verringert werden kann.
(Fünfte Ausführungsform)
17 ist eine Schnittansicht einer lateralen Halbleitervorrichtung mit isoliertem Gate gemäß einer fünften Ausführungsform der vorliegenden Erfindung. Die vorliegende Ausführungsform unterscheidet sich in der Hinsicht von der zweiten Ausführungsform, dass das isolierte Gate mit der Gate-Elektrode 8 und dem Gate-Isolierfilm 9 sowie die Anode 10 und die Kathode 11 alle über einer Fläche der (n–)-Driftschicht 1 bereitgestellt sind. Es sei bemerkt, dass der Herstellungsprozess der lateralen Halbleitervorrichtung ähnlich dem Herstellungsprozess von IC (integrierten Schaltungen) ist, so dass sich die laterale Halbleitervorrichtung leicht auf der IC montieren lässt.
Ähnlich der ersten Ausführungsform ist es auch bei dieser Ausführungsform möglich, den Leistungsverlust und das Rauschen zu verringern, so dass der Wirkungsgrad der Halbleitervorrichtung und der sie verwendenden Leistungswandlungsvorrichtung erhöht und ihre Größe und ihre Kosten verringert werden können.
(Sechste Ausführungsform)
Als nächstes wird eine Treibervorrichtung zum Ansteuern von Halbleiterschaltungen unter Verwendung der Halbleitervorrichtungen gemäß der ersten bis fünften Ausführungsform beschrieben.
19 zeigt eine Treibervorrichtung einer Halbleiterschaltung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung. Die vorliegende Ausführungsform weist Folgendes auf: eine Steuerschaltung 20, zwei Treiberschaltungen 21 zum Ansteuern eines IGBT 23 des oberen Zweigs und zum Ansteuern eines IGBT 24 des unteren Zweigs ansprechend auf ein IGBT-Befehlssignal von der Steuerschaltung 20 und zwei Treiberschaltungen 22 zum Ansteuern einer Steuerdiode 25 mit isoliertem Gate des oberen Zweigs und einer Steuerdiode 26 mit isoliertem Gate des unteren Zweigs ansprechend auf ein Diodenbefehlssignal von der Steuerschaltung 20. Hier wird eine der ersten bis fünften Ausführungsform, die vorstehend beschrieben wurden, als Steuerdiode 25 und 26 mit isoliertem Gate verwendet. Es sei bemerkt, dass das Schaltungssymbol jeder der Steuerdioden 25 und 26 mit isoliertem Gate in der Figur zeigt, dass der Widerstandswert der Diode durch die Gate-Elektrode gesteuert wird. Dieses Symbol wird jedoch nicht üblicherweise verwendet und wurde von den Erfindern erzeugt.
Wie in 7 beschrieben, wird bei der Steuerdiode mit isoliertem Gate gemäß einer Ausführungsform der vorliegenden Erfindung die positive Spannung unmittelbar bevor der Anodenstrom abzufallen beginnt, nämlich unmittelbar vor der Erholung, an die Gate-Elektrode angelegt, um den Erholungsverlust zu verringern. Hier ist die Erholung der Diode ein Phänomen in Zusammenhang mit dem Durchschalten des IGBT des entgegengesetzten Zweigs zum Zweig der Diode. Demgemäß erzeugt bei der Treiberschaltung gemäß der vorliegenden Ausführungsform die Steuerschaltung 20 das IGBT-Befehlssignal und das Diodenbefehlssignal, so dass der Zeitpunkt, zu dem der IGBT durchgeschaltet wird, und der Zeitpunkt, zu dem die positive Spannung an die Gate-Elektrode der Steuerdiode mit isoliertem Gate des zum jeweiligen IGBT entgegengesetzten Zweigs angelegt wird, miteinander synchronisiert werden. Auf diese Weise ist es möglich, die positive Spannung unmittelbar vor der Erholung an die Gate-Elektrode anzulegen.
Gemäß der vorliegenden Ausführungsform ist es ähnlich den anderen Ausführungsformen möglich, den Wirkungsgrad der Halbleitervorrichtung und der sie verwendenden Leistungswandlungsvorrichtung zu erhöhen und ihre Größe zu verringern.
(Siebte Ausführungsform)
20 zeigt eine Treibervorrichtung einer Halbleiterschaltung gemäß einer siebten Ausführungsform der vorliegenden Erfindung. Die vorliegende Ausführungsform unterscheidet sich in der Hinsicht von der sechsten Ausführungsform, dass die Anzahl der Ausgänge der Steuerschaltung 20 von 4 auf 2 verringert ist. Insbesondere ist einer der beiden Ausgänge der Steuerschaltung 20 mit der Treiberschaltung zum Ansteuern des IGBT 23 des oberen Zweigs und der Steuerdiode 26 mit isoliertem Gate des unteren Zweigs gekoppelt. Der andere ist mit der Treiberschaltung zum Ansteuern der Steuerdiode 25 mit isoliertem Gate des oberen Zweigs und des IGBT 24 des unteren Zweigs gekoppelt. Ein Gate-Widerstand 30 des IGBT 23 des oberen Zweigs ist auf einen höheren Wert gelegt als ein Gate-Widerstand 33 der Steuerdiode 26 mit isoliertem Gate des unteren Zweigs, um den IGBT 23 durchzuschalten, nachdem die positive Spannung an die Gate-Elektrode der Steuerdiode 26 mit isoliertem Gate angelegt wurde. Mit anderen Worten ist es möglich, die positive Spannung unmittelbar vor der Erholung an die Gate-Elektrode der Steuerdiode mit isoliertem Gate anzulegen. Ähnlich wird ein Gate-Widerstand 32 des IGBT 24 des unteren Zweigs auf einen höheren Wert gelegt als der Gate-Widerstand 31 der Steuerdiode 25 mit isoliertem Gate des oberen Zweigs, um den IGBT 24 durchzuschalten, nachdem die positive Spannung an die Gate-Elektrode der Diode 25 angelegt wurde. Mit anderen Worten ist es möglich, die positive Spannung unmittelbar vor der Erholung an das Gate der Steuerdiode mit isoliertem Gate anzulegen.
Gemäß der vorliegenden Ausführungsform ist es zusätzlich zu den mit den anderen Ausführungsformen erzielten Wirkungen möglich, die Größe der Treibervorrichtung zu verringern, so dass die Größe der Leistungswandlungsvorrichtung verringert werden kann.
(Achte Ausführungsform)
21 zeigt eine Treibervorrichtung einer Halbleiterschaltung gemäß einer achten Ausführungsform der vorliegenden Erfindung. Die vorliegende Ausführungsform unterscheidet sich in der Hinsicht von der siebten Ausführungsform, dass Verzögerungsschaltungen 27 in der Treiberschaltung des IGBT 23 des oberen Zweigs bzw. in der Treiberschaltung des IGBT 24 des unteren Zweigs an Stelle der Gate-Widerstände 31 bis 34 aus 20 bereitgestellt sind. Mit anderen Worten sind die Verzögerungsschaltungen 27 zwischen die Treiberschaltung für das Ansteuern des IGBT 23 des oberen Zweigs und der Steuerung 26 des isolierten Gates des unteren Zweigs und das Gate des IGBT 23 des oberen Zweigs und zwischen die Treiberschaltung zum Ansteuern des IGBT 24 des unteren Zweigs und der Steuerung 25 des isolierten Gates des oberen Zweigs und das Gate des IGBT 24 des unteren Zweigs geschaltet. Auf diese Weise ist es ähnlich der siebten Ausführungsform möglich, den IGBT durchzuschalten, nachdem die positive Spannung an das Gate der Steuerelektrode mit isoliertem Gate angelegt wurde. Mit anderen Worten ist es möglich, die positive Spannung unmittelbar vor der Erholung an das Gate der Steuerdiode mit isoliertem Gate anzulegen.
Gemäß der vorliegenden Ausführungsform ist es zusätzlich zu den mit den anderen Ausführungsformen erzielten Wirkungen möglich, die Größe der Treiberschaltung zu verringern, so dass die Größe der Leistungswandlungsvorrichtung verringert werden kann.
(Neunte Ausführungsform)
Eine Leistungswandlungsvorrichtung gemäß einer neunten Ausführungsform der vorliegenden Erfindung wird mit Bezug auf 18 beschrieben.
Die vorliegende Ausführungsform ist eine Dreiphasen-Wechselrichtervorrichtung, wobei die Steuerdioden mit isoliertem Gate und die Treiberschaltungen, die in den vorstehenden Ausführungsformen beschrieben wurden, als Diode 600 bzw. als Gate-Treiberschaltung verwendet werden. Es sei bemerkt, dass das Schaltungssymbol einer gewöhnlichen Diode aus Gründen der Zweckmäßigkeit für die Steuerdiode mit isoliertem Gate aus 18 verwendet wird. Ferner ist die Gate-Treiberschaltung 800 durch ein einfaches Blockdiagramm dargestellt und ist die detaillierte Schaltungskonfiguration, wie in den 19 bis 21 gezeigt, hier nicht dargestellt.
Die vorliegende Ausführungsform weist ein Paar von Gleichspannungsanschlüssen 900 und 901 und Wechselspannungsanschlüssen für die gleiche Anzahl von Wechselspannungsphasen, nämlich drei Wechselspannungsanschlüsse 910, 911 und 912, auf. Ein IGBT 700 ist zwischen jeden der Gleichspannungsanschlüsse und jeden der Wechselspannungsanschlüsse geschaltet und wird als Halbleiterschaltelement verwendet. Demgemäß weist die Dreiphasen-Wechselrichtervorrichtung insgesamt sechs IGBT auf. Ferner ist die Diode 600 in Sperrrichtung parallel zu jedem IGBT geschaltet. Es sei bemerkt, dass die Anzahl der IGBT 700 und der Dioden 600 entsprechend der Anzahl der Wechselspannungsphasen, der Leistungskapazität der Leistungswandlungsvorrichtung und der Durchbruchspannung und der Stromkapazität einer einzigen Einheit des Halbleiterschaltelements 700 auf eine geeignete Anzahl gesetzt wird.
Jeder IGBT 700 und jede Diode 600 werden durch die Gate-Treiberschaltung 800 angesteuert. Auf diese Weise wird die durch die Gleichspannungsanschlüsse 900 und 901 von der Gleichspannungsversorgung 960 empfangene Gleichspannung in eine Wechselspannung umgewandelt. Die Wechselspannung wird dann von den Wechselspannungsanschlüssen 910, 911 und 912 ausgegeben. Jeder Wechselspannungsausgangsanschluss ist mit dem Motor 950 in der Art einer Induktionsmaschine oder einer Synchronmaschine gekoppelt. Auf diese Weise wird der Motor 950 durch den von jedem der Wechselspannungsanschlüsse ausgegebenen Wechselstrom angetrieben.
Gemäß der vorliegenden Ausführungsform werden die Steuerdioden mit isoliertem Gate gemäß der ersten bis fünften Ausführungsform als Diode 600 verwendet und werden auch die Treiberschaltungen der sechsten bis achten Ausführungsform verwendet. Auf diese Weise ist es möglich, den Leistungsverlust der Diode und damit den Verlust und die Größe der Wechselrichtervorrichtung zu verringern.
Wenngleich die vorliegende Ausführungsform eine Wechselrichtervorrichtung ist, können die Halbleitervorrichtungen und die Treiberschaltungen gemäß der vorliegenden Erfindung auch auf andere Leistungswandlungsvorrichtungen in der Art eines Wandlers und eines Zerhackers angewendet werden, womit die gleiche Wirkung erhalten werden kann.
Es sei bemerkt, dass die vorliegende Erfindung nicht auf die vorstehenden Ausführungsformen beschränkt ist und dass verschiedene Änderungen und Modifikationen innerhalb des Schutzumfangs des technischen Gedankens der vorliegenden Erfindung vorgenommen werden können. Beispielsweise kann gemäß den vorstehenden Ausführungsformen der Leitfähigkeitstyp jeder Halbleiterschicht umgekehrt werden. Ferner ist das die Halbleitervorrichtung bildende Halbleitermaterial nicht auf Silicium beschränkt, das gemäß den vorstehenden Ausführungsformen verwendet wird, sondern es kann auch ein Material mit einer großen Bandlücke wie SiC (Siliciumcarbid) oder GaN (Galliumnitrid) sein.
Bezugszeichenliste

1: (n–)-leitende Driftschicht
2: (p–)-leitende Durchbruchspannungshalteschicht
3: p-leitende Kanalschicht
4: (p+)-leitende Anodenschicht
5: (n+)-leitende Anodenschicht
6: n-leitende Pufferschicht
7: (n+)-leitende Kathodenschicht
8: Gate-Elektrode
9: Gate-Isolierfilm
10: Anode
11: Kathode
20: Steuerschaltung
21: Treiberschaltung des IGBT
22: Treiberschaltung der Diode
23: IGBT des oberen Zweigs
24: IGBT des unteren Zweigs
25: Diode des oberen Zweigs
26: Diode des unteren Zweigs
27: Verzögerungsschaltung
30, 31, 32, 33: Gate-Widerstand
40: p-leitendes Substrat
43: p-leitendes Gebiet
600: Schutzdiode
700: IGBT
800: Gate-Schaltung
900, 910: Gleichspannungsanschluss
910, 911, 912: Wechselspannungsanschluss
950: Motor
960: Gleichspannungsversorgung

Claims

Halbleitervorrichtung, welche Folgendes aufweist: eine erste Halbleiterschicht (7) eines ersten Leitfähigkeitstyps, eine zweite Halbleiterschicht (1) des ersten Leitfähigkeitstyps, die an die erste Halbleiterschicht angrenzt und eine geringere Störstellenkonzentration aufweist als die erste Halbleiterschicht, eine dritte Halbleiterschicht (3) eines zweiten Leitfähigkeitstyps angrenzend an die zweite Halbleiterschicht, eine vierte Halbleiterschicht (5) des ersten Leitfähigkeitstyps, die sich innerhalb der dritten Halbleiterschicht befindet, eine erste Elektrode (10), die elektrisch mit der dritten Halbleiterschicht und der vierten Halbleiterschicht gekoppelt ist, eine zweite Elektrode (11), die elektrisch mit der ersten Halbleiterschicht gekoppelt ist, und ein isoliertes Gate (8), das über jeder der Oberflächen der dritten Halbleiterschicht und der vierten Halbleiterschicht bereitgestellt ist, wobei der Spitzenwert der Störstellenkonzentration der dritten Halbleiterschicht (3) im Bereich von wenigstens 2 × 10¹⁶ cm^–3 bis höchstens 5 × 10¹⁸ cm^–3 liegt.
Halbleitervorrichtung nach Anspruch 1, wobei die Halbleitervorrichtung eine fünfte Halbleiterschicht (2) des zweiten Leitfähigkeitstyps aufweist, die sich zwischen der zweiten Halbleiterschicht (1) und der dritten Halbleiterschicht (3) befindet und deren Störstellenkonzentration niedriger ist als jene der dritten Halbleiterschicht.
Halbleitervorrichtung nach Anspruch 2, wobei die fünfte Halbleiterschicht (2) teilweise innerhalb der zweiten Halbleiterschicht (1) bereitgestellt ist, so dass sie einen Gate-Oxidfilm (9) des isolierten Gates außerhalb der Fläche der dritten Halbleiterschicht (3) bedeckt.
Halbleitervorrichtung nach Anspruch 2 oder 3, wobei die Trägerflächendichte der fünften Halbleiterschicht (2) im Bereich von wenigstens 1,5 × 10¹⁰ cm^–2 bis höchstens 1 × 10¹² cm^–2 liegt.
Halbleitervorrichtung nach Anspruch 2 oder 3, wobei die Störstellenkonzentration der fünften Halbleiterschicht (2) im Bereich von wenigstens 1,5 × 10¹⁵ cm^–3 bis höchstens 1 × 10¹⁷ cm^–3 liegt.
Halbleitervorrichtung nach Anspruch 1, wobei eine sechste Halbleiterschicht (43) des zweiten Leitfähigkeitstyps, die von der dritten Halbleiterschicht (3) getrennt ist und den Gate-Oxidfilm (9) des isolierten Gates außerhalb der Fläche der dritten Halbleiterschicht (3) bedeckt, teilweise innerhalb der zweiten Halbleiterschicht (1) bereitgestellt ist.
Halbleitervorrichtung nach Anspruch 1, wobei sich die erste Elektrode (10), die zweite Elektrode (11) und das isolierte Gate über derselben Fläche in der zweiten Halbleiterschicht (2) befinden.
Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei eine positive Spannung an das isolierte Gate angelegt wird, bevor die Halbleitervorrichtung von einem leitenden Zustand in einen nicht leitenden Zustand übergeht.
Halbleitervorrichtung nach Anspruch 8, wobei 0 Volt oder eine negative Spannung an das isolierte Gate angelegt wird, bevor das Potential der zweiten Elektrode auf ein höheres Niveau geht als jenes der ersten Elektrode.
Halbleitervorrichtung nach Anspruch 8 oder 9, wobei die Differenz zwischen dem Zeitpunkt, zu dem der Strom der Halbleitervorrichtung verringert wird, und dem Zeitpunkt, zu dem die positive Spannung an das isolierte Gate angelegt wird, wenigstens 2 μs beträgt.
Treibervorrichtung einer Halbleiterschaltung mit einem oberen Zweig und einem unteren Zweig, die Jeweils eine Parallelschaltung aus einem Halbleiterschaltelement und einer Diode aufweisen, wobei eine Halbleitervorrichtung nach einem der Ansprüche 1 bis 10 als die Diode verwendet wird, wobei die Treibervorrichtung Folgendes aufweist: mehrere Treiberschaltungen, die mit jedem der Halbleiterschaltelemente und jeder der Dioden gekoppelt sind, und eine Steuerschaltung zum Erzeugen eines den Treiberschaltungen zugeführten Befehlssignals.
Treibervorrichtung einer Halbleiterschaltung mit einem oberen Zweig und einem unteren Zweig, die jeweils eine Parallelschaltung aus einer Halbleiterschaltvorrichtung und einer Diode aufweisen, wobei eine Halbleitervorrichtung nach einem der Ansprüche 1 bis 10 als die Diode verwendet wird, wobei die Treibervorrichtung Folgendes aufweist: eine erste Treiberschaltung zum Ansteuern des Halbleiterschaltelements des oberen Zweigs sowie der Diode des unteren Zweigs, eine zweite Treiberschaltung zum Ansteuern des Halbleiterschaltelements des unteren Zweigs sowie der Diode des oberen Zweigs und eine Steuerschaltung zum Erzeugen eines Befehlssignals, das der ersten und der zweiten Treiberschaltung zugeführt wird, wobei der Widerstandswert eines ersten Gate-Widerstands, der zwischen das Gate des Halbleiterschaltelements des oberen Zweigs und die erste Treiberschaltung geschaltet ist, größer ist als der Widerstandswert eines zweiten Gate-Widerstands, der zwischen das Gate der Diode des unteren Zweigs und die erste Treiberschaltung geschaltet ist, wobei der Widerstandswert eines dritten Gate-Widerstands, der zwischen das Gate des Halbleiterschaltelements des unteren Zweigs und die zweite Treiberschaltung geschaltet ist, größer ist als der Widerstandswert eines vierten Gate-Widerstands, der zwischen das Gate der Diode des oberen Zweigs und die zweite Treiberschaltung geschaltet ist.
Treibervorrichtung einer Halbleiterschaltung mit einem oberen Zweig und einem unteren Zweig, die jeweils eine Parallelschaltung aus einem Halbleiterschaltelement und einer Diode aufweisen, wobei eine Halbleitervorrichtung nach einem der Ansprüche 1 bis 10 als die Diode verwendet wird, wobei die Treibervorrichtung Folgendes aufweist: eine erste Treiberschaltung zum Ansteuern des Halbleiterschaltelements des oberen Zweigs sowie der Diode des unteren Zweigs, eine zweite Treiberschaltung zum Ansteuern des Halbleiterschaltelements des unteren Zweigs sowie der Diode des oberen Zweigs und eine Steuerschaltung zum Erzeugen eines Befehlssignals, das der ersten und der zweiten Treiberschaltung zugeführt wird, wobei die Halbleiterschaltung Folgendes aufweist: eine erste Verzögerungsschaltung, die zwischen das Gate des Halbleiterschaltelements des oberen Zweigs und die erste Treiberschaltung geschaltet ist, und eine zweite Verzögerungsschaltung, die zwischen das Gate des Halbleiterschaltelements des unteren Zweigs und die zweite Treiberschaltung geschaltet ist.
Leistungswandlungsvorrichtung, welche Folgendes aufweist: ein Paar von Gleichspannungsanschlüssen, Wechselspannungsanschlüsse, deren Anzahl so groß ist wie die Anzahl der Wechselspannungsphasen, mehrere Halbleiterschaltelemente, die zwischen die Gleichspannungsanschlüsse und die Wechselspannungsanschlüsse geschaltet sind, und mehrere Dioden, die in Sperrrichtung parallel zu den Halbleiterschaltelementen geschaltet sind, wobei die Diode eine Halbleitervorrichtung nach einem der Ansprüche 1 bis 10 ist.