[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE102006019931A1 - Trench-Gate-Halbleitervorrichtung - Google Patents

Trench-Gate-Halbleitervorrichtung Download PDF

Info

Publication number
DE102006019931A1
DE102006019931A1 DE102006019931A DE102006019931A DE102006019931A1 DE 102006019931 A1 DE102006019931 A1 DE 102006019931A1 DE 102006019931 A DE102006019931 A DE 102006019931A DE 102006019931 A DE102006019931 A DE 102006019931A DE 102006019931 A1 DE102006019931 A1 DE 102006019931A1
Authority
DE
Germany
Prior art keywords
semiconductor layer
trench
insulating film
gate insulating
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102006019931A
Other languages
English (en)
Inventor
Yukio Kariya Tsuzuki
Norihito Kariya Tokura
Yoshihiko Kariya Ozeki
Kensaku Kariya Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102006019931A1 publication Critical patent/DE102006019931A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095Body region, i.e. base region, of DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Es wird eine Halbleitervorrichtung bereitgestellt, die aufweist: eine erste Halbleiterschicht (1, 21); eine zweite Halbleiterschicht (2) auf der ersten Halbleiterschicht (1, 21); eine dritte Halbleiterschicht (3) auf der zweiten Halbleiterschicht (2); eine vierte Halbleiterschicht (4) in einem Teil der dritten Halbleiterschicht (3); einen Graben (5), der durch die vierte Halbleiterschicht (4) und die dritte Halbleiterschicht (3) dringt und die zweite Halbleiterschicht (2) erreicht; einen Gate-Isolierfilm (6) auf einer Innenwand des Grabens (5); eine Gate-Elektrode (7) auf dem Gate-Isolierfilm (6) in dem Graben (5); eine erste Elektrode (8); und eine zweite Elektrode (9). Der Graben (5) weist einen Boden (5a) mit einer gekrümmten Oberfläche auf, die einen Krümmungsradius kleiner oder gleich 0,5 mum besitzt.

Description

  • Die vorliegende Erfindung betrifft eine Trench-Gate-Halbleitervorrichtung.
  • Als Trench-Gate-Halbleitervorrichtung sind beispielsweise ein Isolierschicht-Bipolartransistor (IGBT) und ein MOS-Feldeffekttransistor (MOSFET) bekannt. Ein Trench-Gate-IGBT wird beispielsweise in der USP 6,737,705 offenbart. Der IGBT weist einen zellüberspringenden Aufbau (Cell Skipping Structure) auf. Insbesondere werden einige Zellbereiche periodisch übersprungen, um den IGBT so aufzubauen, dass eine Durchlassspannung verringert wird. In einem herkömmlichen IGBT sind hierbei mehrere Zellbereiche hintereinander in dem IGBT angeordnet. Jeder Zellbereich dient als ein Element.
  • In dem IGBT mit dem zellüberspringenden Aufbau ist die Dicke eines Gate-Isolierfilms in einem Graben konstant bzw. homogen. Ferner weist ein Boden des Grabens einen groben Krümmungsradius auf, um die Konzentration eines elektrischen Feldes an dem Boden des Grabens zu verringern. Wenn durch eine Schaltoperation eine Spannung an einen Kollektor gelegt wird, kann das elektrische Feld an dem Boden des Grabens konzentriert werden. Eine Erhöhung des Krümmungsradius des Bodens des Grabens verhindert oder verringert die Konzentration des elektrischen Feldes.
  • Ferner ist es bei dem IGBT erforderlich, einen Schaltungsverlust bei einem Durchschalten (Schalter des IGBT wird eingeschaltet) oder bei einem Sperren (Schalter des IGBT wird ausgeschaltet) des IGBT zu verringern, so dass der Wirkungsgrad einer Vorrichtung verbessert wird. Folg lich wird hinsichtlich der Verringerung des Schaltungsverlusts bei einem Sperren des IGBT berücksichtigt, dass ein Gate-Widerstand verringert wird, so dass eine Sperr- bzw. Abschaltgeschwindigkeit di/dt des Stroms größer wird. Wenn dieses Verfahren jedoch auf den IGBT angewandt wird, treten die nachstehend aufgeführten Probleme auf. Die Probleme treten insbesondere dann auf, wenn der IGBT für Schaltvorgänge mit hoher Stromstärke (z.B. 400 A) verwendet wird, um eine induktive Last zu treiben.
  • Wenn der IGBT sperrt, tritt ein Spannungsstoß in der Spannungswellenform auf, was sich von einer allgemeinen IGBT-Spannungswellenform unterscheidet. Folglich wird eine Kollektorspannung auf eine maximale Spannung erhöht, die über einer Energieversorgungsspannung liegt. Anschließend wird die Kollektorspannung verringert und nimmt einen konstanten Wert an, welcher der Energieversorgungsspannung entspricht.
  • Die Stoßspannung nimmt mit größer werdender Abschaltgeschwindigkeit des Stroms zu. Folglich nimmt die Stoßspannung dann, wenn die Abschaltgeschwindigkeit des Stroms in dem IGBT groß wird, um den Schaltungsverlust bei einem Sperren bzw. Abschalten des IGBT zu verringern, zu. Ferner kann die Vorrichtung beschädigt werden, wenn die Stoßspannung eine Maximalspannung (Yielding Voltage) der Vorrichtung überschreitet, und wenn die absorbierte Energie der Vorrichtung eine Durchbruchenergie überschreitet.
  • Ein solcher Durchbruch tritt auf, wenn der Trench-Gate-IGBT den zellüberspringenden Aufbau aufweist. Ferner kann der Durchbruch auftreten, wenn ein IGBT einen herkömmlichen Aufbau ohne den zellüberspringenden Aufbau aufweist. Ferner kann der Durchbruch in einem Trench-Gate-MOSFET auftreten.
  • Es ist angesichts der vorstehend beschriebenen Probleme Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung mit einer geringen Stoßspannung bereitzustellen.
  • Es wird eine Halbleitervorrichtung bereitgestellt, mit: einer ersten Halbleiterschicht, die einen ersten oder einen zweiten Leitungstyp aufweist; einer zweiten Halbleiterschicht, welche den zweiten Leitungstyp aufweist und auf einer Oberfläche der ersten Halbleiterschicht angeordnet ist; einer dritten Halbleiterschicht, welche den ersten Leitungstyp aufweist und auf einer Oberfläche der zweiten Halbleiterschicht angeordnet ist; einer vierten Halbleiterschicht, welche den zweiten Leitungstyp aufweist und in einem Teil eines Oberflächenabschnitts der dritten Halbleiterschicht angeordnet ist; einem Graben, der von der Oberfläche der dritten Halbleiterschicht durch die vierte Halbleiterschicht und die dritte Halbleiterschicht dringt und die zweite Halbleiterschicht erreicht; einem Gate-Isolierfilm, der auf einer Innenwand des Grabens angeordnet ist; einer Gate-Elektrode, die auf dem Gate-Isolierfilm in dem Graben angeordnet ist; einer ersten Elektrode, die elektrisch mit der dritten und der vierten Halbleiterschicht verbunden ist; und einer zweiten Elektrode, die elektrisch mit der ersten Halbleiterschicht verbunden ist. Der Graben weist einen Boden mit einer gekrümmten Oberfläche auf, und die gekrümmte Oberfläche des Bodens des Grabens weist einen Krümmungsradius kleiner oder gleich 0,5 μm auf.
  • In der obigen Vorrichtung wird dann, wenn der IGBT gesperrt wird, vorteilhaft eine Konzentration eines elektrischen Feldes an dem Boden des Grabens erzeugt. Folglich fließt dann, wenn der IGBT gesperrt wird, ein Lawinenstrom mit Hilfe der Konzentration des elektrischen Feldes an dem Boden des Grabens, so dass eine Stromabschaltgeschwindigkeit klein wird. Folglich wird eine Stoßspannung derart verringert, dass die Vorrichtung eine geringe Stoßspannung aufweist, wenn der IGBT gesperrt wird.
  • Es wird ferner eine Halbleitervorrichtung bereitgestellt, mit: einer ersten Halbleiterschicht, die einen ersten oder einen zweiten Leitungstyp aufweist; einer zweiten Halbleiterschicht, welche den zweiten Leitungstyp aufweist und auf einer Oberfläche der ersten Halbleiterschicht angeordnet ist; einer dritten Halbleiterschicht, welche den ersten Leitungstyp aufweist und auf einer Oberfläche der zweiten Halbleiterschicht angeordnet ist; einer vierten Halbleiterschicht, welche den zweiten Leitungstyp aufweist und in einem Teil eines Oberflächenabschnitts der dritten Halbleiterschicht angeordnet ist; einem Graben, der von der Oberfläche der dritten Halbleiterschicht durch die vierte Halbleiterschicht und die dritte Halbleiterschicht dringt und die zweite Halbleiterschicht erreicht; einem Gate-Isolierfilm, der auf einer Innenwand des Grabens angeordnet ist; einer Gate-Elektrode, die auf dem Gate-Isolierfilm in dem Graben angeordnet ist; einer ersten Elektrode, die elektrisch mit der dritten und der vierten Halbleiterschicht verbunden ist; und einer zweiten Elektrode, die elektrisch mit der ersten Halbleiterschicht verbunden ist. Der Gate-Isolierfilm weist einen Bodenanteil und einen Seitenanteil auf. Der Bodenanteil des Gate-Isolierfilms ist auf einem Boden des Grabens angeordnet. Der Seitenanteil des Gate-Isolierfilms ist auf einer Seitenwand des Grabens angeordnet. Der Bodenanteil des Gate-Isolierfilms weist eine Dicke auf, die dicker als eine Dicke des Seitenanteils des Gate-Isolierfilms ist.
  • In der obigen Vorrichtung wird dann, wenn der IGBT gesperrt wird, vorteilhaft die Konzentration eines elektrischen Feldes an dem Boden des Grabens erzeugt. Folglich fließt dann, wenn der IGBT gesperrt wird, der Lawinenstrom mit Hilfe der Konzentration des elektrischen Feldes an dem Boden des Grabens, so dass die Stromabschaltgeschwindigkeit klein wird. Folglich wird die Stoßspannung derart verringert, dass die Vorrichtung eine geringe Stoßspannung aufweist, wenn der IGBT gesperrt wird.
  • Die obige und weitere Aufgaben, Eigenschaften und Vorteile der vorliegenden Erfindung werden aus der nachfolgenden detaillierten Beschreibung, die unter Bezugnahme auf die beigefügte Zeichnung gemacht wurde, näher ersichtlich sein. In der Zeichnung zeigt:
  • 1 eine Querschnittsansicht eines Trench-Gate-IGBT gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • 2 ein Diagramm mit einer Beziehung zwischen einer Stoßspannung Vpeak und einem Krümmungsradius eines Bodens eines Grabens in dem IGBT gemäß der ersten Ausführungsform;
  • 3 ein Diagramm mit einer Beziehung zwischen einem Energieverlust Eoff bei einem Abschalten bzw. Sperren und der Stoßspannung Vpeak in dem IGBT gemäß der ersten Ausführungsform;
  • 4 ein Diagramm mit einer Beziehung zwischen einem Energieverlust Eon bei einem Durchschalten und einer Stromabschaltgeschwindigkeit di/dt in dem IGBT gemäß der ersten Ausführungsform;
  • 5 eine Querschnittsansicht eines Trench-Gate-IGBT gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
  • 6A ein Diagramm mit einer Beziehung zwischen dem Energieverlust Eon bei einem Durchschalten und der Stromabschaltgeschwindigkeit di/dt in einem mit Hilfe eines Simulationsmodels erzielten IGBT und 6B eine Querschnittsansicht eines als das Simulationsmodel dienenden IGBT;
  • 7 eine Querschnittsansicht eines Trench-Gate-MOSFET gemäß einer Ausgestaltung der ersten Ausführungsform der vorliegenden Erfindung;
  • 8 eine Querschnittsansicht eines Trench-Gate-IGBT gemäß eines Vergleichs zu der ersten Ausführungsform der vorliegenden Erfindung;
  • 9 einen Schaltplan einer den IGBT aufweisenden Beispielsschaltung; und
  • 10 ein Diagramm mit einer Operationswellenform bei einem Sperren des in der 9 gezeigten IGBT.
  • Die Erfinder haben im Voraus eine Trench-Gate-Halbleitervorrichtung untersucht, um diese als Vergleich heranzuziehen. Die Ergebnisse dieser Untersuchung werden nachstehend beschrieben.
  • Ein Trench-Gate-IGBT ist ein Beispiel der Trench-Gate-Halbleitervorrichtung. Der IGBT ist in der 8 gezeigt. Der IGBT weist einen zellüberspringenden Aufbau auf. Insbesondere werden einige Zellbereiche periodisch übersprungen, um den IGBT so aufzubauen, dass eine Durchlassspannung verringert wird. Hierbei sind im Allgemeinen mehrere Zellbereiche hintereinander in dem IGBT angeordnet. Jeder Zellbereich dient als ein Element.
  • Der IGBT weist eine P+ Schicht 1, eine NDriftschicht 2, einen P Basisbereich 3, einen N+ Emitterbereich 4, einen Graben 5, einen Gate-Isolierfilm 6, eine Gate-Elektrode 7, eine Emitterelektrode 8 und eine Kollektorelektrode 9 auf. Die N Driftschicht 2 ist auf der Oberfläche der P+ Schicht 1 angeordnet. Der P Basisbereich 3 ist auf der Oberfläche der N Driftschicht 2 angeordnet. Der N Emitterbereich 4 ist in dem P Basisbereich 3 und auf einer Oberflächenseite des P Basisbereichs 3 angeordnet. Der Graben 5 dringt von der Oberfläche des Basisbereichs 3 durch den N+ Emitterbereich 4 und den P Basisbereich 3 und erreicht die N Driftschicht 2. Der Gate-Isolierfilm 6 ist auf einer Innenwand des Grabens 5 gebildet. Die Gate-Elektrode 7 ist auf dem Gate-Isolierfilm 6 gebildet und in dem Graben 5 angeordnet. Die Emitterelektrode 8 ist auf der Oberfläche des Basisbereichs 3 angeordnet. Ferner ist die Emitterelektrode 8 elektrische mit einem Teil des Basisbereichs 3 und des Emitterbereichs 4 verbunden. Die Kollektorelektrode 9 ist auf einer Rückseite der P+ Schicht 1 angeordnet und elektrisch mit der P+ Schicht 1 verbunden.
  • Der P Basisbereich 3 weist einen ersten Abschnitt 3a und einen zweiten Abschnitt 3b auf, die durch den Graben 5 elektrisch voneinander getrennt sind. Der erste Abschnitt 3a des P Basisbereichs 3 ist, wie in 8 gezeigt, auf einer linken Seite des Grabens 5 angeordnet. Der Emitterbereich 4 und ein P Körperbereich (Body Region) 10 sind einzig in dem ersten Abschnitt 3a gebildet. Der erste Abschnitt 3a auf der linken Seite ist durch den P Körperbereich 10 elektrisch mit der Emitterelektrode 8 verbunden. Der Emitterbereich 4 ist auf einem Teil eines Oberflächenabschnitts nahe dem Graben 5 angeordnet. In einem Bereich des ersten Abschnitts ist ein Kanal gebildet, welcher den Graben 5 kontaktiert. Der erste Abschnitt 3a stellt den vorstehend beschriebenen Zellbereich dar.
  • Der zweite Abschnitt des Basisbereichs 3 ist auf der rechten Seite des Grabens 5 angeordnet. Der zweite Abschnitt 3b ist ferner durch einen Isolierfilm 11 elektrisch von der Emitterelektrode 8 und den anderen Elektroden isoliert. Folglich ist das elektrische Potential des zweiten Abschnitts schwebend bzw. massefrei. Der zweite Abschnitt 3b stellt einen den Zellbereich überspringenden Abschnitt dar. Insbesondere wird ein Zellbereich derart von mehreren Zellbereichen entfernt, dass der zweite Abschnitt 3b gebildet wird.
  • In diesem IGBT ist die Dicke des Gate-Isolierfilms 6 in dem Graben 5 gleichförmig. Ferner weist ein Boden des Grabens 5 einen großen Krümmungsradius auf, um die Konzentration eines elektrischen Feldes an dem Boden 5a des Grabens 5 zu verringern. Wenn durch eine Schaltoperation eine Spannung an einen Kollektor gelegt wird, kann das elektrische Feld an dem Boden 5a des Grabens 5 konzentriert werden. Eine Erhöhung des Krümmungsradius des Bodens 5a des Grabens 5 verhindert die Konzentration des elektrischen Feldes.
  • Die Erfinder haben im Voraus ferner Untersuchen bezüglich des Krümmungsradius durchgeführt. Insbesondere ist eine Breite 5c des Grabens 5 größer oder gleich 1,2 μm und der Krümmungsradius des Bodens 5a des Grabens 5 größer oder gleich 0,6 μm, wenn der Graben in dem Basisbereich 3 senkrecht zur Oberfläche eines Substrats gebildet wird.
  • Ferner ist es bei dem IGBT erforderlich, einen Schaltungsverlust bei einem Durchschalten (Schalter des IGBT wird eingeschaltet) oder bei einem Sperren (Schalter des IGBT wird ausgeschaltet) des IGBT zu verringern, so dass der Wirkungsgrad einer Vorrichtung verbessert wird. Folglich wird hinsichtlich der Verringerung des Schaltungsverlusts bei einem Sperren des IGBT berücksichtigt, dass ein Gate-Widerstand verringert wird, so dass eine Abschaltgeschwindigkeit di/dt des Stroms größer wird. Wenn dieses Verfahren jedoch auf den IGBT angewandt wird, treten die nachstehend aufgeführten Probleme auf. Die Probleme treten insbesondere dann auf, wenn der IGBT für Schaltvorgänge mit hoher Stromstärke (z.B. 400 A) verwendet wird, um eine induktive Last zu treiben.
  • 9 eine Beispielsschaltung zum Treiben einer induktiven Last mit einem IGBT. Ein Gate-Widerstand R1 und eine Energiequelle E1 zum Anlegen einer Gate-Spannung sind zwischen ein Gate und eine Masse des IGBT in Reihe geschaltet. Eine Induktivität L1 und eine Spannungsquelle E2 sind zwischen einen Kollektor und die Masse des IGBT in Reihe geschaltet. Ferner sind eine Freilaufdiode D und eine zweite Induktivität L2 zum Absorbieren einer Überspannung parallel zur ersten Induktivität L1 geschaltet. Hierbei ist die erste Induktivität L1 eine Lastinduktivität und die zweite Induktivität L2 eine Parasitärinduktivität einer Verdrahtung. Der Gate-Widerstand R1 weist einen Widerstandwert von Rg = 10 Ω auf, die Spannung Vg der Energiequelle E1 beträgt 15V, die erste Induktivität L1 beträgt 100 μH, die zweite Induktivität L2 beträgt 200 nH, und die Spannung der Spannungsquelle E2 beträgt 650 V.
  • 10 zeigt eine Operationswellenform bei einem Sperren des IGBT. 10 zeigt ein Simulationsergebnis der Operationswellenform, wenn die Beispielschaltung den in der 9 gezeigten Aufbau aufweist. Wenn der IGBT sperrt, tritt, wie in 10 gezeigt, ein Spannungsstoß in der Spannungswellenform auf, was sich von einer allgemeinen IGBT-Spannungswellenform unterscheidet. Folglich wird eine Kollektorspannung Vc auf eine maximale Spannung Vpeak erhöht, die über der Energieversorgungsspannung liegt. Anschließend wird die Kollektorspannung Vc verringert und nimmt einen konstanten Wert an, welcher der Energieversorgungsspannung entspricht.
  • Nachstehend wird die Ursache für das Auftreten des Spannungsstoßes beschrieben. wenn der IGBT in der Schaltung der 9 sperrt, wird die in der Lastinduktivität L1 gespeicherte elektrische Energie über die Freilaufdiode D entladen. Insbesondere ändert sich ein Kollektorstrom Ic von 400 A auf 0 A. Jedoch ist die Parasitärinduktivität L2 in der mit der Freilaufdiode D verbundenen Verdrahtung angeordnet. Folglich tritt durch die Parasitärinduktivität L2 bedingt der Spannungsstoß auf. Insbesondere ist die Stoßspannung als die maximale Spannung Vpeak definiert.
  • Die Stoßspannung Vpeak nimmt mit größer werdender Abschaltgeschwindigkeit des Stroms zu. Folglich nimmt die Stoßspannung Vpeak dann, wenn die Abschaltgeschwindigkeit des Stroms in dem IGBT groß wird, um den Schaltungsverlust bei einem Sperren des IGBT zu verringern, zu. Ferner kann die Vorrichtung beschädigt werden, wenn die Stoßspannung Vpeak eine Maximalspannung der Vorrichtung überschreitet, und wenn die absorbierte Energie der Vorrichtung eine Durchbruchenergie überschreitet.
  • (Erste Ausführungsform)
  • Angesichts der obigen Punkte wird ein als Halbleitervorrichtung dienender IGBT gemäß einer ersten Ausführungsform der vorliegenden Erfindung bereitgestellt. Der IGBT ist in der 1 gezeigt. Der IGBT wird zum Treiben einer induktiven Last verwendet. Beispielsweise wird der IGBT zum Schalten mit hoher Stromstärke, wie beispielsweise 400 A, verwendet.
  • Bei dem in der 1 gezeigten IGBT stellt eine P Leitfähigkeit eine erste Leitfähigkeit, eine N Leitfähigkeit eine zweite Leitfähigkeit, eine P+ Schicht 1 eine erste Halbleiterschicht, eine NDriftschicht 2 eine zweite Halbleiterschicht, ein P Basisbereich 3 eine dritte Halbleiterschicht, ein N+ Emitterbereich 4 eine vierte Halbleiterschicht, eine Emitterelektrode 8 eine erste Elektrode und eine Kollektorelektrode 9 eine zweite Elektrode dar.
  • Die P+ Schicht 1 ist beispielsweise ein Siliziumsubstrat. Ein Gate-Isolierfilm 6 ist beispielsweise ein Siliziumoxidfilm (SiO2-Film). Ferner besteht die Gate-Elektrode 7 beispielsweise aus polykristallinem Silizium (Poly-Si), in dem ein Phosphor-(P)-Atom mit höherer Konzentration dotiert ist, so dass sich der Widerstand des Poly-Si verringert.
  • In dem IGBT ist der Graben 5 derart gebildet, dass er senkrecht zur Oberfläche der P+ Schicht 1 verläuft. Der Graben 5 weist die Breite 5c von ca. 1 μm auf, die sich von der Breite des in der 6 gezeigten IGBT unterscheidet. Der Krümmungsradius des Bodens 5a des Grabens 5 liegt in einem Bereich von 0 bis 0,5 μm.
  • Der Krümmungsradius des Bodens 5a ist als Krümmungsradius der Gesamtform des Bodens 5a definiert, wenn die Gesamtform des Bodens 5a als gekrümmte Oberfläche gebildet ist. Wenn die Form des Bodens 5a teilweise eine gekrümmte Oberfläche aufweist, ist der Krümmungsradius des Bodens 5a als der minimale Krümmungsradius eines Teils des Bodens 5a definiert. Wenn die Form des Bodens 5a mehrere gekrümmte Oberflächen aufweist, ist der Krümmungsradius des Bodens 5a als der minimale Krümmungsradius eines Teils des Bodens 5a unter allen gekrümmten Oberflächen definiert. Wenn der Boden 5a des Grabens 5 beispielsweise aus einer planaren Oberfläche und einer gekrümmten bzw. gebogenen Ecke gebildet ist, ist der Krümmungsradius des Bodens 5a des Grabens 5 als der Krümmungsradius der gebogenen Ecke definiert. Die planare Oberfläche ist hierbei auf einer Bodenoberfläche des Grabens 5 und die Ecke an beiden Enden der Bodenoberfläche des Grabens 5 angeordnet.
  • Wenn der IGBT designt wird, wird der Krümmungsradius des Bodens 5a des Grabens 5 in Anbetracht des Einflusses der Konzentration des elektrischen Feldes bestimmt. Dies liegt daran, dass die Konzentration des elektrischen Feldes die Eigenschaften des IGBT beeinflussen kann.
  • Wenn der Krümmungsradius des Bodens 5a des Grabens 5 kleiner oder gleich 0,5 μm ist, wird der Graben 5 gemäß nachstehender Beschreibung gebildet. Beispielsweise wird die P+ Schicht 1, in welcher die N Driftschicht 2 und der P Basisbereich 3 gebildet sind, anisotrop geätzt, so dass der Graben 5 eine Grabenbreite 5c aufweist, die kleiner oder gleich 1 μm ist. In diesem Fall nimmt der Krümmungsradius des Bodens 5a einen Wert kleiner oder gleich 0,5 μm an.
  • In dem IGBT ist ein auf dem Boden 5a des Grabens 5 angeordneter Bodenanteil 6a des Gate-Isolierfilms 6 dicker als ein auf einer Seitenwand 5b des Grabens 5 angeordneter Seitenanteil 6b des Gate-Isolierfilms 6.
  • Vorzugsweise ist der Bodenanteil 6a des Gate-Isolierfilms 6 mindestens doppelt so dick wie der Seitenanteil 6b. Ferner ist die Dicke des auf der Seitenwand 5b des Grabens 5 gebildeten Seitenanteils 6b konstant.
  • Ein Teil des einen Kanalbereich des P Basisbereichs 3 kontaktierenden Gate-Isolierfilms 6 weist eine konstante Dicke auf. Der Bodenanteil 6a des Gate-Isolierfilms 6 weist keine konstante Dicke auf. Die Dicke eines nahe dem Seitenanteil 6b angeordneten Teils des Bodenanteils 6a ist dünner als die Dicke anderer Teile des Bodenanteils 6a. Insbesondere ist der Teil des Bodenanteils 6a um einen Bondabschnitt zwischen der N Driftschicht 2 und dem P Basisbereich 3 dünner als andere Teile des Bodenanteils 6a.
  • Nachstehend wird ein Bildungsverfahren des Gate-Isolierfilms 6, bei dem der Bodenanteil 6a des Gate-Isolierfilms 6 dicker als der Seitenanteil 6b des Gate-Isolierfilms 6 ist, beschrieben. Beispielsweise wird die Kristalloberflächenausrichtung des Bodens 5a des Grabens 5 derart gewählt, dass sie eine hohe Kristallwachstumsgeschwindigkeit des Oxidfilms aufweist, die höher als die der Kristalloberflächenausrichtung der Seitenwand 5b des Grabens 5 ist. Folglich wird der Gate-Isolierfilm 6 mit hoher Kristallwachstumsgeschwindigkeit auf dem Boden 5a des Grabens 5 und mit niedriger Kristallwachstumsgeschwindigkeit auf der Seitenwand 5b des Grabens 5 abgelagert. Folglich ist die Dicke des auf dem Boden 5a des Grabens 5 angeordneten Bodenanteils 6a des Gate-Isolierfilms 6 dicker als die Dicke des auf der Seitenwand 5b des Grabens 5 angeordneten Seitenanteils 6b des Gate-Isolierfilms 6.
  • Bei dem in der 8 gezeigten IGBT ist der Krümmungsradius des Bodens 5a des Grabens 5 größer oder gleich 0,6 μm. Bei dem in der 1 gezeigten IGBT ist der Krümmungsradius des Bodens 5a des Grabens 5 jedoch kleiner oder gleich 0,5 μm, so dass die Konzentration des elektrischen Feldes an dem Boden 5a des Grabens 5 auftritt, wenn die Vorrichtung gesperrt wird. Folglich wird in dem in der 1 gezeigten IGBT leicht ein Lawinen- bzw. Spannungsdurchbruch erzeugt, d.h., der in der 1 gezeigte IGBT wird derart vorteilhaft gebildet, dass er einen Aufbau aufweist, bei dem leicht ein Lawinendurchbruch auftritt.
  • Da ferner die Dicke des Bodenanteils 6a des Gate-Isolierfilms 6 dicker als die Dicke des Seitenanteils 6b ist, tritt die Konzentration des elektrischen Feldes an dem Boden 5a des Grabens 5 auf, wenn die Vorrichtung ausgeschaltet wird. Folglich wird in dem in der 1 gezeigten IGBT leicht ein Lawinendurchbruch erzeugt, d.h., der in der 1 gezeigte IGBT wird derart vorteilhaft gebildet, dass er einen Aufbau aufweist, bei dem leicht ein Lawinendurchbruch auftritt.
  • Nachstehend wird die Ursache dafür, dass der Lawinendurchbruch leicht erzeugt wird, beschrieben. Die Dicke des Bodenanteils 6a des Gate-Isolierfilms 6 ist nicht homogen, so dass die Dicke des Teils des Bodenanteils 6a nahe dem Seitenanteil 6b dünner als die Dicke anderer Teile des Gate-Isolierfilms 6 ist. Folglich wird das elektrische Feld an den anderen Teilen des Gate-Isolierfilms 6, die eine größere Dicke aufweisen, gelöst bzw. gemildert. An dem eine geringere Dicke aufweisenden Teil des Gate-Isolierfilms 6 verdichtet sich das elektrische Feld jedoch. Folglich wird das elektrische Feld an dem eine geringere Dicke aufweisenden Teil des Gate-Isolierfilms 6 konzentriert, so dass der Lawinendurchbruch leicht auftritt.
  • Nachstehend werden die Eigenschaften der in der 9 gezeigten Schaltung bei einem Sperren des IGBT be schrieben. Wenn die Gate-Spannung auf Null abfällt, steigt die Kollektorspannung. Gleichzeitig fängt der Kollektorstrom an, sich zu verringern. In dem in der 1 gezeigten IGBT nimmt die elektrische Feldstärke an dem Boden 5a des Grabens 5 zu, wenn sich der Kollektorstrom erhöht. Folglich tritt der Lawinendurchbruch leicht auf, so dass der Lawinenstrom fließt.
  • Der Lawinenstrom fließt zusätzlich zum Kollektorstrom. Folglich wird die Stromabschaltgeschwindigkeit di/dt in dem IGBT verglichen mit dem in der 8 gezeigten IGBT kleiner, wenn der Schaltungsverlust zwischen den zwei IGBTs der 1 und 8 ausgeglichen ist.
  • Folglich wird der Anstieg der Kollektorspannung auf der Grundlage des Betrags der Stromabschaltgeschwindigkeit di/dt und der Parasitärinduktivität L2 der Verdrahtung bestimmt. Folglich wird der Anstieg der Kollektorspannung in dem IGBT der 1 verglichen mit dem IGBT der 8 unterdrückt, so dass die Stoßspannung Vpeak kleiner wird.
  • Folglich wird der Gate-Widerstand in dem für die Schaltung der 9 verwendeten IGBT verringert, so dass selbst dann verhindert wird, dass ein Durchbruch erzeugt wird, wenn der Energieverlust gering ist.
  • 2 zeigt eine Beziehung zwischen der Stoßspannung Vpeak und dem Krümmungsradius des Bodens 5a des Grabens 5. Die Kurve II A beschreibt den Fall, bei dem die Dicke des Gate-Isolierfilms 6 homogen ist, und die Kurve II B beschreibt den Fall, bei dem der Bodenanteil 6a des Gate-Isolierfilms 6 dicker als der Seitenanteil 6b des Grabens 5 ist.
  • Wenn der Krümmungsradius des Bodens 5a des Grabens 5 kleiner oder gleich 0,5 μm ist, wird die Stoßspannung Vpeak bei kleiner werdendem Krümmungsradius kleiner, wenn die Dicke des Gate-Isolierfilms 6 homogen ist, wie durch die in der 2 gezeigte Kurve II A beschrieben. Ferner wird die Stoßspannung Vpeak bei kleiner werdendem Krümmungsradius kleiner, wenn der Bodenanteil 6a des Gate-Isolierfilms 6 dicker als der Seitenanteil 6b des Grabens 5 ist, wie durch die in der 2 gezeigte Kurve II B beschrieben.
  • Der IGBT weist, wie nachstehend noch beschrieben, einen geringeren Energieverlust auf, wenn er durchschaltet bzw. eingeschaltet wird.
  • Obgleich der in der 1 gezeigte IGBT derart aufgebaut ist, dass der Krümmungsradius des Bodens 5a des Grabens 5 kleiner oder gleich 0,5 μm ist, und derart aufgebaut ist, dass der Bodenanteil 6a des Gate-Isolierfilms 6 dicker als der Seitenanteil 6b ist, kann der IGBT nur eine der zwei Strukturen aufweisen. Der IGBT weist, wie nachstehend beschrieben, selbst dann eine geringe Stoßspannung auf, wenn er nur eine der zwei Strukturen aufweist.
  • Die nachstehenden Beispiele beschreiben die Dimensionen und die Arbeitsspannung des in der 1 gezeigten IGBT. Anschließend wird noch ein Vergleichsbeispiel beschrieben.
  • (Erstes Beispiel)
  • Der Krümmungsradius des Bodens 5a des Grabens 5 beträgt 0,5 μm. Die Dicke des Bodenanteils 6a des Gate-Isolierfilms 6 ist 2,5 Mal größer als die Dicke des Seitenanteils 6b. Insbesondere beträgt die Dicke des Bodenan teils 6a des Gate-Isolierfilms 6 250 nm und die Dicke des Seitenanteils 6b des Gate-Isolierfilms 6 100 nm. Die Grabenbreite 5c des Grabens 5 beträgt 0,8 μm und eine Grabentiefe des Grabens 5 5,0 μm. Die Dicke der P+ Schicht 1 beträgt 145 μm. Die Schwellenspannung beträgt 6,4 V.
  • (Zweites Beispiel)
  • Der Krümmungsradius des Bodens 5a des Grabens 5 beträgt 0,5 μm. Die Dicke des Gate-Isolierfilms 6 ist homogen. Insbesondere beträgt die Dicke des Gate-Isolierfilms 6 100 nm. Die Grabenbreite 5c des Grabens 5 beträgt 0,8 μm und eine Grabentiefe des Grabens 5 5,0 μm. Die Dicke der P+ Schicht 1 beträgt 145 μm. Die Schwellenspannung beträgt 6,4 V.
  • (Drittes Beispiel)
  • Der Krümmungsradius des Bodens 5a des Grabens 5 beträgt 0,7 μm. Die Dicke des Bodenanteils 6a des Gate-Isolierfilms 6 ist 2,5 Mal größer als die Dicke des Seitenanteils 6b. Insbesondere beträgt die Dicke des Bodenanteils 6a des Gate-Isolierfilms 6 250 nm und die Dicke des Seitenanteils 6b des Gate-Isolierfilms 6 100 nm. Die Grabenbreite 5c des Grabens 5 beträgt 1,2 μm und eine Grabentiefe des Grabens 5 5,4 μm. Die Dicke der P+ Schicht 1 beträgt 145 μm. Die Schwellenspannung beträgt 6,4 V.
  • (Vergleichsbeispiel)
  • Der Krümmungsradius des Bodens 5a des Grabens 5 beträgt 0,7 μm. Die Dicke des Gate-Isolierfilms 6 ist homogen. Insbesondere beträgt die Dicke des Gate-Isolierfilms 6 100 nm. Die Grabenbreite 5c des Grabens 5 beträgt 1,2 μm und eine Grabentiefe des Grabens 5 5,4 μm. Die Dicke der P+ Schicht 1 beträgt 145 μm. Die Schwellenspannung beträgt 6,4 V.
  • Die 3 und 4 zeigen Simulationsergebnisse der ersten drei Beispiele und des Vergleichsbeispiels, wenn die in der 9 gezeigte Schaltung als Simulationsmodel verwendet wird. In den 3 und 4 beschreibt EX1 das erste Beispiel, EX2 das zweite Beispiel, EX3 das dritte Beispiel und COM das Vergleichsbeispiel. Die 3 und 4 wurden unter den gleichen Messbedingungen wie die 10 erzielt.
  • 3 zeigt eine Beziehung zwischen dem Energieverlust Eoff bei einem Ausschalten bzw. Sperren des IGBT und der Stoßspannung Vpeak. In jedem der ersten drei Beispiele und dem Vergleichsbeispiel wird der Gate-Widerstand R1 von 5 auf 20 Ω geändert. Die Stoßspannung Vpeak wird in jedem Beispiel berechnet, wenn der Gate-Widerstand von 5 auf 20 Ω geändert wird.
  • In jedem der ersten drei Beispiele und dem Vergleichsbeispiel nimmt der Energieverlust Eoff bei einem Sperren mit kleiner werdendem Gate-Widerstand R1 ab. Wenn der Energieverlust Eoff konstant ist, ist die Stoßspannung Vpeak bei jedem der ersten drei Beispiele kleiner als bei dem Vergleichsbeispiel. Insbesondere ist die Stoßspannung Vpeak in dem ersten Beispiel die kleinste aller Stoßspannungen Vpeak aller vier Beispiele, wenn der Energieverlust Eoff einen bestimmten konstanten Wert aufweist.
  • 4 zeigt eine Beziehung zwischen dem Energieverlust Eon bei einem Durchschalten des IGBT und der Stromabschaltgeschwindigkeit di/dt. Wenn die Stromabschaltgeschwindigkeit di/dt konstant ist, ist der Energieverlust Eon bei jedem der ersten drei Beispiele klei ner als bei dem Vergleichsbeispiel. Insbesondere ist der Energieverlust Eon in dem ersten Beispiel der geringste aller Energieverluste Eon aller Beispiele, wenn die Stromabschaltgeschwindigkeit di/dt einen bestimmten konstanten Wert aufweist.
  • (Zweite Ausführungsform)
  • 5 zeigt einen IGBT gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. Bei dem IGBT der ersten Ausführungsform verläuft die Seitenwand 5b des Grabens 5 senkrecht zur Oberfläche der P+ Schicht 1. Bei dem IGBT der zweiten Ausführungsform verläuft die Seitenwand 5b des Grabens 5 schräg zur Oberfläche der P+ Schicht 1. Auf diese Weise kann die Form des Grabens 5 als eine sich verjüngende Form ausgebildet werden. Insbesondere wird die Grabenbreite 5c zum Boden 5a des Grabens 5 hin graduell verringert.
  • In diesem Fall nimmt der Krümmungsradius des Bodens 5a des Grabens 5 einen Wert kleiner oder gleich 0,5 μm an. Wenn die Querschnittsform des Grabens 5 eine sich verjüngende Form ist, ist der Winkel zwischen der Seitenwand 5b des Grabens 5 und der Oberfläche der P+ Schicht 1 als Keilwinkel (tapered angle) definiert. Der Krümmungsradius des Bodens 5a des Grabens 5 wird angesichts des Keilwinkels bestimmt. Folglich wird der Keilwinkel des Grabens 5 derart designt, dass der Krümmungsradius des Bodens 5a kleiner oder gleich 0,5 μm wird.
  • Das Bildungsverfahren des Grabens 5 kann beispielsweise das RIE-Verfahren (Reaktives Ionenätzverfahren) sein. Hierbei kann die Form des Grabens 5 dann, wenn die Ätzbedingungen, wie beispielsweise der Gastyp, der Gasdruck und die Eingangsleistung, angemessen gesteuert wer den, derart gesteuert werden, dass sie eine vorbestimmte, sich verjüngende Form aufweist.
  • (Ausgestaltungen)
  • Obgleich der Trench-Gate-IGBT die zellüberspringende Struktur aufweist, kann er eine serielle Zellstruktur aufweisen. Die serielle Zellstruktur sieht derart aus, dass mehrere Zellen hintereinander in dem IGBT angeordnet sind, ohne eine Zelle periodisch zu überspringen. Insbesondere ist der N+ Emitterbereich 4 auf der rechten Seite des Grabens 5 gebildet, d.h., der Emitterbereich 4 ist in dem zweiten Abschnitt 3b des P Basisbereichs 3 gebildet. Der zweite Abschnitt 3b und der Emitterbereich 4 sind elektrisch mit der Emitterelektrode 8 verbunden. Wenn dieser allgemeine IGBT in der Schaltung der 9 eingesetzt wird, kann die Stoßspannung bei einem Sperren verringert werden. Der Energieverlust beim Durchschalten kann jedoch nur bei dem IGBT mit der zellüberspringenden Struktur verringert werden.
  • 6A zeigt Beziehung zwischen der Stromabschaltgeschwindigkeit di/dt und dem Energieverlust Eon bei einem Durchschalten, die durch Simulationsergebnisse erzielt wurde. Insbesondere ist eine Beziehung zwischen der Isolierfähigkeit zwischen dem ersten Abschnitt 3a und dem zweiten Abschnitt 3b, die durch den Graben 5 elektrisch voneinander getrennt sind, und dem Energieverlust Eon in der 6A gezeigt. 6B zeigt ein Simulationsmodel des IGBT. Die Isolierfähigkeit ist als Widerstand R4 definiert, der zwischen dem zweiten Abschnitt 3b des Basisbereichs 3 und der Emitterelektrode 8 angeordnet ist. EX3 beschreibt das vorstehend beschriebene dritte Beispiel.
  • Wenn die Stromabschaltgeschwindigkeit di/dt konstant ist, wird der Energieverlust Eon bei einem Durchschalten mit kleiner werdendem Widerstand R4 größer. Folglich wird der Energieverlust Eon bei einem Durchschalten nur bei dem IGBT mit der zellüberspringenden Struktur verringert.
  • Alternativ kann der IGBT eine N Schicht mit einer hohen Störstellenkonzentration aufweisen, die höher als die der N Driftschicht 2 ist. Die N Schicht ist zwischen der P+ Schicht 1 und der N Driftschicht 2 angeordnet. In diesem Fall bringt der IGBT die gleichen Effekte wie die erste Ausführungsform hervor. Insbesondere wird die Stoßspannung Vpeak in dem IGBT bei einem Sperren und der Energieverlust Eon bei einem Durchschalten verringert.
  • Obgleich die Halbleitervorrichtung als IGBT beschrieben wurde, kann die Halbleitervorrichtung einen anderen Aufbau aufweisen. Die Halbleitervorrichtung kann beispielsweise den in der 7 gezeigten Aufbau aufweisen. In diesem Fall bildet die Vorrichtung einen MOSFET. Der MOSFET weist eine N+ Schicht 21 anstelle der P+ Schicht 1 in dem IGBT der 1 auf. Ferner kann der MOSFET eine N+ Schicht anstelle einer P+ Schicht in dem IGBT aufweisen (nicht gezeigt). Folglich wird die Stoßspannung Vpeak bei einem Sperren und der Energieverlust Eon bei einem Durchschalten verringert, wenn die Halbleitervorrichtung eine Trench-Gate-Vorrichtung ist.
  • Obgleich der erste Leitungstyp p-leitend und der zweite Leitungstyp n-leitend ist, kann der erste Leitungstyp n-leitend und der zweite Leitungstyp p-leitend sein. In diesem Fall ist der Leitungstyp in jedem Teil der Halbleitervorrichtung umgekehrt.
  • Folgende Aspekte sind für die vorliegende Erfindung von besonderer Bedeutung.
  • Es wird eine Halbleitervorrichtung bereitgestellt, mit: einer ersten Halbleiterschicht, die einen ersten oder einen zweiten Leitungstyp aufweist; einer zweiten Halbleiterschicht, welche den zweiten Leitungstyp aufweist und auf einer Oberfläche der ersten Halbleiterschicht angeordnet ist; einer dritten Halbleiterschicht, welche den ersten Leitungstyp aufweist und auf einer Oberfläche der zweiten Halbleiterschicht angeordnet ist; einer vierten Halbleiterschicht, welche den zweiten Leitungstyp aufweist und in einem Teil eines Oberflächenabschnitts der dritten Halbleiterschicht angeordnet ist; einem Graben, der von der Oberfläche der dritten Halbleiterschicht durch die vierte Halbleiterschicht und die dritte Halbleiterschicht dringt und die zweite Halbleiterschicht erreicht; einem Gate-Isolierfilm, der auf einer Innenwand des Grabens angeordnet ist; einer Gate-Elektrode, die auf dem Gate-Isolierfilm in dem Graben angeordnet ist; einer ersten Elektrode, die elektrisch mit der dritten und der vierten Halbleiterschicht verbunden ist; und einer zweiten Elektrode, die elektrisch mit der ersten Halbleiterschicht verbunden ist. Der Graben weist einen Boden mit einer gekrümmten Oberfläche auf, und die gekrümmte Oberfläche des Bodens des Grabens weist einen Krümmungsradius kleiner oder gleich 0,5 μm auf.
  • In der obigen Vorrichtung wird dann, wenn der IGBT gesperrt wird, vorteilhaft eine Konzentration eines elektrischen Feldes an dem Boden des Grabens erzeugt. Folglich fließt dann, wenn der IGBT gesperrt wird, ein Lawinenstrom mit Hilfe der Konzentration des elektrischen Feldes an dem Boden des Grabens, so dass eine Stromabschaltgeschwindigkeit klein wird. Folglich wird eine Stoßspannung derart verringert, dass die Vorrichtung eine geringe Stoßspannung aufweist, wenn der IGBT gesperrt wird.
  • Alternativ kann der Gate-Isolierfilm einen Bodenanteil und einen Seitenanteil aufweisen. Der Bodenanteil des Gate-Isolierfilms ist auf dem Boden des Grabens angeordnet. Der Seitenanteil des Gate-Isolierfilms ist auf einer Seitenwand des Grabens angeordnet. Der Bodenanteil des Gate-Isolierfilms ist dicker als der Seitenanteil des Gate-Isolierfilms. In diesem Fall wird vorteilhaft eine deutliche Konzentration des elektrischen Feldes an dem Boden des Grabens erzeugt, wenn der IGBT gesperrt wird. Folglich wird die Stoßspannung deutlich verringert, so dass die Vorrichtung eine geringe Stoßspannung aufweist, wenn der IGBT gesperrt wird.
  • Ferner kann der Bodenanteil des Gate-Isolierfilm mindestens doppelt so dick wie der Seitenanteil des Gate-Isolierfilms sein. Ferner kann der Graben senkrecht zur Oberfläche der dritten Halbleiterschicht verlaufen. Alternativ kann der Graben derart von der Oberfläche der dritten Halbleiterschicht abgeschrägt sein, dass er eine sich verjüngende Form aufweist.
  • Alternativ kann die dritte Halbleiterschicht einen ersten Abschnitt und einen zweiten Abschnitt aufweisen, die durch den Graben elektrisch voneinander getrennt sind. Der erste Abschnitt der dritten Halbleiterschicht ist elektrisch mit der ersten Elektrode verbunden, und der zweite Abschnitt der dritten Halbleiterschicht ist elektrisch von der ersten Elektrode getrennt. In diesem Fall wird ein Energieverlust bei einem Durchschalten des IGBT verringert. Folglich weist die Vorrichtung einen geringen Energieverlust auf, wenn der IGBT durchgeschaltet wird. Ferner weist die erste Halbleiterschicht den ersten Leitungstyp auf. Die Vorrichtung bildet einen IGBT mit einer zellüberspringenden Struktur, wobei der zweite Abschnitt der dritten Halbleiterschicht die zellüberspringende Struktur bildet. Ferner kann die erste Halbleiter schicht den zweiten Leitungstyp aufweisen und die Vorrichtung somit einen MOSFET bilden.
  • Es wird ferner eine Halbleitervorrichtung bereitgestellt, mit: einer ersten Halbleiterschicht, die einen ersten oder einen zweiten Leitungstyp aufweist; einer zweiten Halbleiterschicht, welche den zweiten Leitungstyp aufweist und auf einer Oberfläche der ersten Halbleiterschicht angeordnet ist; einer dritten Halbleiterschicht, welche den ersten Leitungstyp aufweist und auf einer Oberfläche der zweiten Halbleiterschicht angeordnet ist; einer vierten Halbleiterschicht, welche den zweiten Leitungstyp aufweist und in einem Teil eines Oberflächenabschnitts der dritten Halbleiterschicht angeordnet ist; einem Graben, der von der Oberfläche der dritten Halbleiterschicht durch die vierte Halbleiterschicht und die dritte Halbleiterschicht dringt und die zweite Halbleiterschicht erreicht; einem Gate-Isolierfilm, der auf einer Innenwand des Grabens angeordnet ist; einer Gate-Elektrode, die auf dem Gate-Isolierfilm in dem Graben angeordnet ist; einer ersten Elektrode, die elektrisch mit der dritten und der vierten Halbleiterschicht verbunden ist; und einer zweiten Elektrode, die elektrisch mit der ersten Halbleiterschicht verbunden ist. Der Gate-Isolierfilm weist einen Bodenanteil und einen Seitenanteil auf. Der Bodenanteil des Gate-Isolierfilms ist auf einem Boden des Grabens angeordnet. Der Seitenanteil des Gate-Isolierfilms ist auf einer Seitenwand des Grabens angeordnet. Der Bodenanteil des Gate-Isolierfilms weist eine Dicke auf, die dicker als eine Dicke des Seitenanteils des Gate-Isolierfilms ist.
  • In der obigen Vorrichtung wird dann, wenn der IGBT gesperrt wird, vorteilhaft die Konzentration eines elektrischen Feldes an dem Boden des Grabens erzeugt. Folglich fließt dann, wenn der IGBT gesperrt wird, ein Lawinen strom mit Hilfe der Konzentration des elektrischen Feldes an dem Boden des Grabens, so dass eine Stromabschaltgeschwindigkeit klein wird. Folglich wird eine Stoßspannung derart verringert, dass die Vorrichtung eine geringe Stoßspannung aufweist, wenn der IGBT gesperrt wird.
  • Obgleich die vorliegende Erfindung in Bezug auf ihre bevorzugten Ausführungsformen und Ausgestaltungen offenbart wurde, um ein besseres Verständnis von diesen zu ermöglichen, sollte wahrgenommen werden, dass die Erfindung auf verschiedene Weisen verwirklicht werden kann, ohne den Umfang der Erfindung zu verlassen. Deshalb sollte die Erfindung derart verstanden werden, dass sie alle möglichen Ausführungsformen und Ausgestaltungen zu den gezeigten Ausführungsformen und Ausgestaltungen beinhaltet, die realisiert werden können, ohne den Umfang der Erfindung zu verlassen, wie er in den beigefügten Ansprüchen dargelegt ist.
  • Vorstehend wurde eine Trench-Gate-Halbleitervorrichtung offenbart.
  • Es wird eine Halbleitervorrichtung bereitgestellt, die aufweist: eine erste Halbleiterschicht 1, 21; eine zweite Halbleiterschicht 2 auf der ersten Halbleiterschicht 1, 21; eine dritte Halbleiterschicht 3 auf der zweiten Halbleiterschicht 2; eine vierte Halbleiterschicht 4 in einem Teil der dritten Halbleiterschicht 3; einen Graben 5, der durch die vierte Halbleiterschicht 4 und die dritte Halbleiterschicht 3 dringt und die zweite Halbleiterschicht 2 erreicht; einen Gate-Isolierfilm 6 auf einer Innenwand des Grabens 5; eine Gate-Elektrode 7 auf dem Gate-Isolierfilm 6 in dem Graben 5; eine erste Elektrode 8; und eine zweite Elektrode 9. Der Graben 5 weist einen Boden 5a mit einer gekrümmten Oberfläche auf, die einen Krümmungsradius kleiner oder gleich 0,5 μm besitzt.

Claims (15)

  1. Trench-Gate-Halbleitervorrichtung mit: – einer ersten Halbleiterschicht (1, 21), die einen ersten oder einen zweiten Leitungstyp aufweist; – einer zweiten Halbleiterschicht (2), welche den zweiten Leitungstyp aufweist und auf einer Oberfläche der ersten Halbleiterschicht (1, 21) angeordnet ist; – einer dritten Halbleiterschicht (3), welche den ersten Leitungstyp aufweist und auf einer Oberfläche der zweiten Halbleiterschicht (2) angeordnet ist; – einer vierten Halbleiterschicht (4), welche den zweiten Leitungstyp aufweist und in einem Teil eines Oberflächenabschnitts der dritten Halbleiterschicht (3) angeordnet ist; – einem Graben (5), der von der Oberfläche der dritten Halbleiterschicht (3) durch die vierte Halbleiterschicht (4) und die dritte Halbleiterschicht (3) dringt und die zweite Halbleiterschicht (2) erreicht; – einem Gate-Isolierfilm (6), der auf einer Innenwand des Grabens (5) angeordnet ist; – einer Gate-Elektrode (7), die auf dem Gate-Isolierfilm (6) in dem Graben (5) angeordnet ist; – einer ersten Elektrode (8), die elektrisch mit der dritten Halbleiterschicht (3) und der vierten Halbleiterschicht (4) verbunden ist; und – einer zweiten Elektrode (9), die elektrisch mit der ersten Halbleiterschicht (1, 21) verbunden ist; wobei – der Graben (5) einen Boden (5a) mit einer gekrümmten Oberfläche aufweist, und – die gekrümmte Oberfläche des Bodens (5a) des Grabens (5) einen Krümmungsradius kleiner oder gleich 0,5 μm aufweist.
  2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass – der Gate-Isolierfilm (6) einen Bodenanteil (6a) und einen Seitenanteil (6b) aufweist; – der Bodenanteil (6a) des Gate-Isolierfilms (6) auf dem Boden (5a) des Grabens (5) angeordnet ist; – der Seitenanteil (6b) des Gate-Isolierfilms (6) auf einer Seitenwand (5b) des Grabens (5) angeordnet ist; und – der Bodenanteil (6a) des Gate-Isolierfilms (6) eine Dicke aufweist, die dicker als eine Dicke des Seitenanteils (6b) des Gate-Isolierfilms (6) ist.
  3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass die Dicke des Bodenanteils (6a) des Gate-Isolierfilms (6) mindestens doppelt so dick wie die Dicke des Seitenanteils (6b) des Gate-Isolierfilms (6) ist.
  4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, dass der Graben (5) senkrecht zur Oberfläche der dritten Halbleiterschicht (3) verläuft.
  5. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, dass der Graben (5) derart von der Oberfläche der dritten Halbleiterschicht (3) abgeschrägt ist, dass er eine sich verjüngende Form aufweist.
  6. Vorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass – die dritte Halbleiterschicht (3) einen ersten Abschnitt (3a) und einen zweiten Abschnitt (3b) aufweist, die durch den Graben (5) elektrisch voneinander getrennt sind; – der erste Abschnitt (3a) der dritten Halbleiterschicht (3) elektrisch mit der ersten Elektrode (8) verbunden ist; und – der zweite Abschnitt (3b) der dritten Halbleiterschicht (3) elektrisch von der ersten Elektrode (8) getrennt ist.
  7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass – die erste Halbleiterschicht (1) den ersten Leitungstyp aufweist; – die Vorrichtung einen IGBT mit einem zellüberspringenden Aufbau bildet; und – der zweite Abschnitt (3b) der dritten Halbleiterschicht (3) den zellüberspringenden Aufbau liefert.
  8. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass – die erste Halbleiterschicht (21) den zweiten Leitungstyp aufweist; und – die Vorrichtung einen MOSFET bildet.
  9. Trench-Gate-Halbleitervorrichtung mit: – einer ersten Halbleiterschicht (1, 21), die einen ersten oder einen zweiten Leitungstyp aufweist; – einer zweiten Halbleiterschicht (2), welche den zweiten Leitungstyp aufweist und auf einer Oberfläche der ersten Halbleiterschicht (1, 21) angeordnet ist; – einer dritten Halbleiterschicht (3), welche den ersten Leitungstyp aufweist und auf einer Oberfläche der zweiten Halbleiterschicht (2) angeordnet ist; – einer vierten Halbleiterschicht (4), welche den zweiten Leitungstyp aufweist und in einem Teil eines Oberflächenabschnitts der dritten Halbleiterschicht (3) angeordnet ist; – einem Graben (5), der von der Oberfläche der dritten Halbleiterschicht (3) durch die vierte Halbleiterschicht (4) und die dritte Halbleiterschicht (3) dringt und die zweite Halbleiterschicht (2) erreicht; – einem Gate-Isolierfilm (6), der auf einer Innenwand des Grabens (5) angeordnet ist; – einer Gate-Elektrode (7), die auf dem Gate-Isolierfilm (6) in dem Graben (5) angeordnet ist; – einer ersten Elektrode (8), die elektrisch mit der dritten Halbleiterschicht (3) und der vierten Halbleiterschicht (4) verbunden ist; und – einer zweiten Elektrode (9), die elektrisch mit der ersten Halbleiterschicht (1, 21) verbunden ist; wobei – der Gate-Isolierfilm (6) einen Bodenanteil (6a) und einen Seitenanteil (6b) aufweist, – der Bodenanteil (6a) des Gate-Isolierfilms (6) auf einem Boden (5a) des Grabens (5) angeordnet ist, – der Seitenanteil (6b) des Gate-Isolierfilms (6) auf einer Seitenwand (5b) des Grabens (5) angeordnet ist, und – der Bodenanteil (6a) des Gate-Isolierfilms (6) eine Dicke aufweist, die dicker als eine Dicke des Seitenanteils (6b) des Gate-Isolierfilms (6) ist.
  10. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, dass – die dritte Halbleiterschicht (3) einen ersten Abschnitt (3a) und einen zweiten Abschnitt (3b) aufweist, die durch den Graben (5) elektrisch voneinander getrennt sind; – der erste Abschnitt (3a) der dritten Halbleiterschicht (3) elektrisch mit der ersten Elektrode (8) verbunden ist; und – der zweite Abschnitt (3b) der dritten Halbleiterschicht (3) elektrisch von der ersten Elektrode (8) getrennt ist.
  11. Vorrichtung nach Anspruch 10, dadurch gekennzeichnet, dass – die erste Halbleiterschicht (1) den ersten Leitungstyp aufweist; – die Vorrichtung einen IGBT mit einem zellüberspringenden Aufbau bildet; und – der zweite Abschnitt (3b) der dritten Halbleiterschicht (3) den zellüberspringenden Aufbau liefert.
  12. Vorrichtung nach Anspruch 10, dadurch gekennzeichnet, dass – die erste Halbleiterschicht (21) den zweiten Leitungstyp aufweist; und – die Vorrichtung einen MOSFET bildet.
  13. Vorrichtung nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, dass die Dicke des Bodenanteils (6a) des Gate-Isolierfilms (6) mindestens doppelt so dick wie die Dicke des Seitenanteils (6b) des Gate-Isolierfilms (6) ist.
  14. Vorrichtung nach Anspruch 13, dadurch gekennzeichnet, dass der Graben (5) senkrecht zur Oberfläche der dritten Halbleiterschicht (3) verläuft.
  15. Vorrichtung nach Anspruch 13, dadurch gekennzeichnet, dass der Graben (5) derart von der Oberfläche der dritten Halbleiterschicht (3) abgeschrägt ist, dass er eine sich verjüngende Form aufweist.
DE102006019931A 2005-04-28 2006-04-28 Trench-Gate-Halbleitervorrichtung Withdrawn DE102006019931A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005-132220 2005-04-28
JP2005132220 2005-04-28
JP2006018580A JP2006332591A (ja) 2005-04-28 2006-01-27 半導体装置
JP2006-18580 2006-01-27

Publications (1)

Publication Number Publication Date
DE102006019931A1 true DE102006019931A1 (de) 2006-12-07

Family

ID=37233624

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006019931A Withdrawn DE102006019931A1 (de) 2005-04-28 2006-04-28 Trench-Gate-Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US7667269B2 (de)
JP (1) JP2006332591A (de)
DE (1) DE102006019931A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4687385B2 (ja) * 2005-10-25 2011-05-25 株式会社デンソー 電力変換装置
JP2007288094A (ja) * 2006-04-20 2007-11-01 Fuji Electric Device Technology Co Ltd Igbtとそれを駆動するゲート駆動回路
KR100827538B1 (ko) * 2006-12-28 2008-05-06 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
JP2009088186A (ja) * 2007-09-28 2009-04-23 Sanyo Electric Co Ltd トレンチゲート型トランジスタ及びその製造方法
JP2009164558A (ja) * 2007-12-10 2009-07-23 Toyota Central R&D Labs Inc 半導体装置とその製造方法、並びにトレンチゲートの製造方法
JP5729331B2 (ja) 2011-04-12 2015-06-03 株式会社デンソー 半導体装置の製造方法及び半導体装置
JP2014160720A (ja) * 2013-02-19 2014-09-04 Sanken Electric Co Ltd 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2647884B2 (ja) * 1988-01-27 1997-08-27 株式会社日立製作所 半導体装置の製造方法
JP3167457B2 (ja) * 1992-10-22 2001-05-21 株式会社東芝 半導体装置
JP3329707B2 (ja) * 1997-09-30 2002-09-30 株式会社東芝 半導体装置
JP4244456B2 (ja) * 1999-08-04 2009-03-25 株式会社デンソー 半導体装置の製造方法、絶縁ゲート型バイポーラトランジスタの製造方法及び絶縁ゲート型バイポーラトランジスタ
JP3540691B2 (ja) * 1999-10-20 2004-07-07 三洋電機株式会社 半導体装置とその製造方法
JP4581179B2 (ja) * 2000-04-26 2010-11-17 富士電機システムズ株式会社 絶縁ゲート型半導体装置
JP4904612B2 (ja) * 2000-05-22 2012-03-28 富士電機株式会社 Igbt
JP2002190595A (ja) * 2000-12-21 2002-07-05 Denso Corp 半導体装置及びその製造方法
US6661053B2 (en) * 2001-12-18 2003-12-09 Infineon Technologies Ag Memory cell with trench transistor
JP3954541B2 (ja) * 2003-08-05 2007-08-08 株式会社東芝 半導体装置及びその製造方法
JP4765000B2 (ja) * 2003-11-20 2011-09-07 富士電機株式会社 絶縁ゲート型半導体装置

Also Published As

Publication number Publication date
JP2006332591A (ja) 2006-12-07
US20060244053A1 (en) 2006-11-02
US7667269B2 (en) 2010-02-23

Similar Documents

Publication Publication Date Title
DE102010064468B3 (de) Leistungshalbleitervorrichtung mit einer in einem Graben eingebetteten Gateelektrode
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE69938562T3 (de) Leistungshalbleiterbauelemente mit verbesserten Hochfrequenzschaltung- und Durchbruch-Eigenschaften
DE19811568B4 (de) Halbleitervorrichtung mit einem Leistungshalbleiterelement
DE102004022455B4 (de) Bipolartransistor mit isolierter Steuerelektrode
DE112012004579T5 (de) Halbleitervorrichtung
DE112012006885T5 (de) Schaltvorrichtung zum Stromrichten und Stromrichtvorrichtung
DE102007024113A1 (de) Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung derselben
DE112017000224B4 (de) Halbleitervorrichtung, Verfahren zu deren Herstellung und diese verwendende Leistungsumwandlungsvorrichtung
DE112013005341B4 (de) Halbleitervorrichtung und Leistungswandlungsvorrichtung mit derselben
DE102005053487A1 (de) Leistungs-IGBT mit erhöhter Robustheit
DE2939193C2 (de)
DE19918028A1 (de) Halbleiter-Bauelement
DE69302244T2 (de) Halbleiter-Schutzkomponente
DE102006019931A1 (de) Trench-Gate-Halbleitervorrichtung
DE112019000544T5 (de) Halbleitervorrichtung und leistungswandlungsvorrichtung
DE112011103230T5 (de) Non-Punch-Through-Bipolarleistungshalbleiterbauelement
DE102017121460A1 (de) Halbleiter-Vorrichtung und Verfahren zum Herstellen derselben
DE102016117264B4 (de) Leistungshalbleiterbauelement mit Steuerbarkeit von dU/dt
DE19630341B4 (de) Halbleitereinrichtung mit hoher Durchbruchsspannung
DE102007055290B4 (de) Halbleitervorrichtung
DE19713980C2 (de) Leistungsdiode, Herstellungsverfahren für diese und Verwendung derselben (FCI-Diode)
DE112020007553T5 (de) Halbleitereinheit, Leistungswandlervorrichtung und Verfahren zur Herstellung einer Halbleitereinheit
DE10243743B4 (de) Quasivertikales Halbleiterbauelement
DE112013006639T5 (de) Halbleitervorrichtung, Treibervorrichtung für eine Halbleiterschaltung und Leistungswandlungsvorrichtung

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20121101