[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE112008003726B4 - Oxidation nach Oxidauflösung - Google Patents

Oxidation nach Oxidauflösung Download PDF

Info

Publication number
DE112008003726B4
DE112008003726B4 DE112008003726.4T DE112008003726T DE112008003726B4 DE 112008003726 B4 DE112008003726 B4 DE 112008003726B4 DE 112008003726 T DE112008003726 T DE 112008003726T DE 112008003726 B4 DE112008003726 B4 DE 112008003726B4
Authority
DE
Germany
Prior art keywords
layer
buried oxide
substrate
treatment
dissolution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112008003726.4T
Other languages
English (en)
Other versions
DE112008003726T5 (de
Inventor
Oleg Kononchuk
George K. Celler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of DE112008003726T5 publication Critical patent/DE112008003726T5/de
Application granted granted Critical
Publication of DE112008003726B4 publication Critical patent/DE112008003726B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604Deposition from a gas or vapour
    • H01L21/31608Deposition of SiO2
    • H01L21/31612Deposition of SiO2 on a silicon body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

Verfahren zum Herstellen eines SeOI-Substrats (1) mit einer dünnen vergrabenen Oxidschicht (12), wobei das SeOI-Substrat (1) umfasst:
- eine dünne Arbeitsschicht (11), die aus einem Halbleitermaterial oder mehreren Halbleitermaterialien besteht;
- eine Trägerschicht; und
- eine dünne vergrabene Oxidschicht (12) zwischen der Arbeitsschicht (11) und der Trägerschicht; wobei das Verfahren umfasst:
- einen Schritt zum Herstellen eines SeOI-Zwischensubstrats, das eine vergrabene Oxidschicht (12) mit einer Dicke aufweist, die größer ist als eine für die dünne vergrabene Oxidschicht (12) gewünschte Dicke;
- einen Auflösungsschritt, in dem die vergrabene Oxidschicht (12) aufgelöst wird, wodurch die dünne vergrabene Oxidschicht (12) ausgebildet wird, wobei das Verfahren nach dem Auflösungsschritt einen Oxidationsschritt des Substrats (1), wobei eine oxidierte Schicht (13) auf dem Substrat (1) erzeugt wird, sowie einen Schritt der Oxid-Migration umfasst, mit dem wenigstens ein Teil der oxidierten Schicht (13) durch die Arbeitsschicht (11) hindurch diffundiert wird, wobei die elektrische Qualität der Grenzfläche des Substrats verbessert wird und ihr Dit-Wert verringert wird,
wobei sich der Dit-Wert auf die Trap-Dichte der Grenzfläche zwischen der Arbeitsschicht (11) und der vergrabenen Oxidschicht (12) des SeOI-Substrats (1) bezieht,
wobei die Arbeitsschicht (11) beim Auflösungsschritt dünner ist als 55nm, und die Auflösungsrate während des Auflösungsschritts mehr als 0,006nms-1 ist,
wobei die Dicke der dünnen vergrabenen Oxidschicht (12) weniger als 100nm beträgt, und wobei der Oxidationsschritt eine Oxidabscheidungsbehandlung ist, die bei einer Temperatur unter 900°C ausgeführt wird.

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen eines SeOI-Substrats (Semiconductor On Insulator substrate) mit einem dünnen vergrabenen Oxid und mit einem niedrigen „Dit“-Wert gemäß der Ansprüche 1 oder 2.
  • SeOI-Substrate mit einem dünnen vergrabenen Oxid sind aus der US 2006 / 0 051 945 A1 , US 2005 / 0 170 570 A1 und der US 2007 / 0 173 033 A1 bekannt.
  • Die Erfindung betrifft insbesondere das Herstellen von SeOI-Substraten mit einer UTBOX-Schicht (ultradünne vergrabene Oxidschicht). UTBOX-Substrate stellen, allgemeiner ausgedrückt, ein besonders vorteilhaftes Anwendungsgebiet der Erfindung dar.
  • Die Erfindung betrifft des Weiteren ein SeOI-Substrat, insbesondere ein SeOI-Substrat mit einem dünnen vergrabenen Oxid, das eine gute Qualität der Grenzfläche aufweist, die durch einen niedrigen Wert von „Dit“ bestimmt wird.
  • Die Erfindung betrifft insbesondere SeOI-Substrate mit einem dünnen vergrabenen Oxid, das einer Oxidauflösungsbehandlung unterzogen worden ist. Die Erfindung betrifft des Weiteren ein Verfahren zum Verbessern der Qualität der Grenzfläche derartiger SeOI-Substrate.
  • Ein SeOI-Substrat ist in diesem Text als ein Substrat zu verstehen, das umfasst:
    • - eine dünne Arbeitsschicht, die aus einem oder mehreren Halbleitermaterial/-materialien, wie beispielsweise Silizium, besteht,
    • - eine Trägerschicht, und
    • - eine BOX-Schicht (vergrabene Oxidschicht) zwischen der Arbeitsschicht und der Trägerschicht.
  • In diesem Text ist unter einer dünnen vergrabenen Oxidschicht eine BOX-Schicht zu verstehen, die eine Dicke hat, die weniger als 100nm beträgt.
  • Des Weiteren ist in diesem Text unter einer ultradünnen vergrabenen Oxidschicht (UTBOX-Schicht) eine BOX-Schicht zu verstehen, die eine Dicke hat, die weniger als 50nm beträgt. Eine UTBOX-Schicht ist daher eine dünne BOX-Schicht eines speziellen Typs. Ein SeOI-Substrat mit einem dünnen vergrabenen Oxid ist in diesem Text als ein SeOI-Substrat zu verstehen, das eine ultradünne vergrabene Oxidschicht umfasst.
  • Ein „Dit“-Wert eines SeOI-Substrats mit einem dünnen vergrabenen Oxid ist repräsentativ für die elektrische Qualität des Substrats. Der „Dit“-Wert bezieht sich auf die „Trap-Dichte“ der Grenzfläche. Er charakterisiert die Grenzfläche zwischen der Arbeitsschicht und der vergrabenen Oxidschicht des SeOI. In diesem Text steht „Qualität der Grenzfläche“ eines SeOI-Substrats für die Qualität, wie sie durch den „Dit“-Wert charakterisiert wird, und/oder die Ladungsträgerbeweglichkeit, die an der Grenzfläche zwischen der Arbeitsschicht und der BOX-Schicht oder in deren Nähe zu beobachten ist.
  • Eine bekannte Methode zum Herstellen von SeOI-Substraten mit einem dünnen vergrabenen Oxid schließt eine Oxidauflösungsbehandlung der BOX-Schicht eines SeOI-Substrats ein. Bei einer derartigen Behandlung kann die Auflösung durch Diffusion in der gesamten Arbeitsschicht hohe Raten erzielen, insbesondere wenn die Arbeitsschicht des SeOI dünn ist.
  • Bei dieser Methode kann es wünschenswert sein, die Auflösungsparameter (Atmosphäre, Temperatur, Druck...) zu steuern, um die Auflösung des Oxids zu beschleunigen. Diese Beschleunigung kann mitunter auch das Ergebnis einer nicht vollständig gesteuerten Auflösung sein.
  • Diese beschleunigte Auflösung wird normalerweise als ein Vorteil angesehen, da damit der Prozess beschleunigt wird.
  • Zu schnelles Ausführen von Oxidauflösung kann jedoch zu einem SeOI-Substrat mit Grenzflächendefekten bei hohen „Dit“-Werten (über beispielsweise 1·1013cm-2eV-1) aufgrund einer hohen Auflösungsrate führen.
  • Ein Nachteil, der mit zu hohen Auflösungsraten zusammenhängt, ist die Erzeugung von Defekten, die an der Grenzfläche zwischen der Arbeitsschicht und der BOX-Schicht verbleiben. Derartige Defekte wiederum erzeugen einen hohen „Dit“-Wert und eine niedrige Ladungsträgerbeweglichkeit.
  • Eine Aufgabe der Erfindung besteht darin, ein Verfahren zum Herstellen von SeOI-Substraten zu schaffen, die ein dünnes vergrabenes Oxid mit niedrigen „Dit“-Werten und hoher Ladungsträgerbeweglichkeit aufweisen.
  • Für den vorliegenden Text gelten die folgenden Vorgaben:
    • - ein niedriger „Dit“-Wert steht für einen „Dit“-Wert unter 1·1012cm-2eV-1;
    • - eine hohe Ladungsträgerbeweglichkeit steht für eine Ladungsträgerbeweglichkeit über 500cm2(Vs)-1.
  • Des Weiteren ist mit der Erfindung beabsichtigt, qualitativ hochwertige SeOI-Substrate mit dünnem vergrabenem Oxid herzustellen, wobei diese über einen schnellen Auflösungsprozess gewonnen werden.
  • Des Weiteren zielt die Erfindung darauf ab, gute „Dit“- und Ladungsträgerbeweglichkeits-Werte für SeOI-Substrate mit dünnem vergrabenem Oxid wiederherzustellen, die schnelle Auflösungsprozesse durchlaufen haben, und anschließend Grenzflächen-Defekte enthalten, die niedrige „Dit“-Werte und hohe Ladungsträgerbeweglichkeit einschränken.
  • Zu diesem Zweck schafft die vorliegende Erfindung ein Verfahren zum Herstellen eines SeOI-Substrats mit einem dünnen vergrabenen Oxid gemäß Anspruch 1 oder 2.
  • Bevorzugte, jedoch nicht einschränkende Aspekte dieser Verfahren sind die folgenden:
    • - nach der Oxidabscheidungsbehandlung wird eine Wärmebehandlung bei einer Temperatur zwischen 1100°C und 1150°C ausgeführt,
    • - die Oxidabscheidungsbehandlung ist eine CVD-Behandlung (chemical vapour deposition treatment), eine LPCVD-Behandlung (low pressure chemical vapour deposition treatment), eine ALD-Behandlung (atomic layer deposition treatment) oder eine PECVD-Behandlung (plasma enhanced chemical vapour deposition treatment),
    • - die Oxidabscheidungsbehandlung ist eine LPCVD-Behandlung, wobei Tetraethylorthosilikat als ein Vorläufer eingesetzt wird,
    • - nach der Oxidationsbehandlung wird ein Deoxidationsschritt ausgeführt,
    • - die Arbeitsschicht ist vor dem Oxidationsschritt dünner als 55nm,
    • - der Auflösungsschritt wird hauptsächlich an einer/mehreren lokalen Insel/n der vergrabenen Oxidschicht durchgeführt.
  • Die Erfindung schlägt des Weiteren ein SeOI vor, der unter Verwendung eines derartigen Verfahrens hergestellt wird, dadurch gekennzeichnet, dass sein „Dit“-Wert niedriger ist als 1·1012cm-2eV-1. Dieser SeOI hat unter anderem eine Ladungsträgerbeweglichkeit von mehr als 500cm2(Vs)-1.
  • Andere Merkmale, Aufgaben und Vorteile der Erfindung werden im Einzelnen beim Lesen der folgenden Beschreibung verständlich, die mit den folgenden Figuren dargestellt ist:
    • 1 ist eine Tabelle, die aus Pseudo-MOSFET-Messungen gewonnene elektrische Parameter für SeOI mit Auflösungsbehandlung unter unterschiedlichen Bedingungen zusammenfasst;
    • 2 ist ein Diagramm, das die Entwicklung des „Dit“-Wertes, der für einen SeOI, der Auflösungsbehandlung unterzogen wurde, als Funktion der BOX-Auflösungsrate zeigt, die während der Auflösungsbehandlung erreicht wird;
    • 3 zeigt schematisch die Entwicklung an der BOX-Grenzfläche während einer Oxidauflösungsbehandlung;
    • 4 zeigt schematisch die Ergebnisse eines Oxidationsschritts gemäß den Ausführungsformen der Erfindung (Dicken verschiedener Schichten sind nicht maßstabsgerecht dargestellt).
  • Bei einer Oxidationsauflösungsbehandlung ist, wie oben erwähnt, die Auflösungsrate um so höher, je dünner die Arbeitsschicht 11 ist. 1 stellt daher dar, dass bei einem SeOI-Substrat 1, wenn die Arbeitsschicht 11 (hier aus Silizium) dünner ist als 55nm, die Auflösungsrate hoch ist (mehr als 0,006nms-1).
  • 2 stellt die Tatsache dar, dass hohe „Dit“-Werte mit einer hohen Auflösungsrate zusammenhängen können.
  • In dieser Figur beziehen sich:
    1. a) quadratische Zeichen auf „Dit“-Messungen an SeOI-Proben, die Oxidationsauflösungsbehandlung unterzogen wurden und Si-Arbeitsschichten 11 unterschiedlicher Dicke haben,
    2. b) rautenförmige Zeichen auf „Dit“-Messungen an SeOI-Kontrollmustern mit der gleichen Dicke der Si-Schicht, die jedoch keiner Auflösungsbehandlung unterzogen wurden.
  • Diese Figur zeigt, dass SeOI-Muster, die keiner Oxidationsauflösungsbehandlung unterzogen wurden, niedrigere „Dit“-Werte aufweisen als diejenigen, bei denen dies der Fall war, wenn die Dicke der Arbeitsschicht 11 ausreichend dünn ist (dünner als 55nm), so dass eine Auflösungsrate über 0,006nms-1 beträgt. Bei einer Auflösungsrate unter 0,006nms-1 sind die „Dit“-Werte für SeOI-Muster unabhängig davon, ob sie einer Oxidauflösungsbehandlung unterzogen wurden oder nicht, ähnlich.
  • Während der an einem SeOI 1 ausgeführten Oxidauflösungsbehandlung bewegt sich, wie in 3 dargestellt, die Grenzfläche zwischen der Arbeitsschicht 11 und der vergrabenen Oxidschicht 12. Dies führt zu einer Verdünnung der vergrabenen Oxidschicht 12.
  • Um den „Dit“-Wert der SeOI-Substrate 1, insbesondere der SeOI-Substrate mit dünnem vergrabenem Oxid 12, zu verbessern, die einer Oxidauflösung unterzogen wurden, schlägt die Erfindung vor, nach der Auflösung die folgenden Schritte hinzuzufügen:
    • • einen Schritt der Oxidation des Substrats zum Erzeugen einer oxidierten Schicht 13 auf dem Substrat,
    • • einen Schritt der Oxid-Migration zum Diffundieren wenigstens eines Teils der oxidierten Schicht 13 durch die Arbeitsschicht 11 hindurch, um so die Grenzfläche zwischen der Arbeitsschicht 11 und der BOX-Schicht 12 auszuhärten und die elektrische Qualität der Grenzfläche des Substrats zu verbessern und ihren „Dit“-Wert zu verringern.
  • Die Oxidationsbehandlung der vorliegenden Erfindung ist wichtig, da die Oxidauflösung zu Sauerstoffdefizit nahe der Grenzfläche des Substrats mit dünnem vergrabenem Oxid und daher hohen „Dit“-Werten und niedriger Ladungsträgerbeweglichkeit führt.
  • Der Oxidationsschritt und der Schritt der Oxid-Migration werden entweder nacheinander oder gleichzeitig durchgeführt.
  • In einem ersten nicht erfindungsgemäßen Beispiel wird ein Oxidationsschritt in einer oxidierenden Atmosphäre bei einer Temperatur zwischen 1100°C und 1150°C über maximal 30 Minuten, vorzugsweise zwischen 10 und 30 Minuten, ausgeführt.
  • Durch diese Oxidation wird eine obere Schicht 13 der Arbeitsschicht 11 des SeOI oxidiert, wie dies in 4 dargestellt ist. Die Dicke der oxidierten oberen Schicht beträgt maximal 70nm.
  • Das erste Beispiel eignet sich gut für SeOI-Substrate mit einer Arbeitsschicht 11, die dick genug ist, um zu oxidierendes Material bereitzustellen und dennoch eine gewisse Dicke der SeOI-Arbeitsschicht nach Oxidation aufzuweisen. Normalerweise ist die erste Ausführungsform gut für SeOI mit einer Arbeitsschicht geeignet, die eine Anfangsdicke zwischen 70nm und 120nm hat.
  • Die Dicke der oxidierten Schicht 13 beträgt normalerweise weniger als 70nm.
  • Gemäß einem zweiten nicht erfindungsgemäßen Beispiel ist der Oxidationsschritt eine RTO-Behandlung (Rapid Thermal Oxidation treatment) in einer oxidierenden Atmosphäre mit einem Temperaturanstieg um 5°Cmin-1. Die Temperatur wird vorzugsweise zwischen 1100°C und 1150°C festgelegt. Die Betriebszeit beträgt weniger als zwei Minuten.
  • Die RTO-Behandlung führt zu einer Oxidation einer oberen Schicht 13 der Arbeitsschicht 11.
  • Da die Oxidationszeit kürzer ist als bei der ersten Ausführungsform, beträgt die Dicke der oxidierten oberen Schicht 13 weniger als 30nm, wie dies schematisch in 4 dargestellt ist.
  • Das zweite Beispiel eignet sich gut zur Behandlung von SeOI-Substrat mit einer Arbeitsschicht, die eine anfängliche Dicke hat, die lediglich 50nm betragen kann.
  • In einer dritten Ausführungsform der Erfindung wird eine Oxidabscheidungsbehandlung als der Oxidationsschritt bei einer Temperatur unter 900°C ausgeführt. Nach der Ausbildung der oxidierten Schicht 13 wird eine Wärmebehandlung bei einer Temperatur zwischen 1100°C und 1150°C über 10 bis 30 Minuten in einer oxidierenden Atmosphäre durchgeführt.
  • Die Oxidabscheidungsbehandlung kann beispielsweise eine CVD-Behandlung, eine LPCVD-Behandlung, eine ALD-Behandlung oder eine PECVD-Behandlung sein.
  • Wenn beispielsweise die vergrabene Oxidschicht 12 eine Siliziumdioxidschicht (SiO2) ist, kann eine LPCVD-Behandlung unter Verwendung von Tetraethylorthosilikat (TEOS) als Vorläufer ausgeführt werden. TEOS wird in den CVD-Reaktor in einem gasförmigen Zustand eingeleitet. Temperatur und Druck, die eingesetzt werden, führen zu TEOS-Zerfall: Si(OC2H5)4(g) → SiO2(s) + 2.C2H4(g) + 2.CH3CH2OH(g).
  • Das Siliziumdioxid wird auf der Arbeitsschicht 11 abgeschieden.
  • Diese Behandlung bewirkt die Abscheidung einer oxidierten Schicht 13 auf der Arbeitsschicht, wie dies in 4 dargestellt ist.
  • In der Ausführungsform und den Beispielen ist die oxidierende Atmosphäre eine reine Sauerstoffatmosphäre oder eine Atmosphäre aus einem Gemisch aus Sauerstoff und einem neutralem Gas (beispielsweise Argon).
  • In der Ausführungsform und den Beispielen führt das Arbeiten bei hohen Temperaturen (zwischen 1100°C und 1150°C) zu Sauerstoff-Migration (über Diffusion) durch die Arbeitsschicht 11 bis zu der Grenzfläche zwischen der Arbeitsschicht 11 und der vergrabenen Oxidschicht 12.
  • Dies führt zu einer Aushärtung dieser Grenzfläche sowie des Bereiches zwischen der Arbeitsfläche und der BOX-Grenzfläche vor der Oxidauflösung und danach. Durch dieses Aushärten werden sog. „lose Bindungen“ (dangling bonds) beseitigt, und damit die Menge an Grenzflächen-Defekten verringert.
  • Die hohe Temperatur ist erforderlich, um über genügend Energie für das Aushärten der Grenzfläche zu verfügen und ein Gleichgewicht an der Grenzfläche zu erreichen. Dieses Gleichgewicht entspricht einer Verringerung von losen Bindungen an der Grenzfläche aufgrund molekularer Umordnung nach der Behandlung. Diese „losen Bindungen“ sind eine fehlende Bindung eines Atoms (hier ein Atom des Materials der Arbeitsschicht) im Kristallgitter. Sie werden an der BOX-Grenzfläche während der Oxidauflösungsbehandlung erzeugt.
  • Ein Aushärten der Grenzfläche ist daher äquivalent zu einem Auffüllen von Oxiddefiziten.
  • Je kürzer die Dauer des Oxidationsschrittes ist, desto weniger wird die Arbeitsschicht oxidiert. Die verwendeten thermischen Parameter (Dauer und Temperatur) hängen von der Notwendigkeit der Aushärtung der Grenzfläche, jedoch auch von der Dicke der Arbeitsschicht ab, die während des Oxidationsschrittes verbraucht werden kann.
  • Bei dem ersten Beispiel und der dritten Ausführungsform der Erfindung folgt auf die Oxidationsbehandlung ein Deoxidationsschritt von ungefähr 10 Minuten. Dieser Deoxidationsschritt wird beispielsweise über eine HF-Behandlung ausgeführt. Der Deoxidationsschritt wird ausgeführt, um die auf dem UTBOX-Substrat 1 nach Einsatz des Aushärtschritts verbleibende oxidierte Schicht zu beseitigen.
  • Die Erfindung eignet sich besonders gut zum Herstellen von SeOI-Substraten 1, die eine UTBOX-Schicht 12 mit einem niedrigen Dit-Wert aufweisen, d. h. weniger als 1·1012cm-2eV-1. Die Erfindung ermöglicht die Herstellung von SeOI-Substraten mit einer dünnen vergrabenen Oxidschicht, jedoch auch einer dünnen Arbeitsschicht, bei der die Oxidauflösungsbehandlung nicht zu zufriedenstellen Ergebnissen bezüglich der Qualität der Grenzfläche zwischen der Arbeitsschicht 11 und der BOX-Schicht führt.
  • Die Erfindung ist auch für die Herstellung von SeOI-Substraten geeignet, die hohe Ladungsträgerbeweglichkeit aufweisen, d. h. über 500cm2(Vs)-1.
  • Schließlich kann die Erfindung auch für lokale Oxidauflösung eingesetzt werden, bei der durch entsprechende Maskierung der Oberfläche hauptsächlich eine oder mehrere lokale Insel/n der vergrabenen Schicht mit dem Auflösungsschritt verdünnt wird/werden. In diesem Fall ist das nach dem Auflösungsschritt vorliegende Erzeugnis ein strukturiertes SeOI-Substrat.

Claims (8)

  1. Verfahren zum Herstellen eines SeOI-Substrats (1) mit einer dünnen vergrabenen Oxidschicht (12), wobei das SeOI-Substrat (1) umfasst: - eine dünne Arbeitsschicht (11), die aus einem Halbleitermaterial oder mehreren Halbleitermaterialien besteht; - eine Trägerschicht; und - eine dünne vergrabene Oxidschicht (12) zwischen der Arbeitsschicht (11) und der Trägerschicht; wobei das Verfahren umfasst: - einen Schritt zum Herstellen eines SeOI-Zwischensubstrats, das eine vergrabene Oxidschicht (12) mit einer Dicke aufweist, die größer ist als eine für die dünne vergrabene Oxidschicht (12) gewünschte Dicke; - einen Auflösungsschritt, in dem die vergrabene Oxidschicht (12) aufgelöst wird, wodurch die dünne vergrabene Oxidschicht (12) ausgebildet wird, wobei das Verfahren nach dem Auflösungsschritt einen Oxidationsschritt des Substrats (1), wobei eine oxidierte Schicht (13) auf dem Substrat (1) erzeugt wird, sowie einen Schritt der Oxid-Migration umfasst, mit dem wenigstens ein Teil der oxidierten Schicht (13) durch die Arbeitsschicht (11) hindurch diffundiert wird, wobei die elektrische Qualität der Grenzfläche des Substrats verbessert wird und ihr Dit-Wert verringert wird, wobei sich der Dit-Wert auf die Trap-Dichte der Grenzfläche zwischen der Arbeitsschicht (11) und der vergrabenen Oxidschicht (12) des SeOI-Substrats (1) bezieht, wobei die Arbeitsschicht (11) beim Auflösungsschritt dünner ist als 55nm, und die Auflösungsrate während des Auflösungsschritts mehr als 0,006nms-1 ist, wobei die Dicke der dünnen vergrabenen Oxidschicht (12) weniger als 100nm beträgt, und wobei der Oxidationsschritt eine Oxidabscheidungsbehandlung ist, die bei einer Temperatur unter 900°C ausgeführt wird.
  2. Verfahren zum Verbessern der Qualität der Grenzfläche eines SeOI-Substrats (1) mit einer dünnen vergrabenen Oxidschicht (12), das eine Oxidauflösungsbehandlung durchlaufen hat, wobei das Verfahren einen Oxidationsschritt des Substrats (1), wobei eine oxidierte Schicht (13) auf dem Substrat (1) erzeugt wird, sowie einen Schritt der Oxid-Migration umfasst, mit dem wenigstens ein Teil der oxidierten Schicht (13) durch eine Arbeitsschicht (11) hindurch diffundiert wird, wobei die elektrische Qualität der Grenzfläche des SeOI-Substrats (1) verbessert wird und ihr Dit-Wert verringert wird, wobei sich der Dit-Wert auf die Trap-Dichte der Grenzfläche zwischen der Arbeitsschicht (11) und der vergrabenen Oxidschicht (12) des SeOI-Substrats (1) bezieht, wobei die Arbeitsschicht (11) beim Auflösungsschritt dünner ist als 55nm, und die Auflösungsrate während des Auflösungsschritts mehr als 0,006nms-1 ist, wobei die Dicke der dünnen vergrabenen Oxidschicht (12) weniger als 100nm beträgt, und wobei der Oxidationsschritt eine Oxidabscheidungsbehandlung ist, die bei einer Temperatur unter 900°C ausgeführt wird.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass nach der Oxidabscheidungsbehandlung eine Wärmebehandlung bei einer Temperatur zwischen 1100°C und 1150°C ausgeführt wird.
  4. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Oxidabscheidungsbehandlung eine CVD-Behandlung, eine LPCVD-Behandlung, eine ALD-Behandlung oder eine PECVD-Behandlung ist.
  5. Verfahren nach dem vorangehenden Anspruch, dadurch gekennzeichnet, dass die Oxidabscheidungsbehandlung die LPCVD-Behandlung ist, wobei Tetraethylorthosilikat als ein Vorläufer eingesetzt wird.
  6. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass nach der Oxidationsabscheidungsbehandlung ein Deoxidationsschritt ausgeführt wird.
  7. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Arbeitsschicht vor dem Oxidationsschritt dünner ist als 55nm.
  8. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Auflösungsschritt hauptsächlich an einer lokalen Insel oder an mehreren lokalen Inseln der vergrabenen Oxidschicht (12) durchgeführt wird.
DE112008003726.4T 2008-02-20 2008-02-20 Oxidation nach Oxidauflösung Active DE112008003726B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2008/051801 WO2009104060A1 (en) 2008-02-20 2008-02-20 Oxidation after oxide dissolution

Publications (2)

Publication Number Publication Date
DE112008003726T5 DE112008003726T5 (de) 2011-03-24
DE112008003726B4 true DE112008003726B4 (de) 2023-09-21

Family

ID=40101038

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112008003726.4T Active DE112008003726B4 (de) 2008-02-20 2008-02-20 Oxidation nach Oxidauflösung

Country Status (5)

Country Link
US (1) US8148242B2 (de)
JP (1) JP5412445B2 (de)
DE (1) DE112008003726B4 (de)
TW (1) TWI378538B (de)
WO (1) WO2009104060A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2957193B1 (fr) 2010-03-03 2012-04-20 Soitec Silicon On Insulator Cellule a chemin de donnees sur substrat seoi avec grille de controle arriere enterree sous la couche isolante
FR2953641B1 (fr) 2009-12-08 2012-02-10 S O I Tec Silicon On Insulator Tech Circuit de transistors homogenes sur seoi avec grille de controle arriere enterree sous la couche isolante
FR2953643B1 (fr) 2009-12-08 2012-07-27 Soitec Silicon On Insulator Cellule memoire flash sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante
US8508289B2 (en) 2009-12-08 2013-08-13 Soitec Data-path cell on an SeOI substrate with a back control gate beneath the insulating layer
FR2955204B1 (fr) 2010-01-14 2012-07-20 Soitec Silicon On Insulator Cellule memoire dram disposant d'un injecteur bipolaire vertical
FR2955200B1 (fr) 2010-01-14 2012-07-20 Soitec Silicon On Insulator Dispositif, et son procede de fabrication, disposant d'un contact entre regions semi-conductrices a travers une couche isolante enterree
FR2955195B1 (fr) 2010-01-14 2012-03-09 Soitec Silicon On Insulator Dispositif de comparaison de donnees dans une memoire adressable par contenu sur seoi
FR2955203B1 (fr) 2010-01-14 2012-03-23 Soitec Silicon On Insulator Cellule memoire dont le canal traverse une couche dielectrique enterree
FR2957186B1 (fr) 2010-03-08 2012-09-28 Soitec Silicon On Insulator Cellule memoire de type sram
FR2957449B1 (fr) 2010-03-11 2022-07-15 S O I Tec Silicon On Insulator Tech Micro-amplificateur de lecture pour memoire
FR2958441B1 (fr) 2010-04-02 2012-07-13 Soitec Silicon On Insulator Circuit pseudo-inverseur sur seoi
EP2375442A1 (de) 2010-04-06 2011-10-12 S.O.I.Tec Silicon on Insulator Technologies Verfahren zur Herstellung eines Halbleitersubstrats
EP2381470B1 (de) 2010-04-22 2012-08-22 Soitec Halbleiterbauelement mit einem Feldeffekttransistor in einer Silizium-auf-Isolator-Struktur
FR2998418B1 (fr) * 2012-11-20 2014-11-21 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semi-conducteur sur isolant

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180487B1 (en) 1999-10-25 2001-01-30 Advanced Micro Devices, Inc. Selective thinning of barrier oxide through masked SIMOX implant
US20050003626A1 (en) 2002-07-22 2005-01-06 Fox Stephen Richard Control of buried oxide in SIMOX
US20050118789A1 (en) 2003-01-10 2005-06-02 Shin-Etsu Handotai Co.,Ltd Method of producing soi wafer and soi wafer
US20050170570A1 (en) 2004-01-30 2005-08-04 International Business Machines Corporation High electrical quality buried oxide in simox
US20060051945A1 (en) 2003-02-19 2006-03-09 Shin-Etsu Handotai Co,. Ltd. Method for manufacturing soi wafer and soi wafer
US20060105559A1 (en) 2004-11-15 2006-05-18 International Business Machines Corporation Ultrathin buried insulators in Si or Si-containing material
US20060154442A1 (en) 2005-01-07 2006-07-13 International Business Machines Corporation Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide
US20070173033A1 (en) 2006-01-23 2007-07-26 Frederic Allibert Method of fabricating a composite substrate with improved electrical properties
US20070196995A1 (en) 2006-02-21 2007-08-23 Yoshiro Aoki Method for manufacturing simox wafer
US20070205463A1 (en) 2005-02-09 2007-09-06 Atanakovic Petar B Semiconductor-on-insulator silicon wafer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2804247B1 (fr) * 2000-01-21 2002-04-12 St Microelectronics Sa Procede de realisation d'un transistor bipolaire a emetteur et base extrinseque auto-alignes
GB0411971D0 (en) * 2004-05-28 2004-06-30 Koninkl Philips Electronics Nv Semiconductor device and method for manufacture
JP4609026B2 (ja) * 2004-10-06 2011-01-12 信越半導体株式会社 Soiウェーハの製造方法
JP2007080949A (ja) * 2005-09-12 2007-03-29 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法
US8846549B2 (en) * 2005-09-27 2014-09-30 Macronix International Co., Ltd. Method of forming bottom oxide for nitride flash memory
JP2007103862A (ja) * 2005-10-07 2007-04-19 Renesas Technology Corp 半導体装置およびその製造方法
FR2896618B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite
EP2333824B1 (de) * 2009-12-11 2014-04-16 Soitec Herstellung von dünnen SOI-Vorrichtungen

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180487B1 (en) 1999-10-25 2001-01-30 Advanced Micro Devices, Inc. Selective thinning of barrier oxide through masked SIMOX implant
US20050003626A1 (en) 2002-07-22 2005-01-06 Fox Stephen Richard Control of buried oxide in SIMOX
US20050118789A1 (en) 2003-01-10 2005-06-02 Shin-Etsu Handotai Co.,Ltd Method of producing soi wafer and soi wafer
US20060051945A1 (en) 2003-02-19 2006-03-09 Shin-Etsu Handotai Co,. Ltd. Method for manufacturing soi wafer and soi wafer
US20050170570A1 (en) 2004-01-30 2005-08-04 International Business Machines Corporation High electrical quality buried oxide in simox
US20060105559A1 (en) 2004-11-15 2006-05-18 International Business Machines Corporation Ultrathin buried insulators in Si or Si-containing material
US20060154442A1 (en) 2005-01-07 2006-07-13 International Business Machines Corporation Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide
US20070205463A1 (en) 2005-02-09 2007-09-06 Atanakovic Petar B Semiconductor-on-insulator silicon wafer
US20070173033A1 (en) 2006-01-23 2007-07-26 Frederic Allibert Method of fabricating a composite substrate with improved electrical properties
US20070196995A1 (en) 2006-02-21 2007-08-23 Yoshiro Aoki Method for manufacturing simox wafer

Also Published As

Publication number Publication date
TWI378538B (en) 2012-12-01
JP5412445B2 (ja) 2014-02-12
US20100283118A1 (en) 2010-11-11
JP2011512685A (ja) 2011-04-21
WO2009104060A1 (en) 2009-08-27
TW200950005A (en) 2009-12-01
US8148242B2 (en) 2012-04-03
DE112008003726T5 (de) 2011-03-24

Similar Documents

Publication Publication Date Title
DE112008003726B4 (de) Oxidation nach Oxidauflösung
DE69515189T2 (de) SOI-Substrat und Verfahren zur Herstellung
DE112009001477B4 (de) Kostengünstige Substrate mit Hochwiderstands-Eigenschaften und Verfahren zum Herstellen derselben
DE2422138C2 (de) Verfahren zur Herstellung von Elektroden aus polykristallinem Silizium und Anwendung des Verfahrens
DE69525288T2 (de) Verfahren zur Herstellung von Oxydschichten
DE3439018C2 (de)
DE69126076T2 (de) Verbundswafer und Verfahren zu dessen Herstellung
DE10214066A1 (de) Halbleiterelement mit retrogradem Dotierprofil in einem Kanalgebiet und ein Verfahren zur Herstellung desselben
DE102019121169B4 (de) Spaltfüllung mit einer kohlenstoff- und stickstoff-dotierten schicht
DE2512373A1 (de) Sperrschicht-oberflaechen-feldeffekt- transistor
DE4420052A1 (de) Verfahren zur Herstellung eines Gates in einer Halbleitereinrichtung
DE2627855A1 (de) Halbleiterbauelement mit wenigstens zwei, einen pn-uebergang bildenden zonen unterschiedlichen leitungstyps sowie verfahren zu dessen herstellung
DE2135143A1 (de) Verfahren zur herstellung von elektrisch isolierenden schichten in halbleiterstoffen
DE112015004850B4 (de) Verfahren für die Wärmebehandlung von Silizium-Einkristallwafern
DE19722112A1 (de) Verfahren zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement
DE102006025342B4 (de) Halbleitervorrichtung mit isoliertem Gate und Herstellungsverfahren dafür
DE10259728A1 (de) Grabeinisolationsstruktur für ein Halbleiterbauteil mit einem unterschiedlichen Grad an Eckenrundung und ein Verfahren zur Herstellung derselben
DE112006000558T5 (de) Schmale Halbleitergrabenstruktur
DE2516393A1 (de) Verfahren zum herstellen von metall- oxyd-halbleiter-schaltungen
DE3540452A1 (de) Verfahren zur herstellung eines duennschichttransistors
DE10240449B4 (de) Verfahren zur Herstellung einer dielektrischen Schicht mit geringem Leckstrom, wobei eine erhöhte kapazitive Kopplung erzeugt wird
DE3217501A1 (de) Verfahren zur herstellung eines magnetblasenspeicher-bauelements
DE3832450A1 (de) Verfahren zum bilden von feldoxidbereichen in einem siliziumsubstrat
DE112017005180T5 (de) Verfahren zum Auflösen eines vergrabenen Oxids in einem Silicon-On-Insulator-Wafer
DE10337061A1 (de) Halbleiterbaugruppe und Herstellungsverfahren dafür

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

R081 Change of applicant/patentee

Owner name: SOITEC, FR

Free format text: FORMER OWNER: S.O.I. TEC SILICON ON INSULATOR TECHNOLOGIES, BERNIN, FR

Effective date: 20120905

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Effective date: 20120905

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

Effective date: 20120905

R012 Request for examination validly filed
R012 Request for examination validly filed

Effective date: 20150218

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final